CN115939197B - Ldmosfet器件的制造方法及ldmosfet器件 - Google Patents
Ldmosfet器件的制造方法及ldmosfet器件 Download PDFInfo
- Publication number
- CN115939197B CN115939197B CN202310061014.3A CN202310061014A CN115939197B CN 115939197 B CN115939197 B CN 115939197B CN 202310061014 A CN202310061014 A CN 202310061014A CN 115939197 B CN115939197 B CN 115939197B
- Authority
- CN
- China
- Prior art keywords
- side wall
- groove
- oxide layer
- silicon nitride
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明涉及半导体领域,提供一种LDMOSFET器件的制造方法及LDMOSFET器件。LDMOSFET器件的制造方法,包括:在半导体衬底上形成阱区、漂移区和体区;在漂移区形成沟槽;在沟槽的侧壁形成氮化硅侧墙;在具有氮化硅侧墙的沟槽内填充隔离介质形成填充沟槽;去除填充沟槽内的氮化硅侧墙形成空气侧墙;在具有空气侧墙的填充沟槽表面覆盖氧化层,形成具有封闭的空气侧墙的场板隔离结构;在场板隔离结构上形成栅极和场板。本发明通过空气侧墙将场板隔离结构中的氧化物与漂移区的硅从侧面隔离开,彻底消除隔离结构侧面、上角处和下角处的二氧化硅与硅之间的界面态,提高LDMOSFET器件的可靠性;具有空气侧墙的场板隔离结构可以更好的降低表面电场,提高器件的击穿电压。
Description
技术领域
本发明涉及半导体领域,具体地涉及一种LDMOSFET器件的制造方法以及一种LDMOSFET器件。
背景技术
横向双扩散金属氧化物半导体场效应管(Lateral Double-diffused MOSFET,简称LDMOS)具有耐压高、功耗低、大电流驱动能力等特点,广泛采用于电源管理电路中。
LDMOSFET器件的场板结构通常设置在器件表面附近,以降低器件的表面电场,提高击穿电压。场板结构包括场板和场板隔离介质层,场板隔离介质层的制作方法主要有硅局部氧化隔离(LocalOxidation of Silicon,简称LOCOS)工艺和浅沟槽隔离(Shallowtrench isolation,简称STI)工艺,均使用二氧化硅作为隔离介质。但是,由于LDMOSFET器件的工作电压很高,作为隔离介质的二氧化硅与硅的界面处会产生界面态(界面态是指硅与二氧化硅界面处而能值位于硅禁带中的一些分立或连续的电子能级或能带,它们可在很短的时间内和衬底半导体交换电荷),尤其是在STI结构的侧壁、上部角和下部拐弯处的电场最强,由于STI工艺本身会导致STI结构上角处的表面损伤较大,导致STI结构上角处的二氧化硅与漂移区的硅之间存在大量的界面态,影响LDMOSFET的可靠性,而且由于二氧化硅介质层与硅衬底的界面处有固定电荷形成的反型层等原因,难以做出高压器件。
发明内容
本发明的目的是提供一种LDMOSFET器件的制造方法及LDMOSFET器件,以消除二氧化硅隔离介质层与硅的界面态。
为了实现上述目的,本发明一方面提供一种LDMOSFET器件的制造方法,包括:
在半导体衬底上形成阱区、漂移区和体区;
在漂移区形成沟槽;
在沟槽的侧壁形成氮化硅侧墙;
在具有氮化硅侧墙的沟槽内填充隔离介质形成填充沟槽;
去除填充沟槽内的氮化硅侧墙形成空气侧墙;
在具有空气侧墙的填充沟槽表面覆盖氧化层,形成具有封闭的空气侧墙的场板隔离结构;
在场板隔离结构上形成栅极和场板。
在本发明实施例中,在半导体衬底上形成阱区、漂移区和体区,包括:
在硅衬底表面进行热氧化处理形成二氧化硅薄层;
光刻和离子注入形成阱区、漂移区和体区。
在本发明实施例中,在沟槽的侧壁形成氮化硅侧墙,包括:在沟槽的槽壁上热氧化形成二氧化硅薄层;采用低压化学气相淀积工艺在沟槽内淀积氮化硅;采用干法刻蚀工艺去除沟槽内部分的氮化硅,余留沟槽侧壁的氮化硅,形成氮化硅侧墙。
在本发明实施例中,去除填充沟槽内的氮化硅侧墙形成空气侧墙,包括:采用干法刻蚀工艺去除填充沟槽内的氮化硅侧墙;去除沟槽的侧壁上的二氧化硅薄层,形成空气侧墙。
在本发明实施例中,在具有空气侧墙的填充沟槽表面覆盖氧化层,包括:在填充沟槽表面涂覆含有二氧化硅的粘稠液体材料,在高温条件下使粘稠液体材料挥发形成固态的二氧化硅层,固态的二氧化硅层作为覆盖空气侧墙的缺口的氧化层。
在本发明实施例中,在具有空气侧墙的填充沟槽表面覆盖氧化层,包括:在填充沟槽表面粘接含有氧化层的陪片晶圆;去除陪片晶圆上的硅,保留陪片晶圆上的氧化层;对氧化层进行减薄处理,形成覆盖空气侧墙的缺口的氧化层。
在本发明实施例中,在场板隔离结构上形成栅极和场板,包括:
在氧化层表面形成栅氧化层;
采用低压化学气相淀积工艺在栅氧化层表面形成多晶硅;
对多晶硅进行光刻和刻蚀处理形成多晶硅栅极和多晶硅场板;
在体区形成源极,在漂移区形成漏极。
本发明另一方面提供一种LDMOSFET器件,包括半导体衬底、漂移区、体区、阱区、源极、漏极以及栅极,还包括:位于漂移区上方的场板隔离结构,所述场板隔离结构包括氧化层和具有空气侧墙的填充沟槽,所述填充沟槽内填充有隔离介质;所述场板隔离结构通过以下方式形成:
在漂移区形成沟槽;
在沟槽的侧壁形成氮化硅侧墙;
在具有氮化硅侧墙的沟槽内填充隔离介质形成填充沟槽;
去除填充沟槽内的氮化硅侧墙形成空气侧墙;
在具有空气侧墙的填充沟槽表面覆盖氧化层形成具有封闭的空气侧墙的场板隔离结构。
在本发明实施例中,在沟槽的侧壁形成氮化硅侧墙,包括:在沟槽的槽壁上热氧化形成二氧化硅薄层;采用低压化学气相淀积工艺在沟槽内淀积氮化硅;采用干法刻蚀工艺去除沟槽内部分的氮化硅,余留沟槽侧壁的氮化硅,形成氮化硅侧墙。
在本发明实施例中,去除填充沟槽内的氮化硅侧墙形成空气侧墙,包括:采用干法刻蚀工艺去除填充沟槽内的氮化硅侧墙;去除沟槽的侧壁上的二氧化硅薄层,形成空气侧墙。
在本发明实施例中,在具有空气侧墙的填充沟槽表面覆盖氧化层,包括:在填充沟槽表面粘接含有氧化层的陪片晶圆;去除陪片晶圆上的硅,保留陪片晶圆上的氧化层;对氧化层进行减薄处理,形成覆盖空气侧墙的缺口的氧化层。
在本发明实施例中,在具有空气侧墙的填充沟槽表面覆盖氧化层,包括:在填充沟槽表面涂覆含有二氧化硅的粘稠液体材料,在高温条件下使粘稠液体材料挥发形成固态的二氧化硅层,固态的二氧化硅层作为覆盖空气侧墙的缺口的氧化层。
本发明的LDMOSFET器件的制造方法,首先在作为隔离结构的沟槽中形成氮化硅侧墙,然后再填充沟槽,在填充沟槽后去除氮化硅侧墙形成空气侧墙,通过对空气侧墙的缺口进行覆盖形成具有封闭的空气侧墙的场板隔离结构。相对于传统的LOCOS或STI隔离结构,本发明的场板隔离结构的空气侧墙中的空气与漂移区的硅(衬底硅)直接接触,通过空气侧墙将场板隔离结构中的氧化物(二氧化硅)与漂移区的硅从侧面隔离开,彻底消除隔离结构侧面、上角处和下角处的二氧化硅与硅之间的界面态,提高LDMOSFET器件的可靠性。此外,空气的介电常数远小于二氧化硅的介电常数,空气侧墙可以降低场板隔离结构侧面、上部角和下部拐弯处的电场,具有空气侧墙的场板隔离结构可以更好的降低表面电场,提高器件的击穿电压。
附图说明
附图是用来提供对本发明实施方式的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明实施方式,但并不构成对本发明实施方式的限制。在附图中:
图1是本发明实施例提供的LDMOSFET器件的制造方法的流程图;
图2a是本发明实施例提供的LDMOSFET器件的制造方法中形成的阱区、体区和漂移区的结构示意图;
图2b是本发明实施例提供的LDMOSFET器件的制造方法中形成的沟槽的结构示意图;
图2c是本发明实施例提供的LDMOSFET器件的制造方法中在沟槽内填充氮化硅后形成的结构示意图;
图2d是本发明实施例提供的LDMOSFET器件的制造方法中形成的氮化硅侧墙的结构示意图;
图2e是本发明实施例提供的LDMOSFET器件的制造方法中形成的填充沟槽的结构示意图;
图2f是本发明实施例提供的LDMOSFET器件的制造方法中形成的空气侧墙的结构示意图;
图2g是本发明实施例提供的LDMOSFET器件的制造方法形成的场板隔离结构的示意图;
图2h是本发明实施例提供的LDMOSFET器件的制造方法形成的LDMOSFET器件的结构示意图。
附图标记说明
101-衬底,102-N型阱区,103-P型阱区,104-漂移区,
105-体区,106-浅槽隔离区,107-沟槽,108-氮化硅,
109-氮化硅侧墙,110-隔离介质,111-空气侧墙,112-氧化层,
113-场板和栅极,114-源极,115-漏极,116-保护环。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明,并不用于限制本发明。
在本文的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。在本文中,除非另有明确的规定和限定,“相连”、“相接”、“连接”等术语应做广义理解,例如,可以是直接相连,也可以通过中间媒介间接相连,可以是两个结构或区域内部的连通,也可以是两个结构或区域的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
图1是本发明实施例提供的LDMOSFET器件的制造方法的流程图。如图1所示,本实施例提供的LDMOSFET器件的制造方法,包括以下步骤:
步骤101,在半导体衬底上形成阱区、漂移区和体区。
以N型LDMOSFET器件为例,在P型硅衬底101表面进行热氧化处理形成二氧化硅薄层,在二氧化硅薄层上涂覆光刻胶,光刻显影得到阱区的图形,在对应的图形区分别进行N型离子注入和P型离子注入,去除光刻胶,并高温推进,形成N型阱区102和P型阱区103。接着,光刻显影形成N型漂移区的图形,在图形区进行N型离子注入,形成N型漂移区104;光刻显影形成P型体区的图形,在图形区进行P型离子注入,形成P型体区105;然后,制作浅槽隔离区106,形成如图2a所示的结构。其中,浅槽隔离区106的制作工艺为:形成隔离氧化层,在隔离氧化层上淀积氮化物,刻蚀STI槽,在STI槽内填充氧化物,对氧化物进行平坦化处理。
步骤102,在漂移区形成沟槽。
在形成N型阱区102、P型阱区103、N型漂移区104和P型体区105的衬底上热氧化形成二氧化硅薄层,在二氧化硅薄层上涂覆光刻胶,光刻显影得到沟槽的图形区,对二氧化硅薄层和N型漂移区104的硅进行刻蚀,形成如图2b所示的沟槽107。
步骤103,在沟槽的侧壁形成氮化硅侧墙。
在衬底表面和沟槽107的槽壁上热氧化形成二氧化硅薄层,采用低压化学气相淀积工艺(LPCVD)在衬底表面和沟槽107内淀积氮化硅108,形成如图2c所示的结构。
采用干法刻蚀工艺去除沟槽内部分的氮化硅,余留沟槽侧壁的氮化硅,形成如图2d所示的氮化硅侧墙109。
步骤104,在具有氮化硅侧墙的沟槽内填充隔离介质形成填充沟槽。
采用低压化学气相淀积工艺,在具有氮化硅侧墙109的沟槽内填充二氧化硅作为隔离介质110,形成的填充沟槽如图2e所示。
步骤105,去除填充沟槽内的氮化硅侧墙形成空气侧墙。
采用干法刻蚀工艺去除填充沟槽内的氮化硅侧墙109,并去除沟槽侧壁上的二氧化硅薄层,形成如图2f所示的空气侧墙111。
步骤106,在具有空气侧墙的填充沟槽表面覆盖氧化层,形成具有封闭的空气侧墙的场板隔离结构。
可采用以下两种方式形成氧化层:
第一种方式,在填充沟槽表面粘接含有二氧化硅层的陪片晶圆,以覆盖空气侧墙的缺口;去除陪片晶圆上的硅,保留陪片晶圆上的二氧化硅层,对二氧化硅层进行刻蚀和减薄处理,形成如图2g所示的氧化层112。具有空气侧墙111的填充沟槽和氧化层112构成场板隔离结构。
第二种方式,在填充沟槽表面涂覆含有二氧化硅的粘稠液体材料。由于粘稠液体的粘性,二氧化硅液体材料会粘附在空气侧墙111的缺口处,并不会渗透到空气侧墙111内部。在高温条件下使粘稠液体材料挥发形成固态的二氧化硅层,从而封闭空气侧墙的开口。对固态的二氧化硅层进行打磨处理,形成如图2g所示的氧化层112。
上述第一种方式需要粘接陪片晶圆,还需要刻蚀和减薄处理,工艺成本较高,上述第二种方式只需涂覆二氧化硅粘液,工艺简单,成本较低。
步骤107,在场板隔离结构上形成栅极和场板。
在氧化层112表面形成栅氧化层,采用低压化学气相淀积工艺在栅氧化层表面形成多晶硅,对多晶硅进行光刻和刻蚀处理形成多晶硅栅极和多晶硅场板113;在P型体区105光刻和离子注入形成源极114,在N型漂移区104光刻和离子注入形成漏极115,并光刻和离子注入形成保护环116,最终形成如图2h所示的LDMOSFET器件结构。
本发明实施例提供的LDMOSFET器件的制造方法,首先在作为隔离结构的沟槽中形成氮化硅侧墙,然后再填充沟槽,在填充沟槽后去除氮化硅侧墙形成空气侧墙,通过对空气侧墙的缺口进行覆盖形成具有封闭的空气侧墙的场板隔离结构。相对于传统的LOCOS或STI隔离结构,本发明的场板隔离结构的空气侧墙中的空气与漂移区的硅(衬底硅)直接接触,通过空气侧墙将场板隔离结构中的二氧化硅与漂移区的硅从侧面隔离开,彻底消除隔离结构侧面、上角处和下角处的二氧化硅与硅之间的界面态,提高LDMOSFET器件的可靠性。此外,空气的介电常数远小于二氧化硅的介电常数,空气侧墙可以降低场板隔离结构侧面、上部角和下部拐弯处的电场,从而更好的降低表面电场,提高器件的击穿电压。
本发明实施例还提供一种LDMOSFET器件,如图2h所示,该LDMOSFET器件包括包括半导体衬底101、漂移区104、体区105、阱区(N型阱区102和P型阱区103)、源极114、漏极115、浅槽隔离区106、场板和栅极113,还包括:位于漂移区上方的场板隔离结构。该场板隔离结构包括氧化层112和具有空气侧墙111的填充沟槽,填充沟槽内填充有隔离介质110。其中,场板隔离结构通过以下方式形成:在漂移区104形成沟槽;在沟槽的侧壁形成氮化硅侧墙;在具有氮化硅侧墙的沟槽内填充隔离介质110形成填充沟槽;去除填充沟槽内的氮化硅侧墙形成空气侧墙111;在具有空气侧墙的填充沟槽表面覆盖氧化层112形成具有封闭的空气侧墙的场板隔离结构。本实施例提供的LDMOSFET器件,场板隔离结构具有封闭的空气侧墙,相对于传统的LOCOS或STI隔离结构,场板隔离结构的空气侧墙中的空气与漂移区的硅(衬底硅)直接接触,通过空气侧墙将场板隔离结构中的氧化物与漂移区的硅从侧面隔离开,彻底消除隔离结构侧面、上角处和下角处的二氧化硅与硅之间的界面态,提高LDMOSFET器件的可靠性。此外,空气的介电常数远小于二氧化硅的介电常数,空气侧墙可以降低场板隔离结构侧面、上部角和下部拐弯处的电场,从而更好的降低表面电场,提高器件的击穿电压。
在一个实施例中,在沟槽的侧壁形成氮化硅侧墙,可以采用以下方式:在沟槽的槽壁上热氧化形成二氧化硅薄层;采用低压化学气相淀积工艺在沟槽内淀积氮化硅;采用干法刻蚀工艺去除沟槽内部分的氮化硅,余留沟槽侧壁的氮化硅,形成氮化硅侧墙。之后,在具有氮化硅侧墙的沟槽内填充二氧化硅形成填充沟槽。
在一个实施例中,去除填充沟槽内的氮化硅侧墙形成空气侧墙,采用以下方式:采用干法刻蚀工艺去除填充沟槽内的氮化硅侧墙,去除沟槽的侧壁上的二氧化硅薄层,形成空气侧墙。
在一个实施例中,在具有空气侧墙的填充沟槽表面覆盖氧化层,采用以下方式:在填充沟槽表面粘接含有氧化层的陪片晶圆,去除陪片晶圆上的硅,保留陪片晶圆上的氧化层,对氧化层进行减薄处理,形成覆盖空气侧墙的缺口的氧化层。
在另一个实施例中,在具有空气侧墙的填充沟槽表面覆盖氧化层,采用以下方式:在填充沟槽表面涂覆含有二氧化硅的粘稠液体材料,在高温条件下使粘稠液体材料挥发形成固态的二氧化硅层,固态的二氧化硅层作为覆盖空气侧墙的缺口的氧化层。
本实施例提供的LDMOSFET器件的具体结构及其形成方法可以参照上述的LDMOSFET器件的制造方法的详细描述进行理解。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种LDMOSFET器件的制造方法,其特征在于,包括:
在半导体衬底上形成阱区、漂移区和体区;
在漂移区形成沟槽;
在沟槽的侧壁形成氮化硅侧墙;
在具有氮化硅侧墙的沟槽内填充隔离介质形成填充沟槽;
去除填充沟槽内的氮化硅侧墙形成空气侧墙;
在具有空气侧墙的填充沟槽表面覆盖氧化层,形成具有封闭的空气侧墙的场板隔离结构;
在场板隔离结构上形成栅极和场板。
2.根据权利要求1所述的LDMOSFET器件的制造方法,其特征在于,在半导体衬底上形成阱区、漂移区和体区,包括:
在硅衬底表面进行热氧化处理形成二氧化硅薄层;
光刻和离子注入形成阱区、漂移区和体区。
3.根据权利要求1所述的LDMOSFET器件的制造方法,其特征在于,在沟槽的侧壁形成氮化硅侧墙,包括:
在沟槽的槽壁上热氧化形成二氧化硅薄层;
采用低压化学气相淀积工艺在沟槽内淀积氮化硅;
采用干法刻蚀工艺去除沟槽内部分的氮化硅,余留沟槽侧壁的氮化硅,形成氮化硅侧墙。
4.根据权利要求1所述的LDMOSFET器件的制造方法,其特征在于,在具有空气侧墙的填充沟槽表面覆盖氧化层,包括:
在填充沟槽表面涂覆含有二氧化硅的粘稠液体材料,在高温条件下使粘稠液体材料挥发形成固态的二氧化硅层,固态的二氧化硅层作为覆盖空气侧墙的缺口的氧化层。
5.根据权利要求1所述的LDMOSFET器件的制造方法,其特征在于,在具有空气侧墙的填充沟槽表面覆盖氧化层,包括:
在填充沟槽表面粘接含有氧化层的陪片晶圆;
去除陪片晶圆的硅,保留陪片晶圆的氧化层;
对氧化层进行减薄处理,形成覆盖空气侧墙的缺口的氧化层。
6.根据权利要求4或5所述的LDMOSFET器件的制造方法,其特征在于,在场板隔离结构上形成栅极和场板,包括:
在氧化层表面形成栅氧化层;
采用低压化学气相淀积工艺在栅氧化层表面形成多晶硅;
对多晶硅进行光刻和刻蚀处理形成多晶硅栅极和多晶硅场板;
在体区形成源极,在漂移区形成漏极。
7.一种LDMOSFET器件,包括半导体衬底、漂移区、体区、阱区、源极、漏极以及栅极,其特征在于,还包括:位于漂移区上方的场板隔离结构,所述场板隔离结构包括氧化层和具有空气侧墙的填充沟槽,所述填充沟槽内填充有隔离介质;
所述场板隔离结构通过以下方式形成:
在漂移区形成沟槽;
在沟槽的侧壁形成氮化硅侧墙;
在具有氮化硅侧墙的沟槽内填充隔离介质形成填充沟槽;
去除填充沟槽内的氮化硅侧墙形成空气侧墙;
在具有空气侧墙的填充沟槽表面覆盖氧化层形成具有封闭的空气侧墙的场板隔离结构。
8.根据权利要求7所述的LDMOSFET器件,其特征在于,在沟槽的侧壁形成氮化硅侧墙,包括:
在沟槽的槽壁上热氧化形成二氧化硅薄层;
采用低压化学气相淀积工艺在沟槽内淀积氮化硅;
采用干法刻蚀工艺去除沟槽内部分的氮化硅,余留沟槽侧壁的氮化硅,形成氮化硅侧墙。
9.根据权利要求7所述的LDMOSFET器件,其特征在于,在具有空气侧墙的填充沟槽表面覆盖氧化层,包括:
在填充沟槽表面粘接含有氧化层的陪片晶圆;
去除陪片晶圆的硅,保留陪片晶圆的氧化层;
对氧化层进行减薄处理,形成覆盖空气侧墙的缺口的氧化层。
10.根据权利要求7所述的LDMOSFET器件,其特征在于,在具有空气侧墙的填充沟槽表面覆盖氧化层,包括:
在填充沟槽表面涂覆含有二氧化硅的粘稠液体材料,在高温条件下使粘稠液体材料挥发形成固态的二氧化硅层,固态的二氧化硅层作为覆盖空气侧墙的缺口的氧化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310061014.3A CN115939197B (zh) | 2023-01-19 | 2023-01-19 | Ldmosfet器件的制造方法及ldmosfet器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310061014.3A CN115939197B (zh) | 2023-01-19 | 2023-01-19 | Ldmosfet器件的制造方法及ldmosfet器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115939197A CN115939197A (zh) | 2023-04-07 |
CN115939197B true CN115939197B (zh) | 2023-05-05 |
Family
ID=85827171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310061014.3A Active CN115939197B (zh) | 2023-01-19 | 2023-01-19 | Ldmosfet器件的制造方法及ldmosfet器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115939197B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9245960B2 (en) * | 2013-02-08 | 2016-01-26 | Globalfoundries Inc. | Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) with tapered airgap field plates |
US11121224B2 (en) * | 2019-02-08 | 2021-09-14 | Texas Instruments Incorporated | Transistor with field plate over tapered trench isolation |
CN110610994B (zh) * | 2019-07-17 | 2023-03-31 | 成都芯源系统有限公司 | 一种横向双扩散金属氧化物半导体场效应晶体管 |
WO2023283954A1 (en) * | 2021-07-16 | 2023-01-19 | Innoscience (Suzhou) Technology Co., Ltd. | Nitride-based semiconductor device and method for manufacturing the same |
CN115020211B (zh) * | 2022-08-08 | 2022-11-11 | 合肥晶合集成电路股份有限公司 | 一种半导体器件及其制作方法 |
-
2023
- 2023-01-19 CN CN202310061014.3A patent/CN115939197B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115939197A (zh) | 2023-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8610205B2 (en) | Inter-poly dielectric in a shielded gate MOSFET device | |
EP2390907B1 (en) | Trench structure in multilayer wafer | |
US11355599B2 (en) | Devices with lower resistance and improved breakdown and method for producing the same | |
US7374999B2 (en) | Semiconductor device | |
US9000521B2 (en) | Body contact SOI transistor structure and method of making | |
JP2001015734A (ja) | トランジスタ素子製造におけるトレンチ分離構造を利用した高圧素子と低圧素子の整合方法 | |
CN115863416B (zh) | 空气介质场板隔离的ldmosfet器件及制造方法 | |
US9130033B2 (en) | Semiconductor device and method for fabricating the same | |
US20080087958A1 (en) | Semiconductor device with doped transistor | |
CN112909095B (zh) | Ldmos器件及工艺方法 | |
CN115939197B (zh) | Ldmosfet器件的制造方法及ldmosfet器件 | |
CN115274857B (zh) | Ldmos器件、ldmos器件制造方法及芯片 | |
US7273787B2 (en) | Method for manufacturing gate dielectric layer | |
CN114373800B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
CN211455690U (zh) | 沟槽型功率器件的沟槽栅结构 | |
US7195962B2 (en) | Ultra short channel field effect transistor and method of fabricating the same | |
CN116525659B (zh) | 纵向栅ldmosfet器件及制造方法、功率芯片 | |
CN113517341A (zh) | 沟槽型功率器件的沟槽栅结构及其制造方法 | |
CN116525660B (zh) | 纵向栅氧结构的ldmosfet器件及制造方法 | |
CN117542880B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
CN110739273B (zh) | 超薄栅极cmos器件的制造方法 | |
WO2024012430A1 (zh) | 沟槽型双扩散金属氧化物半导体器件及其制造方法 | |
CN114093950B (zh) | 一种阶梯型sti辅助式场板的ldmos器件及其制造方法 | |
CN115274858B (zh) | Ldmos器件、ldmos器件制造方法及芯片 | |
CN117995844A (zh) | 射频开关器件及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |