CN115939145A - 薄膜晶体管阵列基板和显示装置 - Google Patents

薄膜晶体管阵列基板和显示装置 Download PDF

Info

Publication number
CN115939145A
CN115939145A CN202210837498.1A CN202210837498A CN115939145A CN 115939145 A CN115939145 A CN 115939145A CN 202210837498 A CN202210837498 A CN 202210837498A CN 115939145 A CN115939145 A CN 115939145A
Authority
CN
China
Prior art keywords
electrode
sub
conductive portion
conductive
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210837498.1A
Other languages
English (en)
Inventor
丁燦墉
玉敬喆
卢智龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN115939145A publication Critical patent/CN115939145A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列基板和显示装置。半导体层包括沟道部分、位于沟道部分的一侧上并包括第一主导电化部分和第一子导电化部分的第一导电化部分、以及位于沟道部分的另一侧上并包括第二主导电化部分和第二子导电化部分的第二导电化部分。栅极绝缘膜位于沟道部分上。第一辅助电极位于第一主导电化部分上。第一电极位于第一辅助电极上。第二辅助电极位于第二主导电化部分上。第二电极位于第二辅助电极上。第三电极位于栅极绝缘膜上并与沟道部分交叠。第一辅助电极和第二辅助电极各自包含导电氧化物。

Description

薄膜晶体管阵列基板和显示装置
相关申请的交叉引用
本申请要求于2021年10月1日提交的韩国专利申请第10-2021-0131187号的优先权，该申请用于所有目的通过引用并入本文，如同在本文中完整阐述一样。
技术领域
实施方式涉及一种薄膜晶体管(TFT)阵列基板和显示装置。
背景技术
晶体管在电子装置领域被广泛用作开关器件或驱动器件。特别地，可以在玻璃基板或塑料基板上制造的薄膜晶体管被广泛用作诸如液晶显示(LCD)装置或有机发光显示装置等显示装置的开关器件。
根据其半导体层的材料，薄膜晶体管可分为将非晶硅用于半导体层的非晶硅(a-Si)薄膜晶体管、将多晶硅用于半导体层的多晶硅(poly-Si)薄膜晶体管、以及将氧化物用于半导体层的氧化物薄膜晶体管。
由于可以在短时间内沉积非晶硅以形成有源层，因此非晶硅膜晶体管在制造工艺时间短和制造成本低方面是有利的。然而，由于非晶硅薄膜晶体管具有低电流驱动能力和由于低迁移率而导致的阈值电压变化，因此不利地限制了非晶硅薄膜晶体管在有机发光显示装置中的使用。
多晶硅薄膜晶体管是通过沉积非晶硅然后使沉积的非晶硅结晶而形成的。由于多晶硅薄膜晶体管的制造工艺需要非晶硅结晶工艺，因此增加了工艺步骤的数量，从而增加了制造成本。此外，由于结晶工艺是在高处理温度下进行的，因此难以在大面积器件中使用多晶硅薄膜晶体管。此外，由于多晶硅的特性，多晶硅薄膜晶体管难以获得均匀性。
在氧化物半导体薄膜晶体管的情况下，有源层的氧化物膜可以在相对低的温度下形成。此外，氧化物半导体薄膜晶体管具有高迁移率并且取决于其氧含量具有显着的电阻变化。氧化物半导体薄膜晶体管有利地容易获得预期的物理特性。此外，由于氧化物特性，透明氧化物晶体管有利于实现透明显示器。然而，为了在薄膜晶体管中使用氧化物半导体层，需要形成到源极电极和漏极电极的连接的单独的导电工艺。
发明内容
在现有技术的薄膜晶体管中，当栅极绝缘膜位于半导体层上并且栅电极位于栅极绝缘膜上时，源极电极和半导体层的导电化部分(conductorized portion)可以通过栅极绝缘膜的接触孔连接，并且漏极电极和半导体层的导电化部分可以连接。这里，在形成栅极绝缘膜的接触孔的蚀刻工艺中，半导体层的导电化部分可能被损坏，这是有问题的。对此，本申请的发明人发明了一种薄膜晶体管阵列基板和显示装置，具有能够防止半导体层的导电化部分被损坏的薄膜晶体管结构。
实施方式可以提供薄膜晶体管阵列基板和显示装置，其具有能够防止半导体层的导电化部分被损坏的薄膜晶体管结构。
实施方式可以提供具有薄膜晶体管结构的薄膜晶体管阵列基板和显示装置，该薄膜晶体管结构能够防止半导体层的导电化部分被损坏并且防止产生不必要的寄生电容。
实施方式可以提供具有薄膜晶体管结构的薄膜晶体管阵列基板和显示装置，该薄膜晶体管结构能够防止半导体层的导电化部分被损坏并且防止半导体层的沟道部分和栅极电极之间的未对准结构。
实施方式可以提供一种薄膜晶体管阵列基板和具有薄膜晶体管结构的显示装置，该薄膜晶体管结构能够降低半导体层的沟道部分的表面在处理过程中被污染或损坏的可能性。
实施方式可以提供薄膜晶体管阵列基板和包括薄膜晶体管的显示装置，其中可以实现高性能、高稳定性和高可靠性。
实施方式可以提供一种显示装置，包括：基板；半导体层，包括沟道部分、位于沟道部分的一侧上并包括第一主导电化部分和第一子导电化部分的第一导电化部分、以及位于沟道部分另一侧并且包括第二主导电化部分和第二子导电化部分的第二导电化部分；栅极绝缘膜，位于沟道部分上；第一辅助电极，位于第一主导电化部分上；第一电极，位于第一辅助电极上；第二辅助电极，位于第二主导电化部分上；第二电极，位于第二辅助电极上；以及第三电极，位于栅极绝缘膜上并与沟道部分交叠。
在根据实施方式的显示装置中，第一辅助电极和第二辅助电极各自可以包括导电氧化物。例如，导电氧化物可以包括透明导电氧化物(TCO)、氮氧化物和有机物中的至少一种。
实施方式可以提供一种薄膜晶体管阵列基板，包括：基板；半导体层，包括沟道部分、位于沟道部分一侧并包括第一主导电化部分和第一子导电化部分的第一导电化部分、以及位于沟道部分另一侧并且包括第二主导电化部分和第二子导电化部分的第二导电化部分；栅极绝缘膜，位于沟道部分上；第一辅助电极，位于第一主导电化部分上；第一电极，位于第一辅助电极上；第二辅助电极，位于第二主导电化部分上；第二电极，位于第二辅助电极上；以及第三电极，位于栅极绝缘膜上并与沟道部分交叠。
在根据实施方式的显示装置中，第一辅助电极和第二辅助电极各自可以包括导电氧化物。例如，导电氧化物可以包括透明导电氧化物、氮氧化物和有机物中的至少一种。
根据实施方式，薄膜晶体管阵列基板还可以包括设置在第一电极、第二电极和第三电极上的钝化层。
栅极绝缘膜可以包括第一开口区和第二开口区。
第一电极和第一辅助电极可以在第一开口区中电连接。第二电极和第二辅助电极可以在第二开口区中电连接。
在栅极绝缘膜蚀刻结构中，钝化层的第一部分可以在第一开口区中与第一子导电化部分接触，并且钝化层的第二部分可以在第二开口区中与第二子导电化部分接触。
在栅极绝缘膜无蚀刻结构中，第一子导电化部分可以由栅极绝缘膜与钝化层间隔开，并且第二子导电化部分可以由栅极绝缘膜与钝化层间隔开。
所述第一子导电化部分可以位于所述第一主导电化部分与所述沟道部分之间，并且所述第二子导电化部分可以位于所述第二主导电化部分与所述沟道部分之间，所述第一主导电化部分的电阻可以低于所述第一子导电化部分的电阻，并且所述第一子导电化部分的电阻可以低于所述沟道部分的电阻，并且所述第二主导电化部分的电阻可以低于所述第二子导电化部分的电阻，并且所述第二子导电化部分的电阻可以低于所述沟道部分的电阻。
所述第一子导电化部分可以不与所述第一电极或所述第三电极交叠，并且所述第一子导电化部分的电导率可以不同于所述第一主导电化部分的电导率，并且所述第二子导电化部分可以不与所述第二电极或所述第三电极交叠，并且所述第二子导电化部分的电导率可以不同于所述第二主导电化部分的电导率。
所述第一电极、所述第二电极和所述第三电极中的至少一个可包括包含第一材料的第一材料层和包含与所述第一材料不同的第二材料的第二材料层，并且所述第一材料和所述第二材料每个可不同于所述导电氧化物并且不包含氧。
所述显示装置还可包括设置在所述第一电极、所述第二电极和所述第三电极上的钝化层，所述栅极绝缘膜包括第一开口区和第二开口区，所述第一电极与所述第一辅助电极在所述第一开口区中电连接，并且所述第二电极和所述第二辅助电极在所述第二开口区中电连接，并且所述第一子导电化部分由所述栅极绝缘膜与所述钝化层间隔开，并且所述第二子导电化部分由所述栅极绝缘膜与所述钝化层间隔开。
所述钝化层可包括具有不同氢含量的多个层。
所述钝化层的所述多个层中的至少一个层的氢含量可高于所述第一子导电化部分和所述第二子导电化部分各自的氢含量。
所述显示装置可还包括位于所述第一电极至所述第三电极与所述钝化层之间并包含氢的功能绝缘膜。
所述功能绝缘膜的氢含量高于所述第一子导电化部分和所述第二子导电化部分各自的氢含量。
所述显示装置还可包括：缓冲层，位于所述半导体层下方；以及
遮光体，位于所述缓冲层下方，其中，所述第一电极通过延伸穿过所述栅极绝缘膜和所述缓冲层的接触孔与所述遮光体电连接。
所述显示装置还可包括子像素，每个子像素包括驱动晶体管和电容器，其中，所述驱动晶体管是包括第一电极、第二电极、第三电极和半导体层的薄膜晶体管，所述电容器包括第一极板、第二极板和第三极板，并且所述缓冲层位于所述第一极板与所述第二极板之间，并且所述栅极绝缘膜位于所述第二极板与所述第三极板之间。
所述第一极板可电连接到所述第一电极或所述遮光体，所述第一极板可以是电连接到所述第一电极的所述遮光体，或者可包括包含在所述遮光体中的金属，所述第三极板可以是所述第三电极或所述第一电极，电连接至所述第三电极或所述第一电极，或包括位于与所述第三电极或所述第一电极相同的层上的金属，所述第二极板可包括导电半导体极板和导电氧化物极板，所述导电半导体极板包含与在所述半导体层中包含的半导体材料相同的半导体材料，并且所述导电氧化物极板包括所述导电氧化物。
一种显示装置可包括：基板；在所述基板上的半导体层，所述半导体层包括沟道部分、位于所述沟道部分的第一侧上的第一导电化部分和位于所述沟道部分的与所述第一侧相对的第二侧上的第二导电化部分，所述第一导电化部分包括第一主导电化部分和具有与所述第一主导电化部分不同电特性的第一子导电化部分，所述第二导电化部分包括第二主导电化部分和具有与所述第二主导电化部分不同电特性的第二子导电化部分；第一辅助电极，位于所述第一主导电化部分而不是所述第一子导电化部分上；第一电极，位于所述第一辅助电极上，所述第一电极与所述第一主导电化部分交叠，但不与所述第一子导电化部分交叠；第二辅助电极，位于所述第二主导电化部分而不是所述第二子导电化部分上；第二电极，位于所述第二辅助电极上，所述第二电极与所述第二主导电部分交叠，但不与所述第二子导电部分交叠；以及第三电极，与所述沟道部分交叠。
所述第一辅助电极和所述第二辅助电极每个可包括导电氧化物。
所述显示装置可进一步包括：在所述第三电极和所述沟道部分之间的栅极绝缘膜，所述栅极绝缘膜不与所述第一子导电化部分和所述第二子导电化部分交叠；以及在所述第一电极、所述第二电极和所述第三电极上的钝化层，所述钝化层与所述第一子导电化部分和所述第二子导电化部分接触。
所述显示装置可进一步包括：在所述第三电极和所述沟道部分之间的栅极绝缘膜，所述栅极绝缘膜与所述第一子导电化部分和所述第二子导电化部分交叠；以及在所述第一电极、所述第二电极和所述第三电极上的钝化层，使得所述栅极绝缘膜的第一部分在所述钝化层的第一部分与所述第一子导电化部分之间，并且所述栅极绝缘膜的第二部分在所述钝化层的第二部分和所述第二子导电化部分之间。
所述电特性可包括电阻和电导率，其中所述第一主导电化部分的电阻可小于所述第一子导电化部分的电阻，所述第一子导电化部分的电阻可小于所述沟道部分的电阻，所述第二主导电化部分的电阻可小于所述第二子导电化部分的电阻，并且所述第二子导电部分的电阻可小于所述沟道部分的电阻，其中所述第一子导电化部分的电导率与所述第一主导电化部分的电导率可以不同，并且所述第二子导电化部分的电导率与所述第二主导电化部分的电导率可以不同。
所述显示装置可进一步包括：发光元件，配置为发射光，其中所述半导体层、所述第一辅助电极、所述第一电极、所述第二辅助电极、所述第二电极和第三电极可包含在晶体管中，所述晶体管可电连接至所述发光元件。具有栅极绝缘膜蚀刻结构的薄膜晶体管阵列基板还可以包括位于第一至第三电极与钝化层之间并包含氢的功能绝缘膜。
根据实施方式，薄膜晶体管阵列基板和显示装置具有能够防止半导体层的导电部分被损坏的薄膜晶体管结构。
根据实施方式，薄膜晶体管阵列基板和显示装置具有能够防止半导体层的导电部分被损坏并防止产生不必要的寄生电容的薄膜晶体管结构。
根据实施方式，薄膜晶体管阵列基板和显示装置具有能够防止半导体层的导电部分被损坏并防止半导体层的沟道部分和栅极之间的未对准结构的薄膜晶体管结构。
根据实施方式，薄膜晶体管阵列基板和显示装置具有能够降低半导体层的沟道部分的表面在处理过程中被污染或损坏的可能性的薄膜晶体管结构。
根据实施方式，可以实现包括高性能、高稳定性和高可靠性的薄膜晶体管的薄膜晶体管阵列基板和显示装置。
附图说明
将从以下结合附图的详细描述中更清楚地理解本公开的上述和其他目的、特征和优点，其中：
图1是例示根据实施方式的显示装置的构造的图；
图2例示了根据实施方式的显示装置的子像素的等效电路；
图3例示了显示装置的子像素的另一等效电路；
图4是例示根据实施方式的显示装置的子像素中的遮光体的图；
图5是例示根据实施方式的显示装置中的薄膜晶体管的垂直结构的截面图；
图6是例示根据实施方式的显示装置中具有GI蚀刻结构的薄膜晶体管的截面图；
图7是例示其中使用了在图6中所示的薄膜晶体管的驱动晶体管的截面图；
图8是例示根据实施方式的显示装置中的具有GI无蚀刻结构的薄膜晶体管的截面图；
图9是例示使用了在图8中所例示的薄膜晶体管的驱动晶体管的截面图；
图10是例示在根据实施方式的显示装置中的具有GI无蚀刻构造和氢供给结构的薄膜晶体管的截面图；
图11是例示根据实施方式的显示装置的电容器结构的截面图；以及
图12是例示根据实施方式的显示装置的薄膜晶体管的电特性的曲线图，其中漏极电流随着栅极电压的变化而变化。
具体实施方式
在本公开的示例或实施方式的以下描述中，将参考附图，在附图中，通过图示的方式示出了可以实施的具体示例或实施方式，并且其中相同的附图标记和符号可以是用于表示相同或相似的部件，即使它们在不同的附图中显示。此外，在本公开的示例或实施方式的以下描述中，当确定描述可能使本公开的一些实施方式中的主题不太清楚时，将省略对包含在本文中的众所周知的功能和组件的详细描述。此处使用的诸如“包括”、“具有”、“包含”、“构成”、“由……组成”和“由……形成”等术语通常旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。如本文所用，单数形式旨在包括复数形式，除非上下文另有明确指示。
诸如“第一”、“第二”、“A”、“B”、“(A)”或“(B)”之类的术语可以在本文中用于描述本公开的元件。这些术语中的每一个均不用于定义要素、顺序、顺序或数量等，而仅用于将相应要素与其他要素区分开来。
当提及第一元件与第二元件“连接或耦合”、“接触或交叠”时，应理解为不仅第一元件可以与第二元件“直接连接或耦合”或“直接接触或交叠”，但第三元件也可以“插入”在第一和第二元件之间，或者第一和第二元件可以通过第四元件彼此“连接或耦合”、“接触或交叠”等。这里，第二元件可以包括在彼此“连接或耦合”、“接触或交叠”等的两个或更多个元件中的至少一个中。
当使用诸如“之后”、“随后”、“下一个”、“之前”等时间相关术语来描述元件或配置的过程或操作、或操作、处理、制造中的流程或步骤时方法，这些术语可用于描述非连续或非顺序的过程或操作，除非一起使用了术语“直接”或“立即”。
此外，当提及任何尺寸、相对尺寸等时，应考虑到元素或特征的数值或相应信息(例如，级别、范围等)包括可能导致的公差或误差范围。即使没有指定相关描述，也会受到各种因素(例如，工艺因素、内部或外部影响、噪音等)的影响。此外，措辞“可以”完全包含措辞“能够”的所有含义。
在下文中，将参照附图描述各种实施方式。
图1是例示根据实施方式的显示装置100的配置的图。
参照图1，根据实施方式的显示装置100可以包括显示面板110和驱动显示面板110的驱动电路。
驱动电路可以包括数据驱动器电路120、栅极驱动器电路130等。驱动电路还可以包括控制数据驱动器电路120和栅极驱动器电路130的控制器140。
显示面板110可以包括基板SUB和设置在基板SUB上的信号线，例如多条数据线DL和多条栅极线GL。显示面板110可以包括连接到多条数据线DL和多条栅极线GL的多个子像素SP。
显示面板110可以包括显示图像的显示区DA和不显示图像的非显示区NDA。在显示面板110中，用于显示图像的多个子像素SP设置在显示区DA中。在非显示区NDA中，可以设置与数据驱动电路120、栅极驱动器电路130、和控制器140电连接、其上安装有数据驱动电路120、栅极驱动电路130、和控制器140、或连接有集成电路或印刷电路的焊盘部。
数据驱动器电路120是驱动多条数据线DL的电路，并且可以向多条数据线DL提供数据信号。控制器140可以向数据驱动器电路120提供控制信号DCS，以控制数据驱动器电路120的操作时序。控制器140可以向栅极驱动器电路130提供栅极控制信号GCS，以控制栅极驱动器电路130的操作时序。
控制器140可以在为各个帧定义的时间点开始扫描，将从外部源输入的图像数据转换为具有由数据驱动器电路120可读的数据信号格式的图像数据Data，将图像数据Data提供给数据驱动器电路120，并且响应于扫描在适当的时间点控制数据驱动。
控制器140可以输出各种栅极控制信号GCS，包括栅极起始脉冲(GSP)信号、栅极移位时钟(GSC)信号、栅极输出使能(GOE)信号等，以控制栅极驱动器电路130。
控制器140可以输出各种数据控制信号DCS，包括源极起始脉冲(SSP)信号、源极采样时钟(SSC)、源极输出使能(SOE)信号等，以控制数据驱动器电路120。
控制器140可以作为与数据驱动器电路120分离的部件而提供，或者可以与数据驱动器电路120组合以形成集成电路(IC)。
数据驱动器电路120通过从控制器140接收图像数据Data并向多条数据线DL提供数据电压来驱动多条数据线DL。在此，数据驱动器电路120也称为源极驱动器电路。
数据驱动器电路120可以包括一个或多个源极驱动器集成电路(SDIC)。
例如，每个SDIC可以通过载带自动键合(TAB)方法连接到显示面板110，通过玻璃上芯片(COG)方法或面板上芯片(COP)方法连接到显示面板110的键合焊盘，或使用连接到显示面板110的薄膜上芯片(COF)结构来实现。
在控制器140的控制下，栅极驱动器电路130可以输出具有导通电平或截止电平的栅极信号。栅极驱动器电路130可以通过向多条栅极线GL顺序地提供具有导通电平或截止电平的栅极信号来顺序地驱动多条栅极线GL。
栅极驱动器电路130可以通过TAB方法连接到显示面板110，通过COG方法或COP方法连接到显示面板110的接合焊盘，或者通过COF方法连接到显示面板110。或者，栅极驱动器电路130可以通过面板内栅极(GIP)方法形成在显示面板110的非显示区NDA中。栅极驱动器电路130可以设置在基板SUB上或连接到基板SUB。也就是说，当栅极驱动器电路130是GIP型时，栅极驱动器电路130可以设置在基板SUB的非显示区NDA中。当栅极驱动器电路130是COG型、COF型等时，栅极驱动器电路130可以连接到基板SUB。
此外，数据驱动器电路120和栅极驱动器电路130中的至少一个驱动器电路可以设置在显示区DA中。例如，数据驱动器电路120和栅极驱动器电路130中的至少一个驱动器电路可以被设置为不与子像素SP交叠或者与子像素SP的一部分或整体交叠。
当栅极驱动器电路130打开多条栅极线GL中的特定栅极线GL时，数据驱动器电路120可以将从控制器140接收的图像数据Data转换成模拟电压并将模拟电压提供给多条数据线DL。
数据驱动器电路120可以连接到显示面板110的一侧(例如，顶侧或底侧)。取决于驱动方法、显示面板的设计等，数据驱动器电路120可以连接到显示面板110的两侧(例如，顶侧和底侧两者)或者连接到显示面板110的多个边(例如，四个边)中的两个或更多个边。
栅极驱动器电路130可以连接到显示面板110的一侧(例如，左侧或右侧)。取决于驱动方法、显示面板的设计等，栅极驱动器电路130可以连接到显示面板110的两侧(例如，左侧和右侧两者)或者连接到显示面板110的多个边中的两个或更多个边。
控制器140可以是用于典型的显示器领域的时序控制器，可以是包括时序控制器并能够执行其他控制功能的控制装置，可以是与时序控制器不同的控制装置，或者可以是控制装置中的电路。控制器140可以实现为各种电路或电子部件，例如集成电路(IC)、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、处理器等。
控制器140可以安装在印刷电路板(PCB)、柔性印刷电路(FPC)等上，并通过PCB、FPC等电连接到数据驱动器电路120和栅极驱动器电路130。
根据本实施方式的显示装置100可以是显示器，例如液晶显示装置，包括背光单元，或者可以是自发光显示器，例如有机发光二极管(OLED)显示器、量子点显示器或微型发光二极管(LED)显示器。
当根据本实施方式的显示装置100是OLED显示器时，每个子像素SP可以包括自发光OLED作为发光器件。当显示装置100是量子点显示器时，每个子像素SP可以包括发射器件，该发射器件可以包括实现为作为自发光半导体晶体的量子点的发射器件。当根据本实施方式的显示装置100是微型LED显示器时，每个子像素SP可以包括基于无机材料形成的自发光微型LED作为发射器件。
图2例示了根据实施方式的显示装置100的子像素SP的等效电路，并且图3例示了显示装置100的子像素SP的另一个等效电路。
参照图2，设置在根据实施方式的显示装置100的显示面板110中的多个子像素SP中的每一个子像素可以包括发射器件ED、驱动晶体管DRT、扫描晶体管SCT和存储电容器Cst。
参照图2，发射器件ED可以包括像素电极PE、公共电极CE、以及位于像素电极PE和公共电极CE之间的发射层EL。
发射器件ED的像素电极PE可以是设置在每个子像素SP上的电极，公共电极CE可以是共同设置在所有子像素SP上的电极。这里，像素电极PE可以是阳极，公共电极CE可以是阴极。或者，像素电极PE可以是阴极，公共电极CE可以是阳极。
例如，发射器件ED可以是有机发光二极管(OLED)、发光二极管(LED)或量子点发射器件。
驱动晶体管DRT是用于驱动光发射器件ED的晶体管，并且可以包括第一节点N1、第二节点N2、第三节点N3等。
驱动晶体管DRT的第一节点N1可以是驱动晶体管DRT的栅极节点，并且电连接到扫描晶体管SCT的源极节点或漏极节点。驱动晶体管DRT的第二节点N2可以是驱动晶体管DRT的源极节点或漏极节点，与感测晶体管SENT的源极节点或漏极节点电连接，并与发射器件ED的像素电极PE电连接。驱动晶体管DRT的第三节点N3可以电连接到驱动电压线DVL，通过该驱动电压线DVL提供驱动电压EVDD。
扫描晶体管SCT可以由作为一种栅极信号的扫描信号SCAN控制，并连接到驱动晶体管DRT的第一节点N1和数据线DL。也就是说，扫描晶体管SCT可以由通过作为一种栅极线GL的扫描信号线SCL提供的扫描信号SCAN被导通或截止，并控制数据线DL和驱动晶体管DRT的第一节点N1之间的连接。
扫描晶体管SCT可以由具有导通电平电压的扫描信号SCAN导通，以将通过数据线DL提供的数据电压Vdata传送到驱动晶体管DRT的第一节点N1。
这里，当扫描晶体管SCT是N型晶体管时，扫描信号SCAN的导通电平电压可以是高电平电压。当扫描晶体管SCT为P型晶体管时，扫描信号SCAN的导通电平电压可以是低电平电压。
存储电容器Cst可以连接到驱动晶体管DRT的第一节点N1和第二节点N2。存储电容器Cst被充入与存储电容器Cst的两端之间的电压差相对应的电荷量，并且用于将两端之间的电压差保持预定的帧时间。因此，对于预定的帧时间，对应的子像素SP可以发光。
参照图3，设置在根据本实施方式的显示装置100的显示面板110中的多个子像素SP中的每一个子像素可以进一步包括感测晶体管SENT。
感测晶体管SENT可以由作为一种栅极信号的感测信号SENSE所控制，并且连接到驱动晶体管DRT的第二节点N2和参考电压线RVL。换言之，感测晶体管SENT可以通过由作为一种栅极线GL的感测信号线SENL提供的感测信号SENSE导通或截止，以控制参考电压线RVL和驱动晶体管DRT的第二节点N2之间的连接。
感测晶体管SENT可以由具有导通电平电压的感测信号SENSE导通，以将通过参考电压线RVL提供的参考电压Vref传送到驱动晶体管DRT的第二节点N2。
此外，感测晶体管SENT可以由具有导通电平电压的感测信号SENSE导通，以将驱动晶体管DRT的第二节点N2的电压传送到参考电压线RVL。
这里，当感测晶体管SENT是N型晶体管时，感测信号SENSE的导通电平电压可以是高电平电压。当感测晶体管SENT为P型晶体管时，感测信号SENSE的导通电平电压可以为低电平电压。
感测晶体管SENT将驱动晶体管DRT的第二节点N2的电压传送到参考电压线RVL的功能可以用于感测子像素SP的特性。在这种情况下，传送到参考电压线RVL的电压可以是用于计算子像素SP的特性的电压，或者是反映了子像素SP的特性的电压。
驱动晶体管DRT、扫描晶体管SCT和感测晶体管SENT中的每一个可以是N型晶体管或P型晶体管。在本公开中，为简洁起见，驱动晶体管DRT、扫描晶体管SCT和感测晶体管SENT中的每一个将被例示为N型晶体管。
存储电容器Cst可以是有意设计为设置在驱动晶体管DRT外部的外部电容器，而不是寄生电容器(例如，Cgs或Cgd)，即，存在于驱动晶体管DRT的栅极节点和源极节点(或漏极节点)之间的内部电容器。
扫描信号线SCL和感测信号线SENL可以是不同的栅极线GL。在这种情况下，扫描信号SCAN和感测信号SENSE可以是不同的栅极信号，单个子像素SP中的扫描晶体管SCT的导通截止时序可以独立于相同的子像素SP中的感测晶体管SENT的导通截止时序。也就是说，单个子像素SP中的扫描晶体管SCT的导通截止时序和感测晶体管SENT的导通截止时序可以彼此相同或不同。
或者，扫描信号线SCL和感测信号线SENL可以是同一条栅极线GL。单个子像素SP中的扫描晶体管SCT的栅极节点和感测晶体管SENT的栅极节点可以连接到单个栅极线GL。在这种情况下，扫描信号SCAN和感测信号SENSE可以是相同的栅极信号，单个子像素SP中的扫描晶体管SCT的导通截止时序和感测晶体管SENT的导通截止时序可以是相同的。
图2和图3中所示的子像素SP的结构仅用于说明目的，并且可以通过进一步包括一个或多个晶体管或一个或多个电容器而在形式上进行各种修改。
此外，在图2和图3中，已经通过假设显示装置100是自发光显示装置来描述子像素结构。或者，当显示装置100是液晶显示器(LCD)时，每个子像素SP可以包括晶体管、像素电极等。
图4是例示根据实施方式的显示装置100的子像素SP中的遮光体LS的图。
参照图4，在根据实施方式的显示装置100的子像素SP中，驱动晶体管DRT可以具有独特的特性，例如阈值电压和迁移率。当驱动晶体管DRT的独特特性改变时，驱动晶体管DRT的电流驱动性能(例如，电流供应性能)也可以改变，从而改变相应子像素SP的发射特性。
驱动晶体管DRT的器件特性(例如，阈值电压和迁移率)可以随着驱动晶体管DRT的驱动时间而改变。此外，当驱动晶体管DRT被光照射时，特别是驱动晶体管DRT的沟道区被光照射时，驱动晶体管DRT的器件特性(例如，阈值电压和迁移率)会改变。
因此，如图4所示，为了减少驱动晶体管DRT的器件特性的变化(例如，阈值电压或迁移率的变化)，可以在驱动晶体管DRT附近设置遮光体LS。例如，遮光体LS可以设置在驱动晶体管DRT的沟道区下方。
遮光体LS可以设置在驱动晶体管DRT的沟道区下方，以用作驱动晶体管DRT的主体。
在驱动晶体管DRT中可能出现体效应。为了减少体效应的影响，用作驱动晶体管DRT的体的遮光体LS可以电连接到驱动晶体管DRT的第二节点N2。这里，驱动晶体管DRT的第二节点N2可以是驱动晶体管DRT的源极节点。
同时，遮光体LS不仅可以设置在驱动晶体管DRT的沟道区下方，而且可以设置在另一晶体管(例如，扫描晶体管SCT或感测晶体管SENT)的沟道区下方。
下文中，将描述允许设置在显示面板110中的薄膜晶体管具有高性能、高稳定性和高可靠性的薄膜晶体管结构。
例如，在形成薄膜晶体管的过程中，当蚀刻形成在半导体层上与半导体层的沟道区相邻的位置处的栅极绝缘膜或另一电极时，半导体层会在蚀刻过程中丢失、损坏、或被切割。在这点上，实施方式可以提供一种薄膜晶体管结构以减少上述处理中的风险。
这里，根据实施方式的具有薄膜晶体管结构的薄膜晶体管可以是设置在显示面板110中的全部或部分薄膜晶体管。在一个示例中，根据实施方式的具有薄膜晶体管结构的薄膜晶体管可以包括每个子像素SP中的全部或某些晶体管。在另一示例中，根据实施方式的具有薄膜晶体管结构的薄膜晶体管可以包括GIP型栅极驱动器电路130中的全部或部分晶体管。
图5是示出根据实施方式的显示装置100中的薄膜晶体管TFT的垂直结构的截面图。
参照图5，根据实施方式的显示装置100的显示面板110可以包括基板SUB和在基板SUB上的薄膜晶体管TFT。
基板SUB可以是玻璃基板、塑料基板等。基板SUB也可以是柔性基板、可弯曲基板、可拉伸基板等。
参照图5，薄膜晶体管TFT可以包括第一电极510、第二电极520、第三电极530、半导体层540等。
参考图5，半导体层540可以包括沟道部分543、位于沟道部分543一侧(例如，第一侧)上的第一导电化部分541和位于沟道部分543另一侧(例如，第二侧)上的第二导电化部分542。例如，半导体层540可以是氧化物半导体层，并且在某些情况下，可以是多晶硅半导体层、非晶硅半导体层等。
第一导电化部分541可以包括第一主导电化部分541M和第一子导电化部分541S。第二导电化部分542可包括第二主导电化部分542M和第二子导电化部分542S。
参照图5，薄膜晶体管TFT还可以包括在沟道部分543上的栅极绝缘膜GI。
参照图5，薄膜晶体管TFT还可以包括第一辅助电极551和第二辅助电极552。
第一辅助电极551可以位于第一导电化部分541的第一主导电化部分541M和第一子导电化部分541S之中的第一主导电化部分541M上，如图5所示，在一个实施方式中，第一辅助电极551不在第一子导电化部分541S上。
第一电极510可以位于第一辅助电极551上。
第二辅助电极552可以位于第二导电化部分542的第二主导电化部分542M和第二子导电化部分542S之中的第二主导电化部分542M上。如图5所示，在一个实施方式中，第二辅助电极552不在第二子导电化部分542S上。
第二电极520可以位于第二辅助电极552上。
第三电极530可以位于栅极绝缘膜GI上并且可以与沟道部分543交叠。
参照图5，第一辅助电极551和第二辅助电极552中的每一个可以包含导电氧化物。这里，导电氧化物可以是含氧的导电材料。
例如，导电材料可以包括透明导电氧化物(TCO)、氮氧化物、有机物等中的至少一种。
例如，TCO可以包括氧化铟锌(IZO)、氧化铟锡(ITO)、氧化铟镓锌(IGZO)、氧化锌(ZnO)、掺铝氧化锌(AZO)、掺镓氧化锌(GZO)、氧化锑锡(ATO)、掺氟透明氧化物(FTO)等中的至少一种。
例如，第一辅助电极551和第二辅助电极552中的每一个可以是单个辅助电极层或多个辅助电极层。当第一辅助电极551和第二辅助电极552中的每一个是多个辅助电极层时，导电氧化物可以包括TCO、氮氧化物、有机物等中的至少两种。导电氧化物的TCO、氮氧化物、有机物等中的至少两种可以包含在多个辅助电极层的每一个中。
参照图5，第一辅助电极551位于半导体层540的第一主导电化部分541M上，并且第二辅助电极552位于半导体层540的第二主导电化部分542M上。由于这种构造，可以防止半导体层540的第一主导电化部分541M和第二主导电化部分542M在栅极绝缘膜GI的蚀刻中受损。
参照图5，第一辅助电极551还可以设置在第一导电化部分541和第一电极510之间，使得第一导电化部分541和第一电极510通过第一辅助电极551电连接。因而，可以可靠的方式建立和保持第一导电化部分541和第一电极510之间的电连接。
同样地，第二辅助电极552可进一步设置于第二导电化部分542与第二电极520之间，以使第二导电化部分542与第二电极520通过第二辅助电极552电连接。因此，可以可靠的方式建立和保持第二导电化部分542和第二电极520之间的电连接。
此外，由于位于第一导电化部分541和第一电极510之间的第一辅助电极551包含导电氧化物，因此可以显着降低在半导体层540的顶表面上出现缺陷的可能性。
当由金属(例如Cu)而不是导电氧化物形成第一辅助电极551时，部分金属会残留在半导体层540的顶表面上，或者半导体层540的顶表面会劣化，从而改变半导体层540的沟道特性或降低半导体层540的沟道性能。因此，薄膜晶体管TFT的器件特性和可靠性会在一定程度上降低。然而，当第一辅助电极551由导电氧化物形成时，可以防止半导体层540的顶表面上的缺陷，从而提高薄膜晶体管TFT的器件特性和可靠性。
此外，由于位于第二导电化部分542与第二电极520之间的第二辅助电极552包含导电氧化物，因此可以显着减少在薄膜晶体管制造过程中在半导体层540的上表面出现缺陷的可能性。
当由金属(例如Cu)而不是导电氧化物形成第二辅助电极552时，部分金属会残留在半导体层540的顶表面上，或者半导体层540的顶表面会劣化，从而改变半导体层540的沟道特性或降低半导体层540的沟道性能。因此，薄膜晶体管TFT的器件特性和可靠性会在一定程度上降低。然而，当第二辅助电极552由导电氧化物形成时，可以防止半导体层540的顶表面上的缺陷，从而提高薄膜晶体管TFT的器件特性和可靠性。
参照图5，第一子导电化部分541S可以位于第一主导电化部分541M和沟道部分543之间。例如，第一子导电化部分541S可以是氢导电化部分。
第一主导电化部分541M的电阻可以低于第一子导电化部分541S的电阻。第一子导电化部分541S的电阻可以低于沟道部分543的电阻。
参考图5，第二子导电化部分542S可以定位在第二主导电化部分542M和沟道部分543之间。例如，第二子导电化部分542S可以是氢导电化部分。
第二主导电化部分542M的电阻可以低于第二子导电化部分542S的电阻。第二子导电化部分542S的电阻可以低于沟道部分543的电阻。
参照图5，第一子导电化部分541S可以不与第一电极510和第三电极530交叠。即，在一个实施方式中，第一子导电化部分541S不与第一电极510和第三电极530交叠。
第一子导电化部分541S的电导率可以不同于第一主导电化部分541M的电导率。
例如，第一子导电化部分541S的电导率可以低于第一主导电化部分541M的电导率。第一子导电化部分541S的电导率可以高于沟道部分543的电导率。
参照图5，第二子导电化部分542S可以不与第二电极520和第三电极530交叠。即，在一个实施方式中，第二子导电化部分542S不与第二电极520和第三电极530交叠。
例如，第二子导电化部分542S和第二主导电化部分542M可以具有不同的电导率。第二子导电化部分542S的电导率可以低于第二主导电化部分542M的电导率。第二子导电化部分542S的电导率可以高于沟道部分543的电导率。
图5所示的具有薄膜晶体管结构的薄膜晶体管TFT可以具有GI蚀刻结构或者GI无蚀刻结构，在GI蚀刻结构中，第一子导电化部分541S和第二子导电化部分542S上的栅极绝缘膜GI的部分被蚀刻，在GI无蚀刻结构中，第一子导电化部分541S和第二子导电化部分542S上的栅极绝缘膜GI完全未被蚀刻。
在下文中，将参照图6和图7描述具有GI蚀刻结构的薄膜晶体管TFT，并且将参照图8至图10描述具有GI无蚀刻结构的薄膜晶体管TFT。
图6是例示根据实施方式的显示装置100中具有GI蚀刻结构的薄膜晶体管TFT的截面图，并且图7是例示使用了在图6中所例示的薄膜晶体管TFT的驱动晶体管DRT的截面图。
参照图6，在根据实施方式的显示装置100中，具有GI蚀刻结构的薄膜晶体管TFT可以具有与图5所示的薄膜晶体管相同的结构。
在根据实施方式的显示装置100中的具有GI蚀刻结构的薄膜晶体管TFT中，第一电极510、第二电极520和第三电极530中的每一个可以是单个电极层，或者第一电极510、第二电极520和第三电极530中的至少一个可以是多电极层。
当第一电极510、第二电极520和第三电极530中的至少一个是多电极层时，第一电极510、第二电极520和第三电极530中的至少一个可以包括包含第一材料的第一材料层和包含与第一材料不同的第二材料的第二材料层。
这里，第一材料和第二材料各自可以是与导电氧化物不同且不含氧的材料。例如，第一材料可以包括例如Cu的金属，而第二材料可以包括Mo、Ti、MoTi等。
例如，第一电极510可以包括第一材料层的第(1-1)电极层611和第二材料层的第(1-2)电极层612。第二电极520可以包括第一材料层的第(2-1)电极层621和第二材料层的第(2-2)电极层622。第三电极530可以包括第一材料层的第(3-1)电极层631和第二材料层的第(3-2)电极层632。
参照图6，根据实施方式的显示面板110可以包括设置在第一电极510、第二电极520、第三电极530上方的钝化层PAS。
参照图6，栅极绝缘膜GI可以包括第一开口区OA1和第二开口区OA2。在一个实施方式中，第一开口区OA1和第二开口区OA2是不具有栅极绝缘膜GI的区域。
参照图6，第一电极510和第一辅助电极551可以在第一开口区OA1中电连接。第二电极520和第二辅助电极552可以在第二开口区OA2中电连接。
图6中所示的薄膜晶体管TFT可以具有GI蚀刻结构，其中第一子导电化部分541S和第二子导电化部分542S上的栅极绝缘膜GI的部分被蚀刻，以去除第一开口区OA1和第二开口区OA2中的栅极绝缘膜GI的部分。
因此，在第一开口区OA1中，钝化层PAS的第一部分可以与第一子导电化部分541S接触。在第二开口区OA2中，钝化层PAS的第二部分可以与第二子导电化部分542S接触。
在图6和图7中，钝化层PAS可以是单层，或可以包括由具有不同氢含量的多个层组成的多层膜。钝化层PAS的多个层中的至少一个的氢含量可以高于第一子导电化部分541S和第二子导电化部分542S中的每一个的氢含量。
参照图6，就工艺顺序而言，在形成第一辅助电极551和第二辅助电极552之后，可以形成栅极绝缘膜GI。在形成栅极绝缘膜GI之后，可以形成第一电极510、第二电极520和第三电极530。
参照图6，栅极绝缘膜GI可以位于第一辅助电极551的一部分的顶表面和侧表面上。栅极绝缘膜GI可以位于第二辅助电极552的一部分的顶表面和侧表面上。
参照图6，根据实施方式的显示面板110还可以包括位于半导体层540下方的缓冲层BUF和位于缓冲层BUF下方的遮光体LS。
在具有图6中所例示的薄膜晶体管结构的图2和图3中示出的驱动晶体管DRT被配置为图7所示。
参照图7，第一电极510可以对应于驱动晶体管DRT的第二节点N2，第二电极520可以对应于驱动晶体管DRT的第三节点N3，以及第三电极530可以对应于驱动晶体管DRT的第一节点N1。
参照图7，第一电极510可以通过延伸穿过栅极绝缘膜GI和缓冲层BUF的接触孔CNT电连接到遮光体LS。这里，第一电极510可以对应于驱动晶体管DRT的第二节点N2。驱动晶体管DRT的第二节点N2可以是源节点或漏节点。
遮光体LS可以是单层或多层。当遮光体LS由多层构成时，遮光体LS可以包括第一遮光体LS1和第二遮光体LS2。第二遮光体LS2可以位于基板SUB上，而第一遮光体LS1可以位于第二遮光体LS2上。缓冲层BUF可以位于第一遮光体LS1上。
图8是例示根据实施方式的显示装置100中的具有GI无蚀刻结构的薄膜晶体管TFT的截面图，并且图9是例示使用了在图8中所例示的薄膜晶体管TFT的驱动晶体管DRT的截面图。
参照图8，在根据实施方式的显示装置100中，具有GI无蚀刻结构的薄膜晶体管TFT可以具有与图5所示的薄膜晶体管相同的结构。
在根据实施方式的显示装置100中，在具有GI无蚀刻结构的薄膜晶体管TFT中的第一电极510、第二电极520和第三电极530中的每一个电极可以是单个电极层。第一电极510、第二电极520和第三电极530中的至少一个可以由多个电极层组成。
当第一电极510、第二电极520和第三电极530中的至少一个由多个电极层组成时，第一电极510、第二电极520和第三电极530中的至少一个可以包括包含第一材料的第一材料层和包含与第一材料不同的第二材料的第二材料层。
这里，第一材料和第二材料中的每一个可以是与导电氧化物不同且不含氧的材料。例如，第一材料可以包括金属，例如Cu，而第二材料可以包括Mo、Ti、MoTi等。
例如，第一电极510可以包括第一材料层的第一电极层611和第二材料层的第一电极层612。第二电极520可以包括第一材料层的第二电极层621和第二材料层的第二电极层622。第三电极530可以包括第一材料层的第三电极层631和第二材料层的第三电极层632。
参照图8，显示面板110还可以包括设置在第一电极510、第二电极520和第三电极530上的钝化层PAS。
参照图8，栅极绝缘膜GI可以具有第一开口区OA1和第二开口区OA2。在一个实施方式中，第一开口区OA1和第二开口区OA2是不具有栅极绝缘膜GI的区域。
参照图8，第一电极510和第一辅助电极551可以在第一开口区OA1中电连接。第二电极520和第二辅助电极552可以在第二开口区OA2中电连接。
图8中所示的薄膜晶体管TFT可以具有GI无蚀刻结构，其中第一子导电化部分541S和第二子导电化部分542S上的栅极绝缘膜GI的部分没有被蚀刻。
因此，栅极绝缘膜GI可以位于第一子导电化部分541S上，并且栅极绝缘膜GI可以位于第二子导电化部分542S上，从而栅绝缘GI接触第一子导电化部分541S和第二子导电化部分542S。
因此，第一子导电化部分541S可以由栅极绝缘膜GI与钝化层PAS隔开，而第二子导电化部分542S可以由栅极绝缘膜GI与钝化层PAS隔开。就是说，栅极绝缘膜GI的第一部分在第一子导电化部分541S和钝化层PAS的第一部分之间，并且栅极绝缘膜GI的第二部分在第二子导电化部分542S和钝化层PAS的第二部分之间。
参照图8，根据实施方式的显示面板110还可以包括位于半导体层540下方的缓冲层BUF和位于缓冲层BUF下方的遮光体LS。
参照图8，就处理顺序而言，在形成第一辅助电极551和第二辅助电极552之后，可以形成栅极绝缘膜GI。在形成栅极绝缘膜GI之后，可以形成第一电极510、第二电极520和第三电极530。
参照图8，栅极绝缘膜GI可以位于第一辅助电极551的一部分的顶表面和侧表面上。栅极绝缘膜GI可以位于第二辅助电极552的一部分的顶表面和侧表面上。
在图2和图3中例示的具有在图8中例示的薄膜晶体管结构的驱动晶体管DRT在图9中被例示。
参照图9，第一电极510可以对应于驱动晶体管DRT的第二节点N2，第二电极520可以对应于驱动晶体管DRT的第三节点N3，并且第三电极530可以对应于驱动晶体管DRT的第一节点N1。
参照图9，第一电极510可以通过延伸穿过栅极绝缘膜GI和缓冲层BUF的接触孔CNT电连接到遮光体LS。这里，第一电极510可以对应于驱动晶体管DRT的第二节点N2。驱动晶体管DRT的第二节点N2可以是源节点或漏节点。
遮光体LS可以是单层或多层。当遮光体LS由多层组成时，遮光体LS可以包括第一遮光体LS1和第二遮光体LS2。第二遮光体LS2可以位于基板SUB上，而第一遮光体LS1可以位于第二遮光体LS2上。缓冲层BUF可以位于第一遮光体LS1上。
参照图8和图9，在其中具有GI无蚀刻结构的薄膜晶体管TFT的显示面板110中，钝化层PAS的至少一部分可以包含氢。因此，钝化层PAS的至少一部分可以将氢分散到第一子导电化部分541S和第二子导电化部分542S中。
参照图8和图9，在其中薄膜晶体管TFT具有GI无蚀刻结构的显示面板110中，钝化层PAS的至少一部分的氢含量可以高于第一子导电化部分541S和第二子导电化部分542S各自的氢含量。
图10是例示根据实施方式的显示装置100中的具有GI无蚀刻结构和氢供应结构的薄膜晶体管TFT的截面图。
参照图10，其中具有GI无蚀刻结构的薄膜晶体管TFT的显示面板110还可以包括含氢的功能绝缘层1000。功能绝缘层1000位于第一电极510、第二电极520和第三电极530与钝化层PAS之间。因此，功能绝缘层1000使第一电极510、第二电极520和第三电极530与钝化层PAS绝缘。
因此，功能绝缘层1000包含氢，并且可以将氢分散到第一子导电化部分541S和第二子导电化部分542S中。
功能绝缘层1100的氢含量可以高于第一子导电化部分541S和第二子导电化部分542S各自的氢含量。
例如，功能绝缘层1000可以包含SiNx、SiON和SiOx中的至少一种。
图11是例示根据实施方式的显示装置100的电容器结构的截面图。
参照图11，每个子像素SP可以包括驱动晶体管DRT和存储电容器Cst。
驱动晶体管DRT可以是图5至图10中的任何一个中所例示的薄膜晶体管TFT，包括第一电极510、第二电极520、第三电极530和半导体层540。
参照图11，存储电容器Cst可以具有与在图5至图10中的任一个所示的薄膜晶体管TFT的垂直结构相对应的垂直结构。
参照图11，存储电容器Cst可以包括第一极板1110、第二极板1120和第三极板1130。
参照图11，缓冲层BUF可以位于第一极板1110和第二极板1120之间。栅极绝缘膜GI可以位于第二极板1120和第三极板1130之间。
参照图2和图3连同图11，存储电容器Cst的第一极板1110可以电连接到驱动晶体管DRT的第一电极510或者与驱动晶体管DRT的第一电极510集成。
这里，驱动晶体管DRT的第一电极510可以对应于驱动晶体管DRT的第二节点N2。
参照图2和图3连同图11，存储电容器Cst的第三极板1130可以电连接到驱动晶体管DRT的第三电极530或与驱动晶体管DRT的第三电极530集成。
这里，驱动晶体管DRT的第三电极530可以对应于驱动晶体管DRT的第一节点N1(例如，栅极节点)。
作为另一个实施例，存储电容器Cst的第三极板1130可电连接至驱动晶体管DRT的第一电极510。这里，驱动晶体管DRT的第一电极510可对应于驱动晶体管DRT的第二节点N2(例如，源极节点)。
参照图11，第一极板1110可以是电连接到驱动晶体管DRT的第一电极510的遮光体LS或者包括包含在遮光体LS中的金属。
参照图11，第三极板1130可以是第三电极530或第一电极510，电连接到第三电极530或第一电极510，或者包括位于与第三电极530或第一电极510同一层上的金属。
参照图11，第二极板1120可以包括导电半导体极板1121和导电氧化物极板1122。
导电半导体极板1121可以包括与半导体层540中包含的半导体材料相同的半导体材料。导电半导体极板1121中包含的半导体材料可以是处于导电状态或处于非半导体状态。
导电氧化物极板1122可以是包含导电氧化物的极板。
存储电容器Cst的第二极板1120可电连接驱动晶体管DRT的第三电极530。
第一极板1110可以电连接到像素电极PE。
根据实施方式的上述薄膜晶体管结构可以具有这样的结构，其中，第一辅助电极551位于半导体层540的第一主导电化部分541M上并且第二辅助电极552位于半导体层540的第二主导电化部分542M上。因此，在栅极绝缘膜GI的蚀刻中，可以防止半导体层540的第一导电化部分541和第二导电化部分542被损坏。
根据实施方式的薄膜晶体管结构可以具有这样的结构，其中，第一辅助电极551和第二辅助电极552各自在水平方向上与栅电极530间隔开，使得即使当在处理中发生差错时，第一辅助电极551和第二辅助电极552都不与栅电极530交叠。因此，可以防止第一辅助电极551或第二辅助电极552与栅电极530形成寄生电容。也可以防止半导体层540的沟道部分543和栅电极530之间的未对准。
根据实施方式的薄膜晶体管结构可以具有第一辅助电极551和第二辅助电极552中的每一个都包含导电氧化物的结构。因此，可以显着降低半导体层540的沟道部分543的表面在形成薄膜晶体管的工艺中被金属污染或损坏的可能性。
如上所述，根据实施方式的具有薄膜晶体管结构的薄膜晶体管TFT可以具有可靠的器件特性和高器件性能。
图12是例示根据实施方式的显示装置100的薄膜晶体管TFT的电特性的曲线图，其中漏极电流随着栅极电压的变化而变化。
参照图12，例示了根据实施方式的薄膜晶体管结构的根据栅极电压变化的漏极电流。
参照图12，当针对提供了根据实施方式的薄膜晶体管结构的情况进行用于根据栅极电压的变化来测量具有预期电平的参考漏极电流的测试时，针对两种情况重复执行该测试，即，情况1和情况2。情况1是指薄膜晶体管TFT的漏源电压Vds为高电压(例如10V)的情况，而情况2是指薄膜晶体管TFT的漏源电压Vds为低电压(例如0.1V)的情况。
根据实施方式的具有薄膜晶体管结构的上述薄膜晶体管TFT可以具有可靠的器件特性和高器件性能。
参照图12，在根据实施方式的薄膜晶体管结构中，无论是情况1还是情况2，曲线的斜率可以在漏极电流Ids响应于栅极电压Vgs的变化而显著变化的区域中增大。
也就是说，在根据实施方式的薄膜晶体管结构中，可以减小指示斜率的倒数的S因子。因此，可以改善薄膜晶体管TFT根据栅极电压的开关特性(例如，导通-截止特性)。
在根据实施方式的薄膜晶体管结构中，可以将薄膜晶体管TFT的阈值电压降低在正常范围内，从而提高器件性能。
在根据实施方式的薄膜晶体管结构中，可以提高薄膜晶体管TFT的迁移率，从而提高薄膜晶体管TFT的电流驱动性能。
上述本公开的实施方式将简单描述如下：
实施方式可以提供一种显示装置，包括：基板；半导体层，包括沟道部分、位于沟道部分一侧并包括第一主导电化部分和第一子导电化部分的第一导电化部分、以及位于沟道部分另一侧并且包括第二主导电化部分和第二子导电化部分的第二导电化部分；栅极绝缘膜，位于沟道部分上；第一辅助电极，位于第一主导电化部分上；第一电极，位于第一辅助电极上；第二辅助电极，位于第二主导电化部分上；第二电极，位于第二辅助电极上；以及第三电极，位于栅极绝缘膜上并与沟道部分交叠。
在根据实施方式的显示装置中，第一辅助电极和第二辅助电极中的每一个可以包括导电氧化物。例如，导电氧化物可以包括透明导电氧化物(TCO)、氮氧化物和有机物中的至少一种。
第一子导电化部分可以位于第一主导电化部分和沟道部分之间。第二子导电化部分可以位于第二主导电化部分和沟道部分之间。
第一主导电化部分的电阻可以低于第一子导电化部分的电阻。第一子导电化部分的电阻可以低于沟道部分的电阻。
第二主导电化部分的电阻可以低于第二子导电化部分的电阻。第二子导电化部分的电阻可以低于沟道部分的电阻。
第一子导电化部分可以不与第一电极或第三电极交叠。第一子导电化部分的电导率可以不同于第一主导电化部分的电导率。
第二子导电化部分可以不与第二电极或第三电极交叠。第二子导电化部分的电导率可以不同于第二主导电化部分的电导率。
第一电极、第二电极和第三电极中的至少一个可以包括含有第一材料的第一材料层和含有不同于第一材料的第二材料的第二材料层。
第一材料和第二材料中的每一个可以不同于导电氧化物并且可以不包含氧。
显示装置还可以包括设置在第一电极、第二电极和第三电极上的钝化层。
栅极绝缘膜可以包括第一开口区和第二开口区。
第一电极和第一辅助电极可以在第一开口区中电连接。第二电极和第二辅助电极可以在第二开口区中电连接
根据实施方式，显示面板可以具有GI蚀刻结构。
在这种情况下，钝化层的第一部分可以在第一开口区中与第一子导电化部分接触，并且钝化层的第二部分可以在第二开口区中与第二子导电化部分接触。
根据实施方式，显示面板可以具有GI无蚀刻结构。
当根据实施方式的显示面板具有GI无蚀刻结构时，第一子导电化部分可以通过栅极绝缘膜与钝化层间隔开。第二子导电化部分可以通过栅极绝缘膜与钝化层间隔开。
当根据实施方式的显示面板具有GI无蚀刻结构时，钝化层的至少一部分可以包含氢，并且可以将氢分散到第一子导电化部分和第二子导电化部分中。
钝化层的至少一部分的氢含量可以高于第一子导电化部分和第二子导电化部分各自的氢含量。
当根据实施方式的显示面板具有GI无蚀刻结构时，钝化层可以包括具有不同氢含量的多个层。
钝化层的多个层中的至少一个的氢含量可以高于第一子导电化部分和第二子导电化部分各自的氢含量。
当根据实施方式的显示面板具有GI无蚀刻结构时，显示装置还可以包括位于第一电极至第三电极与钝化层之间并包含氢的功能绝缘膜。
功能绝缘膜的氢含量可以高于第一子导电化部分和第二子导电化部分各自的氢含量。
根据实施方式的显示面板还可以包括：位于半导体层下方的缓冲层；以及位于缓冲层下方的遮光体。
第一电极可以通过延伸穿过栅极绝缘膜和缓冲层的接触孔电连接到遮光件。
根据实施方式的显示装置还可以包括子像素，每个子像素包括驱动晶体管和电容器。
驱动晶体管可以是包括第一电极、第二电极、第三电极和半导体层的薄膜晶体管。
电容器可以包括第一极板、第二极板和第三极板。缓冲层可以位于第一极板和第二极板之间，栅极绝缘膜位于第二极板和第三极板之间。
第一极板可以电连接到第一电极或遮光体，可以是电连接到第一电极的遮光体，或者可以包含包括在遮光体中的金属。
第三极板可以是第三电极，可以电连接到第三电极，或者可以包含位于与第三电极相同的层上的金属。
第二极板可以包括导电半导体极板和导电氧化物极板。
导电半导体极板可以是其中与包含在半导体层中的半导体材料相同的半导体材料被导电化的板。
导电氧化物极板可以包含导电氧化物。
第一极板可以电连接到像素电极。
实施方式可以提供一种薄膜晶体管阵列基板，包括：基板；半导体层，包括沟道部分、位于沟道部分一侧并包括第一主导电化部分和第一子导电化部分的第一导电化部分、以及位于沟道部分另一侧并且包括第二主导电化部分和第二子导电化部分的第二导电化部分；沟道部分上的栅极绝缘膜；第一辅助电极，位于第一主导电化部分上；第一电极，位于第一辅助电极上；第二辅助电极，位于第二主导电化部分上；第二电极，位于第二辅助电极上；以及第三电极，位于栅极绝缘膜上并与沟道部分交叠。
在根据实施方式的薄膜晶体管阵列基板中，第一辅助电极和第二辅助电极各自可以包含导电氧化物。例如，导电氧化物可以包含透明导电氧化物、氮氧化物和有机物中的至少一种。
根据实施方式的薄膜晶体管阵列基板还可以包括设置在第一电极、第二电极和第三电极上的钝化层。
栅极绝缘膜可以包括第一开口区和第二开口区。
第一电极和第一辅助电极可以在第一开口区中电连接，并且第二电极和第二辅助电极在第二开口区中电连接。
钝化层的第一部分可以在第一开口区中与第一子导电化部分接触。钝化层的第二部分可以在第二开口区中与第二子导电化部分接触。
在GI无蚀刻结构的情况下，第一子导电化部分可以通过栅极绝缘膜与钝化层间隔开。第二子导电化部分可以通过栅极绝缘膜与钝化层间隔开。
具有GI无蚀刻结构的薄膜晶体管阵列基板还可以包括位于第一电极至第三电极与钝化层之间并包含氢的功能绝缘膜。
根据上述实施方式，可以提供具有能够防止半导体层损坏的薄膜晶体管结构的薄膜晶体管阵列基板和显示装置。
根据本公开的实施方式，薄膜晶体管阵列基板和显示装置具有能够防止半导体层的导体部分被损坏并防止产生不必要的寄生电容的薄膜晶体管结构。
根据本公开的实施方式，薄膜晶体管阵列基板和显示装置具有能够防止半导体层的导电化部分被损坏并防止半导体层的沟道部分和栅电极之间的未对准结构的薄膜晶体管结构。
根据本公开的实施方式，薄膜晶体管阵列基板和显示装置具有能够减小处理过程中对半导体层的沟道部分表面的污染或损坏的可能性的薄膜晶体管结构。
根据本公开的实施方式，薄膜晶体管阵列基板和显示装置具有能够实现高性能、高稳定性和高可靠性的薄膜晶体管结构。
已经呈现以上描述以使本领域的任何技术人员能够制造和使用本公开的技术思想，并且已经在特定应用及其要求的上下文中提供。对所描述的实施方式的各种修改、添加和替换对于本领域技术人员将是显而易见的，并且本文定义的一般原理可以应用于其他实施方式和应用而不背离本公开的精神和范围。上述描述和附图提供了本公开的技术思想的示例，仅用于说明目的。也就是说，所公开的实施方式旨在说明本公开的技术思想的范围。因此，本公开的范围不限于所示的实施方式，而是应符合与权利要求一致的最宽范围。本公开的保护范围应以所附权利要求为准，凡属于其等同范围内的技术思想均应理解为包含在本公开的范围内。

Claims (20)

1.一种显示装置，包括：
基板；
半导体层，包括沟道部分、第一导电化部分和第二导电化部分，其中，所述第一导电化部分位于所述沟道部分的一侧上并包括第一主导电化部分和第一子导电化部分，所述第二导电化部分位于所述沟道部分的另一侧上并且包括第二主导电化部分和第二子导电化部分；
栅极绝缘膜，位于所述沟道部分上；
第一辅助电极，位于所述第一主导电化部分上；
第一电极，位于所述第一辅助电极上；
第二辅助电极，位于所述第二主导电化部分上；
第二电极，位于所述第二辅助电极上；以及
第三电极，位于所述栅极绝缘膜上并与所述沟道部分交叠，
其中，所述第一辅助电极和所述第二辅助电极各自包括导电氧化物。
2.根据权利要求1所述的显示装置，其中，所述导电氧化物包括透明导电氧化物、氮氧化物和有机物中的至少一种。
3.根据权利要求1所述的显示装置，其中，所述第一子导电化部分位于所述第一主导电化部分与所述沟道部分之间，并且所述第二子导电化部分位于所述第二主导电化部分与所述沟道部分之间，
所述第一主导电化部分的电阻低于所述第一子导电化部分的电阻，并且所述第一子导电化部分的电阻低于所述沟道部分的电阻，并且
所述第二主导电化部分的电阻低于所述第二子导电化部分的电阻，并且所述第二子导电化部分的电阻低于所述沟道部分的电阻。
4.根据权利要求1所述的显示装置，其中，所述第一子导电化部分不与所述第一电极或所述第三电极交叠，并且所述第一子导电化部分的电导率不同于所述第一主导电化部分的电导率，并且
所述第二子导电化部分不与所述第二电极或所述第三电极交叠，并且所述第二子导电化部分的电导率不同于所述第二主导电化部分的电导率。
5.根据权利要求1所述的显示装置，其中，所述第一电极、所述第二电极和所述第三电极中的至少一个包括包含第一材料的第一材料层和包含与所述第一材料不同的第二材料的第二材料层，并且
所述第一材料和所述第二材料每个不同于所述导电氧化物并且不包含氧。
6.根据权利要求1所述的显示装置，还包括设置在所述第一电极、所述第二电极和所述第三电极上的钝化层，
所述栅极绝缘膜包括第一开口区和第二开口区，
所述第一电极与所述第一辅助电极在所述第一开口区中电连接，并且所述第二电极和所述第二辅助电极在所述第二开口区中电连接，并且
所述钝化层的第一部分在第一开口区中与所述第一子导电化部分接触，并且所述钝化层的第二部分在第二开口区中与所述第二子导电化部分接触。
7.根据权利要求1所述的显示装置，还包括设置在所述第一电极、所述第二电极和所述第三电极上的钝化层，
所述栅极绝缘膜包括第一开口区和第二开口区，
所述第一电极与所述第一辅助电极在所述第一开口区中电连接，并且所述第二电极和所述第二辅助电极在所述第二开口区中电连接，并且
所述第一子导电化部分由所述栅极绝缘膜与所述钝化层间隔开，并且所述第二子导电化部分由所述栅极绝缘膜与所述钝化层间隔开。
8.根据权利要求7所述的显示装置，其中，所述钝化层包括具有不同氢含量的多个层。
9.根据权利要求8所述的显示装置，其中，所述钝化层的所述多个层中的至少一个层的氢含量高于所述第一子导电化部分和所述第二子导电化部分各自的氢含量。
10.根据权利要求7所述的显示装置，还包括位于所述第一电极至所述第三电极与所述钝化层之间并包含氢的功能绝缘膜。
11.根据权利要求10所述的显示装置，其中，所述功能绝缘膜的氢含量高于所述第一子导电化部分和所述第二子导电化部分各自的氢含量。
12.根据权利要求1所述的显示装置，还包括：
缓冲层，位于所述半导体层下方；以及
遮光体，位于所述缓冲层下方，
其中，所述第一电极通过延伸穿过所述栅极绝缘膜和所述缓冲层的接触孔与所述遮光体电连接。
13.根据权利要求12所述的显示装置，还包括子像素，每个子像素包括驱动晶体管和电容器，
其中，所述驱动晶体管是包括第一电极、第二电极、第三电极和半导体层的薄膜晶体管，
所述电容器包括第一极板、第二极板和第三极板，并且
所述缓冲层位于所述第一极板与所述第二极板之间，并且所述栅极绝缘膜位于所述第二极板与所述第三极板之间。
14.根据权利要求13所述的显示装置，其中，所述第一极板电连接到所述第一电极或所述遮光体，所述第一极板是电连接到所述第一电极的所述遮光体，或者包括包含在所述遮光体中的金属，
所述第三极板是所述第三电极或所述第一电极，电连接至所述第三电极或所述第一电极，或包括位于与所述第三电极或所述第一电极相同的层上的金属，
所述第二极板包括导电半导体极板和导电氧化物极板，所述导电半导体极板包含与在所述半导体层中包含的半导体材料相同的半导体材料，并且所述导电氧化物极板包括所述导电氧化物。
15.一种显示装置，包括：
基板；
在所述基板上的半导体层，所述半导体层包括沟道部分、位于所述沟道部分的第一侧上的第一导电化部分和位于所述沟道部分的与所述第一侧相对的第二侧上的第二导电化部分，所述第一导电化部分包括第一主导电化部分和具有与所述第一主导电化部分不同电特性的第一子导电化部分，所述第二导电化部分包括第二主导电化部分和具有与所述第二主导电化部分不同电特性的第二子导电化部分；
第一辅助电极，位于所述第一主导电化部分而不是所述第一子导电化部分上；
第一电极，位于所述第一辅助电极上，所述第一电极与所述第一主导电化部分交叠，但不与所述第一子导电化部分交叠；
第二辅助电极，位于所述第二主导电化部分而不是所述第二子导电化部分上；
第二电极，位于所述第二辅助电极上，所述第二电极与所述第二主导电部分交叠，但不与所述第二子导电部分交叠；以及
第三电极，与所述沟道部分交叠。
16.如权利要求15所述的显示装置，其中所述第一辅助电极和所述第二辅助电极每个包括导电氧化物。
17.如权利要求15所述的显示装置，进一步包括：
在所述第三电极和所述沟道部分之间的栅极绝缘膜，所述栅极绝缘膜不与所述第一子导电化部分和所述第二子导电化部分交叠；以及
在所述第一电极、所述第二电极和所述第三电极上的钝化层，所述钝化层与所述第一子导电化部分和所述第二子导电化部分接触。
18.如权利要求15所述的显示装置，进一步包括：
在所述第三电极和所述沟道部分之间的栅极绝缘膜，所述栅极绝缘膜与所述第一子导电化部分和所述第二子导电化部分交叠；以及
在所述第一电极、所述第二电极和所述第三电极上的钝化层，使得所述栅极绝缘膜的第一部分在所述钝化层的第一部分与所述第一子导电化部分之间，并且所述栅极绝缘膜的第二部分在所述钝化层的第二部分和所述第二子导电化部分之间。
19.如权利要求15所述的显示装置，其中所述电特性包括电阻和电导率，
其中所述第一主导电化部分的电阻小于所述第一子导电化部分的电阻，所述第一子导电化部分的电阻小于所述沟道部分的电阻，所述第二主导电化部分的电阻小于所述第二子导电化部分的电阻，并且所述第二子导电部分的电阻小于所述沟道部分的电阻，
其中所述第一子导电化部分的电导率与所述第一主导电化部分的电导率不同，并且所述第二子导电化部分的电导率与所述第二主导电化部分的电导率不同。
20.如权利要求15所述的显示装置，进一步包括：
发光元件，配置为发射光，
其中所述半导体层、所述第一辅助电极、所述第一电极、所述第二辅助电极、所述第二电极和第三电极包含在晶体管中，所述晶体管电连接至所述发光元件。
CN202210837498.1A 2021-10-01 2022-07-15 薄膜晶体管阵列基板和显示装置 Pending CN115939145A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0131187 2021-10-01
KR1020210131187A KR20230047845A (ko) 2021-10-01 2021-10-01 박막 트랜지스터 어레이 기판 및 표시 장치

Publications (1)

Publication Number Publication Date
CN115939145A true CN115939145A (zh) 2023-04-07

Family

ID=83005953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210837498.1A Pending CN115939145A (zh) 2021-10-01 2022-07-15 薄膜晶体管阵列基板和显示装置

Country Status (5)

Country Link
US (1) US20230104382A1 (zh)
EP (1) EP4160683A3 (zh)
KR (1) KR20230047845A (zh)
CN (1) CN115939145A (zh)
TW (1) TWI836608B (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712295B1 (ko) * 2005-06-22 2007-04-27 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
KR101393637B1 (ko) * 2006-11-23 2014-05-12 삼성디스플레이 주식회사 표시판
US9093541B2 (en) * 2011-03-01 2015-07-28 Sharp Kabushiki Kaisha Thin film transistor and display device
KR20120140474A (ko) * 2011-06-21 2012-12-31 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
KR102206412B1 (ko) * 2012-12-27 2021-01-22 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR102458907B1 (ko) * 2015-12-29 2022-10-25 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
KR102493128B1 (ko) * 2016-04-12 2023-01-31 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 포함하는 표시 장치 및 그 제조 방법
CN109478560B (zh) * 2016-07-20 2022-03-15 株式会社理光 场效应晶体管及其制作方法，显示元件，图像显示装置和系统
TWI713003B (zh) * 2016-09-20 2020-12-11 日商半導體能源研究所股份有限公司 顯示裝置及電子機器
KR20200145882A (ko) * 2019-06-19 2020-12-31 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20230104382A1 (en) 2023-04-06
EP4160683A2 (en) 2023-04-05
TWI836608B (zh) 2024-03-21
KR20230047845A (ko) 2023-04-10
TW202316678A (zh) 2023-04-16
EP4160683A3 (en) 2023-05-10

Similar Documents

Publication Publication Date Title
US11545088B2 (en) Display panel and display device
US11380257B2 (en) Display panel and display device
US10446636B2 (en) Organic light emitting diode display device and method for manufacturing the same
US11515425B2 (en) Thin film transistor array substrate and electronic device including the same
US20210399142A1 (en) Thin Film Transistor Array Substrate and Display Device
US12004389B2 (en) Array substrate, display panel and display device
US20230104382A1 (en) Thin-Film Transistor Array Substrate and Display Device
US20230145843A1 (en) Display device
US20240222512A1 (en) Thin Film Transistor and Display Device
US20240090276A1 (en) Display panel and display device
US20230413616A1 (en) Display device and manufacturing method thereof
US20240162239A1 (en) Display panel and display device
US20240006423A1 (en) Transistor and Display Device
US20240188331A1 (en) Display panel and display device
US20240099063A1 (en) Display panel and display device
US20230284487A1 (en) Organic Light Emitting Diode Display Device and Manufacturing Method Thereof
KR20240108071A (ko) 박막 트랜지스터 및 표시 장치
KR20230174567A (ko) 트랜지스터 및 표시 장치
KR20240104918A (ko) 표시 패널 및 표시장치
CN110600484A (zh) 一种自发光的阵列基板及其制造方法
TW202420569A (zh) 顯示面板和顯示裝置
KR20210157704A (ko) 박막 트랜지스터 어레이 기판 및 표시장치
CN118280246A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination