CN115881189A - 内容可寻址存储器和包括其的电子装置 - Google Patents

内容可寻址存储器和包括其的电子装置 Download PDF

Info

Publication number
CN115881189A
CN115881189A CN202211184303.4A CN202211184303A CN115881189A CN 115881189 A CN115881189 A CN 115881189A CN 202211184303 A CN202211184303 A CN 202211184303A CN 115881189 A CN115881189 A CN 115881189A
Authority
CN
China
Prior art keywords
channel layer
content addressable
addressable memory
gate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211184303.4A
Other languages
English (en)
Inventor
许镇盛
裵鹤烈
南胜杰
李泫宰
崔悳铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220079267A external-priority patent/KR20230044922A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115881189A publication Critical patent/CN115881189A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements

Landscapes

  • Semiconductor Memories (AREA)

Abstract

提供了内容可寻址存储器和包括其的电子装置。该内容可寻址存储器可以包括连接到匹配线、字线和搜索线的存储器单元，存储器单元包括掺有不同掺杂剂的第一沟道层和第二沟道层。

Description

内容可寻址存储器和包括其的电子装置
技术领域
本公开涉及内容可寻址存储器和包括其的电子装置。
背景技术
一般而言，内容可寻址存储器(CAM)包括静态随机存取存储器(SRAM)。因为SRAM包括16个晶体管，所以存储器单元的面积可能较大。因此，为了减小存储器单元的面积，已经提出了使用诸如电阻式随机存取存储器(ReRAM)的电阻式存储或自旋转移矩磁性随机存取存储器(STT-MRAM)的结构。
当CAM是三态内容可寻址存储器(TCAM)时，除了晶体管之外，可能还需要用于存储器单元中的信号镜像的反相器。因为反相器可能无法被实现为具有简单结构的互补金属-氧化物-半导体(CMOS)反相器，所以可能需要复杂的电路。因此，在减小CAM的尺寸方面可能存在限制。
发明内容
提供了不需要反相器的内容可寻址存储器和包括该内容可寻址存储器的电子装置。
提供了具有小面积的内容可寻址存储器和包括其的电子装置。
另外的方面将部分地在以下描述中阐述，并且将部分地自该描述明显，或者可以通过所呈现的实施方式的实践而获知。
根据示例实施方式，一种内容可寻址存储器可以包括：在第一方向上延伸的匹配线；与匹配线间隔开的字线，字线平行于第一方向延伸；与匹配线和字线间隔开的搜索线；以及多个存储器单元，每个存储器单元连接到匹配线、字线和搜索线。所述多个存储器单元中的至少一个可以包括：彼此间隔开的源电极和漏电极；掺有不同掺杂剂的第一沟道层和第二沟道层，第一沟道层和第二沟道层在源电极和漏电极之间，使得第一沟道层的第一端和第二沟道层的第一端接触源电极并且第一沟道层的第二端和第二沟道层的第二端接触漏电极；以及与第一沟道层、第二沟道层、源电极和漏电极中的全部间隔开的栅电极。
在一些实施方式中，内容可寻址存储器可以进一步包括衬底。源电极和漏电极可以位于衬底上，并且可以在平行于衬底的表面的方向上彼此间隔开，第一沟道层和第二沟道层可以位于衬底上，并且可以在衬底的厚度方向上彼此间隔开。
在一些实施方式中，第二沟道层的电荷迁移率相对于第一沟道层的电荷迁移率的比率可以等于或大于0.9且等于或小于1.1。
在一些实施方式中，第一沟道层和第二沟道层中的一个可以掺有n型掺杂剂，第一沟道层和第二沟道层中的另一个可以掺有p型掺杂剂。
在一些实施方式中，第一沟道层和第二沟道层中的所述另一个中的p型掺杂剂的掺杂浓度可以等于或大于第一沟道层和第二沟道层中的所述一个中的n型掺杂剂的掺杂浓度。
在一些实施方式中，第一沟道层、第二沟道层或者第一沟道层和第二沟道层两者可以包括硅(Si)、锗(Ge)、薄膜半导体(例如，氧化物半导体，诸如铟镓锌氧化物(IGZO))、III-V族材料、二维(2D)材料、过渡金属二硫族化物、量子点(QD)(例如，胶质QD或纳米晶体)和有机材料中的至少一种。
在一些实施方式中，第一沟道层的基底材料和第二沟道层的基底材料可以包括相同的材料。
在一些实施方式中，存储器单元可以进一步包括围绕第一沟道层的第一栅极绝缘层和围绕第二沟道层的第二栅极绝缘层。第一栅极绝缘层和第二栅极绝缘层可以彼此间隔开，且栅电极的一部分在其间。
在一些实施方式中，第一栅极绝缘层和第二栅极绝缘层中的至少一个可以包括铁电材料。
在一些实施方式中，铁电材料可以包括表示为MO2的材料(其中M是Hf、Zr或其组合)，M是基底材料。
在一些实施方式中，第一栅极绝缘层和第二栅极绝缘层中的至少一个可以进一步包括选自C、Si、Ge、Sn、Pb、Al、Y、La、Gd、Mg、Ca、Sr、Ba、Ti、Zr、Hf和其组合的至少一种掺杂剂材料。
在一些实施方式中，第一栅极绝缘层和第二栅极绝缘层中的至少一个可以包括包含顺电材料的第一层和包含铁电材料的第二层。
在一些实施方式中，顺电材料可以包括包含在第一沟道层和第二沟道层中的至少一个中的材料的氧化物。
在一些实施方式中，顺电材料可以包括SiO、AlO、SiON和SiN中的至少一种。
在一些实施方式中，栅电极可以包括围绕第一栅极绝缘层的第一栅电极和围绕第二栅极绝缘层的第二栅电极。
在一些实施方式中，第一栅电极和第二栅电极可以彼此接触。
在一些实施方式中，第一栅电极和第二栅电极可以通过绝缘层彼此间隔开。
在一些实施方式中，绝缘层可以包括顺电材料。
在一些实施方式中，字线可以连接到源电极，匹配线可以连接到漏电极，搜索线可以连接到栅电极。
根据示例实施方式，一种内容可寻址存储器可以包括多个存储器单元和连接到所述多个存储器单元中的对应存储器单元的多条布线。所述多个存储器单元每个可以包括共用源电极和漏电极的第一晶体管和第二晶体管。第一晶体管可以包括第一沟道层和围绕第一沟道层的第一栅极绝缘层。第一沟道层可以具有与第二侧相反的第一侧。第一侧可以连接到源电极并且第二侧可以连接到漏电极。第一沟道层可以掺有第一掺杂剂。第二晶体管可以包括第二沟道层和围绕第二沟道层的第二栅极绝缘层。第二沟道层可以具有与第二端相反的第一端。第一端可以连接到源电极并且第二端可以连接到漏电极。第二沟道层可以掺有第二掺杂剂，第二掺杂剂可以是与第一掺杂剂不同的导电类型。所述多个存储器单元每个可以包括连接到第一栅极绝缘层和第二栅极绝缘层并且与源电极和漏电极间隔开的单个栅电极或成对栅电极。单个栅电极或成对栅电极可以分别通过第一栅极绝缘层和第二栅极绝缘层与第一沟道层和第二沟道层分开。所述多条布线可以包括连接到源电极的第一布线、连接到漏电极的第二布线、以及连接到单个栅电极的第三布线或连接到成对栅电极的成对子布线。
在一些实施方式中，第一沟道层、第二沟道层或者第一沟道层和第二沟道层两者可以独立地包括硅(Si)、锗(Ge)、氧化物半导体、III-V族材料、二维(2D)材料、过渡金属二硫族化物、量子点(QD)和有机材料中的至少一种。第一栅极绝缘层和第二栅极绝缘层中的至少一个可以包括铁电材料。
在一些实施方式中，所述多个存储器单元每个可以包括单个栅电极。所述多条布线可以包括连接到单个栅电极的第三布线。
在一些实施方式中，所述多个存储器单元每个可以包括成对栅电极。所述多条布线可以包括连接到成对栅电极的成对子布线。
根据示例实施方式，一种电子装置可以包括以上讨论的内容可寻址存储器之一。
附图说明
某些实施方式的以上及其他方面、特征和优点将由以下结合附图的描述更加明显，附图中：
图1是示出根据实施方式的内容可寻址存储器的电路图；
图2是示出图1的存储器单元的截面的视图；
图3是示出图1的存储器单元的另一截面的视图；
图4是示意性地示出根据实施方式的存储器单元的电流-电压特性的曲线图；
图5是示出根据实施方式的包括铁电材料和顺电材料的存储器单元的视图；
图6A是示出根据实施方式的包括多个栅电极的存储器单元的视图；
图6B是示出根据实施方式的包括多个栅电极的存储器单元的视图；
图7是示出包括图6A或图6B的存储器单元的内容可寻址存储器的电路图；
图8是示出根据实施方式的包括易失性存储器的电子装置的框图；
图9是示出根据实施方式的包括易失性存储器的存储器系统的框图；以及
图10是示出根据实施方式的包括存储器的神经形态装置的图。
具体实施方式
现在将详细参照其示例在附图中示出的实施方式，其中相同的附图标记始终指代相同的元件。就此而言，实施方式可以具有不同的形式，并且不应被解释为限于在此阐述的描述。因此，下面通过参照附图仅描述实施方式以说明方面。如这里所使用的，术语“和/或”包括一个或更多个相关所列举项目的任何和所有组合。当在元素列表之后时，诸如“中的至少一个”的表述修饰整个元素列表，而不修饰列表的个别元素。例如，“A、B和C中的至少一个”和类似语言(例如，“选自由A、B和C构成的组的至少一个”)可以被解释为仅A，仅B，仅C，或者A、B和C中的两个或更多个的任何组合，诸如例如ABC、AB、BC和AC。
当术语“约”或“基本上”在本说明书中与数值结合使用时，意图是相关数值包括围绕所陈述的数值的制造或操作公差(例如，±10％)。此外，当词语“大致”和“基本上”与几何形状结合使用时，意图是不要求几何形状的精确，而是该形状的宽容度在本公开的范围内。此外，不管数值或形状是否被修饰为“约”或“基本上”，将理解，这些数值和形状应被解释为包括围绕所陈述的数值或形状的制造或操作公差(例如，±10％)。
将参照附图详细描述实施方式。下面描述的实施方式仅是示例，并且可以从实施方式进行各种修改。相同的附图标记始终表示相同的元件，在附图中，为了说明的方便和清楚，元件的尺寸可能被夸大。
当元件被称为“在”另一元件“上”时，它可以直接在另一元件上，或者其间可以存在居间的元件。
虽然诸如“第一”、“第二”等的术语可以用于描述各种部件，但是以上术语仅用于将一个部件与另一部件区分开。这些术语并不意味着元件的材料或结构是不同的。
单数形式“一”和“该”也旨在包括复数形式，除非上下文另有明确说明。当一部分“包括”元件时，可以进一步包括另一元件，而不是排除另一元件的存在，除非另有描述。
实施方式中使用的诸如“单元”或“模块”的术语指示用于处理至少一种功能或操作的单元，并且可以以硬件、软件或以硬件和软件的组合来实现。
术语“一”和“该”以及类似指称在描述本公开的上下文中的使用将被解释为涵盖单数和复数两者。
这里提供的任何和所有示例或示例语言(例如，“诸如”)的使用仅旨在更好地阐明本公开，而不对本公开的范围构成限制，除非另有声明。
图1是示出根据实施方式的内容可寻址存储器的电路图。
参照图1，内容可寻址存储器100可以包括多个存储器单元10。在内容可寻址存储器100中，多个存储器单元10可以在第一方向和第二方向上连续排列。第一方向可以是X轴方向。第二方向可以是Y轴方向。因此，多个存储器单元10可以构成单元阵列。在示例中，每个存储器单元10可以包括第一晶体管11和第二晶体管12。术语“晶体管”可以是场效应晶体管。
存储器单元10的第一晶体管11和第二晶体管12可以通过共用源电极、漏电极和栅电极中的至少一个来减小存储器单元10的面积。例如，第一晶体管11和第二晶体管12可以共用源电极120和漏电极130。存储器单元10的结构将在下面进行描述。
存储器单元10的第一晶体管11和第二晶体管12可以具有不同的类型。在示例中，第一晶体管11可以是pMOS型晶体管，第二晶体管12可以是nMOS型晶体管。
包括在存储器单元10中的两个晶体管，即第一晶体管11和第二晶体管12，可以连接到第一至第三布线WL、ML和SL。在示例中，存储器单元10的第一晶体管11和第二晶体管12的第一端子(例如，源电极)可以连接到第一布线WL，第二端子(例如，漏电极)可以连接到第二布线ML。第一晶体管11和第二晶体管12的第三端子(例如，栅电极150)可以连接到第三布线SL。第一布线WL可以是字线。第二布线ML可以是匹配线。第三布线SL可以是搜索线。
第一布线WL和第二布线ML可以彼此平行地延伸，且第一晶体管11和第二晶体管12在其间。第三布线SL可以与第一布线WL和第二布线ML间隔开。在内容可寻址存储器100中，感测放大器20连接到第二布线ML的一端。通过第二布线ML传输的电压信号可以由感测放大器20放大。在第二布线ML中，晶体管30连接在感测放大器20和与感测放大器20相邻的存储器单元10之间。晶体管30可以是调节电源电压Vdd和第二布线ML之间的电压的晶体管。
在内容可寻址存储器100的操作中，可以通过第三布线SL施加写电压和读(搜索)电压。可以通过选择第一布线WL和第三布线SL来选择存储器单元10。
图2是示出图1的存储器单元10的截面的视图。图3是示出图1的存储器单元10的另一截面的视图。参照图2和图3，内容可寻址存储器100的存储器单元10可以包括衬底110、以及位于衬底110上并在平行于衬底110的表面的方向上彼此间隔开的源电极120和漏电极130。
衬底110可以是绝缘衬底或具有其上形成绝缘层的表面的半导体衬底。当衬底110是半导体衬底时，衬底110可以包括例如Si、Ge、SiGe或III-V族半导体材料。衬底110可以是例如但不限于具有其上形成硅氧化物的表面的硅衬底。
源电极120和漏电极130中的每个可以包括具有优异导电性的金属材料。例如，源电极120和漏电极130中的每个可以由诸如镁(Mg)、铝(Al)、钪(Sc)、钛(Ti)、钒(V)、铬(Cr)、锰(Mn)、镍(Ni)、铜(Cu)、锌(Zn)、镓(Ga)、锆(Zr)、铌(Nb)、钼(Mo)、铅(Pd)、银(Ag)、镉(Cd)、铟(In)、锡(Sn)、镧(La)、铪(Hf)、钽(Ta)、钨(W)、铱(Ir)、铂(Pt)、金(Au)或铋(Bi)的金属或其合金形成。
存储器单元10可以进一步包括位于源电极120和漏电极130之间并且在衬底110的厚度方向上彼此间隔开的第一沟道层142和第二沟道层144。平行于衬底110的表面的方向可以是X轴方向，衬底110的厚度方向可以是Z轴方向。
第一沟道层142和第二沟道层144可以具有多桥形状，其中第一沟道层142和第二沟道层144中的每个的两端分别接触源电极120和漏电极130，并且第一沟道层142和第二沟道层144远离衬底110堆叠以彼此间隔开。具有多桥形状的沟道可以减小短沟道效应，并且可以减小由源电极120和漏电极130占据的面积，因此，可以有利于高集成。此外，因为无论沟道的位置如何都可以保持均匀的源极/漏极结电容，所以具有多桥形状的沟道可以应用于高速高可靠性器件。
第一沟道层142和第二沟道层144中的至少一个可以包括硅(Si)、锗(Ge)、氧化物半导体、III-V族材料、二维(2D)材料、过渡金属二硫族化物、量子点(QD)和有机材料中的至少一种。第一沟道层142和第二沟道层144中的至少一个可以包括二维半导体材料。二维半导体材料可以指具有二维晶体结构的半导体材料，并且可以具有单层或多层结构。构成二维半导体材料的层中的每一层可以具有原子级厚度。第一沟道层142和第二沟道层144中的每个的厚度可以是约10nm或更小。然而，本公开不限于此，为了具有短沟道长度CL，沟道层的厚度可以进一步减小。
因为第一沟道层142和第二沟道层144使用二维半导体材料，所以可以实现更短的沟道长度。术语‘沟道长度’指源电极120和漏电极130之间沟道层的长度，即，如图2所示，在第一方向(X轴方向)上的长度。沟道长度可以与沟道层的厚度有关，并且可以被设为由沟道层的厚度确定的最小长度。厚度指在堆叠方向上即在第二方向(Z轴方向)上的厚度。
第一沟道层142和第二沟道层144中的每个的厚度可以是5nm或更小。第一沟道层142和第二沟道层144中的每个的厚度可以是1nm或更小，在这种情况下，第一沟道层142和第二沟道层144中的每个的沟道长度CL可以是3nm或更小。
因为二维半导体材料具有优异电性能，并且即使当厚度减小至纳米尺度时也保持高迁移率而不会显著改变其性能，所以二维半导体材料可以应用于各种器件。
二维半导体材料可以包括例如石墨烯、黑磷和过渡金属二硫族化物(TMD)中的至少一种。石墨烯是具有其中碳原子二维结合的六边形蜂巢结构的材料，具有相比于硅(Si)更高的迁移率和优异的热性能，化学稳定，并具有宽的表面积。黑磷是其中黑磷原子二维结合的材料。
TMD可以包括Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc和Re当中的一种过渡金属以及S、Se和Te当中的一种硫族元素。TMD可以表示为例如MX2，其中M表示过渡金属，X表示硫族元素。例如，M可以是Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc或Re，X可以是S、Se或Te。因此，TMD的示例可以包括MoS2、MoSe2、MoTe2、WS2、WSe2、WTe2、ZrS2、ZrSe2、HfS2、HfSe2、NbSe2和ReSe2。可选地，TMD可以不表示为MX2。在这种情况下，例如，TMD可以包括CuS，CuS是作为过渡金属的Cu和作为硫族元素的S的化合物。TMD可以是包括非过渡金属的硫族化物材料。非过渡金属的示例可以包括Ga、In、Sn、Ge和Pb。在这种情况下，TMD可以包括诸如Ga、In、Sn、Ge或Pb的非过渡金属和诸如S、Se或Te的硫族元素的化合物。TMD的示例可以包括SnSe2、GaS、GaSe、GaTe、GeSe、In2Se3和InSnS2。
如上所述，TMD可以包括Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc、Re、Cu、Ga、In、Sn、Ge和Pb当中的一种金属元素以及S、Se和Te当中的一种硫族元素。然而，以上材料仅是示例，其他材料可以用作TMD材料。
二维半导体材料可以掺有p型掺杂剂或n型掺杂剂，以便调节迁移率。p型掺杂剂和n型掺杂剂可以是用于例如石墨烯或碳纳米管(CNT)的p型掺杂剂和n型掺杂剂。可以通过使用离子注入或化学掺杂来掺杂p型掺杂剂或n型掺杂剂。
根据实施方式的第一沟道层142和第二沟道层144可以掺有不同的掺杂剂。例如，第一沟道层142可以掺有p型掺杂剂，第二沟道层144可以掺有n型掺杂剂。可选地，第一沟道层142可以掺有n型掺杂剂，第二沟道层144可以掺有p型掺杂剂。
为了增大存储器单元10的信号镜像效应，第二沟道层144的电荷迁移率相对于第一沟道层142的电荷迁移率的比率可以等于或大于约0.9且等于或小于1.1。
第一沟道层142和第二沟道层144的基底材料可以包括相同的材料，并且第一沟道层142和第二沟道层144的掺杂浓度可以相同。然而，本公开不限于此。
因为p型掺杂剂和n型掺杂剂的材料彼此不同，所以即使当p型掺杂剂和n型掺杂剂的掺杂浓度相同时，第一沟道层142的电荷迁移率和第二沟道层144的电荷迁移率也可以彼此不同。为了减小和/或最小化第一沟道层142的电荷迁移率和第二沟道层144的电荷迁移率之间的差异，可以调节第一沟道层142和第二沟道层144的掺杂浓度以及第一沟道层142和第二沟道层144的尺寸。
例如，因为掺有p型掺杂剂的沟道层的电荷迁移率小于掺有n型掺杂剂的沟道层的电荷迁移率，所以第一沟道层142和第二沟道层144可以掺有掺杂剂使得p型掺杂剂的掺杂浓度等于或大于n型掺杂剂的掺杂浓度。
因为第一沟道层142和第二沟道层144掺有不同的掺杂剂，所以第一沟道层142和第二沟道层144可以作为不同晶体管的沟道层操作。例如，第一沟道层142可以是图1的第一晶体管11的沟道层，第二沟道层144可以是图1的第二晶体管12的沟道层。
存储器单元10可以进一步包括栅电极150，栅电极150与源电极120、漏电极130、第一沟道层142和第二沟道层144中的全部间隔开。
栅电极150可以包括金属材料或导电氧化物。金属材料可以包括选自由例如Au、Ti、TiN、TaN、W、Mo、WN、Pt和Ni构成的组的至少一种。导电氧化物可以包括例如铟锡氧化物(ITO)或铟锌氧化物(IZO)。栅电极150可以由与源电极120和漏电极130的材料相同的材料形成。
存储器单元10可以进一步包括位于第一沟道层142和栅电极150之间以及第二沟道层144和栅电极150之间的栅极绝缘层160。例如，栅极绝缘层160可以包括围绕第一沟道层142的第一栅极绝缘层162和围绕第二沟道层144的第二栅极绝缘层164。第一栅极绝缘层162和第二栅极绝缘层164可以通过栅电极150彼此间隔开。
栅极绝缘层160可以包括铁电材料。例如，第一栅极绝缘层162和第二栅极绝缘层164中的至少一个可以包括铁电材料。由于结晶材料结构中的非中心对称电荷分布，即自发极化，铁电材料具有自发电偶极子。因此，即使没有外部电场，铁电材料也由于偶极子而具有剩余极化。此外，极化方向可以由于外部电场而以域为单位切换。铁电材料可以包括选自但不限于Hf、Si、Al、Zr、Y、La、Gd和Sr的至少一种的氧化物。铁电材料可以包括表示为MO2的材料，其中M是Hf、Zr或其组合，M是基底材料。此外，必要时，铁电材料可以进一步包括掺杂剂。第一栅极绝缘层162和第二栅极绝缘层164中的至少一个可以进一步包括选自C、Si、Ge、Sn、Pb、Al、Y、La、Gd、Mg、Ca、Sr、Ba、Ti、Zr、Hf和其组合的至少一种掺杂剂材料。
因为栅极绝缘层160包括铁电材料以减小由于负电容效应导致的亚阈值摆幅，所以内容可寻址存储器100的尺寸可以减小，并且性能可以改善。
可选地，栅极绝缘层160可以包括顺电材料。例如，第一栅极绝缘层162和第二栅极绝缘层164中的至少一个可以包括顺电材料。包括在栅极绝缘层160中的顺电材料可以包括例如但不限于SiO、AlO、SiON和SiN中的至少一种。
绝缘层170可以填充在源电极120、漏电极130和栅电极150之间。绝缘层170可以包括顺电材料。
源电极120、漏电极130、第一沟道层142和栅电极150可以构成第一晶体管11，源电极120、漏电极130、第二沟道层144和栅电极150可以构成第二晶体管12。如上所述，因为多个晶体管(例如，第一晶体管11和第二晶体管12)在一个晶体管区域中垂直地堆叠在衬底110上，所以存储器单元10的集成度可以提高。
图4是示意性地示出根据实施方式的存储器单元10的电流-电压特性的曲线图。因为根据实施方式的存储器单元10的第一栅极绝缘层162和第二栅极绝缘层164中的每个包括铁电材料，所以存储器单元10可以具有根据铁电材料的极化状态而变化的电流-电压，并且可以具有多个阈值电压Vth1和Vth2。在多个阈值电压当中，较低的阈值电压Vth1具有负值，较高的阈值电压Vth2具有正值。
在图4中，(a)示出了当铁电材料的极化方向是第一方向P1(例如，从沟道层到栅电极的方向)时，由于掺有p型掺杂剂的沟道层导致的源极-漏极电流特性。在图4中，(b)示出了当铁电材料的极化方向是第二方向P2(例如，从栅电极到沟道层的方向)时，由于掺有p型掺杂剂的沟道层导致的源极-漏极电流特性。在图4中，(c)示出了当铁电材料的极化方向是第一方向P1(例如，从沟道层到栅电极的方向)时，由于掺有n型掺杂剂的沟道层导致的源极-漏极电流特性。在图4中，(d)示出了当铁电材料的极化方向是第二方向P2(例如，从栅电极到沟道层的方向)时，由于掺有n型掺杂剂的沟道层导致的源极-漏极电流特性。
当铁电材料的极化方向是第一方向P1时，在存储器单元10的p型晶体管中，基于第一阈值电压Vth1，源极-漏极电流IDS随着栅极电压VGS减小而增大，而在存储器单元10的n型晶体管中，基于第一阈值电压Vth1，源极-漏极电流IDS随着栅极电压VGS增大而增大。因此，从根据实施方式的存储器单元10输出的信号，即电流，可以基于第一阈值电压Vth1被镜像。
当铁电材料的极化方向是第二方向P2时，在存储器单元10的p型晶体管中，基于第二阈值电压Vth2，源极-漏极电流IDS随着栅极电压VGS减小而增大，而在存储器单元10的n型晶体管中，基于第二阈值电压Vth2，源极-漏极电流IDS随着栅极电压VGS增大而增大。因此，从根据实施方式的存储器单元10输出的信号，即电流，可以基于第二阈值电压Vth2被镜像。
因为从存储器单元10输出的电流即电信号被镜像，所以不需要用于镜像的单独电路。
在根据实施方式的存储器单元10中，当铁电材料的极化方向是第一方向P1时，数据“0”可以通过经由搜索线施加的电压被写入，而当铁电材料的极化方向是第二方向P2时，数据“1”可以通过经由搜索线施加的电压被写入。
在存储器单元10中，当铁电材料的极化方向是第一方向P1时，数据“0”可以通过经由搜索线施加的第一阈值电压Vth1被读取，而当铁电材料的极化方向是第二方向P2时，数据“1”可以通过经由搜索线施加的第二阈值电压Vth2被读取。
图5是示出根据实施方式的包括铁电材料和顺电材料的存储器单元10a的视图。比较图2和图5，在图5的存储器单元10a中，第一栅极绝缘层162a可以包括由顺电材料形成的第一层212和由铁电材料形成的第二层214，第二栅极绝缘层164a可以包括由顺电材料形成的第一层222和由铁电材料形成的第二层224。第一层212和222可以分别通过第二层214和224与栅电极150间隔开，第二层214和224可以接触栅电极150。第一栅极绝缘层162和第二栅极绝缘层164中的至少一个可以包括包含顺电材料的第一层和包含铁电材料的第二层。
每个由顺电材料形成的第一层212和222可以是通过自然氧化包括在第一沟道层142和第二沟道层144中的材料而形成的层。例如，当第一沟道层142和第二沟道层144中的每个包括Si时，第一层212和222中的每个可以包括SiO。第一层212和222中的每个的厚度可以等于或小于第二层214和224中的每个的厚度。
图6A是示出根据实施方式的包括多个栅电极150a的存储器单元10b的视图。比较图5和6A，图6A的存储器单元10b的栅电极150a可以包括围绕第一栅极绝缘层162a的第一栅电极152和围绕第二栅极绝缘层164a的第二栅电极154。绝缘层172a可以位于第一栅电极152和第二栅电极154之间。即，图5的栅电极150可以是其中第一栅电极152和第二栅电极154彼此接触的一个电极，图6A的栅电极150a可以包括由绝缘层172a分开的第一栅电极152和第二栅电极154。绝缘层172a可以包括顺电材料。例如，绝缘层172a可以包括例如但不限于SiO、AlO、SiON和SiN中的至少一种。
相同的电压或不同的电压可以施加到第一栅电极152和第二栅电极154。即使当第一沟道层142和第二沟道层144在相同的基底材料中以相同的浓度掺有掺杂剂时，p型晶体管的阈值电压和n型晶体管的阈值电压也可以彼此不同。这是因为电子迁移率根据掺杂剂类型而变化。因此，为了更有效地施加操作电压，可以向第一栅电极152和第二栅电极154施加不同的电压。
图6B是示出根据实施方式的包括多个栅电极150a的存储器单元10c的视图。比较图6A和图6B，存储器单元10c中可以使用第一栅极绝缘层162和第二栅极绝缘层164而不是第一栅极绝缘层162a和第二栅极绝缘层164a。与第一栅极绝缘层162a和第二栅极绝缘层164a不同，第一栅极绝缘层162和第二栅极绝缘层164不具有第一层212和222。如图6B所示，在存储器单元10c中，第一栅电极152和第二栅电极154可以由绝缘层172a分开。
图7是示出包括图6A的存储器单元10b或图6B的存储器单元10c的内容可寻址存储器100b的电路图。如图7所示，多个存储器单元10b(或10c)可以构成单元阵列。在示例中，每个存储器单元10b(或10c)可以包括第三晶体管13和第四晶体管14。术语“晶体管”可以是场效应晶体管。存储器单元10b(或10c)的第三晶体管13和第四晶体管14可以通过共用源电极120和漏电极130来减小存储器单元10b(或10c)的面积。例如，第三晶体管13和第四晶体管14可以共用源电极120和漏电极130。
存储器单元10b(或10c)的源电极120可以连接到第一布线WL，存储器单元10b(或10c)的漏电极130可以连接到第二布线ML。第一布线WL可以是字线，第二布线ML可以是匹配线。存储器单元10b(或10c)的栅电极150a可以连接到第三布线SL。第三布线SL可以是搜索线。第三布线SL可以包括连接到第一栅电极152的第一子布线SL1和连接到第二栅电极154的第二子布线SL2。相同的电压或具有互补关系的不同电压可以施加到第一子布线SL1和第二子布线SL2。
图8是示出根据实施方式的包括易失性存储器的电子装置300的框图。
参照图8，根据实施方式的电子装置300可以是PDA、膝上型计算机、便携式计算机、网络平板电脑、无线电话、移动电话、数字音乐播放器、有线/无线电子装置、或包括其中至少两种的复合电子装置。电子装置300可以包括通过总线310彼此联接的控制器320、输入/输出装置330(诸如键板、键盘或显示器)、存储器340和无线接口350。
控制器320可以包括例如至少一个微处理器、数字信号处理器、微控制器等。存储器340可以用于存储由控制器320运行的指令。
存储器340可以用于存储用户数据。存储器340可以包括图1的内容可寻址存储器100，其具有一个或更多个根据图2、图3和图5的存储器单元10和10a。可选地或另外地，存储器340可以包括图7的内容可寻址存储器100b，其具有一个或更多个根据图6A和图6B的存储器单元10b和10c。
电子装置300可以使用无线接口350向用RF信号进行通信的无线通信网络发送数据或从用RF信号进行通信的无线通信网络接收数据。例如，无线接口350可以包括天线、无线收发器等。电子装置300可以在诸如以下的通信接口协议中使用：3G通信系统(诸如CDMA、GSM、NADC、E-TDMA、WCDMA或CDMA2000)、4G(第四代)通信系统、5G(第五代)通信系统或长期演进(LTE)、有线局域网(LAN)、无线局域网(WLAN)(诸如Wi-Fi(无线保真))、无线个人域网(WPAN)(诸如蓝牙)、无线USB(无线通用串行总线)、紫蜂(Zigbee)、近场通信(NFC)、射频识别(RFID)和电力线通信(PLC)。
图9是示出根据实施方式的包括易失性存储器的存储器系统400的框图。
参照图9，根据实施方式的易失性存储器可以用于实现存储器系统。存储器系统400可以包括用于存储大量数据的存储器410和存储器控制器420。响应于主机430的读/写请求，存储器控制器420控制存储器410以从存储器410读取数据或将数据写入存储器410。存储器控制器420可以配置地址映射表，其用于将从主机430(例如，移动装置或计算机系统)提供的地址映射到存储器410的物理地址。存储器410可以包括图1的内容可寻址存储器100，其具有一个或更多个根据图2、图3和图5的存储器单元10和10a。可选地或另外地，存储器410可以包括图7的内容可寻址存储器100b，其具有一个或更多个根据图6A和图6B的存储器单元10b和10c。
根据上述实施方式的存储器可以被实现为芯片，并且可以用作神经形态计算平台。例如，图10示意性地示出了根据实施方式的包括存储器的神经形态装置。参照图10，神经形态装置500可以包括处理电路510和/或存储器(或芯片上存储器)520。根据实施方式，神经形态装置500的存储器520可以包括存储器系统400。
处理电路510可以被配置为控制用于驱动神经形态装置500的功能。例如，处理电路510可以通过运行存储在神经形态装置500的存储器520中的程序来控制神经形态装置500。
处理电路510可以包括硬件(诸如逻辑电路)、软件和硬件的组合(诸如用于运行软件的处理器)、或其组合。处理器的示例可以包括中央处理单元(CPU)、图形处理单元(GPU)、神经形态装置500中的应用处理器(AP)、算术逻辑单元(ALU)、数字处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器和专用集成电路(ASIC)。
此外，处理电路510可以从外部装置530读取各种数据以及将各种数据写入外部装置530，并且可以通过使用数据来运行神经形态装置500。外部装置530可以包括传感器阵列，该传感器阵列包括图像传感器(例如，CMOS图像传感器电路)和/或外部存储器。
图10的神经形态装置500可以应用于机器学习系统。机器学习系统可以包括各种人工神经网络和处理模型(包括卷积神经网络(CNN)、反卷积神经网络、选择性地包括长短期记忆(LSTM)和/或门控循环单元(GRU)的循环神经网络(RNN)、堆叠神经网络(SNN)、状态空间动态神经网络(SSDNN)、深度信念网络(DBN)、生成对抗网络(GAN)和/或受限玻尔兹曼机(RBM))中的任何一种。
机器学习系统可以包括例如线性回归和/或逻辑回归、统计聚类、贝叶斯分类、决策树、诸如主成分分析的降维、诸如专家系统的另一类机器学习模型、和/或诸如随机森林的集成方法。机器学习模型可以用于提供各种服务，诸如图像分类服务、基于生物特征信息或生物特征数据的用户认证服务、高级驾驶员辅助系统(ADAS)、语音助理服务和自动语音识别(ASR)，并且可以在另一电子装置中安装和运行。
虽然已参照易失性存储器的实施方式具体示出和描述了易失性存储器，但是提供这些实施方式是出于说明的目的，并且本领域普通技术人员将理解，可以从本公开作出各种修改和等同的其他实施方式。尽管在以上描述中已详细描述了许多事项，但是这些事项应被解释为特定实施方式的示例，而不是限制本公开的范围。本公开的范围不应由以上实施方式限定，而应由所附权利要求限定。
在内容可寻址存储器中，因为掺有不同掺杂剂的多个沟道层在垂直于衬底的方向上排列，所以衬底的面积可以减小。
因为铁电材料用作栅极绝缘材料，所以包括在存储器单元10中的晶体管的数量可以减少至2个。
因为内容可寻址存储器包括掺有不同掺杂剂的多个沟道，所以可以不需要用于镜像电信号的反相器，因此可以简化装置。
以上公开的元件中的一个或更多个可以包括处理电路或在处理电路中实现，处理电路诸如是：包括逻辑电路的硬件；硬件/软件组合，诸如运行软件的处理器；或其组合。例如，处理电路可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。
应理解，在此描述的实施方式应仅在描述性的意义上被考虑，而不是出于限制的目的。每个实施方式内的特征或方面的描述通常应被认为可用于其他实施方式中的其他类似特征或方面。虽然已参照附图描述了一个或更多个实施方式，但是本领域普通技术人员将理解，在不脱离由所附权利要求限定的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。
本申请基于分别于2021年9月27日和2022年6月28日在韩国知识产权局提交的第10-2021-0127544号和第10-2022-0079267号韩国专利申请，并要求这两个韩国专利申请的优先权，这两个韩国专利申请中的每个的公开内容通过引用整体合并于此。

Claims (25)

1.一种内容可寻址存储器，包括：
在第一方向上延伸的匹配线；
与所述匹配线间隔开的字线，所述字线平行于所述第一方向延伸；
与所述匹配线和所述字线间隔开的搜索线；以及
多个存储器单元，每个存储器单元连接到所述匹配线、所述字线和所述搜索线，
其中所述多个存储器单元中的至少一个包括：
彼此间隔开的源电极和漏电极；
掺有不同掺杂剂的第一沟道层和第二沟道层，所述第一沟道层和所述第二沟道层在所述源电极和所述漏电极之间，使得所述第一沟道层的第一端和所述第二沟道层的第一端接触所述源电极并且所述第一沟道层的第二端和所述第二沟道层的第二端接触所述漏电极；以及
与所述第一沟道层、所述第二沟道层、所述源电极和所述漏电极中的全部间隔开的栅电极。
2.根据权利要求1所述的内容可寻址存储器，进一步包括：
衬底，
其中所述源电极和所述漏电极位于所述衬底上，并且在平行于所述衬底的表面的方向上彼此间隔开，以及
所述第一沟道层和所述第二沟道层位于所述衬底上，并且在所述衬底的厚度方向上彼此间隔开。
3.根据权利要求1所述的内容可寻址存储器，其中所述第二沟道层的电荷迁移率相对于所述第一沟道层的电荷迁移率的比率等于或大于0.9且等于或小于1.1。
4.根据权利要求1所述的内容可寻址存储器，其中
所述第一沟道层和所述第二沟道层中的一个掺有n型掺杂剂，以及
所述第一沟道层和所述第二沟道层中的另一个掺有p型掺杂剂。
5.根据权利要求4所述的内容可寻址存储器，其中所述第一沟道层和所述第二沟道层中的所述另一个中的所述p型掺杂剂的掺杂浓度等于或大于所述第一沟道层和所述第二沟道层中的所述一个中的所述n型掺杂剂的掺杂浓度。
6.根据权利要求1所述的内容可寻址存储器，其中所述第一沟道层、所述第二沟道层或者所述第一沟道层和所述第二沟道层两者包括硅(Si)、锗(Ge)、氧化物半导体、III-V族材料、二维(2D)材料、过渡金属二硫族化物、量子点(QD)和有机材料中的至少一种。
7.根据权利要求1所述的内容可寻址存储器，其中所述第一沟道层的基底材料和所述第二沟道层的基底材料是相同的材料。
8.根据权利要求1所述的内容可寻址存储器，其中所述存储器单元进一步包括：
围绕所述第一沟道层的第一栅极绝缘层；以及
围绕所述第二沟道层的第二栅极绝缘层，
其中所述第一栅极绝缘层和所述第二栅极绝缘层彼此间隔开，且所述栅电极的一部分在其间。
9.根据权利要求8所述的内容可寻址存储器，其中所述第一栅极绝缘层和所述第二栅极绝缘层中的至少一个包括铁电材料。
10.根据权利要求9所述的内容可寻址存储器，其中
所述铁电材料包括表示为MO2的材料，以及
在MO2中，其中M是Hf、Zr或其组合，M是基底材料。
11.根据权利要求8所述的内容可寻址存储器，其中所述第一栅极绝缘层和所述第二栅极绝缘层中的至少一个进一步包括选自C、Si、Ge、Sn、Pb、Al、Y、La、Gd、Mg、Ca、Sr、Ba、Ti、Zr、Hf和其组合的至少一种掺杂剂材料。
12.根据权利要求8所述的内容可寻址存储器，其中所述第一栅极绝缘层和所述第二栅极绝缘层中的至少一个包括：
包括顺电材料的第一层；以及
包括铁电材料的第二层。
13.根据权利要求12所述的内容可寻址存储器，其中所述顺电材料包括包含在所述第一沟道层和所述第二沟道层中的至少一个中的材料的氧化物。
14.根据权利要求12所述的内容可寻址存储器，其中所述顺电材料包括SiO、AlO、SiON和SiN中的至少一种。
15.根据权利要求8所述的内容可寻址存储器，其中所述栅电极包括：
围绕所述第一栅极绝缘层的第一栅电极；以及
围绕所述第二栅极绝缘层的第二栅电极。
16.根据权利要求15所述的内容可寻址存储器，其中所述第一栅电极和所述第二栅电极彼此接触。
17.根据权利要求15所述的内容可寻址存储器，其中所述第一栅电极和所述第二栅电极通过绝缘层彼此间隔开。
18.根据权利要求17所述的内容可寻址存储器，其中所述绝缘层包括顺电材料。
19.根据权利要求1所述的内容可寻址存储器，其中
所述字线连接到所述源电极，
所述匹配线连接到所述漏电极，以及
所述搜索线连接到所述栅电极。
20.一种电子装置，包括：
根据权利要求1所述的内容可寻址存储器。
21.一种内容可寻址存储器，包括：
多个存储器单元，
所述多个存储器单元每个包括共用源电极和漏电极的第一晶体管和第二晶体管，
所述第一晶体管包括第一沟道层和围绕所述第一沟道层的第一栅极绝缘层，所述第一沟道层具有与第二侧相反的第一侧，所述第一侧连接到所述源电极并且所述第二侧连接到所述漏电极，所述第一沟道层掺有第一掺杂剂，
所述第二晶体管包括第二沟道层和围绕所述第二沟道层的第二栅极绝缘层，所述第二沟道层具有与第二端相反的第一端，所述第一端连接到所述源电极并且所述第二端连接到所述漏电极，所述第二沟道层掺有第二掺杂剂，所述第二掺杂剂是与所述第一掺杂剂不同的导电类型，所述多个存储器单元每个包括连接到所述第一栅极绝缘层和所述第二栅极绝缘层并且与所述源电极和所述漏电极间隔开的单个栅电极或成对栅电极，
所述单个栅电极或所述成对栅电极分别通过所述第一栅极绝缘层和所述第二栅极绝缘层与所述第一沟道层和所述第二沟道层分开；以及
连接到所述多个存储器单元中的对应存储器单元的多条布线，
所述多条布线包括连接到所述源电极的第一布线、连接到所述漏电极的第二布线、以及连接到所述单个栅电极的第三布线或连接到所述成对栅电极的成对子布线。
22.根据权利要求21所述的内容可寻址存储器，其中
所述第一沟道层、所述第二沟道层或者所述第一沟道层和所述第二沟道层两者独立地包括硅(Si)、锗(Ge)、氧化物半导体、III-V族材料、二维(2D)材料、过渡金属二硫族化物、量子点(QD)和有机材料中的至少一种，以及
所述第一栅极绝缘层和所述第二栅极绝缘层中的至少一个包括铁电材料。
23.根据权利要求21所述的内容可寻址存储器，其中
所述多个存储器单元每个包括所述单个栅电极，以及
所述多条布线包括连接到所述单个栅电极的所述第三布线。
24.根据权利要求21所述的内容可寻址存储器，其中
所述多个存储器单元每个包括所述成对栅电极，以及
所述多条布线包括连接到所述成对栅电极的所述成对子布线。
25.一种电子装置，包括：
根据权利要求21所述的内容可寻址存储器。
CN202211184303.4A 2021-09-27 2022-09-27 内容可寻址存储器和包括其的电子装置 Pending CN115881189A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210127544 2021-09-27
KR10-2021-0127544 2021-09-27
KR1020220079267A KR20230044922A (ko) 2021-09-27 2022-06-28 내용 주소화 메모리 장치 및 이를 포함한 장치
KR10-2022-0079267 2022-06-28

Publications (1)

Publication Number Publication Date
CN115881189A true CN115881189A (zh) 2023-03-31

Family

ID=83506639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211184303.4A Pending CN115881189A (zh) 2021-09-27 2022-09-27 内容可寻址存储器和包括其的电子装置

Country Status (3)

Country Link
US (1) US12119060B2 (zh)
EP (1) EP4156188A1 (zh)
CN (1) CN115881189A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220149304A (ko) * 2021-04-30 2022-11-08 삼성전자주식회사 단순한 셀 구성을 갖는 불휘발성 연상기억장치 및 그 동작방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146300A (en) * 1989-11-27 1992-09-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having improved stacked capacitor and manufacturing method therefor
CA2266062C (en) * 1999-03-31 2004-03-30 Peter Gillingham Dynamic content addressable memory cell
US6563727B1 (en) * 2002-07-31 2003-05-13 Alan Roth Method and structure for reducing noise effects in content addressable memories
US20070247885A1 (en) * 2006-04-25 2007-10-25 Renesas Technology Corp. Content addressable memory
US7729149B2 (en) * 2007-05-01 2010-06-01 Suvolta, Inc. Content addressable memory cell including a junction field effect transistor
US8582338B1 (en) * 2010-08-31 2013-11-12 Netlogic Microsystems, Inc. Ternary content addressable memory cell having single transistor pull-down stack
US8625320B1 (en) * 2010-08-31 2014-01-07 Netlogic Microsystems, Inc. Quaternary content addressable memory cell having one transistor pull-down stack
US8929115B2 (en) * 2011-11-30 2015-01-06 Stmicroelectronics International N.V. XY ternary content addressable memory (TCAM) cell and array
WO2014208051A1 (ja) * 2013-06-26 2014-12-31 日本電気株式会社 連想メモリセル及び連想メモリ
JP2015225682A (ja) * 2014-05-27 2015-12-14 ルネサスエレクトロニクス株式会社 半導体集積回路
US9443590B2 (en) * 2014-10-13 2016-09-13 Sandisk Technologies Llc Content addressable memory cells, memory arrays and methods of forming the same
US9502113B2 (en) * 2015-01-14 2016-11-22 Flashsilicon Incorporated Configurable non-volatile content addressable memory
JP6441708B2 (ja) * 2015-02-25 2018-12-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR101855846B1 (ko) 2015-12-29 2018-05-09 포항공과대학교 산학협력단 수직적층구조의 3차원 정적램 코어 셀 및 그를 포함하는 정적램 코어 셀 어셈블리
KR102476806B1 (ko) 2016-04-01 2022-12-13 에스케이하이닉스 주식회사 강유전체막을 포함하는 반도체 메모리 장치
US9934857B2 (en) * 2016-08-04 2018-04-03 Hewlett Packard Enterprise Development Lp Ternary content addressable memories having a bit cell with memristors and serially connected match-line transistors
US10056386B2 (en) 2016-08-31 2018-08-21 Micron Technology, Inc. Memory cells and memory arrays
JP6980006B2 (ja) 2016-08-31 2021-12-15 マイクロン テクノロジー，インク． 強誘電体メモリセル
KR20180028020A (ko) * 2016-09-07 2018-03-15 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
JP6840621B2 (ja) * 2017-05-24 2021-03-10 ルネサスエレクトロニクス株式会社 内容参照メモリ
KR20180058673A (ko) 2018-04-24 2018-06-01 포항공과대학교 산학협력단 수직적층구조의 3차원 정적램 코어 셀 및 그를 포함하는 정적램 코어 셀 어셈블리
US10741585B2 (en) 2018-06-29 2020-08-11 Sandisk Technologies Llc Content addressable memory using threshold-adjustable vertical transistors and methods of forming the same
US11133065B1 (en) * 2020-03-06 2021-09-28 Micron Technology, Inc. Architecture for ternary content-addressable memory search
KR20210117004A (ko) 2020-03-18 2021-09-28 삼성전자주식회사 2d 물질로 이루어진 채널을 구비하는 전계 효과 트랜지스터
US11289162B2 (en) * 2020-04-30 2022-03-29 Hewlett Packard Enterprise Development Lp Analog content addressable memory utilizing three terminal memory devices

Also Published As

Publication number Publication date
EP4156188A1 (en) 2023-03-29
US12119060B2 (en) 2024-10-15
US20230099577A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
US11017843B2 (en) Thin film transistors for memory cell array layer selection
US11342499B2 (en) RRAM devices with reduced forming voltage
KR101979637B1 (ko) 반도체 소자
WO2007138646A1 (ja) 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
US11996150B2 (en) Non-volatile content addressable memory device having simple cell configuration and operating method of the same
US11631717B2 (en) 3D memory array with memory cells having a 3D selector and a storage component
US9035274B2 (en) Semiconductor device having a stack structure including a stoichiometric material and a non-stoichiometric material, and method for fabricating the same
US12119060B2 (en) Content-addressable memory and electronic device including the same
US10811461B2 (en) Access transmission gate
WO2018125206A1 (en) Ambipolar layer based access transistors for memory applications and methods of fabrication
US11309354B2 (en) Three-dimensional nonvolatile memory device having resistance change structure and method of operating the same
KR20230044922A (ko) 내용 주소화 메모리 장치 및 이를 포함한 장치
US20230343846A1 (en) Semiconductor device including metal-2 dimensional material-semiconductor junction
US20240113211A1 (en) Semiconductor device including two dimensional material
US20240244848A1 (en) Semiconductor device including ferroelectric layer
US20240222432A1 (en) Semiconductor device including two-dimensional (2d) material
KR20240045038A (ko) 2차원 물질을 포함하는 반도체 소자
EP4310917A1 (en) Semiconductor device and electronic device including the same
US20240112730A1 (en) Device, method and system to provide a random access memory with a ferroelectric resistive junction
US20240178294A1 (en) Semiconductor device including inclined channel layer and electronic device including the semiconductor device
US20240074210A1 (en) Memory device and memory apparatus comprising the same
US20240112731A1 (en) Memory array comprising a ferroelectric data storage element
WO2018004671A1 (en) Rram devices with bottom ballast
KR102721720B1 (ko) 반도체 소자 및 이를 포함하는 전자 장치
US20230088827A1 (en) Semiconductor device and electronic apparatus including the semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination