CN115877172A - 一种芯片测试方法、设备和系统 - Google Patents
一种芯片测试方法、设备和系统 Download PDFInfo
- Publication number
- CN115877172A CN115877172A CN202111140868.8A CN202111140868A CN115877172A CN 115877172 A CN115877172 A CN 115877172A CN 202111140868 A CN202111140868 A CN 202111140868A CN 115877172 A CN115877172 A CN 115877172A
- Authority
- CN
- China
- Prior art keywords
- chip
- tested
- test
- chips
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本申请提供了一种芯片测试方法、设备和系统，应用于自动测试设备，包括：根据对待测芯片的测试信号，对所述待测芯片进行测试；在测试不通过时，向所述待测芯片施加电信号，以使所述待测芯片产生物理损坏。由于施加的电信号使待测芯片产生了物理损坏，从而损坏的待测芯片在电气特性等方面与良品芯片存在着本质差异，该差异可在后续被有效准确地监测，使得测试不通过的不良芯片能够准确有效地被检出和区分。
Description
技术领域
本申请涉及半导体技术领域，特别涉及一种芯片测试方法、设备和系统。
背景技术
芯片的成品测试也称为终测，通常包括电压、电流、时序和功能的验证，是指在成品入库前，使用相应设备对加工完的成品进行功能或性能筛选测试，以筛选出良品芯片。
现阶段，经过成品测试的芯片还需要进行烘烤、外观检验和包装等作业后才会入库，在这些作业过程中，可能存在由于机械故障或人员操作失误等，将不良品芯片混入良品芯片中的风险。
因此，如何将不良芯片准确有效地检出，是本领域需要解决的问题。
发明内容
有鉴于此，本申请的目的在于提供一种芯片测试方法、设备和系统，可以提高芯片测试的准确有效率。
为实现上述目的，本申请有如下技术方案：
第一方面，本申请实施例提供了一种芯片测试方法，应用于自动测试设备，包括：
根据对待测芯片的测试信号，对所述待测芯片进行测试；
在测试不通过时，向所述待测芯片施加电信号，以使所述待测芯片产生物理损坏。
可选地，所述向所述待测芯片施加电信号，包括：
向所述待测芯片施加超过所述待测芯片工作限额的电压或电流激励。
可选地，所述方法还包括：
发送测试通过信号至移动设备，以使所述待测芯片中的测试通过的良品芯片移动至良品芯片存放区域。
可选地，所述方法还包括：
发送测试不通过信号至移动设备，以使所述待测芯片中的测试不通过的失效芯片移动至失效芯片存放区域。
可选地，所述测试为芯片成品测试。
第二方面，本申请实施例提供了一种芯片测试设备，包括：
测试单元，用于根据对待测芯片的测试信号，对所述待测芯片进行测试；
电信号施加单元，用于在测试不通过时，向所述待测芯片施加电信号，以使所述待测芯片产生物理损坏。
可选地，所述电信号施加单元，包括：
施加子单元，用于向所述待测芯片施加超过所述待测芯片工作限额的电压或电流激励。
可选地，所述设备还包括：
测试通过信号发送单元，用于发送测试通过信号至移动设备，以使所述待测芯片中的测试通过的良品芯片移动至良品芯片存放区域。
可选地，所述设备还包括：
测试不通过信号发送单元，用于发送测试不通过信号至移动设备，以使所述待测芯片中的测试不通过的失效芯片移动至失效芯片存放区域。
第三方面，本申请实施例提供了一种芯片测试系统，包括：如上述的设备和移动设备；
所述设备与所述移动设备连接；
所述移动设备用于发送对待测芯片的测试信号；
所述移动设备还用于移动所述待测芯片中的测试不通过的失效芯片至失效芯片存放区域，移动所述待测芯片中的测试通过的良品芯片至良品芯片存放区域。
本申请实施例提供了一种芯片测试方法、设备和系统，应用于自动测试设备，包括：根据对待测芯片的测试信号，对所述待测芯片进行测试；在测试不通过时，向所述待测芯片施加电信号，以使所述待测芯片产生物理损坏。由于施加的电信号使待测芯片产生了物理损坏，从而损坏的待测芯片在电气特性等方面与良品芯片存在着本质差异，该差异可在后续被有效准确地监测，使得测试不通过的不良芯片能够准确有效地被检出和区分。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了本申请实施例提供的一种芯片测试方法的流程图；
图2示出了本申请实施例提供的一种芯片测试设备的示意图；
图3示出了本申请实施例提供的一种芯片测试系统的示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
正如背景技术中的描述，芯片的成品测试也称为终测，通常包括电压、电流、时序和功能的验证，是指在成品入库前，使用相应设备对加工完的成品进行功能或性能筛选测试，以筛选出良品芯片。
现阶段，经过成品测试的芯片还需要进行烘烤、外观检验和包装等作业后才会入库，在这些作业过程中，可能存在由于机械故障或人员操作失误等，将不良品芯片混入良品芯片中的风险。
因此，如何将不良芯片准确有效地检出，是本领域需要解决的问题。
为了解决以上技术问题，本申请提供了一种芯片测试方法、设备和系统，应用于自动测试设备，包括：根据对待测芯片的测试信号，对所述待测芯片进行测试；在测试不通过时，向所述待测芯片施加电信号，以使所述待测芯片产生物理损坏。由于施加的电信号使待测芯片产生了物理损坏，从而损坏的待测芯片在电气特性等方面与良品芯片存在着本质差异，该差异可在后续被有效准确地监测，使得测试不通过的不良芯片能够准确有效地被检出和区分。
为了更好地理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
示例性方法
参见图1所示，该图为本申请实施例提供的一种芯片测试方法的流程图，应用于自动测试设备，包括：
S101：根据对待测芯片的测试信号，对所述待测芯片进行测试。
芯片的生产流程由从对晶圆的加工开始，依次经历CP测试(晶圆测试，CircuitProbing、Chip Probing)，减划，封装，产品测试等作业。在芯片入库前还需要进行成品测试，芯片的成品测试也称为终测，通常包括电压、电流、时序和功能的验证，是指在成品入库前，使用相应设备对加工完的成品进行功能或性能筛选测试，以确保CP测试后的合格芯片，在经历后续的生产加工的最终产出芯片功能与性能仍满足设计定义，即筛选出良品芯片。
芯片成品测试通常由ATE(Automatic Test Equipment，自动测试设备)执行相应成品测试程序，Handle设备(移动设备)负责芯片的传动、分拣、良品与不良品的分类。
在本申请实施例中，可选地，移动设备可以向自动测试设备发送对待测芯片的测试信号，当自动测试设备接收到对待测芯片的测试信号后，可以对待测芯片进行测试。可选地，测试可以为对芯片的成品测试。具体的，移动设备可以移动待测芯片至测试平台处，并发出对待测芯片的测试信号，以使自动测试设备开始对待测芯片的测试。
S102：在测试不通过时，向所述待测芯片施加电信号，以使所述待测芯片产生物理损坏。
在完成对芯片的成品测试后，还需要进行烘烤、外观检验、包装等作业后才会入库，在上述的作业过程当中，测试不通过的不良芯片存在因为移动设备机械故障或人员操作失误等原因将不良芯片混入良品芯片的风险，由于成品测试失效的种类众多，失效的表现存在差异性，而且后续的测试无法涵盖成品测试的项目，因此部分特定的测试不通过的不良芯片在进一步的生产过程中可能无法被筛选出来，这将导致最终只能在不良芯片流通到终端使用时才激发出相应故障。为此需要一种手段，使得成品测试不通过的不良芯片和测试通过的良品芯片在表征上有着明显区别，以便不良芯片在下一步使用或集成作业当中能被有效检出。
此外，在后续的生产或者使用过程当中，存在新增失效的可能，在定位失效时，需要排除是否存在上述的不良芯片的失效混出，以便准确定位不良芯片失效产生的机制，因此迫切的需要一种方法，能对成品测试的最终失效现象，进行统一表征，以便于识别检出。
因此，在本申请实施例中，在测试不通过时，自动测试设备可以向待测芯片施加电信号，以使待测芯片产生物理损坏，可选地，可以向待测芯片施加超过待测芯片工作限额的电压或电流激励，从而使待测芯片内部产生物理损坏，进而影响芯片的电气特性表现，从而使得待测芯片在后续生产、使用过程中即便发生不良芯片和良品芯片的混料，也可以利用该特性将不良芯片检出。
可选地，可以选取测试不通过的不良芯片的某个管脚施加超过待测芯片工作限额的电压或电流激励，使得不良芯片的内部电路或器件因过压或过流而产生物理损坏，从而在该特定管脚上存在电气特性上或某项功能上和良品芯片存在着显著差异，该差异可以在后续的生产作业过程中被监测，从而使得即使与良品芯片发生混料的良品芯片也可以被准确识别出。
需要说明的是，本申请实施例在此对施加的电压或电流激励的大小在此不作具体限定，具体可由本领域技术人员根据实际情况进行设定。
可选地，自动测试设备可以具有测试待测芯片是否为良品芯片的功能，即自动测试设备既可以对良品芯片进行判断性测试，又集成了对进行判断性测试的不良芯片进行破坏性测试的功能，提高了用户的使用体验，通过一个设备实现多个功能，也节约了成本。
可选地，自动测试设备当判断了待测芯片为不良芯片后，还可以发送测试不通过信号至移动设备，以使待测芯片中的测试不通过的失效芯片移动至失效芯片存放区域，方便后续回收或废弃。
可选地，自动测试设备当判断了待测芯片为良品芯片后，还可以发送测试通过信号至移动设备，以使待测芯片中的测试通过的良品芯片移动至良品芯片存放区域。
可选地，在本申请实施例中，可以利用移动设备移动待测芯片中的测试不通过的失效芯片移动至失效芯片存放区域，方便后续回收或废弃。
可选地，移动设备还可以移动待测芯片中的测试通过的良品芯片移动至良品芯片存放区域，以将良品芯片和不良芯片有效区分开来，避免发生混料。
可选地，本申请实施例提供的移动设备集成了移动分拣以及发送测试信号等功能，提高了用户的使用体验，通过一个设备实现多个功能，也节约了成本。
本申请提供了一种芯片测试方法，应用于自动测试设备，包括：根据对待测芯片的测试信号，对所述待测芯片进行测试；在测试不通过时，向所述待测芯片施加电信号，以使所述待测芯片产生物理损坏。由于施加的电信号使待测芯片产生了物理损坏，从而损坏的待测芯片在电气特性等方面与良品芯片存在着本质差异，该差异可在后续被有效准确地监测，使得测试不通过的不良芯片能够准确有效地被检出和区分。
示例性设备
参见图2所示，为本申请实施例提供的一种芯片测试设备的示意图，包括：
测试单元201，用于根据对待测芯片的测试信号，对所述待测芯片进行测试；
电信号施加单元202，用于在测试不通过时，向所述待测芯片施加电信号，以使所述待测芯片产生物理损坏。
可选地，所述电信号施加单元，包括：
施加子单元，用于向所述待测芯片施加超过所述待测芯片工作限额的电压或电流激励。
可选地，所述设备还包括：
测试通过信号发送单元，用于发送测试通过信号至移动设备，以使所述待测芯片中的测试通过的良品芯片移动至良品芯片存放区域。
可选地，所述设备还包括：
测试不通过信号发送单元，用于发送测试不通过信号至移动设备，以使所述待测芯片中的测试不通过的失效芯片移动至失效芯片存放区域。
本申请提供了一种芯片测试设备，具体功能可以集成于自动测试设备，利用该设备可以实现的方法包括：根据对待测芯片的测试信号，对所述待测芯片进行测试；在测试不通过时，向所述待测芯片施加电信号，以使所述待测芯片产生物理损坏。由于施加的电信号使待测芯片产生了物理损坏，从而损坏的待测芯片在电气特性等方面与良品芯片存在着本质差异，该差异可在后续被有效准确地监测，使得测试不通过的不良芯片能够准确有效地被检出和区分。
示例性系统
参见图3所示，为本申请实施例提供的一种芯片测试系统的示意图，包括：上述记载的设备和移动设备；
所述设备301与所述移动设备302连接；
所述移动设备用于发送对待测芯片的测试信号；
所述移动设备还用于移动所述待测芯片中的测试不通过的失效芯片至失效芯片存放区域，移动所述待测芯片中的测试通过的良品芯片至良品芯片存放区域。
本申请提供了一种芯片测试系统，该系统中可以包括自动测试设备，利用该系统可以实现的方法包括：根据对待测芯片的测试信号，对所述待测芯片进行测试；在测试不通过时，向所述待测芯片施加电信号，以使所述待测芯片产生物理损坏。由于施加的电信号使待测芯片产生了物理损坏，从而损坏的待测芯片在电气特性等方面与良品芯片存在着本质差异，该差异可在后续被有效准确地监测，使得测试不通过的不良芯片能够准确有效地被检出和区分。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于设备和系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。
Claims (10)
1.一种芯片测试方法，其特征在于，应用于自动测试设备，包括：
根据对待测芯片的测试信号，对所述待测芯片进行测试；
在测试不通过时，向所述待测芯片施加电信号，以使所述待测芯片产生物理损坏。
2.根据权利要求1所述的方法，其特征在于，所述向所述待测芯片施加电信号，包括：
向所述待测芯片施加超过所述待测芯片工作限额的电压或电流激励。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
发送测试通过信号至移动设备，以使所述待测芯片中的测试通过的良品芯片移动至良品芯片存放区域。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
发送测试不通过信号至移动设备，以使所述待测芯片中的测试不通过的失效芯片移动至失效芯片存放区域。
5.根据权利要求1-4任意一项所述的方法，其特征在于，所述测试为芯片成品测试。
6.一种芯片测试设备，其特征在于，包括：
测试单元，用于根据对待测芯片的测试信号，对所述待测芯片进行测试；
电信号施加单元，用于在测试不通过时，向所述待测芯片施加电信号，以使所述待测芯片产生物理损坏。
7.根据权利要求6所述的设备，其特征在于，所述电信号施加单元，包括：
施加子单元，用于向所述待测芯片施加超过所述待测芯片工作限额的电压或电流激励。
8.根据权利要求7所述的设备，其特征在于，所述设备还包括：
测试通过信号发送单元，用于发送测试通过信号至移动设备，以使所述待测芯片中的测试通过的良品芯片移动至良品芯片存放区域。
9.根据权利要求8所述的设备，其特征在于，所述设备还包括：
测试不通过信号发送单元，用于发送测试不通过信号至移动设备，以使所述待测芯片中的测试不通过的失效芯片移动至失效芯片存放区域。
10.一种芯片测试系统，其特征在于，包括：如权利要求6-9任意一项所述的设备和移动设备；
所述设备与所述移动设备连接；
所述移动设备用于发送对待测芯片的测试信号；
所述移动设备还用于移动所述待测芯片中的测试不通过的失效芯片至失效芯片存放区域，移动所述待测芯片中的测试通过的良品芯片至良品芯片存放区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111140868.8A CN115877172A (zh) | 2021-09-28 | 2021-09-28 | 一种芯片测试方法、设备和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111140868.8A CN115877172A (zh) | 2021-09-28 | 2021-09-28 | 一种芯片测试方法、设备和系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115877172A true CN115877172A (zh) | 2023-03-31 |
Family
ID=85763308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111140868.8A Pending CN115877172A (zh) | 2021-09-28 | 2021-09-28 | 一种芯片测试方法、设备和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115877172A (zh) |
-
2021
- 2021-09-28 CN CN202111140868.8A patent/CN115877172A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6138256A (en) | Intelligent binning for electrically repairable semiconductor chips | |
| JP4531394B2 (ja) | 集積回路製造におけるテスト用ビアおよびコンタクト | |
| US5764650A (en) | Intelligent binning for electrically repairable semiconductor chips | |
| CN105717439A (zh) | 芯片测试方法及系统 | |
| JP5015188B2 (ja) | 電気チャネル自己検査式半導体試験システム | |
| CN111293048A (zh) | 一种晶圆测试系统及其方法 | |
| CN107462821B (zh) | 晶圆测试机台的远端监控方法及系统 | |
| CN103646888B (zh) | 一种晶圆可接受性测试系统及方法 | |
| US6043101A (en) | In-situ multiprobe retest method with recovery recognition | |
| CN112444730A (zh) | 一种多Site模式测试装置防呆方法和测试机防呆方法 | |
| CN104716069B (zh) | 晶圆可接受性测试机台内部环境的监测方法和监测装置 | |
| CN112435937B (zh) | 晶圆测试的自动化控制系统和方法 | |
| CN115877172A (zh) | 一种芯片测试方法、设备和系统 | |
| JP2004363304A (ja) | 半導体装置の検査方法及び検査装置 | |
| CN113485157B (zh) | 晶圆仿真测试方法、装置及晶圆测试方法 | |
| KR100604929B1 (ko) | 반도체 패캐지의 대기전류 테스트 방법 | |
| US9772372B2 (en) | Kill die subroutine at probe for reducing parametric failing devices at package test | |
| JPH10142281A (ja) | 回路基板検査方法 | |
| KR100718457B1 (ko) | 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법 | |
| CN213398773U (zh) | 一种自动比对标准样管的测试装置 | |
| JP2868462B2 (ja) | 半導体集積回路テスト方法およびテスト制御装置 | |
| US6512390B1 (en) | Detecting device for a switch matrix | |
| KR20060100852A (ko) | 스마트 카드 칩을 위한 테스트 장치 및 그 방법 | |
| CN116047360A (zh) | 一种测试机台短路报警的处理方法 | |
| Ripin et al. | Package Defect Test System and Its Application in Assembly Improvement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |