CN115867900A - 从装置、中继装置、主从系统、从控制方法、从控制程序、中继方法和中继程序 - Google Patents
从装置、中继装置、主从系统、从控制方法、从控制程序、中继方法和中继程序 Download PDFInfo
- Publication number
- CN115867900A CN115867900A CN202080102831.3A CN202080102831A CN115867900A CN 115867900 A CN115867900 A CN 115867900A CN 202080102831 A CN202080102831 A CN 202080102831A CN 115867900 A CN115867900 A CN 115867900A
- Authority
- CN
- China
- Prior art keywords
- clock
- slave
- data
- master
- serial data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/44—Star or tree networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
从装置(300)具有时钟提取部(310)和时刻管理部(350)。在从装置(300)正在接收串行数据的情况下,时钟提取部(310)从正在接收的串行数据中提取通信时钟。时刻管理部(350)具有根据通信时钟进行驱动的钟表(351)。
Description
技术领域
本发明涉及从装置、中继装置、主从系统、从控制方法、从控制程序、中继方法和中继程序。
背景技术
在利用有线网络连接的多个设备协作进行动作的系统中,为了使多个设备的动作定时一致,有时需要使各设备的时刻高精度地同步。
作为使利用有线网络连接的多个设备之间的时刻高精度地同步的高精度时刻同步技术的标准,存在IEEE(Institute of Electrical and Electronics Engineers:电气与电子工程师协会)802.1AS-2011(非专利文献1)。IEEE 802.1AS-2011涉及在由多个设备构成的主从系统中使属于网络的多个设备的时刻同步的时刻同步技术。
现有技术文献
非专利文献
非专利文献1:IEEE Computer Society,“IEEE Std 802.1AS-2011IEEE Standardfor Local and metropolitan area networks-Timing and Synchronization for Time-Sensitive Applications in Bridged Local Area Networks”,IEEE StandardsAssociation,2011年3月
发明内容
发明要解决的课题
在现有的高精度时刻同步技术中,假设需要始终使全部设备的时刻高精度地同步的用途。因此,不仅是主侧,从侧也需要使用精度高的振荡器。从侧也使用精度高的振荡器且以短间隔反复进行时刻同步,由此实现使全部设备的时刻的偏差收敛在一定的范围内。作为具体例,在非专利文献1的标准中,针对包含从侧在内的全部参加高精度时刻同步的设备搭载的时钟,要求±100ppm(parts per million:百万分率)的精度。
精度高的振荡器的成本高。但是,在需要始终使全部设备的时刻高精度地同步的用途中,精度高的振荡器具有与成本相称的优点。作为具体例,在通过网络对多个设备进行控制的情况下,始终使全部设备的时刻高精度地同步,由此,具有能够同时驱动多个设备这样的优点。
但是,还存在未必需要始终使全部设备高精度地同步进行动作的用途。在本用途中,在使用了精度高的振荡器的情况下,没有振荡器与成本相称这样的优点。作为具体例,在新设了有线网络的情况下、或对有线网络的构造进行了变更的情况下,关于通过测定电信号的传播时间来估计有线网络的构造的功能,基本上,在使用一次该功能估计有线网络的构造后到下一次对有线网络的构造进行变更为止的期间内不被使用。因此,该功能有时长期间不被使用。为了通过测定电信号的传播时间来估计有线网络的构造,需要使全部设备的时刻高精度地同步。但是,在考虑成本时,有时很难为了仅很少使用的功能而使用精度高的振荡器进行时刻同步。
本发明的目的在于,即使利用有线网络连接的全部多个设备未搭载精度高的振荡器,多个设备也分别实现高精度的时刻同步。
用于解决课题的手段
本发明的从装置与搭载振荡出时钟信号作为通信时钟的振荡器的主装置有线连接,并且,从所述主装置接收通过使用所述通信时钟对所述主装置发送的主发送数据进行串行化而生成的数据作为接收串行数据,其中,所述从装置具有:时钟提取部,其在所述从装置正在接收所述接收串行数据的情况下,从所述接收串行数据中提取所述通信时钟作为接收侧通信时钟;以及时刻管理部,其具有根据所述接收侧通信时钟进行驱动的从钟表。
发明效果
本发明的从装置从主装置接收串行数据,并且,使用从接收到的串行数据中提取出的时钟信号对时刻进行管理。在主装置搭载有高精度振荡器且主装置根据高精度振荡器生成串行数据的情况下,即使在从装置未搭载高精度振荡器的情况下,从装置也能够使用高精度的时钟信号对时刻进行管理。此外,钟表也可以用于时刻同步。
因此,通过使用本发明的从装置,即使利用有线网络连接的全部多个设备未搭载精度高的振荡器,多个设备也能够分别实现高精度的时刻同步。
附图说明
图1是实施方式1的主从系统90的有线网络的结构例。
图2是T字型分支的具体例。
图3是T字型分支的具体例。
图4是多点连接的具体例。
图5是多点连接的具体例。
图6是实施方式1的主装置100的结构例。
图7是实施方式1的串行信号发送部150的结构例。
图8是实施方式1的串行信号接收部180的结构例。
图9是实施方式1的控制部140的硬件结构例。
图10是实施方式1的从装置300的结构例。
图11是示出实施方式1的主装置100的动作的流程图。
图12是示出实施方式1的从装置300的动作的流程图。
图13是实施方式1的变形例的主装置100的硬件结构例。
图14是示出实施方式2的主装置100的动作的流程图。
图15是示出实施方式2的从装置300的动作的流程图。
图16是实施方式3的主从系统90的有线网络的结构例。
图17是实施方式3的中继装置500的结构例。
图18是实施方式3的中继装置500的结构例。
图19是实施方式4的主装置100的结构例。
图20是实施方式4的从装置300的结构例。
图21是实施方式5的中继装置500的结构例。
图22是实施方式5的中继装置500的结构例。
具体实施方式
在实施方式的说明和附图中,对相同要素和对应要素标注相同标号。被标注了相同标号的要素的说明适当省略或简化。图中的箭头主要表示数据流或处理流。
实施方式1
下面,参照附图对本实施方式进行详细说明。
***结构的说明***
图1示出本实施方式假设的主从系统90的有线网络的结构例。主从系统90具有1台主装置100和至少1台从装置300。主装置100相当于母机。从装置300相当于子机。另外,本图中的300_1等的记载用于区分存在的多个要素。
多个从装置300分别通过T字型分支、多点连接或它们的组合而与1台主装置100有线连接。另外,主装置100和多个从装置300以不成为闭环的方式通过网络缆线进行有线连接。主从系统90也可以具有结构与从装置300不同的从装置。
另外,设各从装置300具有唯一的ID(Identification:标识符)。即,设各从装置300具有识别各从装置300的标识符。设主装置100知道各从装置300的ID。
图2和图3示出T字型分支的具体例。T字型分支是指在网络缆线的中途使用端子台使网络缆线进行分支。
T字型分支不限于图2所示的这种朝向3个方向的分支,也可以是图3所示的这种朝向4个方向的分支,此外,还可以是朝向5个方向以上的分支。
图4和图5示出多点连接的具体例。多点连接是指在设备的端子台上连接2根以上的网络缆线,进而使端子台兼作分支点的连接。在这些图中,表记为从装置300内部的边用虚线表示的四边形的框表示从装置300的内部的一部分。另外,将串行信号发送部400表记为发送部,将串行信号接收部360表记为接收部。放大器是放大器(amplifier)的缩写。
网络缆线的根数不限于图4所示的2根,也可以如图5所示为3根,此外,还可以是4根以上。
网络缆线不限于图2~图5所示的1对2芯,也可以是3芯以上。
图6示出本实施方式的主装置100的结构例。如本图所示,主装置100具有高精度振荡部110、发送侧分频部120、时刻管理部130、控制部140、串行信号发送部150、时钟提取部160、接收侧分频部170和串行信号接收部180。另外,箭头的中途显示的四边形表示被交接的数据或指示的信息。
高精度振荡部110生成发送侧通信时钟111,并且,向串行信号发送部150和发送侧分频部120供给已生成的发送侧通信时钟111。典型地讲,高精度振荡部110由高精度振荡器构成。作为具体例,高精度振荡器是具有中心频率与公称值之差少的性质、漂移少的性质、抖动成分少的性质、不容易受到温度和湿度等外部环境要因的影响的性质的振荡器。作为具体例,高精度振荡器是基于IEEE(Institute of Electrical and ElectronicsEngineers:电气与电子工程师协会)802.1AS-2011或IEEE1588-2008的振荡器。
高精度振荡器也被称作振荡器。振荡器振荡出时钟信号作为通信时钟。主装置100具有的振荡器与从装置300具有的振荡器相比是高精度的。
发送侧通信时钟111是对数据进行串行化时使用的时钟信号。
发送侧分频部120接受发送侧通信时钟111,对发送侧通信时钟111进行分频,由此生成发送侧数据时钟121,并且,向串行信号发送部150、时刻管理部130和控制部140供给已生成的发送侧数据时钟121。典型地讲,发送侧分频部120由分频器构成。
发送侧数据时钟121是用于生成包含时钟成分的信号的时钟信号。发送侧数据时钟有时也被称作发送侧内部数据时钟。
时刻管理部130接受发送侧数据时钟121,并且,使用接受的发送侧数据时钟121对时刻进行管理。时刻管理部130具有钟表131。
钟表131以发送侧数据时钟121为基准进行动作,并且,将时刻信息提供给控制部140。此外,根据需要,钟表131由控制部140执行时刻的修正操作。钟表131也被称作主钟表。主钟表根据振荡器生成的时钟信号进行驱动。
控制部140生成发送数据141,并且,将生成的发送数据141提供给串行信号发送部150。发送数据141是包含向从装置300发送的信息的数据。
此外,控制部140接受接收数据181,并且,对接受的接收数据181进行适当处理。接收数据181是包含从从装置300接收到的信息的数据。
控制部140也可以分别记录接收到接收串行数据101的时刻和发送了发送串行数据151的时刻。
串行信号发送部150使用发送侧数据时钟121、发送侧通信时钟111和发送数据141生成发送串行数据151,并且,将生成的发送串行数据151送出到网络缆线。
发送串行数据151是包含时钟成分的串行信号。作为具体例,包含时钟成分的串行信号是按照8b/10b编码方式或128b/132b编码方式编码而成的信号。8b/10b编码方式是利用一对串行信号线对数据和时钟信号进行通信的一种方式,对数据加上冗余的比特,使相同值的比特不会较长地连续后,对数据进行串行化。串行化与串行化(Serialize)同义。
时钟提取部160接受接收串行数据101,并且,从接受的接收串行数据101中提取接收侧通信时钟161。典型地讲,时钟提取部160由PLL(Phase-locked loop:锁相环回路、相位同步电路)构成。时钟提取部160从通过网络缆线从从装置300送来的接收串行数据101中提取接收侧通信时钟161。接收串行数据101包含时钟成分。接收侧通信时钟161是在对被串行化的数据进行解串时使用的时钟信号。
接收侧分频部170对接收侧通信时钟161进行分频,生成接收侧数据时钟171,并且,将生成的接收侧数据时钟171供给到串行信号接收部180。典型地讲,接收侧分频部170由分频器构成。
接收侧数据时钟171是用于对包含时钟成分的信号进行复原的时钟信号。接收侧数据时钟有时也被称作接收侧内部数据时钟。
串行信号接收部180对接收串行数据182进行复原,由此生成接收数据181,并且,将生成的接收数据181提供给控制部140。接收串行数据182包含时钟成分。
图7示出串行信号发送部150的结构例。串行信号发送部150具有编码器155和串行器156。在本例中,串行信号发送部150采用利用一对串行信号线对数据和时钟信号进行通信的方式。
下面,作为一例,对串行信号发送部150采用8b/10b编码方式的情况进行说明。
编码器155对应于8b/10b编码方式,利用发送侧数据时钟121进行动作,并且,对被提供的8bit(1字节)的发送数据141加上2bit的冗余数据,由此生成10bit的被编码的发送数据。
串行器156使用发送侧通信时钟对被编码的发送数据进行串行化。
这样生成的串行数据是包含时钟成分的发送串行数据151。此外,在没有发送数据的情况下,编码器155持续输出意味着“没有数据”的10bit的码。因此,从串行器输出始终包含时钟成分的串行数据。
图8示出串行信号接收部180的结构例。如本图所示,串行信号接收部180具有解串器185和解码器186。
下面,作为一例,设串行信号接收部180接收通过8b/10b编码方式编码而成的数据来说明串行信号接收部180。
作为从包含时钟成分的串行数据中取出原来的数据和通信时钟的方法之一,存在使用PLL的方式。图8示出采用本方式的情况下的例子。在本方式中,在将接收到的包含时钟成分的串行数据输入到PLL时,通过PLL的作用,从该串行数据中仅提取通信时钟信号成分。
解串器185使用从时钟提取部160提供的接收侧通信时钟161,从包含时钟成分的串行数据中取出被编码的接收数据。
解码器186通过接收侧数据时钟171进行动作,并且,使用接收侧数据时钟171从被编码的接收数据中取出不包含冗余数据的8bit的接收数据。但是,在被编码的接收数据是表示“没有数据”的10bit的码的情况下,解码器186不输出接收数据。
通过接收侧分频部170,根据通信时钟生成接收侧数据时钟171,该接收侧数据时钟171被提供给解码器186。此时,时钟提取部160提取的通信时钟的精度依赖于发送侧的振荡器生成的通信时钟的精度。即,接收侧能够得到与发送侧的精度相同或同等精度的通信时钟。通信时钟的精度也被称作频率稳定性。
图9示出控制部140的硬件结构例。如本图所示,控制部140具有处理器11、存储器12、辅助存储装置13和输入输出接口14。这些硬件经由信号线19相互连接。控制部140通过输入输出接口14与位于控制部140外部的时刻管理部130、串行信号发送部150和串行信号接收部180连接。输入输出接口14也被称作IO装置接口。
此外,作为处理器等的动作时钟,利用数据时钟。
处理器11是进行运算处理的IC(Integrated Circuit:集成电路),并且,对计算机具有的硬件进行控制。作为具体例,处理器11是CPU(Central Processing Unit:中央处理单元)、DSP(Digital Signal Processor:数字信号处理器)或GPU(Graphics ProcessingUnit:图形处理单元)。
主装置100也可以具有代替处理器11的多个处理器。多个处理器分担处理器11的作用。
典型地讲,存储器12是易失性存储装置。存储器12也被称作主存储装置或主存储器。作为具体例,存储器12是RAM(Random Access Memory:随机存取存储器)。存储器12中存储的数据根据需要而保存于辅助存储装置13。
典型地讲,辅助存储装置13是非易失性存储装置。作为具体例,辅助存储装置13是ROM(Read Only Memory:只读存储器)、HDD(Hard Disk Drive:硬盘驱动器)或闪存。辅助存储装置13中存储的数据根据需要而载入到存储器12。
存储器12和辅助存储装置13也可以一体地构成。
主控制处理是控制部140执行的处理。作为具体例,主控制处理作为程序存储于辅助存储装置13,由处理器11来执行。处理器11根据需要访问存储器12或输入输出接口14。控制部140也可以具有其他要素。
辅助存储装置13存储主控制程序。主控制程序是使计算机实现主装置100具有的各部中的至少控制部140的功能的程序。主控制程序载入到存储器12,由处理器11来执行。从装置300具有的各部的功能也可以通过软件实现。
控制部140适当利用存储装置。作为具体例,存储装置由存储器12、辅助存储装置13、处理器11内的寄存器、处理器11内的高速缓冲存储器中的至少1个构成。另外,数据和信息有时具有相同的意思。存储装置也可以独立于计算机。
存储器12的功能和辅助存储装置13的功能分别也可以通过其他存储装置实现。
控制部140以外的各部的硬件结构也可以与控制部140的硬件结构相同。
主装置100也可以由多个计算机构成。
主装置100也可以具有通信装置15。通信装置15是接收机和发送机。作为具体例,通信装置15是通信芯片或NIC(Network Interface Card:网络接口卡)。
本说明书中记载的任何程序都可以记录于计算机能读取的非易失性记录介质。作为具体例,非易失性记录介质是光盘或闪存。本说明书中记载的任何程序都可以作为程序产品来提供。
图10示出本实施方式的从装置300的结构例。如本图所示,从装置300具有时钟提取部310、接收侧分频部320、辅助振荡部330、时钟选择部340、时刻管理部350、串行信号接收部360、控制部370、倍增部380、发送侧分频部390和串行信号发送部400。
时钟提取部310接受接收串行数据301,从接受的接收串行数据301中提取接收侧通信时钟311,并且,将提取出的接收侧通信时钟311供给到串行信号接收部360。在从装置300正在接收接收串行数据301的情况下,时钟提取部310从接收串行数据301中提取通信时钟作为接收侧通信时钟311。典型地讲,时钟提取部310由PLL构成。
接收串行数据301是通过网络缆线从主装置100送来的信号,并且包含时钟成分。接收串行数据301是通过使用所述通信时钟对主发送数据进行串行化而生成的数据。主发送数据包含主装置发送的信息。主发送数据也可以是以包含主数据时钟的成分的方式编码而成的数据。主数据时钟是通过对通信时钟进行分频而生成的时钟信号。
接收侧通信时钟311与接收侧通信时钟161相同。根据之前说明的原理,接收侧通信时钟311的时钟精度与发送侧通信时钟111的时钟精度相同或同等。
接收侧分频部320接受接收侧通信时钟311,对接收侧通信时钟311进行分频,由此生成接收侧数据时钟321,并且,向串行信号接收部360、时刻管理部350和控制部370供给已生成的接收侧数据时钟321。典型地讲,接收侧分频部320由分频器构成。
接收侧数据时钟321与接收侧数据时钟171相同。
辅助振荡部330生成辅助时钟331,并且,在由于没有接收串行数据301而使接收侧分频部320无法生成接收侧数据时钟321的情况下,将生成的辅助时钟331供给到时刻管理部350。典型地讲,辅助振荡部330由振荡器构成。
辅助时钟331是与接收侧数据时钟321相同程度的频率的时钟信号。辅助时钟331的时钟精度也可以低于发送侧通信时钟111的时钟精度。
时钟选择部340按照来自控制部370的指示,选择接收侧数据时钟321和辅助时钟331中的任意一方作为向时刻管理部350提供的时钟信号。
时刻管理部350使用接收侧数据时钟321对时刻进行管理。时刻管理部350具有钟表351。
钟表351以接收侧数据时钟321为基准进行动作,将时刻信息提供给控制部370。此外,根据需要,从控制部370执行时刻的修正操作。钟表351也被称作从钟表。从钟表根据接收侧通信时钟311进行驱动。从钟表也可以根据接收侧数据时钟321进行驱动。
串行信号接收部360接受接收串行数据301,对接收串行数据301进行复原,由此生成接收数据361,并且,将生成的接收数据361提供给控制部370。
串行信号接收部360也可以接收探査串行数据作为接收串行数据301。探査串行数据是对包含意味着探査的信息的主发送数据进行串行化而得到的数据。
串行信号接收部360也可以接收同步串行数据作为接收串行数据。同步串行数据是对包含主时刻同步信息的主发送数据进行串行化而得到的数据。主时刻同步信息用于使从钟表与主钟表同步。主时刻同步信息也可以包含时刻1和时刻4的信息。时刻1是在主装置100发送了探査串行数据的时点由所述主钟表表示的时刻。时刻4是在主装置100接收到响应串行数据的时点由主钟表表示的时刻。
串行信号接收部360也可以使用接收侧通信时钟311对接收串行数据301进行非串行化,由此生成非串行化接收数据,并且,使用接收侧数据时钟321对非串行化接收数据进行解码。非串行化与非串行化(deserialize)同义。
控制部370与控制部140相同。控制部370将发送数据371提供给串行信号发送部400。
控制部370也可以生成响应数据和从时刻同步信息。响应数据包含意味着针对探査串行数据的响应的信息。从时刻同步信息用于使从钟表与主钟表同步。从时刻同步信息也可以包含时刻2和时刻3。时刻2是在从装置300接收到探査串行数据的时点由从钟表表示的时刻。时刻3是在从装置300发送了响应串行数据的时点由从钟表表示的时刻。
控制部370也可以根据从时刻同步信息和主时刻同步信息使从钟表与主钟表同步。控制部370也可以使用时刻1、时刻2、时刻3和时刻4使从钟表与主钟表同步。时刻1、时刻2、时刻3和时刻4有时分别表记为T1、T2、T3和T4。
控制部370也可以生成发送数据。发送数据包含向主装置所属的网络发送的信息。控制部370也可以生成识别数据作为发送数据。识别数据包含标识符的信息。
倍增部380生成发送侧通信时钟381,并且,将生成的发送侧通信时钟381提供给串行信号发送部400。典型地讲,倍增部380由倍增器构成。倍增部380也可以使接收侧通信时钟311的频率成为偶数倍,由此生成发送侧通信时钟381。
发送侧通信时钟381是接收侧通信时钟311的偶数倍的频率的时钟信号。
发送侧分频部390接受发送侧通信时钟381,对发送侧通信时钟381进行分频,由此生成发送侧数据时钟391,并且,将生成的发送侧数据时钟391提供给串行信号发送部400。典型地讲,发送侧分频部390由分频器构成。
发送侧数据时钟391与发送侧数据时钟121相同。
串行信号发送部400接受发送数据371、发送侧通信时钟381和发送侧数据时钟391,使用接受的数据生成发送串行数据401,并且,将生成的发送串行数据401送出到网络缆线。
串行信号发送部400也可以生成响应串行数据,并且,将响应串行数据发送到主装置100。响应串行数据是根据接收侧通信时钟311对响应数据进行串行化而得到的数据。
串行信号发送部400也可以使用发送侧数据时钟391对发送数据进行编码,由此生成编码发送数据,使用发送侧通信时钟381对编码发送数据进行串行化,由此生成发送串行数据401,并且,发送发送串行数据401。编码发送数据包含发送侧数据时钟391的成分。
串行信号发送部400也可以使用识别数据生成识别串行数据作为发送串行数据401。
发送串行数据401与发送串行数据151相同。
串行信号接收部360、控制部370和串行信号发送部400的结构分别与串行信号接收部180、控制部140和串行信号发送部150相同。
从装置300的硬件结构与主装置100的硬件结构相同。
在主装置100采用8b/10b编码方式的情况下,发送数据141和接收数据181分别为8bit单位的信号。
在从装置300采用8b/10b编码方式的情况下,发送数据371和接收数据361分别为8bit单位的信号。
***动作的说明***
主装置100的动作顺序相当于主控制方法。此外,实现主装置100的至少控制部140的动作的程序相当于主控制程序。
从装置300的动作顺序相当于从控制方法。此外,实现从装置300的至少控制部370的动作的程序相当于从控制程序。
图11是示出主装置100的动作的一例的流程图。图12是示出从装置300的动作的一例的流程图。参照图11和图12对主从系统90的动作的一例进行说明。主从系统90按照处理P后面的编号的顺序执行处理。
(处理P1)
主装置100开始将发送串行数据151发送到从装置300。在没有应该向从装置300发送的数据的情况下,主装置100持续发送意味着“没有数据”的码。
(处理P2)
各从装置300接收发送串行数据151作为接收串行数据301。各从装置300在接收到接收串行数据301的情况下,从接收串行数据301中提取数据和接收侧通信时钟311,生成接收侧数据时钟321,并且,将驱动钟表351和控制部370的时钟从辅助时钟331切换成接收侧数据时钟321。
(处理P3)
主装置100选择1个从装置300作为选择从装置,并且,通过发送串行数据151将选择从装置的ID通知给从装置300。
(处理P4)
选择从装置使用在处理P2中提取出的接收侧通信时钟311生成发送侧通信时钟381,将生成的发送侧通信时钟381设为选择从装置的通信时钟,并且,开始发送发送串行数据401。
另外,选择从装置在没有应该发送的数据的情况下,持续发送意味着“没有数据”的码。
(处理P5)
主装置100在接收到发送串行数据401作为接收串行数据101的情况下,通过发送串行数据151发送意味着“探査”的数据。
主装置100将发送了该数据的时刻记录为T1。
(处理P6)
选择从装置在从接收串行数据301中检测到意味着“探査”的数据的情况下,将接收到该数据的时刻记录为T2。
(处理P7)
选择从装置通过发送串行数据401发送意味着“响应”的数据,并且,将发送了该数据的时刻记录为T3。
(处理P8)
主装置100在从接收串行数据101中检测到意味着“响应”的数据的情况下,将接收到该数据的时刻记录为T4。
(处理P9)
主装置100通过发送串行数据151将T1和T4的信息发送到选择从装置。
(处理P10)
选择从装置在从主装置100接受了T1和T4的信息的情况下,对选择从装置记录的T2和T3与接受的T1和T4进行核对,计算信号传播时间和与主装置100之间的时刻偏移,并且,根据计算出的结果对钟表351进行修正。信号传播时间是在选择从装置与主装置100之间传播信号所需要的时间。
(处理P11)
选择从装置停止发送发送串行数据401。
(处理P12)
主装置100针对选择从装置以外的全部从装置300分别执行处理P3~处理P10。
在针对全部从装置300执行了处理P3~处理P10的情况下,主装置100进入处理P13。
(处理P13)
主装置100结束发送发送串行数据151。
(处理P14)
从装置300在未接收到发送串行数据151的情况下,将驱动钟表351和控制部370的时钟从接收侧数据时钟321切换成辅助时钟331。
***实施方式1的效果的说明***
如上所述,根据本实施方式,主装置100使用包含时钟成分的串行数据对从装置300供给主装置100具有的高精度振荡部110的高精度的时钟信号。从装置300从自主装置100接受的串行数据中提取时钟,将提取出的时钟用于时刻同步。
因此,从装置300不具有高精度振荡器,也能够进行高精度时刻同步。
此外,8b/10b编码方式的信号成分具有通信时钟频率的奇数倍的高次谐波。在本实施方式中,从装置300将从装置300使用的通信时钟频率设为主装置100使用的通信时钟频率的偶数倍。
因此,根据本实施方式,在主装置100和从装置300采用8b/10b编码方式的情况下,能够抑制主装置100发送的信号和从装置300发送的信号相互干扰。
***其他结构***
<变形例1>
图13出本变形例的主装置100的硬件结构例。
如本图所示,主装置100代替处理器11、存储器12和辅助存储装置13中的至少一方而具有处理电路18。
处理电路18是实现主装置100具有的各部的至少一部分的硬件。
处理电路18可以是专用硬件,此外,也可以是执行存储器12中存储的程序的处理器。
在处理电路18是专用硬件的情况下,作为具体例,处理电路18是单一电路、复合电路、程序化的处理器、并行程序化的处理器、ASIC(ASIC为Application SpecificIntegrated Circuit:专用集成电路)、FPGA(Field Programmable Gate Array:现场可编程门阵列)或它们的组合。
主装置100也可以具有代替处理电路18的多个处理电路。多个处理电路分担处理电路18的作用。
在主装置100中,也可以是,一部分功能通过专用硬件实现,其余功能通过软件或固件实现。
作为具体例,处理电路18通过硬件、软件、固件或它们的组合来实现。
将处理器11、存储器12、辅助存储装置13和处理电路18统称作“处理线路”。即,主装置100的各功能结构要素的功能通过处理线路实现。
与主装置100的各功能结构要素的功能同样,从装置300的各功能结构要素的功能也可以通过处理线路实现。
此外,其他实施方式的主装置100和从装置300也可以是与本变形例相同的结构。
实施方式2
下面,参照附图主要对与所述实施方式不同之处进行说明。
本实施方式的主从系统90通过应用实施方式1,能够估计网络拓扑。有时将网络拓扑表达为拓扑。
***结构的说明***
从装置300跟具有与从装置300相同功能的其他从装置300有线连接。
本实施方式的控制部140估计网络拓扑。控制部140也可以使用任意技术来估计网络拓扑。
在从装置300接收到识别串行数据的情况下,控制部370生成时刻数据作为发送数据。时刻数据包含从装置300接收到识别串行数据的时点的从钟表表示的时刻的信息。
串行信号发送部400使用时刻数据生成时刻串行数据作为发送串行数据401。
***动作的说明***
图14是示出本实施方式的主装置100的动作的一例的流程图。图15是示出本实施方式的从装置300的动作的一例的流程图。使用图14和图15对主从系统90的动作的一例进行说明。
主从系统90实施处理P1~处理P12。
(处理P15)
主装置100通过发送串行数据151向从装置300通知拓扑估计的开始。
(处理P16)
主装置100选择1个从装置300作为选择从装置,通过发送串行数据151通知选择从装置的ID。下面,在本实施方式的说明中,选择从装置是指在本处理中选择出的从装置300。
(处理P17)
选择从装置执行与处理P4相同的处理。
(处理P18)
选择从装置以外的从装置300开始接收选择从装置发送的发送串行数据401作为接收串行数据301。
此时,接收侧通信时钟311变化成本处理执行前的偶数倍。在选择从装置以外的从装置300中,接收侧分频部320对接收侧通信时钟311进行分频,或者钟表351和控制部370分别对接收侧数据时钟321进行分频,由此抵消从选择从装置接收到的数据的影响。
(处理P19)
选择从装置通过发送串行数据401发送选择从装置的当前时刻和ID。
(处理P20)
选择从装置以外的全部从装置300分别接收选择从装置在处理P17中发送的发送串行数据401,记录选择从装置的当前时刻和ID、以及选择从装置以外的全部从装置300分别接收到发送串行数据401的时点的选择从装置以外的从装置300各自的当前时刻。
主装置100对选择从装置以外的全部从装置300分别反复进行处理P15~处理P20。
(处理P21)
主装置100估计拓扑,并且,在拓扑的估计结束后,通知拓扑估计的结束。
(处理P22)
各从装置300将在处理P15~处理P20中取得的各从装置300以外的从装置300发送的ID和当前时刻、以及各从装置300接收到ID和当前时刻的时点的各从装置300的当前时刻的信息汇集到1处。
各从装置300可以通过发送串行数据401发送汇集对象信息,由此执行本处理,也可以使用其他手段执行本处理。此外,信息的汇集目的地也可以不是主装置100。
在从主装置100向各从装置300通知了拓扑估计的结束,并且结束从主装置100接收发送串行数据151的情况下,各从装置300将驱动钟表351和控制部370的时钟从接收侧数据时钟321切换成辅助时钟331。
***实施方式2的效果的说明***
本实施方式的主从系统90在实施方式1所示的动作的基础上,实施主装置100与各从装置300相互之间的信号传播时间的计测等。该信号传播时间被汇集到1处。根据有线网络的网络缆线不会成为闭环这样的条件,主装置100或从装置300能够使用信号传播时间估计网络的拓扑。
因此,在本实施方式的主从系统90中,从装置300未搭载高精度振荡器,但是能够估计主从系统90的有线网络的拓扑。
实施方式3
下面,参照附图主要对与所述实施方式不同之处进行说明。
***结构的说明***
图16示出本实施方式的主从系统90的有线网络的结构例。如本图所示,主从系统90具有至少1个中继装置500。主装置100、多个从装置300和至少1个中继装置500以不会成为闭环的方式进行有线连接。经由至少1个中继装置500中的任意一方与主装置100连接的从装置300将至少1个中继装置500中的任意一方作为主装置100而与至少1个中继装置500中的任意一方连接。属于下游侧的从装置300代替主装置100而与中继装置500连接。
上游侧由主装置100和与主装置100连接的从装置300构成。下游侧由不与主装置100连接且与中继装置500连接的从装置300构成。
图17和图18示出中继装置500的结构例。中继装置500的结构例是结合图17和图18而得到的。图17和图18中的圆形包围的字母表示结合部位。通过结合图17和图18的相同字母彼此,示出中继装置500的结构例。
如图17和图18所示,中继装置500成为组合实施方式1的主装置100和从装置300而成的结构。图17为上游侧,并且相当于从装置300。图18为下游侧,并且相当于主装置100。但是,中继装置500与主装置100不同,不搭载高精度振荡部110。中继装置500代替具有高精度振荡部110而利用上游侧的接收侧通信时钟311作为下游侧的发送侧通信时钟111。中继装置500具有倍增部210。倍增部210使用接收侧数据时钟321生成发送侧通信时钟211。代替发送侧通信时钟111而使用发送侧通信时钟211。
中继装置500具有的钟表351也被称作中继钟表。
控制部510是适当组合控制部140和控制部370而得到的。
中继装置500的硬件结构与主装置100的硬件结构相同。
***动作的说明***
中继装置500的动作顺序相当于中继方法。此外,实现中继装置500的至少控制部510的动作的程序相当于中继程序。
中继装置500将来自上游侧的信号中继到下游侧,并且,将来自下游侧的信号中继到上游侧。
除了与下游侧之间的信号发送接收以外,中继装置500的上游侧的动作与从装置300的动作相同,因此省略说明。
除了与上游侧之间的信号发送接收以及适当使用从上游侧接收到的信号以外,中继装置500的下游侧的动作与主装置100的动作相同,因此省略说明。
***实施方式3的效果的说明***
如上所述,本实施方式的主从系统90具有中继装置500。中继装置500利用上游侧的接收侧通信时钟311作为下游侧的发送侧通信时钟111。
主从系统90有时由于某些理由而需要对网络进行中继。在本情况下,主从系统90通过使用本实施方式的中继装置500,如果仅主装置100具有高精度振荡部110,则能够如实施方式1所示实施高精度的时刻同步,此外,能够如实施方式2所示估计拓扑。
***其他结构***
<变形例2>
中继装置500的结构可以与实施方式1的变形例所示的结构相同。
此外,其他实施方式的中继装置500也可以是与本变形例相同的结构。
实施方式4
下面,参照附图主要对与所述实施方式不同之处进行说明。
***结构的说明***
图19示出本实施方式的主装置100的结构例。在实施方式1的主装置100的结构的基础上,本实施方式的主装置100具有通常通信部190和切换混合部200。
通常通信部190进行通常处理的通信。通常处理是高精度处理以外的处理,是可以不基于高精度的时刻同步的处理。作为具体例,高精度处理是执行高精度的时刻同步的处理和估计拓扑的处理。与串行信号发送部150和串行信号接收部180相比,通常通信部190采用消耗电力少的方法。
通常通信部190接受发送数据142,使用接受的发送数据142生成发送数据191,并且,发送生成的发送数据191。
此外,通常通信部190接受接收数据102,使用接受的接收数据102生成接收数据192,并且,将生成的接收数据192提供给控制部140。在主装置100执行通常处理时,串行信号接收部180和串行信号发送部150也可以不进行动作。
切换混合部200按照控制部140的指示对信号进行切换或者对多个信号进行混合。作为具体例,在主装置100同时执行通常处理和高精度处理的情况下,切换混合部200对通常处理的信号和高精度处理的信号进行混合。切换混合部200对频率不同的多个信号进行混合。作为具体例,切换混合部200具有无源的混合器或混频器。另外,在通常处理和高精度处理中,使用的信号的频率大幅不同。
切换混合部200也可以在接受了混合多种信号而成的数据的情况下,对接受的数据中包含的信号进行分离。
控制部140生成发送数据142,并且,将生成的发送数据142提供给通常通信部190。发送数据142包含通常处理的信息。
图20示出实施方式4中的从装置300的结构。与主装置100同样,从装置300具有通常通信部410和切换混合部420。
通常通信部410与通常通信部190相同。
切换混合部420与切换混合部200相同。
***动作的说明***
除了切换混合部200适当切换信号以及适当混合信号以外,主装置100的动作与所述的实施方式的动作相同,因此省略。
与主装置100的动作同样,从装置300的动作与所述的实施方式的动作相同,因此省略。
***实施方式4的效果的说明***
作为具体例,在实施方式1~3中,在主装置100和从装置300采用8b/10b编码方式的情况下,在没有应该发送的数据的情况下,持续发送意味着“没有数据”的码。在本情况下,主装置100和从装置300有时过度地消耗电力。
根据本实施方式,该情况下,除了实施高精度处理时以外,能够使用通常通信部190和通常通信部410以其他方式进行通信。进而,通过具有切换混合部200和切换混合部420,能够根据需要使用8b/10b信号。因此,根据本实施方式,能够抑制通信所需要的消耗电力。
实施方式5
下面,参照附图主要对与所述实施方式不同之处进行说明。
***结构的说明***
图21和图22示出本实施方式的中继装置500的结构。图21和图22的观察方法与图17和图18的观察方法相同。中继装置500是组合实施方式3的中继装置500以及实施方式4的主装置100和从装置300而得到的。
如图21所示,中继装置500在上游侧具有通常通信部410和切换混合部420。如图22所示,中继装置500在下游侧具有通常通信部190和切换混合部200。
***动作的说明***
本实施方式的动作是适当组合实施方式3的动作和实施方式4的动作而得到的,因此省略。
***实施方式5的效果的说明***
如上所述,本实施方式的中继装置500是组合实施方式3的中继装置500以及实施方式4的主装置100和从装置300而得到的。
因此,本实施方式的主从系统90兼具实施方式3所示的特长和实施方式4所示的特长。
***其他实施方式***
能够进行所述的各实施方式的自由组合、或各实施方式的任意结构要素的变形或各实施方式中的任意结构要素的省略。
此外,实施方式不限于实施方式1~5所示的内容,能够根据需要进行各种变更。使用流程图等说明的顺序也可以适当变更。
标号说明
11:处理器;12:存储器;13:辅助存储装置;14:输入输出接口;15:通信装置;18:处理电路;19:信号线;90:主从系统;100:主装置;101:接收串行数据;102:接收数据;110:高精度振荡部;111:发送侧通信时钟;120:发送侧分频部;121:发送侧数据时钟;130:时刻管理部;131:钟表;140:控制部;141、142:发送数据;150:串行信号发送部;151:发送串行数据;155:编码器;156:串行器;160:时钟提取部;161:接收侧通信时钟;170:接收侧分频部;171:接收侧数据时钟;180:串行信号接收部;181:接收数据;182:接收串行数据;185:解串器;186:解码器;190:通常通信部;191:发送数据;192:接收数据;200:切换混合部;210:倍增部;211:发送侧通信时钟;300:从装置;301:接收串行数据;302:接收数据;310:时钟提取部;311:接收侧通信时钟;320:接收侧分频部;321:接收侧数据时钟;330:辅助振荡部;331:辅助时钟;340:时钟选择部;350:时刻管理部;351:钟表;360:串行信号接收部;361:接收数据;370:控制部;371、372:发送数据;380:倍增部;381:发送侧通信时钟;390:发送侧分频部;391:发送侧数据时钟;400:串行信号发送部;401:发送串行数据;410:通常通信部;411:发送数据;412:接收数据;420:切换混合部;500:中继装置;510:控制部。
Claims (15)
1.一种从装置,该从装置与搭载振荡出时钟信号作为通信时钟的振荡器的主装置有线连接,并且,从所述主装置接收通过使用所述通信时钟对所述主装置发送的主发送数据进行串行化而生成的数据作为接收串行数据,其中,所述从装置具有:
时钟提取部,其在所述从装置正在接收所述接收串行数据的情况下,从所述接收串行数据中提取所述通信时钟作为接收侧通信时钟;以及
时刻管理部,其具有根据所述接收侧通信时钟进行驱动的从钟表。
2.根据权利要求1所述的从装置,其中,
所述主装置搭载有根据所述振荡器生成的时钟信号进行驱动的主钟表,
所述从装置接收对包含意味着探査的信息的主发送数据进行串行化而得到的探査串行数据作为所述接收串行数据,
所述从装置具有:
控制部,其生成包含意味着针对所述探査串行数据的响应的信息的响应数据、以及用于使所述从钟表与所述主钟表同步的从时刻同步信息;以及
串行信号发送部,其根据所述接收侧通信时钟对所述响应数据进行串行化,由此生成响应串行数据,并且,将所述响应串行数据发送到所述主装置,
所述从装置接收对包含用于使所述从钟表与所述主钟表同步的主时刻同步信息的主发送数据进行串行化而得到的同步串行数据,作为所述接收串行数据,
所述控制部根据所述从时刻同步信息和所述主时刻同步信息使所述从钟表与所述主钟表同步。
3.根据权利要求2所述的从装置,其中,
所述主时刻同步信息包含在所述主装置发送了所述探査串行数据的时点由所述主钟表表示的时刻1、以及在所述主装置接收到所述响应串行数据的时点由所述主钟表表示的时刻4,
所述从时刻同步信息包含在所述从装置接收到所述探査串行数据的时点由所述从钟表表示的时刻2、以及在所述从装置发送了所述响应串行数据的时点由所述从钟表表示的时刻3,
所述控制部使用所述时刻1、所述时刻2、所述时刻3和所述时刻4使所述从钟表与所述主钟表同步。
4.根据权利要求2或3所述的从装置,其中,
具有接收侧分频部,所述接收侧分频部对所述接收侧通信时钟进行分频,由此生成接收侧数据时钟,
所述从钟表通过所述接收侧数据时钟进行驱动。
5.根据权利要求4所述的从装置,其中,
所述主发送数据是以包含通过对所述通信时钟进行分频而生成的主数据时钟的成分的方式编码而成的数据,
所述控制部生成向所述主装置所属的网络发送的发送数据,
所述从装置具有:
串行信号接收部,其使用所述接收侧通信时钟对所述接收串行数据进行非串行化,由此生成非串行化接收数据,并且,使用所述接收侧数据时钟对所述非串行化接收数据进行解码;
倍增部,其使所述接收侧通信时钟的频率成为偶数倍,由此生成发送侧通信时钟;以及
发送侧分频部,其对所述发送侧通信时钟进行分频,由此生成发送侧数据时钟,
所述串行信号发送部使用所述发送侧数据时钟对所述发送数据进行编码,由此生成包含所述发送侧数据时钟的成分的编码发送数据,使用所述发送侧通信时钟对所述编码发送数据进行串行化,由此生成发送串行数据,并且,发送所述发送串行数据。
6.根据权利要求5所述的从装置,其中,
所述从装置具有识别所述从装置的标识符,
所述控制部生成包含所述标识符的信息的识别数据作为所述发送数据,
所述串行信号发送部使用所述识别数据生成识别串行数据作为所述发送串行数据。
7.根据权利要求6所述的从装置,其中,
所述从装置跟具有与所述从装置相同功能的其他从装置有线连接,
在所述从装置接收到所述识别串行数据的情况下,所述控制部生成包含所述从装置接收到所述识别串行数据的时点的所述从钟表表示的时刻的信息在内的时刻数据,作为所述发送数据,
所述串行信号发送部使用所述时刻数据生成时刻串行数据作为所述发送串行数据。
8.根据权利要求6或7所述的从装置,其中,
所述从装置具有通常通信部,所述通常通信部执行可以不基于高精度时刻同步的通常处理的通信,
在执行所述通常处理时,所述串行信号接收部和所述串行信号发送部不进行动作。
9.一种中继装置,该中继装置与搭载振荡出时钟信号作为通信时钟的振荡器的主装置有线连接,并且,从所述主装置接收通过使用所述通信时钟对所述主装置发送的主发送数据进行串行化而生成的数据作为接收串行数据,其中,所述中继装置具有:
时钟提取部,其在所述中继装置正在接收所述接收串行数据的情况下,从所述接收串行数据中提取所述通信时钟作为接收侧通信时钟;以及
时刻管理部,其具有根据所述接收侧通信时钟进行驱动的中继钟表。
10.一种主从系统,其中,
所述主从系统具有搭载振荡出时钟信号作为通信时钟的振荡器的主装置和权利要求1~8中的任意一项所述的多个从装置,
所述主装置和所述多个从装置以不成为闭环的方式有线连接。
11.根据权利要求10所述的主从系统,其中,
所述主从系统具有权利要求9所述的至少1个中继装置和权利要求1~8中的任意一项所述的多个从装置,
所述主装置、所述多个从装置和所述至少1个中继装置以不成为闭环的方式有线连接,
经由所述至少1个中继装置中的任意中继装置与所述主装置连接的从装置将所述至少1个中继装置中的任意中继装置作为所述主装置而与所述至少1个中继装置中的任意中继装置连接。
12.一种从装置中的从控制方法,所述从装置与搭载振荡出时钟信号作为通信时钟的振荡器的主装置有线连接,并且,从所述主装置接收通过使用所述通信时钟对所述主装置发送的主发送数据进行串行化而生成的数据作为接收串行数据,其中,
在所述从装置正在接收所述接收串行数据的情况下,时钟提取部从所述接收串行数据中提取所述通信时钟作为接收侧通信时钟,
时刻管理部具有根据所述接收侧通信时钟进行驱动的从钟表。
13.一种从控制程序,其中,
计算机与搭载振荡出时钟信号作为通信时钟的振荡器的主装置有线连接,并且,从所述主装置接收通过使用所述通信时钟对所述主装置发送的主发送数据进行串行化而生成的数据作为接收串行数据,
在所述计算机正在接收所述接收串行数据的情况下,所述从控制程序使所述计算机从所述接收串行数据中提取所述通信时钟作为接收侧通信时钟,
所述从控制程序使所述计算机根据所述接收侧通信时钟驱动从钟表。
14.一种中继装置中的中继方法,所述中继装置与搭载振荡出时钟信号作为通信时钟的振荡器的主装置有线连接,并且,从所述主装置接收通过使用所述通信时钟对所述主装置发送的主发送数据进行串行化而生成的数据作为接收串行数据,其中,
在所述中继装置正在接收所述接收串行数据的情况下,时钟提取部从所述接收串行数据中提取所述通信时钟作为接收侧通信时钟,
时刻管理部具有根据所述接收侧通信时钟进行驱动的中继钟表。
15.一种中继程序,其中,
计算机与搭载振荡出时钟信号作为通信时钟的振荡器的主装置有线连接,并且,从所述主装置接收通过使用所述通信时钟对所述主装置发送的主发送数据进行串行化而生成的数据作为接收串行数据,
在所述计算机正在接收所述接收串行数据的情况下,所述中继程序使所述计算机从所述接收串行数据中提取所述通信时钟作为接收侧通信时钟,
所述中继程序使所述计算机根据所述接收侧通信时钟驱动中继钟表。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2020/028385 WO2022018844A1 (ja) | 2020-07-22 | 2020-07-22 | スレーブ装置、中継装置、マスタスレーブシステム、スレーブ制御方法、スレーブ制御プログラム、中継方法、及び、中継プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115867900A true CN115867900A (zh) | 2023-03-28 |
Family
ID=79729114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080102831.3A Pending CN115867900A (zh) | 2020-07-22 | 2020-07-22 | 从装置、中继装置、主从系统、从控制方法、从控制程序、中继方法和中继程序 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230124290A1 (zh) |
EP (1) | EP4174665A4 (zh) |
JP (1) | JP7158632B2 (zh) |
CN (1) | CN115867900A (zh) |
WO (1) | WO2022018844A1 (zh) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0898284A (ja) * | 1994-07-25 | 1996-04-12 | Nippondenso Co Ltd | データ受信装置,送信装置および通信装置 |
US20020031113A1 (en) | 2000-07-07 | 2002-03-14 | Dodds David E. | Extended distribution of ADSL signals |
-
2020
- 2020-07-22 JP JP2022538543A patent/JP7158632B2/ja active Active
- 2020-07-22 CN CN202080102831.3A patent/CN115867900A/zh active Pending
- 2020-07-22 WO PCT/JP2020/028385 patent/WO2022018844A1/ja unknown
- 2020-07-22 EP EP20946417.1A patent/EP4174665A4/en active Pending
-
2022
- 2022-12-15 US US18/082,046 patent/US20230124290A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2022018844A1 (ja) | 2022-01-27 |
JP7158632B2 (ja) | 2022-10-21 |
EP4174665A1 (en) | 2023-05-03 |
EP4174665A4 (en) | 2023-07-26 |
US20230124290A1 (en) | 2023-04-20 |
JPWO2022018844A1 (zh) | 2022-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9948507B2 (en) | Backchannel communications for initialization of high-speed networks | |
US8205110B2 (en) | Synchronous operation of a system with asynchronous clock domains | |
US20140307759A1 (en) | Isolated Serializer-Deserializer | |
US9268888B1 (en) | Latency computation circuitry | |
US11509410B2 (en) | Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device | |
CN110708133B (zh) | 一种基于fpga的系统内时钟同步和时间同步的方法及装置 | |
CN105681866B (zh) | 一种vbo信号处理的方法及装置 | |
CN108471308B (zh) | 半导体装置以及数据同步方法 | |
CN116560457B (zh) | 基于iic通信的跨时钟域同步电路及方法 | |
CN113491082B (zh) | 一种数据处理装置 | |
CN115867900A (zh) | 从装置、中继装置、主从系统、从控制方法、从控制程序、中继方法和中继程序 | |
KR101746203B1 (ko) | 멀티 칩 시스템에서 칩들 간의 클럭 신호의 위상차 보상방법 및 장치 | |
CN111026590B (zh) | 接口电路的数据验证方法及平台 | |
US7457387B2 (en) | Method for generating transmitter clock | |
CN117097432B (zh) | 分布式高速信号收发系统的时钟同步方法、装置及介质 | |
CN112260814B (zh) | 高速串行通信的数据相位校正方法、电子装置和存储介质 | |
US20230238975A1 (en) | Method for synchronizing analogue-digital or digital-analogue converters, and corresponding system | |
WO2023273863A1 (zh) | 时钟同步方法、装置、系统、电子设备及可读介质 | |
CN112286841B (zh) | 一种数据同步方法及寄存器 | |
van Rijnswou | Vicinity Integrated Circuit Card Emulation of ISO15693 in NFC Devices | |
KR0157923B1 (ko) | 맨체스터코드의 디코딩 장치 | |
CN116594468A (zh) | 低开销均步数字接口 | |
JP6243210B2 (ja) | シリアルデータ送信装置、シリアルデータ受信装置、シリアルデータ送信方法、及び、シリアルデータ送信プログラム | |
JPH1198200A (ja) | 調歩同期式シリアルデータ送受信方法と送信装置,受信装置および送受信装置 | |
JPH01503029A (ja) | 低周波信号の高周波数分解能を得る方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |