CN115865081A - 一种误差减小电路、方法及比较器阵列 - Google Patents
一种误差减小电路、方法及比较器阵列 Download PDFInfo
- Publication number
- CN115865081A CN115865081A CN202211519816.6A CN202211519816A CN115865081A CN 115865081 A CN115865081 A CN 115865081A CN 202211519816 A CN202211519816 A CN 202211519816A CN 115865081 A CN115865081 A CN 115865081A
- Authority
- CN
- China
- Prior art keywords
- array
- comparator
- signal
- reference voltage
- random
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000001914 filtration Methods 0.000 claims abstract description 21
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 238000012935 Averaging Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000013139 quantization Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种误差较小电路、方法及比较器阵列,应用于比较器阵列,其中,所述比较器阵列的比较器个数为N个;所述减小电路包括:随机使能信号发生器、互质滤波单元、参考电压生成阵列、参考电压选通单元和一个随机化比较器;当比较器阵列中出现精度不高的比较器时,通过随机化比较器随机替换比较器阵列中的任意一个比较器的比较结果,比较器阵列中的每个比较器都有被替换输出比较结果的机会,精度不高的比较器不会每次都输出比较结果,减小精度不高的比较器的输出概率,实现误差匹配平均化,从而从整个系统提高随机比较器阵列的输出精度。
Description
技术领域
本发明涉及半导体集成电路技术领域,尤其涉及一种误差减小电路、方法及比较器阵列。
背景技术
在数据转换器设计中,通常采用多个比较器构成的比较器阵列对输入信号进行比较量化,比较器的失调误差是造成量化精度丢失的重要非理想因素。此外,在实际生产制造过程中,由于工艺线设备精度导致的工艺偏差等误差,会使得比较器内部的输入晶体对管、采样电容等偏离理想值,进一步恶化比较器的失调误差,影响量化输出的结果,造成整个数据转换器线性度和精度的损失。因此,如何实现降低比较器的失调误差,保证量化误差在理想误差范围内是本领域技术人员急需解决的问题。
现有技术中,主要是针对比较器阵列中的单个比较器进行的设计优化,然而这种方式将增加单个比较器的功耗、面积以及设计难度。
发明内容
针对现有技术中所存在的不足,本发明提供了一种误差减小电路、方法及比较器阵列,其解决了现有技术中存在的如何减少比较器阵列误差的问题。
第一方面,本发明提供一种误差减小电路,应用于比较器阵列,其中,所述比较器阵列的比较器个数为N个;所述减小电路包括:随机使能信号发生器、互质滤波单元、参考电压生成阵列、参考电压选通单元和一个随机化比较器;所述随机使能信号发生器分别与所述比较器阵列、所述互质滤波单元和所述随机化比较器相连,用于生成使能信号阵列和一个随机使能信号,还用于将所述使能信号阵列分别传输给所述比较器阵列和所述互质滤波单元,还用于将所述随机使能信号传输给所述随机化比较器;所述互质滤波单元与所述参考电压选通单元相连,用于将所述使能信号阵列转化为控制信号阵列,并将所述控制信号阵列发送给所述参考电压选通单元;所述参考电压生成阵列分别与所述参考电压选通单元和所述比较器阵列相连,用于将生成的参考电压信号阵列分别发送给所述比较器阵列和所述参考电压选通单元;所述比较器阵列中的N-1个比较器用于根据接收到的使能信号阵列的控制启动工作,并将接收到的输入信号与所述参考电压阵列比较得到比较结果阵列;所述参考电压选通单元与所述随机化比较器相连,用于根据所述控制信号阵列和所述参考电压信号阵列生成一个随机参考电压,并将所述随机参考电压传输给所述随机化比较器;所述随机化比较器用于根据接收的随机化使能信号的控制启动工作,还用于将接收到的所述输入信号与所述随机参考电压比较得到一个随机比较结果,还用于代替所述比较器阵列中的第N个比较器输出随机比较结果;其中,所述第N个比较器不包括在所述N-1个比较器内。
可选地,所述随机化比较器与所述比较器阵列还用于同频接收时钟信号,使所述随机化比较器与所述比较器阵列保持同步。
可选地,所述随机使能信号发生器用于根据所述时钟信号生成使能信号阵列和一个随机使能信号,所述使能信号阵列在每个时钟周期中的N-1个使能信号置高,所述使能信号阵列在每个时钟周期中第N个使能信号置低。
可选地,所述比较器阵列中的N-1个比较器用于根据接收到的使能信号阵列中的N-1个置高使能信号启动工作,所述比较器阵列中的第N个比较器用于根据接收到的使能信号阵列中的第N个置低使能信号不启动工作。
可选地,所述随机化比较器用于根据接收到的随机化使能信号置高时启动工作。
可选地,所述互质滤波单元用于将所述使能信号阵列转化为控制信号阵列,所述控制信号阵列在每个时钟周期中的N-1个控制信号置低,所述控制信号阵列在每个时钟周期中的第N个使能信号置高。
第二方面,本发明提供一种误差减小方法,应用于所述的误差减小电路,所述方法包括:随机使能信号发生器生成使能信号阵列和一个随机使能信号;互质滤波单元将所述使能信号阵列转化为控制信号阵列;参考电压生成阵列生成的参考电压信号阵列;比较器阵列中的N-1个比较器根据接收到的使能信号阵列的控制启动工作;参考电压选通单元根据所述控制信号阵列和所述参考电压信号阵列生成一个随机参考电压;随机化比较器根据接收的随机化使能信号的控制启动工作,将接收到的所述输入信号与所述随机参考电压比较得到一个随机比较结果,代替所述比较器阵列中的第N个比较器输出所述随机化比较结果。
可选地,所述方法还包括:所述随机化比较器与所述比较器阵列同频接收时钟信号,使所述随机化比较器与所述比较器阵列保持同步。
可选地,所述随机使能信号发生器生成使能信号阵列和一个随机使能信号包括:随机使能信号发生器根据所述时钟信号生成使能信号阵列和一个随机使能信号。
第三方面,本发明提供一种比较器阵列,包括所述误差减小电路。
相比于现有技术,本发明具有如下有益效果:
(1)与现有技术中的通过提高比较器阵列中的单个比较器的精度相比,采用一个随机比较器随机替换比较器阵列中的一个比较器,降低了单个比较器设计难度和功耗等,节约了比较器面积,提升了电路的可设计性。
(2)从系统的角度进行比较器阵列的优化,利用一个随机化比较器,进行比较器阵列通道的随机化替代,从系统上实现失调误差平均化,减小单一通道固定误差对整体电路线性度的影响,从而从整个系统提高随机比较器阵列的输出精度。
附图说明
图1为本发明实施例提供的一种误差减小电路的电路图;
图2为本发明实施例提供的一种时钟信号、使能信号阵列、随机使能信号和控制信号阵列的波形图;
图3为本发明实施例提供的一种误差减小方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
图1为本发明实施例提供的一种误差减小电路的电路图,如图1所示,应用于比较器阵列COMPAR,其中,所述比较器阵列COMPAR的比较器个数为N个;所述减小电路包括:随机使能信号发生器RAND、互质滤波单元LPW、参考电压生成阵列VR_ARRY、参考电压选通单元VR_MUX和一个随机化比较器COMPX;
所述随机使能信号发生器RAND分别与所述比较器阵列COMPAR、所述互质滤波单元LPW和所述随机化比较器COMPX相连,用于生成使能信号阵列K[N:1]和一个随机使能信号KX,还用于将所述使能信号阵列K[N:1]分别传输给所述比较器阵列COMPAR和所述互质滤波单元LPW,还用于将所述随机使能信号KX传输给所述随机化比较器COMPX;
所述互质滤波单元LPW与所述参考电压选通单元VR_MUX相连,用于将所述使能信号阵列K[N:1]转化为控制信号阵列S[N:1],并将所述控制信号阵列S[N:1]发送给所述参考电压选通单元VR_MUX;
所述参考电压生成阵列VR_ARRY分别与所述参考电压选通单元VR_MUX和所述比较器阵列COMPAR相连,用于将生成的参考电压信号阵列VR[N:1]分别发送给所述比较器阵列COMPAR和所述参考电压选通单元VR_MUX;
所述比较器阵列COMPAR中的N-1个比较器用于根据接收到的使能信号阵列K[N-1:1]的控制启动工作,并将接收到的输入信号VIN与所述参考电压阵列比较得到比较结果阵列;
所述参考电压选通单元VR_MUX与所述随机化比较器COMPX相连,用于根据所述控制信号阵列S[N:1]和所述参考电压信号阵列VR[N:1]生成一个随机参考电压VRX,并将所述随机参考电压VRX传输给所述随机化比较器COMPX;
所述随机化比较器COMPX用于根据接收的随机化使能信号的控制启动工作,还用于将接收到的所述输入信号VIN与所述随机参考电压VRX比较得到一个随机比较结果,还用于代替所述比较器阵列COMPAR中的第N个比较器输出随机比较结果;其中,所述第N个比较器不包括在所述N-1个比较器内。
在本实施例中,通过随机使能信号发生器RAND生成使能信号阵列K[N:1]和一个随机使能信号KX,使比较器阵列COMPAR能够根据使能信号阵列K[N:1]的控制工作,其中使能信号阵列K[N:1]中的每个使能信号与比较器阵列COMPAR中的每个比较器一一对应,随机使能信号KX控制随机比较器启动工作,比较器阵列COMPAR中的N-1个比较器根据使能信号阵列K[N:1]启动工作;参考电压生成单元生成阵列用于生成参考电压信号阵列VR[N:1];比较器阵列COMPAR中的N-1个比较器根据接收到的使能信号阵列K[N-1:1]的控制启动工作,启动之后比较器阵列COMPAR中的每个比较器将输入信号VIN与参考电压信号比较并输出比较结果,第N个比较器则不启动,因此也不输出比较结果;参考电压选通单元VR_MUX根据控制信号阵列S[N:1]和参考电压信号阵列VR[N:1]生成一个随机参考电压VRX;随机化比较器COMPX启动工作之后,将输入信号VIN与随机参考电压VRX进行比较得到随机比较结果,将替换未启动的比较器阵列COMPAR中的比较器输出随机比较结果,当比较器阵列COMPAR中出现精度不高的比较器时,通过随机化比较器COMPX随机替换比较器阵列COMPAR中的任意一个比较器的比较结果,比较器阵列COMPAR中的每个比较器都有被替换输出比较结果的机会,精度不高的比较器不会每次都输出比较结果,减小精度不高的比较器的输出概率,实现误差匹配平均化,从而从整个系统提高随机比较器阵列COMPAR的输出精度。
需要说明的是,随机化比较器COMPX的性能良好,输出的比较结果精度良好,还可以通过外围保护电路等提高随机化比较器COMPX的精度。
在本发明的另一实施例中,所述随机化比较器COMPX与所述比较器阵列COMPAR还用于同频接收时钟信号CLK,使所述随机化比较器COMPX与所述比较器阵列COMPAR保持同步。
在本实施例中,通过随机化比较器COMPX与比较器阵列COMPAR同频接收时钟信号CLK,使随机化比较器COMPX与比较器阵列COMPAR能够保持同步工作。
图2为本发明实施例提供的一种时钟信号CLK、使能信号阵列K[N:1]、随机使能信号KX和控制信号阵列S[N:1]的波形图,如图2所示,所述随机使能信号KX发生器RAND用于根据所述时钟信号CLK生成使能信号阵列K[N:1]和一个随机使能信号KX,所述使能信号阵列K[N:1]在每个时钟周期中的N-1个使能信号置高,所述使能信号阵列K[N:1]在每个时钟周期中第N个使能信号置低。
所述比较器阵列COMPAR中的N-1个比较器用于根据接收到的使能信号阵列K[N:1]中的N-1个置高使能信号启动工作,所述比较器阵列COMPAR中的第N个比较器用于根据接收到的使能信号阵列K[N:1]中的第N个置低使能信号不启动工作。
所述随机化比较器COMPX用于根据接收到的随机化使能信号置高时启动工作。
所述互质滤波单元LPW用于将所述使能信号阵列K[N:1]转化为控制信号阵列S[N:1],所述控制信号阵列S[N:1]在每个时钟周期中的N-1个控制信号置低,所述控制信号阵列S[N:1]在每个时钟周期中的第N个使能信号置高。
在本实施例中,通过N-1个使能信号置高,从而控制比较器阵列COMPAR中的N-1个比较器启动工作,能够正常输出比较结果,将比较器使能信号阵列K[N:1]中的第N个使能信号置低,从而控制比较器阵列COMPAR中的第N个比较器不启动,使随机化比较器COMPX可以替换该比较器输出比较结果。互质滤波单元LPW将使能信号阵列K[N:1]转化为控制信号阵列S[N:1],所述控制信号阵列S[N:1]在每个时钟周期中的N-1个控制信号置低,所述控制信号阵列S[N:1]在每个时钟周期中的第N个使能信号置高,从图2可以看出控制信号阵列S[N:1]与使能信号阵列K[N:1]的波形型号相反,从而可以确定出当前周期内未启动的比较器,再将控制信号阵列S[N:1]传输给参考电压选通单元VR_MUX;参考电压选通单元VR_MUX能够根据控制信号阵列S[N:1]确定出未启动比较器本应输入的参考电压,即随机参考电压VRX,并传输给随机化比较器COMPX,随机化比较器COMPX能够根据输入电压和随机参考电压VRX比较得到随机比较结果。
具体地,所述的第一个比较器COMP[1]接收输入信号VIN、时钟信号CLK、使能信号K[1]和比较参考电压信号VR[1],在使能信号K[1]置高的情况下,用于实现输入信号VIN和比较参考电压信号VR[1]值的大小比较,输出比较结果T[1];所述的第二个比较器单元COMP[2]接收输入信号VIN、时钟信号CLK、使能信号K[2]和比较参考电压信号VR[2],在使能信号K[2]置高的情况下,用于实现输入信号VIN和比较参考电压信号VR[2]值的大小比较,输出比较结果T[2];其余依次比较输出。所述的第N-1个比较器COMP[N-1]接收输入信号VIN、时钟信号CLK、使能信号K[N-1]和比较参考电压信号VR[N-1],在使能信号K[N-1]置高的情况下,用于实现输入信号VIN和比较参考电压信号VR[N-1]值的大小比较,输出比较结果T[N-1];所述的第N个比较器单元COMP[N]接收输入信号VIN、时钟信号CLK、使能信号K[N]和比较参考电压信号VR[N],在使能信号K[N]置高的情况下,用于实现输入信号VIN和比较参考电压信号VR[N]值的大小比较,输出比较结果T[N]。
图3为本发明实施例提供的一种误差减小方法的流程图,如图3所示,所述方法应用于上述电路,所述方法包括:
步骤S110:随机使能信号发生器生成使能信号阵列和一个随机使能信号。
在步骤S110中,随机使能信号发生器根据所述时钟信号生成使能信号阵列和一个随机使能信号。所述使能信号阵列在每个时钟周期中的N-1个使能信号置高,所述使能信号阵列在每个时钟周期中第N个使能信号置低。
使能信号阵列用于控制比较器阵列启动工作,随机使能信号用于控制随机比较器启动工作。具体地,所述比较器阵列中的N-1个比较器用于根据接收到的使能信号阵列中的N-1个置高使能信号启动工作,所述比较器阵列中的第N个比较器用于根据接收到的使能信号阵列中的第N个置低使能信号不启动工作
步骤S120:互质滤波单元将所述使能信号阵列转化为控制信号阵列。
在步骤S120中,所述控制信号阵列在每个时钟周期中的N-1个控制信号置低,所述控制信号阵列在每个时钟周期中的第N个使能信号置高。
步骤S130:参考电压生成阵列生成的参考电压信号阵列。
通过生成参考电压信号阵列,使比较器阵列可以将输入信号与参考电压信号阵列分别进行比较。
步骤S140:比较器阵列中的N-1个比较器根据接收到的使能信号阵列的控制启动工作。
比较器阵列中的第N个比较器不启动工作,通过随机化比较器输出随机比较结果替换该比较器工作。
步骤S150:参考电压选通单元根据所述控制信号阵列和所述参考电压信号阵列生成一个随机参考电压。
通过获取随机参考电压以供随机化比较器可以将参考电压与输入信号进行比较输出随机比较结果。
步骤S160:随机化比较器根据接收的随机化使能信号的控制启动工作,将接收到的所述输入信号与所述随机参考电压比较得到一个随机比较结果,代替所述比较器阵列中的第N个比较器输出所述随机化比较结果。
通过本实施例提供的误差减小方法,当比较器阵列中出现精度不高的比较器时,通过随机化比较器随机替换比较器阵列中的任意一个比较器的比较结果,比较器阵列中的每个比较器都有被替换输出比较结果的机会,精度不高的比较器不会每次都输出比较结果,减小精度不高的比较器的输出概率,实现误差匹配平均化,从而从整个系统提高随机比较器阵列的输出精度。
在本发明的另一实施例中,在所述随机使能信号发生器生成所述方法还包括:
步骤S200:所述随机化比较器与所述比较器阵列同频接收时钟信号,使所述随机化比较器与所述比较器阵列保持同步。
在本发明的另一实施例中还提供一种比较器阵列,所述比较器阵列包括上述减小误差的电路,比较器个数为N个;所述减小电路包括:随机使能信号发生器、互质滤波单元、参考电压生成阵列、参考电压选通单元和一个随机化比较器;
所述随机使能信号发生器分别与所述比较器阵列、所述互质滤波单元和所述随机化比较器相连,用于生成使能信号阵列和一个随机使能信号,还用于将所述使能信号阵列分别传输给所述比较器阵列和所述互质滤波单元,还用于将所述随机使能信号传输给所述随机化比较器;
所述互质滤波单元与所述参考电压选通单元相连,用于将所述使能信号阵列转化为控制信号阵列,并将所述控制信号阵列发送给所述参考电压选通单元;
所述参考电压生成阵列分别与所述参考电压选通单元和所述比较器阵列相连,用于将生成的参考电压信号阵列分别发送给所述比较器阵列和所述参考电压选通单元;
所述比较器阵列中的N-1个比较器用于根据接收到的使能信号阵列的控制启动工作,并将接收到的输入信号与所述参考电压阵列比较得到比较结果阵列;
所述参考电压选通单元与所述随机化比较器相连,用于根据所述控制信号阵列和所述参考电压信号阵列生成一个随机参考电压,并将所述随机参考电压传输给所述随机化比较器;
所述随机化比较器用于根据接收的随机化使能信号的控制启动工作,还用于将接收到的所述输入信号与所述随机参考电压比较得到一个随机比较结果,还用于代替所述比较器阵列中的第N个比较器输出随机比较结果;其中,所述第N个比较器不包括在所述N-1个比较器内。
在本发明的另一实施例中,包括比较器阵列COMPAR,随机化比较器COMPX,随机使能信号发生器RAND,互质滤波单元LPW,参考电压生成阵列VR_ARRY,参考电压选通单元VR_MUX,输入信号VIN,时钟信号CLK。
其中,在一个比较器阵列COMPAR只有5个比较器的数据转换器中。
随机使能信号发生器RAND接收时钟信号CLK,用于生成控制比较器阵列COMPAR的使能信号阵列K[5:1]和随机使能信号KX,使能信号阵列K[5:1]用于控制比较器阵列COMPAR中比较器单元COMP[5:1]是否开启工作,随机使能信号KX用于控制随机化比较器COMPX是否开启工作。互质滤波单元LPW接收使能信号阵列K[5:1],用于生成控制信号阵列S[5:1]。参考电压生成阵列VR_ARRY用于生成比较器阵列COMPAR的比较参考电压信号阵列VR[5:1]。参考电压选通单元VR_MUX接收控制信号阵列S[5:1]和比较参考电压信号阵列VR[5:1],用于生成随机化比较器COMPX单元的随机参考电压VRX,随机参考电压VRX的值随机的与比较参考电压信号阵列VR[5:1]值中的其中之一相等。比较器阵列COMPAR[5:1]接收输入信号VIN、时钟信号CLK、使能信号阵列K[5:1]和比较参考电压信号阵列VR[5:1],在使能信号K[5:1]置高的情况下,用于实现输入信号VIN和比较参考电压信号阵列VR[5:1]值的大小比较,输出比较结果阵列T[5:1]。随机化比较器COMPX接收输入信号VIN、时钟信号CLK、随机使能信号KX和随机参考电压VRX,在随机使能信号KX置高的情况下,用于实现输入信号VIN和比较参考电压VRX值的大小比较,输出随机比较结果TX。比较器阵列COMPAR[5:1]中,使能信号阵列K[5:1]中随机的4位使能信号置高,1位置低,使得比较器阵列COMPAR[5:1]中的4个比较器开启,1个比较器不开启,比较结果阵列T[5:1]输出4位比较结果,缺少的1位比较结果由随机化比较器COMPX的随机比较结果TX实现替代,实现失配误差平均化,用于数据转换器中减小比较器阵列COMPAR[5:1]由于通道失配导致的比较误差概率。
其中,比较器阵列COMPAR包括N个比较器单元COMP。第一个比较器单元COMP[1]接收输入信号VIN、时钟信号CLK、使能信号K[1]和参考电压信号VR[1],在使能信号K[1]置高的情况下,用于实现输入信号VIN和比较参考电压信号VR[1]值的大小比较,输出比较结果T[1];第二个比较器单元COMP[2]接收输入信号VIN、时钟信号CLK、使能信号K[2]和参考电压信号VR[2],在使能信号K[2]置高的情况下,用于实现输入信号VIN和参考电压信号VR[2]值的大小比较,输出比较结果T[2];其余依次比较输出。第4个比较器单元COMP[4]接收输入信号VIN、时钟信号CLK、使能信号K[4]和参考电压信号VR[4],在使能信号K[4]置高的情况下,用于实现输入信号VIN和参考电压信号VR[4]值的大小比较,输出比较结果T[4];第N个比较器单元COMP[5]接收输入信号VIN、时钟信号CLK、使能信号K[5]和参考电压信号VR[5],在使能信号K[5]置高的情况下,用于实现输入信号VIN和比较参考电压信号VR[5]值的大小比较,输出比较结果T[5]。
如图1所示,随机使能信号发生器RAND接收时钟信号CLK,用于生成控制比较器阵列COMPAR的使能信号阵列K[5:1]和随机使能信号KX。使能信号阵列K[5:1]与时钟信号CLK同步,使能信号阵列K[5:1]中每个时钟周期仅一个信号置低,其余4个信号置高。置低的信号为使能信号阵列K[5:1]中随机的一个信号。随机使能信号KX与时钟信号CLK同频置高。
如图2所示,互质滤波单元LPW接收使能信号阵列K[5:1],用于生成控制信号阵列S[5:1]。在每个时钟周期内,控制信号阵列S[5:1]仅一个信号置高,其余4个周期信号置低;置高的信号与使能信号阵列K[5:1]中随机置低的信号互补。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
最后说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的宗旨和范围,其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种误差减小电路,其特征在于,应用于比较器阵列,其中,所述比较器阵列的比较器个数为N个;所述减小电路包括:随机使能信号发生器、互质滤波单元、参考电压生成阵列、参考电压选通单元和一个随机化比较器;
所述随机使能信号发生器分别与所述比较器阵列、所述互质滤波单元和所述随机化比较器相连,用于生成使能信号阵列和一个随机使能信号,还用于将所述使能信号阵列分别传输给所述比较器阵列和所述互质滤波单元,还用于将所述随机使能信号传输给所述随机化比较器;
所述互质滤波单元与所述参考电压选通单元相连,用于将所述使能信号阵列转化为控制信号阵列,并将所述控制信号阵列发送给所述参考电压选通单元;
所述参考电压生成阵列分别与所述参考电压选通单元和所述比较器阵列相连,用于将生成的参考电压信号阵列分别发送给所述比较器阵列和所述参考电压选通单元;
所述比较器阵列中的N-1个比较器用于根据接收到的使能信号阵列的控制启动工作,并将接收到的输入信号与所述参考电压阵列比较得到比较结果阵列;
所述参考电压选通单元与所述随机化比较器相连,用于根据所述控制信号阵列和所述参考电压信号阵列生成一个随机参考电压,并将所述随机参考电压传输给所述随机化比较器;
所述随机化比较器用于根据接收的随机化使能信号的控制启动工作,还用于将接收到的所述输入信号与所述随机参考电压比较得到一个随机比较结果,还用于代替所述比较器阵列中的第N个比较器输出随机比较结果;其中,所述第N个比较器不包括在所述N-1个比较器内。
2.如权利要求1所述的一种误差减小电路,其特征在于,所述随机化比较器与所述比较器阵列还用于同频接收时钟信号,使所述随机化比较器与所述比较器阵列保持同步。
3.如权利要求2所述的一种误差减小电路,其特征在于,所述随机使能信号发生器用于根据所述时钟信号生成使能信号阵列和一个随机使能信号,所述使能信号阵列在每个时钟周期中的N-1个使能信号置高,所述使能信号阵列在每个时钟周期中第N个使能信号置低。
4.如权利要求3所述的一种误差减小电路,其特征在于,所述比较器阵列中的N-1个比较器用于根据接收到的使能信号阵列中的N-1个置高使能信号启动工作,所述比较器阵列中的第N个比较器用于根据接收到的使能信号阵列中的第N个置低使能信号不启动工作。
5.如权利要求3所述的一种误差减小电路,其特征在于,所述随机化比较器用于根据接收到的随机化使能信号置高时启动工作。
6.如权利要求3所述的一种误差减小电路,其特征在于,所述互质滤波单元用于将所述使能信号阵列转化为控制信号阵列,所述控制信号阵列在每个时钟周期中的N-1个控制信号置低,所述控制信号阵列在每个时钟周期中的第N个使能信号置高。
7.一种误差减小方法,其特征在于,应用于权利要求1-6任一项所述的误差减小电路,所述方法包括:
随机使能信号发生器生成使能信号阵列和一个随机使能信号;
互质滤波单元将所述使能信号阵列转化为控制信号阵列;
参考电压生成阵列生成的参考电压信号阵列;
比较器阵列中的N-1个比较器根据接收到的使能信号阵列的控制启动工作;
参考电压选通单元根据所述控制信号阵列和所述参考电压信号阵列生成一个随机参考电压;
随机化比较器根据接收的随机化使能信号的控制启动工作,将接收到的输入信号与所述随机参考电压比较得到一个随机比较结果,代替所述比较器阵列中的第N个比较器输出所述随机化比较结果。
8.如权利要求7所述的一种误差减小方法,其特征在于,所述方法还包括:
所述随机化比较器与所述比较器阵列同频接收时钟信号,使所述随机化比较器与所述比较器阵列保持同步。
9.如权利要求8所述的一种误差减小方法,其特征在于,所述随机使能信号发生器生成使能信号阵列和一个随机使能信号包括:
随机使能信号发生器根据所述时钟信号生成使能信号阵列和一个随机使能信号。
10.一种比较器阵列,其特征在于,包括权利要求1-6任一项所述的误差减小电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211519816.6A CN115865081A (zh) | 2022-11-30 | 2022-11-30 | 一种误差减小电路、方法及比较器阵列 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211519816.6A CN115865081A (zh) | 2022-11-30 | 2022-11-30 | 一种误差减小电路、方法及比较器阵列 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115865081A true CN115865081A (zh) | 2023-03-28 |
Family
ID=85668285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211519816.6A Pending CN115865081A (zh) | 2022-11-30 | 2022-11-30 | 一种误差减小电路、方法及比较器阵列 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115865081A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110148683A1 (en) * | 2007-09-13 | 2011-06-23 | ITI Scottland Limited | Analog-to-digital converter |
CN102332920A (zh) * | 2011-07-18 | 2012-01-25 | 复旦大学 | 一种高sfdr多通道时间交错逐次逼近型模数转换器 |
CN108429552A (zh) * | 2017-02-13 | 2018-08-21 | 爱思开海力士有限公司 | 模数转换器和利用该模数转换器的半导体装置 |
US20210159906A1 (en) * | 2019-11-27 | 2021-05-27 | Vervesemi Microelectronics Private Limited | Analog to digital converter |
CN113437973A (zh) * | 2021-06-30 | 2021-09-24 | 北京时代民芯科技有限公司 | 一种高精度自校准模数转换电路及方法 |
-
2022
- 2022-11-30 CN CN202211519816.6A patent/CN115865081A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110148683A1 (en) * | 2007-09-13 | 2011-06-23 | ITI Scottland Limited | Analog-to-digital converter |
CN102332920A (zh) * | 2011-07-18 | 2012-01-25 | 复旦大学 | 一种高sfdr多通道时间交错逐次逼近型模数转换器 |
CN108429552A (zh) * | 2017-02-13 | 2018-08-21 | 爱思开海力士有限公司 | 模数转换器和利用该模数转换器的半导体装置 |
US20210159906A1 (en) * | 2019-11-27 | 2021-05-27 | Vervesemi Microelectronics Private Limited | Analog to digital converter |
CN113437973A (zh) * | 2021-06-30 | 2021-09-24 | 北京时代民芯科技有限公司 | 一种高精度自校准模数转换电路及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8120520B2 (en) | Successive approximation analog/digital converter and time-interleaved successive approximation analog/digital converter | |
US10230383B2 (en) | Time-to-digital converter and digital phase locked loop | |
KR101933575B1 (ko) | 파이프라인형 아날로그 디지털 변환기에서 지연 시간 감소를 위해 수정된 동적 요소 정합 | |
US10312927B1 (en) | Calibration for time-interleaved analog-to-digital converters and signal generators therefor | |
US10218373B1 (en) | Analog-to-digital converter calibration system | |
JP2011102798A (ja) | 試験装置および電子デバイス | |
CN108432140B (zh) | 一种校正装置和方法 | |
US10693486B1 (en) | Asynchronous SAR ADC with adaptive tuning comparator | |
KR20110033101A (ko) | 동기식 리타이밍된 아날로그 디지털 변환을 위한 시스템들 및 방법들 | |
CN115865081A (zh) | 一种误差减小电路、方法及比较器阵列 | |
US8223819B2 (en) | Spectrally shaped pseudo-random noise sequence generator and method thereof | |
CN106027055B (zh) | 一种低功耗两步式闪烁型模数转换器 | |
CN112436915B (zh) | 一种sysref建立时间及保持时间的检测系统 | |
CN115826674A (zh) | 毫赫兹级别频率步进的时钟信号发生器实现方法及系统 | |
CN107395202B (zh) | 一种提升高速dac工作稳定度的结构及方法 | |
CN114978172A (zh) | 一种模数转换电路、控制方法、芯片及电子设备 | |
WO2022036434A2 (en) | Apparatus and method for scalable digitization | |
CN103546153A (zh) | 时间常数的校正电路及校正方法 | |
KR100341575B1 (ko) | 아날로그-디지털 변환기 및 디지털-아날로그 변환기를테스트하기 위한 장치 및 방법 | |
TWI774314B (zh) | 微控制器及信號調變的方法 | |
CN111176192B (zh) | 一种用于控制芯片启动流程的流程控制系统、方法及装置 | |
TWI813240B (zh) | 類比至數位轉換裝置與偏移校正方法 | |
KR102556056B1 (ko) | 입력 신호 적응성 전압 제어 오실레이터 기반 비균일 샘플링 아날로그 디지털 컨버터 | |
US8653997B2 (en) | Modulator | |
US7145491B2 (en) | Time-interleaved band-pass delta-sigma modulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |