CN115862524A - 扫频信号驱动器和包括扫频信号驱动器的显示装置 - Google Patents

Abstract

本公开提供了扫频信号驱动器和包括扫频信号驱动器的显示装置。该扫频信号驱动器包括用于将第k发射信号输出到第k发射线并且将第k扫频信号输出到第k扫频信号线的第k级，第k级包括：第一上拉节点、第二上拉节点和第三上拉节点；节点连接电路，在第一上拉节点与第二上拉节点之间并且在第一上拉节点与第三上拉节点之间；第一输出电路，用于当第三上拉节点具有栅导通电压时将扫频时钟端子的扫频时钟信号输出到第一输出端子，第一输出端子连接到第k扫描信号线；以及第二输出电路，用于当第二上拉节点具有栅导通电压时将栅导通电压输出到第二输出端子，第二输出端子连接到第k发射线。第k扫频信号的脉冲从栅截止电压线性地改变为栅导通电压。

Description

扫频信号驱动器和包括扫频信号驱动器的显示装置

相关申请的交叉引用

本申请要求于2021年9月24日在韩国知识产权局(KIPO)提交的韩国专利申请第10-2021-0126468号的优先权和权益，其全部内容通过引用并入本文。

技术领域

本公开的一个或多个实施例的方面涉及扫频信号驱动器和包括扫频信号驱动器的显示装置。

背景技术

随着信息社会的发展，对用于显示图像的显示装置的需求已经增加和多样化。显示装置可以是诸如液晶显示(LCD)装置、场发射显示(FED)装置和发光显示器装置的平板显示装置。

发光显示装置可以包括包含有机发光二极管元件作为发光元件的有机发光显示装置或者包含无机发光二极管元件(诸如发光二极管(LED))作为发光元件的发光二极管显示装置。在有机发光显示装置的情况下，可以通过调节被施加到有机发光二极管元件的驱动电流的大小来调节有机发光二极管元件的光的亮度或灰度级。然而，因为从无机发光二极管元件发射的光的波长可依赖于驱动电流而改变，所以当无机发光二极管元件以与有机发光二极管元件的方式相同的方式被驱动时，图像质量可能劣化。

在该背景技术部分中公开的上述信息用于增强对本公开的背景的理解，并且因此，其可能包含不构成现有技术的信息。

发明内容

本公开的一些实施例的方面涉及能够降低或防止由于从无机发光二极管元件发射的光的波长依赖于被施加到无机发光二极管元件的驱动电流而改变所导致的图像质量的劣化的显示装置。

然而，本公开不限于上面阐述的方面和特征。通过参考下面参考附图给出的本公开的详细描述，本公开的上述和其它方面以及特征对于本公开所属领域的普通技术人员将变得更加显而易见。

根据本公开的一个或多个实施例，扫频信号驱动器包括：多个级，被配置成将多个发射信号顺序地输出到多条发射线并且将多个扫频信号顺序地输出到多条扫频信号线，多个级包括将多个发射信号中的第k发射信号输出到多条发射线中的第k发射线并且将多个扫频信号中的第k扫频信号输出到多条扫频信号线中的第k扫频信号线的第k级，其中，k是大于零的自然数。第k级包括：第一上拉节点；第二上拉节点；第三上拉节点；节点连接电路，在第一上拉节点与第二上拉节点之间并且在第一上拉节点与第三上拉节点之间；第一输出电路，被配置成当第三上拉节点具有栅导通电压时将扫频时钟端子的扫频时钟信号输出到第一输出端子，第一输出端子连接到第k扫频信号线；以及第二输出电路，被配置成当第二上拉节点具有栅导通电压时将栅导通电压输出到第二输出端子，第二输出端子连接到第k发射线。第k扫频信号的脉冲从栅截止电压线性地改变为栅导通电压。

在实施例中，第k发射信号的脉冲宽度可以大于第k扫频信号的脉冲宽度。

在实施例中，第k级可以进一步包括与第一上拉节点、第二上拉节点和第三上拉节点电断开的下拉节点，并且第一输出电路和第二输出电路中的每一个可以被配置成当下拉节点具有栅导通电压时输出栅截止电压。

在实施例中，第一输出电路可以包括：第一上拉晶体管，包括连接到第三上拉节点的栅电极、连接到第一输出端子的第一电极以及连接到扫频时钟端子的第二电极；第一下拉晶体管，包括连接到下拉节点的栅电极、连接到被配置成接收栅截止电压的栅截止电压端子的第一电极以及连接到第一输出端子的第二电极；以及第一电容器，在第三上拉节点与第一输出端子之间。

在实施例中，第二输出电路可以包括：第二上拉晶体管，包括连接到第二上拉节点的栅电极、连接到第二输出端子的第一电极以及连接到被配置成接收栅导通电压的栅导通电压端子的第二电极；以及第二下拉晶体管，包括连接到下拉节点的栅电极、连接到被配置成接收栅截止电压的栅截止电压端子的第一电极以及连接到第二输出端子的第二电极。

在实施例中，第k级可以进一步包括：上拉节点控制电路，被配置成根据被输入到第一发射时钟端子的第一发射时钟信号将起始端子的起始信号或进位信号供应到第一上拉节点。

在实施例中，上拉节点控制电路可以包括：第一晶体管，包括连接到第一发射时钟端子的栅电极、连接到第一上拉节点的第一电极以及连接到起始端子的第二电极。

在实施例中，第k级可以进一步包括：第一控制节点控制电路，被配置成根据第一发射时钟信号将栅导通电压供应到第一控制节点，并且根据第一上拉节点的电压将第一发射时钟信号供应到第一控制节点。

在实施例中，第一控制节点控制电路可以包括：第二晶体管，包括连接到第一发射时钟端子的栅电极、连接到第一控制节点的第一电极以及连接到被配置成接收栅导通电压的栅导通电压端子的第二电极；第三晶体管，包括第二电极、连接到第一上拉节点的栅电极以及连接到第一发射时钟端子的第一电极；以及第四晶体管，包括连接到第一上拉节点的栅电极、连接到第三晶体管的第二电极的第一电极以及连接到第一控制节点的第二电极。

在实施例中，第k级可以进一步包括：第二控制节点控制电路，被配置成当第一控制节点具有栅导通电压时将栅截止电压供应到第二控制节点，并且当第二上拉节点具有栅导通电压时将第二发射时钟端子的第二发射时钟信号供应到第二控制节点。

在实施例中，第二控制节点控制电路可以包括：第五晶体管，包括连接到第一控制节点的栅电极、连接到被配置成接收栅截止电压的栅截止电压端子的第一电极以及连接到第二控制节点的第二电极；第六晶体管，包括连接到第二上拉节点的栅电极、连接到第二控制节点的第一电极以及连接到第二发射时钟端子的第二电极；以及第二电容器，在第二上拉节点与第二控制节点之间。

在实施例中，节点连接电路可以进一步位于第一控制节点与第三控制节点之间，并且第k级可以进一步包括：下拉节点控制电路，被配置成当第三控制节点具有栅导通电压并且第二发射时钟端子的第二发射时钟信号具有栅导通电压时将第二发射时钟信号的栅导通电压供应到下拉节点。

在实施例中，下拉节点控制电路可以进一步被配置成当第一上拉节点具有栅导通电压时将栅截止电压供应到下拉节点。

在实施例中，下拉节点控制电路可以包括：第七晶体管，包括连接到第三控制节点的栅电极、连接到第二发射时钟端子的第一电极以及连接到第四控制节点的第二电极；第八晶体管，包括连接到第二发射时钟端子的栅电极、连接到第四控制节点的第一电极以及连接到下拉节点的第二电极；第九晶体管，包括连接到第一上拉节点的栅电极、连接到被配置成接收栅截止电压的栅截止电压端子的第一电极以及连接到下拉节点的第二电极；第三电容器，在第三控制节点与第四控制节点之间；以及第四电容器，在下拉节点与栅截止电压端子之间。

在实施例中，节点连接电路可以包括：第十晶体管，包括连接到被配置成接收栅导通电压的栅导通电压端子的栅电极、连接到第一上拉节点的第一电极以及连接到第二上拉节点的第二电极；第十一晶体管，包括连接到栅导通电压端子的栅电极、连接到第一上拉节点的第一电极以及连接到第三上拉节点的第二电极；以及第十二晶体管，包括连接到栅导通电压端子的栅电极、连接到第三控制节点的第一电极以及连接到第一控制节点的第二电极。

根据本公开的一个或多个实施例，显示装置包括：显示面板，包括多条数据线、与述多条数据线交叉的多条扫频信号线和多条脉冲宽度调制(PWM)发射线以及连接到多条数据线、多条扫频信号线和多条PWM发射线的多个子像素；源驱动器，被配置成将多个数据电压施加到多条数据线；以及扫频信号驱动器，包括被配置成将多个PWM发射信号顺序地输出到多条PWM发射线并且将多个扫频信号顺序地输出到多条扫频信号线的多个级。多个级包括被配置成将多个PWM发射信号中的第kPWM发射信号输出到多条PWM发射线中的第k PWM发射线并且将多个扫频信号中的第k扫频信号输出到多条扫频信号线中的第k扫频信号线的第k级，其中k是大于零的自然数。第k PWM发射信号的脉冲包括栅导通电压，第k扫频信号的脉冲从栅截止电压线性地改变为栅导通电压，并且第k PWM发射信号的脉冲宽度大于第k扫频信号的脉冲宽度。

在实施例中，显示装置可以进一步包括：发射信号驱动器，被配置成将多个脉冲幅度调制(PAM)发射信号顺序地输出到与多条数据线交叉的多条PAM发射线。多个PAM发射信号中的被输出到多条PAM发射线中的第k PAM发射线的第k PAM发射信号的脉冲可以包括栅导通电压，并且第k PAM发射信号的脉冲宽度可以与第k扫频信号的脉冲宽度相同。

在实施例中，第k PWM发射信号的脉冲可以与第k扫频信号的脉冲以及第kPAM发射信号的脉冲重叠。

在实施例中，第k级可以包括：第一上拉节点、第二上拉节点和第三上拉节点；节点连接电路，在第一上拉节点与第二上拉节点之间并且在第一上拉节点与第三上拉节点之间；第一输出电路，被配置成当第三上拉节点具有栅导通电压时将扫频时钟端子的扫频时钟信号输出到第一输出端子，第一输出端子连接到第k扫频信号线；以及第二输出电路，被配置成当第二上拉节点具有栅导通电压时将栅导通电压输出到第二输出端子，第二输出端子连接到第k脉冲宽度调制发射线。

在实施例中，第k级可以进一步包括与第一上拉节点、第二上拉节点和第三上拉节点电断开的下拉节点，并且第一输出电路和第二输出电路中的每一个可以被配置成当下拉节点具有栅导通电压时输出栅截止电压。

根据本公开的一个或多个实施例，可以通过在将驱动电流维持为或基本上维持为恒定或基本上恒定的同时调节其中驱动电流被施加到无机发光元件的时段来控制从无机发光元件发射的光的亮度。因此，可以降低或防止由于从无机发光元件发射的光的波长依赖于被施加到无机发光元件的驱动电流而改变所导致的图像质量的劣化。

根据本公开的一个或多个实施例，扫频信号驱动器的一个级可以并发地(例如，同时)输出扫频信号和PWM发射信号，并且因此可以减小扫描驱动器的面积。

附图说明

根据以下参考附图对说明性、非限制性实施例的详细描述，本公开的上述和其它方面以及特征将更清楚地被理解，在附图中：

图1是示出根据实施例的显示装置的框图；

图2是示出根据实施例的第一子像素的电路图；

图3示出了分别示出根据实施例的依赖于驱动电流的从第一子像素的发光元件发射的光的波长、从第二子像素的发光元件发射的光的波长和从第三子像素的发光元件发射的光的波长的曲线图；

图4示出了分别示出根据实施例的依赖于驱动电流的第一子像素的发光元件的发光效率、第二子像素的发光元件的发光效率和第三子像素的发光元件的发光效率的曲线图；

图5是示出显示装置在第N至第N+2帧时段期间的操作的示意图；

图6是示出显示装置在第N至第N+2帧时段期间的操作的另一示意图；

图7是示出在第N帧时段期间被施加到设置在第k至第k+5行线中的子像素的扫描初始化信号、扫描写入信号、扫描控制信号、脉冲宽度调制(PWM)发射信号、脉冲幅度调制(PAM)发射信号和扫频信号的波形图；

图8是示出在第N帧时段期间被施加到设置在第k行线中的子像素中的每一个的第k扫描初始化信号、第k扫描写入信号、第k扫描控制信号、第k PWM发射信号、第k PAM发射信号和第k扫频信号、第一子像素的第三节点的电压以及其中驱动电流被施加到发光元件的时段的波形图；

图9至图12是示出第一子像素在第一时段、第二时段、第三时段和第六时段期间的操作的电路图；

图13是示出根据实施例的扫频信号驱动器的框图；

图14是示出根据实施例的扫频信号驱动器的第k级的电路图；

图15是示出根据实施例的被施加到第k级的起始信号或先前级进位信号、第一发射时钟信号、第二发射时钟信号和第一至第六扫频时钟信号、第k级的第一上拉节点的电压、第二上拉节点的电压、第三上拉节点的电压和下拉节点的电压以及从第k级输出的第kPWM发射信号和第k扫频信号的波形图；

图16至图19是示出第k级在第一至第八时段期间的操作的电路图；

图20是示出根据实施例的显示装置的透视图；

图21是示出根据另一实施例的显示装置的平面图；以及

图22是示出包括图21中所示的显示装置的拼接型显示装置的平面图。

具体实施方式

在下文中，将参考附图更详细描述实施例，在附图中相同的附图标记始终指代相同的元件。然而，本公开可以以各种不同的形式来体现，并且不应被解释为仅限于在本文中所示的实施例。相反，这些实施例被提供为示例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达本公开的方面和特征。相应地，对于本领域普通技术人员来说对于完全理解本公开的方面和特征而言不是必需的工艺、元件和技术可以不被描述。除非另外说明，否则相同的附图标记在整个附图和书面描述中表示相同的元件，并且因此，可以不重复其冗余描述。

当某个实施例可以被不同地实现时，特定的工艺顺序可以与所描述的顺序不同。例如，两个连续描述的工艺可以同时或基本上同时被执行，或者可以以与所描述的顺序相反的顺序被执行。

在附图中，为了清楚，元件、层和区的相对尺寸可以被夸大和/或简化。诸如“下面”、“下方”、“下”、“之下”、“上方”和“上”等的空间上相对的术语在本文中可以用于解释性目的以描述如附图中所示的一个元件或特征与另一(些)元件或特征的关系。将理解，除附图中描绘的定向之外，空间上相对的术语旨在包含装置在使用中或操作中的不同定向。例如，如果附图中的装置被翻转，那么被描述为在其它元件或特征“下方”或“下面”或“之下”的元件将随之被定向为在其它元件或特征“上方”。因此，示例术语“下方”和“之下”可以包含上方和下方两种定向。装置可以以其它方式定向(例如，旋转90度或以其它定向)，并且在本文中使用的空间上相对的描述语应被相应地解释。例如，当第一部分被描述为布置“在”第二部分“上”时，这表示基于重力方向第一部分布置在第二部分的上侧或下侧，而不限于第二部分的上侧。

此外，附图中的交叉影线和/或阴影通常被用于阐明相邻元件之间的边界。因此，除非另外指明，否则无论是存在还是不存在交叉影线或阴影都不传达或指示对特定材料、材料性质、大小、比例、所示出的元件之间的共性和/或元件的任何其它特性、属性和/或性质等的任何偏好或要求。

在本文中参考是实施例和/或中间结构的示意性图示的截面图示来描述各种实施例。因此，由于例如制造技术和/或公差导致的图示形状的变化是可以预期的。进一步，在本文中公开的具体结构或功能描述仅出于描述根据本公开的实施例的目的而进行说明。因此，在本文中公开的实施例不应被解释为限于图示的区的特定形状，而应包括例如由其制造工艺可能导致的形状的变化和偏差。

例如，示出为矩形的注入区通常可以具有倒圆或弧形特征和/或在其边缘处具有注入浓度的梯度而不是从注入区至非注入区的二元改变。同样，通过注入形成的掩埋区可能导致在掩埋区与通过其发生注入的表面之间的区中进行一些注入。因此，附图中所示的区本质上是示意性的，并且它们的形状不旨在示出装置的区的实际形状并且因此不旨在进行限制。此外，如本领域技术人员将意识到的，可以以各种不同的方式修改所描述的实施例，所有这些均不脱离本公开的精神和范围。

如在本文中使用的，短语“在平面上”或“在平面图中”是指从顶部观看目标部分的视图，并且短语“在截面上”或“在截面图中”是指从侧面观看通过垂直切割目标部分而形成的截面的视图。

在附图中，X轴、Y轴和Z轴不限于直角坐标系的三个轴，并且可以以更宽泛的意义解释。例如，X轴、Y轴和Z轴可以彼此垂直或基本上彼此垂直，或者可以表示彼此不垂直的彼此不同的方向。

将理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用来描述各种元件、部件、区、层和/或部分，但是这些元件、部件、区、层和/或部分不应被这些术语限制。这些术语用于将一个元件、部件、区、层或部分与另一元件、部件、区、层或部分区分开。因此，下面描述的第一元件、部件、区、层或部分可以被命名为第二元件、部件、区、层或部分，而不脱离本公开的精神和范围。

将理解，当元件或层被称为“在”另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，该元件或层可以直接在该另一元件或层上、直接连接到或耦接到该另一元件或层，或者可以存在一个或多个居间元件或层。类似地，当层、区域或元件被称为“电连接”到另一层、区域或元件时，该层、区域或元件可以直接电连接到该另一层、区域或元件，和/或可以利用其间的一个或多个居间层、区域或元件间接电连接到该另一层、区域或元件。另外，还将理解，当元件或层被称为“在”两个元件或层“之间”时，该元件或层可以是该两个元件或层之间的唯一元件或层，或者也可以存在一个或多个居间元件或层。

本文中使用的术语用于描述具体实施例的目的并且不旨在限制本公开。如在本文中使用的，单数形式的“一”旨在也包括复数形式，除非上下文另外明确指示。将进一步理解，当在本说明书中使用时，术语“包括”、“包含”、“含有”和“具有”指明所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除存在或增加一个或多个其它特征、整体、步骤、操作、元件、部件和/或它们的组。如在本文中使用的，术语“和/或”包括相关列出项中的一个或多个的任何和所有组合。例如，表达“A和/或B”表示A、B或者A和B。当位于元件列表之后时，诸如“中的至少一个”的表达修饰整个元件列表并且不修饰列表中的单个元件。例如，表述“a、b和c中的至少一个”以及“选自由a、b和c组成的组中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部、a、b和c中的两个或更多个的任何组合(诸如例如，abc、abb、bc和cc)或者它们的变体。

如在本文中使用的，术语“基本上”、“大概”以及类似术语被用作近似术语并且不用作程度术语，并且旨在考虑本领域普通技术人员将认识到的测量值或计算值的固有偏差。考虑到所讨论的测量和与特定量的测量相关联的误差(即，测量系统的限制)，如在本文中使用的“大概”或“约”包括所述值并且意味着在由本领域普通技术人员确定的该特定值的可接受的偏差范围内。例如，“大概”可以表示在所述值的一个或多个标准偏差之内，或者在所述值的±30％、±20％、±10％、±5％之内。

此外，在本文中公开和/或记载的任何数值范围旨在包括包含在所记载的范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括所记载的最小值1.0与所记载的最大值10.0之间(并且包括所记载的最小值1.0和所记载的最大值10.0)的所有子范围，即，具有等于或大于1.0的最小值以及等于或小于10.0的最大值的所有子范围，诸如例如2.4至7.6。在本文中记载的任何最大数值限制旨在包括其中包含的所有较低数值限制，并且在本说明书中记载的任何最小数值限制旨在包括其中包含的所有较高数值限制。相应地，申请人保留修改包括权利要求的本申请文件以明确记载包含于在本文中明确记载的范围内的任何子范围的权利。所有这样的范围旨在在本说明书中进行固有描述，使得用于明确记载任何这样的子范围的修改将符合中国专利法第26条第3款和中国专利法第33条的要求。

进一步，“可以”在描述本公开的实施例时的使用是指“本公开的一个或多个实施例”。如在本文中使用的，术语“使用”、“使用中”和“被使用”可以被认为分别与术语“利用”、“利用中”和“被利用”同义。此外，术语“示例性”旨在指代示例或例示。

根据在本文中描述的本公开的实施例的电子或电气装置和/或任何其它相关装置或部件可以利用任何合适的硬件、固件(例如，专用集成电路)、软件或者软件、固件和硬件的组合来实现。例如，这些装置的各种部件可以形成在一个集成电路(IC)芯片上或者分离的IC芯片上。进一步，这些装置的各种部件可以在柔性印刷电路膜、带载封装(TCP)或印刷电路板(PCB)上实现，或者形成在一个基板上。

进一步，这些装置的各种部件可以是在一个或多个计算装置中的一个或多个处理器上运行、执行计算机程序指令并与其它系统部件交互以执行在本文中描述的各种功能的进程或线程。计算机程序指令被存储在可以在计算装置中使用标准存储器装置(诸如，例如随机存取存储器(RAM))实现的存储器中。计算机程序指令也可以被存储在其它非暂时性计算机可读介质(诸如，例如CD-ROM或闪存驱动器等)中。此外，本领域技术人员应认识到，各种计算装置的功能可以被组合或集成到单个计算装置中，或者特定计算装置的功能可以被分布在一个或多个其它计算装置上，而不脱离本公开的实施例的精神和范围。

除非另外限定，否则在本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解，诸如在常用词典中限定的那些术语的术语应当被解释为具有与其在相关领域和/或本说明书的背景中的含义一致的含义，并且除非在本文中明确地如此限定，否则这些术语不应以理想化或过于形式的意义进行解释。

图1是示出根据实施例的显示装置的框图。

参考图1，显示装置10包括显示面板100、扫描驱动器110、源驱动器200、时序控制器300和电源单元(例如，电源)400。

显示面板100的显示区域DA可以包括用于显示图像的子像素RP、GP和BP以及连接到子像素RP、GP和BP的扫描写入线GWL、扫描初始化线GIL、扫描控制线GCL、扫频信号线SWPL、脉冲宽度调制(PWM)发射线PWEL、脉冲幅度调制(PAM)发射线PAEL、数据线DL、第一PAM数据线RDL、第二PAM数据线GDL和第三PAM数据线BDL。

扫描写入线GWL、扫描初始化线GIL、扫描控制线GCL、扫频信号线SWPL、PWM发射线PWEL和PAM发射线PAEL可以在第一方向(例如，X轴方向)DR1上延伸，并且可以沿与第一方向(例如，X轴方向)DR1交叉的第二方向(例如，Y轴方向)DR2设置。数据线DL、第一PAM数据线RDL、第二PAM数据线GDL和第三PAM数据线BDL可以在第二方向(例如，Y轴方向)DR2上延伸，并且可以沿第一方向(例如，X轴方向)DR1设置。第一PAM数据线RDL可以彼此电连接，第二PAM数据线GDL可以彼此电连接，并且第三PAM数据线BDL可以彼此电连接。

子像素RP、GP和BP可以包括用于发射第一光的第一子像素RP、用于发射第二光的第二子像素GP以及用于发射第三光的第三子像素BP。第一光是指红色波段的光，第二光是指绿色波段的光，并且第三光是指蓝色波段的光。例如，第一光的主峰值波长可以位于约600nm与750nm之间，第二光的主峰值波长可以位于约480nm与560nm之间，并且第三光的主峰值波长可以位于约370nm与460nm之间。

子像素RP、GP和BP中的每一个可以连接到扫描写入线GWL中的相应一条、扫描初始化线GIL中的相应一条、扫描控制线GCL中的相应一条、扫频信号线SWPL中的相应一条、PWM发射线PWEL中的相应一条以及PAM发射线PAEL中的相应一条。第一子像素RP中的每一个可以进一步连接到数据线DL中的相应一条以及第一PAM数据线RDL中的相应一条。第二子像素GP中的每一个可以进一步连接到数据线DL中的相应一条以及第二PAM数据线GDL中的相应一条。第三子像素BP中的每一个可以进一步连接到数据线DL中的相应一条以及第三PAM数据线BDL中的相应一条。

扫描驱动器110可以将信号施加到扫描写入线GWL、扫描初始化线GIL、扫描控制线GCL、扫频信号线SPWL、PWM发射线PWEL和PAM发射线PAEL，并且可以设置在显示面板100的非显示区域NDA处(例如，中或上)。图1示出了扫描驱动器110可以设置在显示面板100的一侧的边缘处，但本公开不限于此。例如，在一些实施例中，多个扫描驱动器110可以设置在显示面板100的相反侧的边缘处。

扫描驱动器110可以包括第一扫描信号驱动器111、第二扫描信号驱动器112、扫频信号驱动器113和发射信号驱动器114。

第一扫描信号驱动器111可以从时序控制器300接收第一扫描驱动控制信号GDCS1。第一扫描信号驱动器111可以根据第一扫描驱动控制信号GDCS1将扫描初始化信号输出到扫描初始化线GIL，并且可以根据第一扫描驱动控制信号GDCS1将扫描写入信号输出到扫描写入线GWL。换句话说，第一扫描信号驱动器111可以一起输出两个扫描信号，即扫描初始化信号和扫描写入信号。

第二扫描信号驱动器112可以从时序控制器300接收第二扫描驱动控制信号GDCS2。第二扫描信号驱动器112可以根据第二扫描驱动控制信号GDCS2将扫描控制信号输出到扫描控制线GCL。

扫频信号驱动器113可以从时序控制器300接收第一发射控制信号ECS1和扫频控制信号SWCS。扫频信号驱动器113根据第一发射控制信号ECS1和扫频控制信号SWCS，可以将PWM发射信号输出到PWM发射线PWEL并且可以将扫频信号输出到扫频信号线SWPL。换句话说，扫频信号驱动器113可以一起输出PWM发射信号和扫频信号。

发射信号驱动器114可以从时序控制器300接收第二发射控制信号ECS2。发射信号驱动器114可以根据第二发射控制信号ECS2将PAM发射信号输出到PAM发射线PAEL。

时序控制器300接收数字视频数据DATA和时序信号TS。时序控制器300可以根据时序信号TS来产生用于控制扫描驱动器110的操作时序的第一扫描驱动控制信号GDCS1、第二扫描驱动控制信号GDCS2、第一发射控制信号ECS1、第二发射控制信号ECS2和扫频控制信号SWCS。另外，时序控制器300可以产生用于控制源驱动器200的操作时序的数据控制信号DCS。

时序控制器300可以将第一扫描驱动控制信号GDCS1、第二扫描驱动控制信号GDCS2、第一发射控制信号ECS1、第二发射控制信号ECS2和扫频控制信号SWCS输出到扫描驱动器110。时序控制器300将数字视频数据DATA和数据控制信号DCS输出到源驱动器200。

源驱动器200将数字视频数据DATA转换成模拟数据电压，并且将模拟数据电压(在下文中，也被称为数据电压)输出到数据线DL。相应地，子像素RP、GP和BP可以通过扫描驱动器110的扫描写入信号被选择，并且数据电压可以被供应到所选择的子像素RP、GP和BP。

电源单元400可以将第一PAM数据电压公共地输出到第一PAM数据线RDL，可以将第二PAM数据电压公共地输出到第二PAM数据线GDL，并且可以将第三PAM数据电压公共地输出到第三PAM数据线BDL。另外，电源单元400可以产生多个源电压，并且可以将多个源电压输出到显示面板100。

电源单元400可以将第一源电压VDD1、第二源电压VDD2、第三源电压VSS、初始化电压VINT、栅导通电压VGL和栅截止电压VGH输出到显示面板100。第一源电压VDD1和第二源电压VDD2可以是用于驱动子像素RP、GP和BP中的每一个的发光元件的高电位驱动电压。第三源电压VSS可以是用于驱动子像素RP、GP和BP中的每一个的发光元件的低电位驱动电压。初始化电压VINT和栅截止电压VGH可以被施加到子像素RP、GP和BP中的每一个，并且栅导通电压VGL和栅截止电压VGH可以被施加到扫描驱动器110。

图2是示出根据实施例的第一子像素的电路图。

参考图2，根据实施例的第一子像素RP可以连接到第k扫描写入线GWLk、第k扫描初始化线GILk、第k扫描控制线GCLk、第k扫频信号线SWPLk、第kPWM发射线PWELk和第k PAM发射线PAELk，其中，k是大于零的自然数。另外，第一子像素RP可以连接到第j数据线DLj和第一PAM数据线RDL，其中，j是大于零的自然数。进一步，第一子像素RP可以连接到被施加第一源电压VDD1的第一电力线VDL1、被施加第二源电压VDD2的第二电力线VDL2、被施加第三源电压VSS的第三电力线VSL、被施加初始化电压VINT的初始化电压线VIL以及被施加栅截止电压VGH的栅截止电压线VGHL。为了描述方便，第j数据线DLj可以被称为第一数据线，并且第一PAM数据线RDL可以被称为第二数据线。

第一子像素RP可以包括发光元件EL、第一像素驱动单元(例如，第一像素驱动电路或第一像素驱动器)PDU1、第二像素驱动单元(例如，第二像素驱动电路或第二像素驱动器)PDU2以及第三像素驱动单元(例如，第三像素驱动电路或第三像素驱动器)PDU3。

发光元件EL根据(例如，依赖于)由第二像素驱动单元PDU2产生的驱动电流Ids(参见图12)来发光。发光元件EL可以设置在第十七晶体管T17与第三电力线VSL之间。发光元件EL的第一电极可以连接到第十七晶体管T17的第二电极，并且发光元件EL的第二电极可以连接到第三电力线VSL。发光元件EL的第一电极可以是阳极电极，并且发光元件EL的第二电极可以是阴极电极。发光元件EL可以是包括第一电极、第二电极以及设置在第一电极与第二电极之间的无机半导体的无机发光元件。例如，发光元件EL可以是包括无机半导体(例如，由无机半导体制成)的微型发光二极管，但本公开不限于此。

第一像素驱动单元PDU1通过根据第j数据线DLj的数据电压Vdata(参见图12)而产生控制电流Ic(参见图12)来控制第三像素驱动单元PDU3的第三节点N3的电压。因为被施加到发光元件EL的第一电极的电压的脉冲宽度可以通过第一像素驱动单元PDU1的控制电流Ic被调节，所以第一像素驱动单元PDU1可以是用于执行被施加到发光元件EL的第一电极的电压的脉冲宽度调制的脉冲宽度调制(PWM)单元(例如，PWM电路)。

第一像素驱动单元PDU1可以包括第一至第七晶体管T1至T7以及第一电容器PC1。

第一晶体管T1根据被施加到第一晶体管T1的栅电极的电压来控制在第一晶体管T1的第二电极和第一电极之间流动的控制电流Ic。

第二晶体管T2由第k扫描写入线GWLk的第k扫描写入信号导通，以将第j数据线DLj的数据电压Vdata供应到第一晶体管T1的第一电极。第二晶体管T2的栅电极可以连接到第k扫描写入线GWLk，第二晶体管T2的第一电极可以连接到第j数据线DLj，并且第二晶体管T2的第二电极可以连接到第一晶体管T1的第一电极。

第三晶体管T3由第k扫描初始化线GILk的第k扫描初始化信号导通，以将初始化电压线VIL连接到第一晶体管T1的栅电极。相应地，在其中第三晶体管T3被导通的时段期间，第一晶体管T1的栅电极可以被放电到初始化电压线VIL的初始化电压VINT。在这种情况下，第k扫描初始化信号的栅导通电压VGL可以与初始化电压线VIL的初始化电压VINT不同。更详细地，因为栅导通电压VGL与初始化电压VINT之间的电压差大于第三晶体管T3的阈值电压，所以即使在初始化电压VINT被施加到第一晶体管T1的栅电极之后，第三晶体管T3也可以稳定地被导通。相应地，当第三晶体管T3被导通时，初始化电压VINT可以稳定地被施加到第一晶体管T1的栅电极而与第三晶体管T3的阈值电压无关。

第三晶体管T3可以包括彼此串联连接的多个晶体管。例如，第三晶体管T3可以包括第一子晶体管T31和第二子晶体管T32。相应地，可以防止或基本上防止第一晶体管T1的栅电极的电压通过第三晶体管T3泄漏。第一子晶体管T31的栅电极可以连接到第k扫描初始化线GILk，第一子晶体管T31的第一电极可以连接到第一晶体管T1的栅电极，并且第一子晶体管T31的第二电极可以连接到第二子晶体管T32的第一电极。第二子晶体管T32的栅电极可以连接到第k扫描初始化线GILk，第二子晶体管T32的第一电极可以连接到第一子晶体管T31的第二电极，并且第二子晶体管T32的第二电极可以连接到初始化电压线VIL。

第四晶体管T4由第k扫描写入线GWLk的第k扫描写入信号导通，以将第一晶体管T1的栅电极和第二电极彼此连接。相应地，在其中第四晶体管T4被导通的时段期间，第一晶体管T1可以操作为二极管。换句话说，第四晶体管T4可以被导通以二极管连接第一晶体管T1。

第四晶体管T4可以包括彼此串联连接的多个晶体管。例如，第四晶体管T4可以包括第三子晶体管T41和第四子晶体管T42。相应地，可以防止或基本上防止第一晶体管T1的栅电极的电压通过第四晶体管T4泄漏。第三子晶体管T41的栅电极可以连接到第k扫描写入线GWLk，第三子晶体管T41的第一电极可以连接到第一晶体管T1的第二电极，并且第三子晶体管T41的第二电极可以连接到第四子晶体管T42的第一电极。第四子晶体管T42的栅电极可以连接到第k扫描写入线GWLk，第四子晶体管T42的第一电极可以连接到第三子晶体管T41的第二电极，并且第四子晶体管T42的第二电极可以连接到第一晶体管T1的栅电极。

第五晶体管T5由第k PWM发射线PWELk的第k PWM发射信号导通，以将第一晶体管T1的第一电极连接到第一电力线VDL1。第五晶体管T5的栅电极可以连接到第k PWM发射线PWELk，第五晶体管T5的第一电极可以连接到第一电力线VDL1，并且第五晶体管T5的第二电极可以连接到第一晶体管T1的第一电极。

第六晶体管T6由第k PWM发射线PWELk的第k PWM发射信号导通，以将第一晶体管T1的第二电极连接到第三像素驱动单元PDU3的第三节点N3。第六晶体管T6的栅电极可以连接到第k PWM发射线PWELk，第六晶体管T6的第一电极可以连接到第一晶体管T1的第二电极，并且第六晶体管T6的第二电极可以连接到第三像素驱动单元PDU3的第三节点N3。

第七晶体管T7可以由第k扫描控制线GCLk的第k扫描控制信号导通，以将栅截止电压线VGHL的栅截止电压VGH供应到连接到第k扫频信号线SWPLk的第一节点N1。相应地，在其中初始化电压VINT被施加到第一晶体管T1的栅电极的时段期间以及其中第j数据线DLj的数据电压Vdata和第一晶体管T1的阈值电压Vth1(参见图12)被编程的时段期间，可以防止或基本上防止第一晶体管T1的栅电极的电压的改变量通过第一电容器PC1而被反映在第k扫频信号线SWPLk的第k扫频信号中。第七晶体管T7的栅电极可以连接到第k扫描控制线GCLk，第七晶体管T7的第一电极可以连接到栅截止电压线VGHL，并且第七晶体管T7的第二电极可以连接到第一节点N1。

第一电容器PC1可以设置在第一晶体管T1的栅电极与第一节点N1之间。第一电容器PC1的一个电极可以连接到第一晶体管T1的栅电极，并且第一电容器PC1的另一电极可以连接到第一节点N1。

第一节点N1可以是第k扫频信号线SWPLk、第七晶体管T7的第二电极与第一电容器PC1的另一电极之间的接触点。

第二像素驱动单元PDU2根据第一PAM数据线RDL的第一PAM数据电压来产生被供应到发光元件EL的驱动电流Ids。第二像素驱动单元PDU2可以是用于执行脉冲幅度调制的脉冲幅度调制(PAM)单元(例如，PAM电路)。在这种情况下，第一子像素RP中的每一个可以是接收相同或基本上相同的第一PAM数据电压并且产生相同或基本上相同的驱动电流Ids的恒定或基本上恒定电流发生器而与第一子像素RP的亮度无关。

第二像素驱动单元PDU2可以包括第八至第十四晶体管T8至T14以及第二电容器PC2。

第八晶体管T8根据被施加到第八晶体管T8的栅电极的电压来控制流向发光元件EL的驱动电流Ids。

第九晶体管T9由第k扫描写入线GWLk的第k扫描写入信号导通，以将第一PAM数据线RDL的第一PAM数据电压施加到第八晶体管T8的第一电极。第九晶体管T9的栅电极可以连接到第k扫描写入线GWLk，第九晶体管T9的第一电极可以连接到第一PAM数据线RDL，并且第九晶体管T9的第二电极可以连接到第八晶体管T8的第一电极。

第十晶体管T10由第k扫描初始化线GILk的第k扫描初始化信号导通，以将初始化电压线VIL连接到第八晶体管T8的栅电极。相应地，在其中第十晶体管T10被导通的时段期间，第八晶体管T8的栅电极可以被放电到初始化电压线VIL的初始化电压VINT。在这种情况下，第k扫描初始化信号的栅导通电压VGL可以与初始化电压线VIL的初始化电压VINT不同。更详细地，因为栅导通电压VGL与初始化电压VINT之间的电压差大于第十晶体管T10的阈值电压，所以即使在初始化电压VINT被施加到第八晶体管T8的栅电极之后，第十晶体管T10也可以稳定地被导通。相应地，当第十晶体管T10被导通时，初始化电压VINT可以稳定地被施加到第八晶体管T8的栅电极而与第十晶体管T10的阈值电压无关。

第十晶体管T10可以包括彼此串联连接的多个晶体管。例如，第十晶体管T10可以包括第五子晶体管T101和第六子晶体管T102。相应地，可以防止或基本上防止第八晶体管T8的栅电极的电压通过第十晶体管T10泄漏。第五子晶体管T101的栅电极可以连接到第k扫描初始化线GILk，第五子晶体管T101的第一电极可以连接到第八晶体管T8的栅电极，并且第五子晶体管T101的第二电极可以连接到第六子晶体管T102的第一电极。第六子晶体管T102的栅电极可以连接到第k扫描初始化线GILk，第六子晶体管T102的第一电极可以连接到第五子晶体管T101的第二电极，并且第六子晶体管T102的第二电极可以连接到初始化电压线VIL。

第十一晶体管T11由第k扫描写入线GWLk的第k扫描写入信号导通，以将第八晶体管T8的栅电极和第二电极彼此连接。相应地，在其中第十一晶体管T11被导通的时段期间，第八晶体管T8可以操作为二极管。换句话说，第十一晶体管T11可以被导通以二极管连接第八晶体管T8。

第十一晶体管T11可以包括彼此串联连接的多个晶体管。例如，第十一晶体管T11可以包括第七子晶体管T111和第八子晶体管T112。相应地，可以防止或基本上防止第八晶体管T8的栅电极的电压通过第十一晶体管T11泄漏。第七子晶体管T111的栅电极可以连接到第k扫描写入线GWLk，第七子晶体管T111的第一电极可以连接到第八晶体管T8的第二电极，并且第七子晶体管T111的第二电极可以连接到第八子晶体管T112的第一电极。第八子晶体管T112的栅电极可以连接到第k扫描写入线GWLk，第八子晶体管T112的第一电极可以连接到第七子晶体管T111的第二电极，并且第八子晶体管T112的第二电极可以连接到第八晶体管T8的栅电极。

第十二晶体管T12由第k PWM发射线PWELk的第k PWM发射信号导通，以将第八晶体管T8的第一电极连接到第二电力线VDL2。第十二晶体管T12的栅电极可以连接到第k PWM发射线PWELk，第十二晶体管T12的第一电极可以连接到第二电力线VDL2，并且第十二晶体管T12的第二电极可以连接到第八晶体管T8的第一电极。

第十三晶体管T13由第k扫描控制线GCLk的第k扫描控制信号导通，以将第一电力线VDL1连接到第二节点N2。第十三晶体管T13的栅电极可以连接到第k扫描控制线GCLk，第十三晶体管T13的第一电极可以连接到第一电力线VDL1，并且第十三晶体管T13的第二电极可以连接到第二节点N2。

第十四晶体管T14由第k PWM发射线PWELk的第k PWM发射信号导通，以将第二电力线VDL2连接到第二节点N2。相应地，当第十四晶体管T14被导通时，第二电力线VDL2的第二源电压VDD2可以被供应到第二节点N2。第十四晶体管T14的栅电极可以连接到第k PWM发射线PWELk，第十四晶体管T14的第一电极可以连接到第二电力线VDL2，并且第十四晶体管T14的第二电极可以连接到第二节点N2。

第二电容器PC2可以设置在第八晶体管T8的栅电极与第二节点N2之间。第二电容器PC2的一个电极可以连接到第八晶体管T8的栅电极，并且第二电容器PC2的另一电极可以连接到第二节点N2。

第二节点N2可以是第十三晶体管T13的第二电极、第十四晶体管T14的第二电极与第二电容器PC2的另一电极之间的接触点。

第三像素驱动单元PDU3根据第三节点N3的电压来调节其中驱动电流Ids被供应到发光元件EL的时段。

第三像素驱动单元PDU3可以包括第十五至第十九晶体管T15至T19以及第三电容器PC3。

第十五晶体管T15根据第三节点N3的电压被导通或截止。当第十五晶体管T15被导通时，第八晶体管T8的驱动电流Ids可以被供应到发光元件EL，并且当第十五晶体管T15被截止时，第八晶体管T8的驱动电流Ids可以不被供应到发光元件EL。因此，第十五晶体管T15的导通时段可以与发光元件EL的发射时段相同或基本上相同。第十五晶体管T15的栅电极可以连接到第三节点N3，第十五晶体管T15的第一电极可以连接到第八晶体管T8的第二电极，并且第十五晶体管T15的第二电极可以连接到第十七晶体管T17的第一电极。

第十六晶体管T16由第k扫描控制线GCLk的第k扫描控制信号导通，以将初始化电压线VIL连接到第三节点N3。相应地，在其中第十六晶体管T16被导通的时段期间，第三节点N3可以被放电到初始化电压线VIL的初始化电压VINT。

第十六晶体管T16可以包括彼此串联连接的多个晶体管。例如，第十六晶体管T16可以包括第九子晶体管T161和第十子晶体管T162。相应地，可以防止或基本上防止第三节点N3的电压通过第十六晶体管T16泄漏。第九子晶体管T161的栅电极可以连接到第k扫描控制线GCLk，第九子晶体管T161的第一电极可以连接到第三节点N3，并且第九子晶体管T161的第二电极可以连接到第十子晶体管T162的第一电极。第十子晶体管T162的栅电极可以连接到第k扫描控制线GCLk，第十子晶体管T162的第一电极可以连接到第九子晶体管T161的第二电极，并且第十子晶体管T162的第二电极可以连接到初始化电压线VIL。

第十七晶体管T17由第k PAM发射线PAELk的第k PAM发射信号导通，以将第十五晶体管T15的第二电极连接到发光元件EL的第一电极。第十七晶体管T17的栅电极可以连接到第k PAM发射线PAELk，第十七晶体管T17的第一电极可以连接到第十五晶体管T15的第二电极，并且第十七晶体管T17的第二电极可以连接到发光元件EL的第一电极。

第十八晶体管T18由第k扫描控制线GCLk的第k扫描控制信号导通，以将初始化电压线VIL连接到发光元件EL的第一电极。相应地，在其中第十八晶体管T18被导通的时段期间，发光元件EL的第一电极可以被放电到初始化电压线VIL的初始化电压VINT。第十八晶体管T18的栅电极可以连接到第k扫描控制线GCLk，第十八晶体管T18的第一电极可以连接到发光元件EL的第一电极，并且第十八晶体管T18的第二电极可以连接到初始化电压线VIL。

第十九晶体管T19由测试信号线TSTL的测试信号导通，以将发光元件EL的第一电极连接到第三电力线VSL。第十九晶体管T19的栅电极可以连接到测试信号线TSTL，第十九晶体管T19的第一电极可以连接到发光元件EL的第一电极，并且第十九晶体管T19的第二电极可以连接到第三电力线VSL。

第三电容器PC3可以设置在第三节点N3与初始化电压线VIL之间。第三电容器PC3的一个电极可以连接到第三节点N3，并且第三电容器PC3的另一电极可以连接到初始化电压线VIL。

第三节点N3可以是第六晶体管T6的第二电极、第十五晶体管T15的栅电极、第九子晶体管T161的第一电极与第三电容器PC3的一个电极之间的接触点。

第一至第十九晶体管T1至T19中的每一个的第一电极和第二电极中的任一个可以是源电极，并且第一至第十九晶体管T1至T19中的每一个的第一电极和第二电极中的另一个可以是漏电极。第一至第十九晶体管T1至T19中的每一个的有源层可以由多晶硅、非晶硅和氧化物半导体中的任一者形成。当第一至第十九晶体管T1至T19中的每一个的有源层由多晶硅形成时，第一至第十九晶体管T1至T19中的每一个的有源层可以通过低温多晶硅(LTPS)工艺被形成。

另外，虽然图2示出了第一至第十九晶体管T1至T19中的每一个被形成为P型金属氧化物半导体场效应晶体管(MOSFET)，但本公开不限于此。例如第一至第十九晶体管T1至T19中的每一个可以替代地被形成为N型MOSFET。

作为另一示例，为了通过阻断泄漏电流来增大发光元件EL的黑色表现能力，第一子像素RP中的第三晶体管T3的第一子晶体管T31和第二子晶体管T32、第四晶体管T4的第三子晶体管T41和第四子晶体管T42、第十晶体管T10的第五子晶体管T101和第六子晶体管T102以及第十一晶体管T11的第七子晶体管T111和第八子晶体管T112可以被形成为N型MOSFET。在这种情况下，第四晶体管T4的第三子晶体管T41的栅电极和第四子晶体管T42的栅电极以及第十一晶体管T11的第七子晶体管T111的栅电极和第八子晶体管T112的栅电极可以连接到第k控制线。第k扫描初始化信号以及第k控制线的第k控制信号可以具有被产生为栅截止电压VGH的脉冲。另外，第三晶体管T3的第一子晶体管T31和第二子晶体管T32、第四晶体管T4的第三子晶体管T41和第四子晶体管T42、第十晶体管T10的第五子晶体管T101和第六子晶体管T102以及第十一晶体管T11的第七子晶体管T111和第八子晶体管T112的有源层可以由氧化物半导体形成，并且其它晶体管的有源层可以由多晶硅形成。

作为另一示例，第三晶体管T3的第一子晶体管T31和第二子晶体管T32中的任一个可以被形成为N型MOSFET，并且第三晶体管T3的第一子晶体管T31和第二子晶体管T32中的另一个可以被形成为P型MOSFET。在这种情况下，第三晶体管T3的第一子晶体管T31和第二子晶体管T32当中的被形成为N型MOSFET的晶体管可以由氧化物半导体形成，并且第三晶体管T3的第一子晶体管T31和第二子晶体管T32当中的被形成为P型MOSFET的晶体管可以由多晶硅形成。

作为另一示例，第四晶体管T4的第三子晶体管T41和第四子晶体管T42中的任一个可以被形成为N型MOSFET，并且第四晶体管T4的第三子晶体管T41和第四子晶体管T42中的另一个可以被形成为P型MOSFET。在这种情况下，第四晶体管T4的第三子晶体管T41和第四子晶体管T42当中的被形成为N型MOSFET的晶体管可以由氧化物半导体形成，并且第四晶体管T4的第三子晶体管T41和第四子晶体管T42当中的被形成为P型MOSFET的晶体管可以由多晶硅形成。

作为另一示例，第十晶体管T10的第五子晶体管T101和第六子晶体管T102中的任一个可以被成为N型MOSFET，并且第十晶体管T10的第五子晶体管T101和第六子晶体管T102中的另一个可以被形成为P型MOSFET。在这种情况下，第十晶体管T10的第五子晶体管T101和第六子晶体管T102当中的被形成为N型MOSFET的晶体管可以由氧化物半导体形成，并且第十晶体管T10的第五子晶体管T101和第六子晶体管T102当中的被形成为P型MOSFET的晶体管可以由多晶硅形成。

作为另一示例，第十一晶体管T11的第七子晶体管T111和第八子晶体管T112中的任一个可以被形成为N型MOSFET，并且第十一晶体管T11的第七子晶体管T111和第八子晶体管T112中的另一个可以被形成为P型MOSFET。在这种情况下，第十一晶体管T11的第七子晶体管T111和第八子晶体管T112当中的被形成为N型MOSFET的晶体管可以由氧化物半导体形成，并且第十一晶体管T11的第七子晶体管T111和第八子晶体管T112当中的被形成为P型MOSFET的晶体管可以由多晶硅形成。

第二子像素GP和第三子像素BP的电路可以与上面参考图2描述的第一子像素RP的电路相同或基本上相同，并且因此，将不重复其冗余描述。

图3示出了分别示出根据实施例的依赖于驱动电流的从第一子像素的发光元件发射的光的波长、从第二子像素的发光元件发射的光的波长和从第三子像素的发光元件发射的光的波长的曲线图。

在图3中，曲线图(a)示出了当第一子像素RP的发光元件EL包括例如诸如GaN的无机材料时依赖于被施加到第一子像素RP的发光元件EL的驱动电流Ids的从第一子像素RP的发光元件EL发射的光的波长。在图3中，曲线图(b)示出了当第二子像素GP的发光元件EL包括例如诸如GaN的无机材料时依赖于被施加到第二子像素GP的发光元件EL的驱动电流Ids的从第二子像素GP的发光元件EL发射的光的波长。在图3中，曲线图(c)示出了当第三子像素BP的发光元件EL包括例如诸如GaN的无机材料时被施加到第三子像素BP的发光元件EL的驱动电流Ids的从第三子像素BP的发光元件EL发射的光的波长。在图3的曲线图(a)、(b)和(c)中的每一个中，X轴表示驱动电流Ids，并且Y轴表示从发光元件EL发射的光的波长。

参考图3中的曲线图(a)，当被施加到第一子像素RP的发光元件EL的驱动电流Ids为1μA至300μA时，从第一子像素RP的发光元件EL发射的光的波长为约618nm，并且是恒定的或基本上恒定的。随着被施加到第一子像素RP的发光元件EL的驱动电流Ids从300μA增大到1000μA，从第一子像素RP的发光元件EL发射的光的波长从约618nm增大到约620nm。

参考图3中的曲线图(b)，当被施加到第二子像素GP的发光元件EL的驱动电流Ids从1μA增大到1000μA时，从第二子像素GP的发光元件EL发射的光的波长从约536nm减小到约520nm。

参考图3中的曲线图(c)，当被施加到第三子像素BP的发光元件EL的驱动电流Ids从1μA增大到1000μA时，从第三子像素BP的发光元件EL发射的光的波长从约464nm减小到约461nm。

因此，即使驱动电流Ids改变，从第一子像素RP的发光元件EL发射的光的波长以及从第三子像素BP的发光元件EL发射的光的波长也几乎不改变。另一方面，从第二子像素GP的发光元件EL发射的光的波长与驱动电流Ids成反比。因此，当被施加到第二子像素GP的发光元件EL的驱动电流Ids被调节时，从第二子像素GP的发光元件EL发射的光的波长可改变，并且由显示面板100显示的图像的颜色坐标可改变。

图4示出了分别示出根据实施例的依赖于驱动电流的第一子像素的发光元件的发光效率、第二子像素的发光元件的发光效率和第三子像素的发光元件的发光效率的曲线图。

在图4中，曲线图(a)示出了当第一子像素RP的发光元件EL包括无机材料(例如，由其制成)时依赖于被施加到第一子像素RP的发光元件EL的驱动电流Ids的第一子像素RP的发光元件EL的发光效率。在图4中，曲线图(b)示出了当第二子像素GP的发光元件EL包括无机材料(例如，由其制成)时依赖于被施加到第二子像素GP的发光元件EL的驱动电流Ids的第二子像素GP的发光元件EL的发光效率。在图4中，曲线图(c)示出了当第三子像素BP的发光元件EL包括无机材料(例如，由其制成)时依赖于被施加到第三子像素BP的发光元件EL的驱动电流Ids的第三子像素BP的发光元件EL的发光效率。

参考图4的曲线图(a)，当被施加到第一子像素RP的发光元件EL的驱动电流Ids为约10μA时，第一子像素RP的发光元件EL的发光效率为约8.5cd/A。当被施加到第一子像素RP的发光元件EL的驱动电流Ids为约50μA时，第一子像素RP的发光元件EL的发光效率为约18cd/A。换句话说，当与被施加到第一子像素RP的发光元件EL的驱动电流Ids为10μA的情况相比时，在被施加到第一子像素RP的发光元件EL的驱动电流Ids为50μA的情况下，第一子像素RP的发光元件EL的发光效率增大约2.1倍。

参考图4的曲线图(b)，当被施加到第二子像素GP的发光元件EL的驱动电流Ids为约10μA时，第二子像素GP的发光元件EL的发光效率为约72cd/A。当被施加到第二子像素GP的发光元件EL的驱动电流Ids为约50μA时，第二子像素GP的发光元件EL的发光效率为约80cd/A。换句话说，当与被施加到第二子像素GP的发光元件EL的驱动电流Ids为10μA的情况相比时，在被施加到第二子像素GP的发光元件EL的驱动电流Ids为50μA的情况下，第二子像素GP的发光元件EL的发光效率增大约1.1倍。

参考图4的曲线图(c)，当被施加到第三子像素BP的发光元件EL的驱动电流Ids为约10μA时，第三子像素BP的发光元件EL的发光效率为约13.2cd/A。当被施加到第三子像素BP的发光元件EL的驱动电流Ids为约50μA时，第三子像素BP的发光元件EL的发光效率为约14cd/A。换句话说，当与被施加到第三子像素BP的发光元件EL的驱动电流Ids为10μA的情况相比时，在被施加到第三子像素BP的发光元件EL的驱动电流Ids为50μA的情况下，第三子像素BP的发光元件EL的发光效率增大约1.06倍。

相应地，第一子像素RP的发光元件EL的发光效率、第二子像素GP的发光元件EL的发光效率和第三子像素BP的发光元件EL的发光效率可依赖于驱动电流Ids而改变。

如图3和图4中所示，当被施加到第二子像素GP的发光元件EL的驱动电流Ids被调节时，由显示面板100显示的图像的颜色坐标可改变。另外，第一子像素RP的发光元件EL的发光效率、第二子像素GP的发光元件EL的发光效率和第三子像素BP的发光元件EL的发光效率BP可依赖于驱动电流Ids而改变。因此，驱动电流Ids可以是固定的或基本上固定的(例如，可以是恒定的或基本上恒定的)，使得由显示面板100显示的图像的颜色坐标恒定地或基本上恒定地被维持，并且第一子像素RP的发光元件EL、第二子像素GP的发光元件EL和第三子像素BP的发光元件EL具有提高的或最佳的发光效率。

因此，如图2中所示，第一子像素RP可以通过将驱动电流Ids提供到其发光元件EL使得第一子像素RP的发光元件EL根据第一PAM数据线RDL的第一PAM数据电压以提高的或优化的发光效率被驱动并且通过调节发光元件EL的占空比(或者换句话说，调节发光元件EL的发射时段)来调节从发光元件EL发射的光的亮度。另外，第二子像素GP可以通过将驱动电流Ids提供到其发光元件EL使得第二子像素GP的发光元件EL根据第二PAM数据线GDL的第二PAM数据电压以提高的或优化的发光效率被驱动并且通过调节发光元件EL的占空比(或者换句话说，调节发光元件EL的发射时段)来调节从发光元件EL发射的光的亮度。进一步，第三子像素BP可以通过将驱动电流Ids提供到其发光元件EL使得第三子像素BP的发光元件EL根据第三PAM数据线BDL的第三PAM数据电压以提高的或优化的发光效率被驱动并且通过调节发光元件EL的占空比(或者换句话说，调节发光元件EL的发射时段)来调节从发光元件EL发射的光的亮度。

相应地，可以降低或防止由于发射的光的波长依赖于被施加到发光元件EL的驱动电流Ids而改变所导致的图像质量的劣化。另外，第一子像素RP的发光元件EL、第二子像素GP的发光元件EL和第三子像素BP的发光元件EL中的每一个可以以提高的或优化的发光效率来发光。

图5是示出显示装置在第N至第N+2帧时段期间的操作的示意图。

参考图5，第N至第N+2帧时段中的每一个可以包括有效时段ACT和空白时段VB，其中，N是大于零的自然数。有效时段ACT可以包括其中数据电压和第一/第二/第三PAM数据电压被供应到第一至第三子像素RP、GP和BP中的相应一些子像素的数据寻址时段ADDR以及其中相应子像素RP、GP和BP的发光元件EL发光的多个发射时段EP1、EP2、EP3、EP4、EP5、……、EPn，其中，n是大于零的自然数。空白时段VB可以是其中显示面板100的子像素RP、GP和BP是空闲的而不执行特定操作的时段。

数据寻址时段ADDR和第一发射时段EP1可以是约五个水平时段，并且第二至第n发射时段EP2、EP3、EP4、EP5、……、EPn中的每一个可以是约十二个水平时段，但本公开不限于此。另外，有效时段ACT可以包括25个发射时段，但在有效时段ACT中包括的发射时段EP1、EP2、EP3、EP4、EP5、……、EPn的数量不限于此。

在数据寻址时段ADDR期间，显示面板100的子像素RP、GP和BP可以针对每条行线顺序地接收数据电压和第一/第二/第三PAM数据电压。例如，设置在第一行线中的子像素RP、GP和BP至设置在与最后行线相对应的第n行线中的子像素RP、GP和BP可以顺序地接收数据电压和第一/第二/第三PAM数据电压。

在多个发射时段EP1、EP2、EP3、EP4、EP5、……、EPn中的每一个中，显示面板100的子像素RP、GP和BP可以针对每条行线顺序地发光。例如，设置在第一行线中的子像素RP、GP和BP至设置在最后行线中的子像素RP、GP和BP可以顺序地发光。

图6是示出显示装置在第N至第N+2帧时段期间的操作的另一示意图。

图6的实施例与图5的实施例的不同之处在于：在图6中，在多个发射时段EP1、EP2、EP3、EP4、……、EPn中的每一个中，显示面板100的子像素RP、GP和BP可以彼此并发地(例如，可以彼此同时)发光。除此之外，图6的实施例可以与图5的实施例相同或基本上相同，并且因此，将不重复其冗余描述。

图7是示出在第N帧时段期间被施加到设置在第k至第k+5行线中的子像素的扫描初始化信号、扫描写入信号、扫描控制信号、PWM发射信号、PAM发射信号和扫频信号的波形图。

参考图7，设置在第k行线中的子像素RP、GP和BP是指连接到第k扫描初始化线GILk、第k扫描写入线GWLk、第k扫描控制线GCLk、第k PWM发射线PWELk、第k PAM发射线PAELk和第k扫频信号线SWPLk的子像素RP、GP和BP。第k扫描初始化信号GIk是指被施加到第k扫描初始化线GILk的信号，并且第k扫描写入信号GWk是指被施加到第k扫描写入线GWLk的信号。第k扫描控制信号GCk是指被施加到第k扫描控制线GCLk的信号，并且第k PWM发射信号PWEMk是指被施加到第k PWM发射线PWELk的信号。第k PAM发射信号PAEMk是指被施加到第k PAM发射线PAELk的信号，并且第k扫频信号SWPk是指被施加到第k扫频信号线SWPLk的信号。

扫描初始化信号GIk至GIk+5、扫描写入信号GWk至GWk+5、扫描控制信号GCk至GCk+5、PWM发射信号PWEMk至PWEMk+5、PAM发射信号PAEMk至PAEMk+5以及扫频信号SWPk至SWPk+5可以顺序地移位一个水平时段(1H)。第k扫描写入信号GWk可以是从第k扫描初始化信号GIk移位一个水平时段的信号，并且第k+1扫描写入信号GWk+1可以是从第k+1扫描初始化信号GIk+1移位一个水平时段的信号。在这种情况下，第k+1扫描初始化信号GIk+1可以是从第k扫描初始化信号GIk移位一个水平时段的信号，并且因此，第k扫描写入信号GWk和第k+1扫描初始化信号GIk+1可以彼此相同或基本上相同。

图8是示出在第N帧时段期间被施加到设置在第k行线中的子像素中的每一个的第k扫描初始化信号、第k扫描写入信号、第k扫描控制信号、第k PWM发射信号、第k PAM发射信号和第k扫频信号、第一子像素的第三节点的电压以及其中驱动电流被施加到发光元件的时段的波形图。

参考图8，第k扫描初始化信号GIk是用于控制子像素RP、GP和BP中的每一个的第三晶体管T3和第十晶体管T10的导通和截止的信号。第k扫描写入信号GWk是用于控制子像素RP、GP和BP中的每一个的第二晶体管T2、第四晶体管T4、第九晶体管T9和第十一晶体管T11的导通和截止的信号。第k扫描控制信号GCk是用于控制子像素RP、GP和BP中的每一个的第七晶体管T7、第十三晶体管T13、第十六晶体管T16和第十八晶体管T18的导通和截止的信号。第k PWM发射信号PWEMk是用于控制第五晶体管T5、第六晶体管T6、第十二晶体管T12和第十四晶体管T14的导通和截止的信号。第k PAM发射信号PAEMk是用于控制第十七晶体管T17的导通和截止的信号。第k扫描初始化信号GIk、第k扫描写入信号GWk、第k扫描控制信号GCk、第k PWM发射信号PWEMk、第k PAM发射信号PAEMk和第k扫频信号SWPk可以以一个帧时段为周期而产生。

数据寻址时段ADDR包括第一至第四时段t1至t4。第一时段t1和第四时段t4是其中第三节点N3的电压以及发光元件EL的第一电极被初始化的第一初始化时段。第二时段t2是其中第一晶体管T1的栅电极以及第八晶体管T8的栅电极被初始化的第二初始化时段。第三时段t3是其中在第一晶体管T1的栅电极处对第j数据线DLj的数据电压Vdata和第一晶体管T1的阈值电压Vth1进行采样以及在第八晶体管T8的栅电极处对第一PAM数据线RDL的第一PAM数据电压Rdata和第八晶体管T8的阈值电压Vth8进行采样的时段。

第一发射时段EP1包括第五时段t5和第六时段t6。第五时段t5是其中控制电流Ic被施加到第三节点N3的时段，并且第六时段t6是其中第十五晶体管T15的导通时段根据控制电流Ic被控制并且驱动电流Ids被供应到发光元件EL的时段。

第二至第n发射时段EP2至EPn中的每一个包括第七至第九时段t7至t9。第七时段t7是其中第三节点N3的电压被初始化的第三初始化时段，第八时段t8是与第五时段t5相同或基本上相同的时段，并且第九时段t9是与第六时段t6相同或基本上相同的时段。

第一至第n发射时段EP1至EPn当中的彼此相邻的发射时段可以彼此间隔开约几个至几十个水平时段。

第k扫描初始化信号GIk可以在第二时段t2期间具有栅导通电压VGL，并且可以在其它时段期间具有栅截止电压VGH。第k扫描写入信号GWk可以在第三时段t3期间具有栅导通电压VGL，并且可以在其它时段期间具有栅截止电压VGH。第k扫描控制信号GCk可以在第一至第四时段t1至t4期间以及在第七时段t7期间具有栅导通电压VGL，并且可以在其它时段期间具有栅截止电压VGH。栅截止电压VGH可以是具有比栅导通电压VGL的电平高的电平的电压，但本公开不限于此，并且根据晶体管的类型，栅截止电压VGH可以是具有比栅导通电压VGL的电平低的电平的电压。

第k PWM发射信号PWEMk可以在第五时段t5和第六时段t6期间以及在第八时段t8和第九时段t9期间具有栅导通电压VGL，并且可以在其它时段期间具有栅截止电压VGH。第kPAM发射信号PAEMk可以在第六时段t6期间以及在第九时段t9期间具有栅导通电压VGL，并且可以在其它时段期间具有栅截止电压VGH。

第k扫频信号SWPk可以在第六时段t6期间以及在第九时段t9期间包括具有三角波形状的脉冲，并且可以在其它时段期间具有栅截止电压VGH。例如，第k扫频信号SWPk可以包括具有在第六时段t6期间从栅截止电压VGH线性地减小到栅导通电压VGL以及在第六时段t6结束处从栅导通电压VGL增大到栅截止电压VGH的三角形波形的脉冲。

第k PWM发射信号PWEMk可以在第五时段t5和第六时段t6期间以及在第八时段t8和第九时段t9期间具有栅导通电压VGL，并且可以在其它时段期间具有栅截止电压VGH。第kPAM发射信号PAEMk可以在第六时段t6期间以及在第九时段t9期间具有栅导通电压VGL，并且可以在其它时段期间具有栅截止电压VGH。第k PWM发射信号PWEMk的脉冲宽度可以大于第k扫频信号SWPk的脉冲宽度。第k PAM发射信号PAEMk的脉冲宽度可以与第k扫频信号SWPk的脉冲宽度相同。

图9至图12是示出第一子像素在第一时段、第二时段、第三时段和第六时段期间的操作的电路图。

在下文中，为了方便，将参考图8至图12更详细地描述第一子像素RP在第一至第九时段t1至t9期间的操作。

首先，如图9中所示，在第一时段t1期间，第七晶体管T7、第十三晶体管T13、第十六晶体管T16和第十八晶体管T18由具有栅导通电压VGL的第k扫描控制信号GCk导通。

由于第七晶体管T7的导通，栅截止电压线VGHL的栅截止电压VGH被施加到第一节点N1。由于第十三晶体管T13的导通，第一电力线VDL1的第一源电压VDD1被施加到第二节点N2。

由于第十六晶体管T16的导通，第三节点N3的电压被初始化为初始化电压线VIL的初始化电压VINT。由于第十八晶体管T18的导通，发光元件EL的第一电极被初始化为初始化电压线VIL的初始化电压VINT。

其次，如图10中所示，在第二时段t2期间，第七晶体管T7、第十三晶体管T13、第十六晶体管T16和第十八晶体管T18由具有栅导通电压VGL的第k扫描控制信号GCk维持导通状态。另外，在第二时段t2期间，第三晶体管T3和第十晶体管T10由具有栅导通电压VGL的第k扫描初始化信号GIk导通。

第七晶体管T7、第十三晶体管T13、第十六晶体管T16和第十八晶体管T18与上面参考第一时段t1描述的那些相同或基本上相同。

由于第三晶体管T3的导通，第一晶体管T1的栅电极被初始化为初始化电压线VIL的初始化电压VINT。另外，由于第十晶体管T10的导通，第八晶体管T8的栅电极被初始化为初始化电压线VIL的初始化电压VINT。

在这种情况下，栅截止电压线VGHL的栅截止电压VGH被施加到第一节点N1，并且因此，可以防止或基本上防止其中第一晶体管T1的栅电极的电压的改变量通过第一电容器PC1而被反映在第k扫频信号线SWPLk的第k扫频信号SWPk中使得第k扫频信号SWPk的栅截止电压VGH被改变的现象。

第三，如图11中所示，在第三时段t3期间，第七晶体管T7、第十三晶体管T13、第十六晶体管T16和第十八晶体管T18由具有栅导通电压VGL的第k扫描控制信号GCk维持导通状态。另外，在第三时段t3期间，第二晶体管T2、第四晶体管T4、第九晶体管T9和第十一晶体管T11由具有栅导通电压VGL的第k扫描写入信号GWk导通。

第七晶体管T7、第十三晶体管T13、第十六晶体管T16和第十八晶体管T18与上面参考第一时段t1描述的那些相同或基本上相同。

由于第二晶体管T2的导通，第j数据线DLj的数据电压Vdata被施加到第一晶体管T1的第一电极。由于第四晶体管T4的导通，第一晶体管T1的栅电极和第二电极彼此连接，并且因此，第一晶体管T1被驱动为二极管。

在这种情况下，第一晶体管T1的栅电极和第一电极之间的电压(例如，Vgs1＝VINT-Vdata)大于第一晶体管T1的阈值电压Vth1，并且因此，第一晶体管T1形成电流路径直到第一晶体管T1的栅电极和第一电极之间的电压Vgs1达到阈值电压Vth1为止。相应地，第一晶体管T1的栅电极的电压可以从“VINT”增大到“Vdata+Vth1”。因为第一晶体管T1被形成为P型MOSFET，所以第一晶体管T1的阈值电压Vth1可以小于0V。

另外，栅截止电压线VGHL的栅截止电压VGH被施加到第一节点N1，并且因此，可以防止或基本上防止其中第一晶体管T1的栅电极的电压的改变量通过第一电容器PC1而被反映在第k扫频信号线SWPLk的第k扫频信号SWPk中使得第k扫频信号SWPk的栅截止电压VGH被改变的现象。

由于第九晶体管T9的导通，第一PAM数据线RDL的第一PAM数据电压Rdata被施加到第八晶体管T8的第一电极。由于第十一晶体管T11的导通，第八晶体管T8的栅电极和第二电极彼此连接，并且因此，第八晶体管T8被驱动为二极管。

在这种情况下，第八晶体管T8的栅电极和第一电极之间的电压(例如，Vgs8＝VINT-Rdata)大于第八晶体管T8的阈值电压Vth8，并且因此，第八晶体管T8形成电流路径直到第八晶体管T8的栅电极和第一电极之间的电压Vgs8达到阈值电压Vth8为止。相应地，第八晶体管T8的栅电极的电压可以从“VINT”增大到“Rdata+Vth8”。

第四，在第四时段t4期间，第七晶体管T7、第十三晶体管T13、第十六晶体管T16和第十八晶体管T18由具有栅导通电压VGL的第k扫描控制信号GCk维持导通状态。

第七晶体管T7、第十三晶体管T13、第十六晶体管T16和第十八晶体管T18与上面参考第一时段t1描述的那些相同或基本上相同。

第五，在第五时段t5期间，第五晶体管T5、第六晶体管T6、第十二晶体管T12和第十四晶体管T14由具有栅导通电压VGL的第k PWM发射信号PWEMk导通。

由于第五晶体管T5的导通，第一源电压VDD1被施加到第一晶体管T1的第一电极。另外，由于第六晶体管T6的导通，第一晶体管T1的第二电极连接到第三节点N3。然而，在第五时段t5期间，第一晶体管T1的栅电极的电压(例如，Vdata+Vth1)可以与第一源电压VDD1相同或基本上相同，或者可以高于第一源电压VDD1。因此，在第五时段t5期间，第一晶体管T1可以被截止。

另外，由于第十二晶体管T12的导通，第八晶体管T8的第一电极可以连接到第二电力线VDL2。

另外，由于第十四晶体管T14的导通，第二电力线VDL2的第二源电压VDD2被施加到第二节点N2。当第二电力线VDL2的第二源电压VDD2由于电压降等而改变时，第一源电压VDD1与第二源电压VDD2之间的电压差ΔV2可以通过第二电容器PC2而被反映在第八晶体管T8的栅电极的电压中。

由于第十四晶体管T14的导通，根据第八晶体管T8的栅电极的电压(例如，Rdata+Vth8)流动的驱动电流Ids可以被供应到第十五晶体管T15。如方程1中所表示，驱动电流Ids可以不依赖于第八晶体管T8的阈值电压Vth8。

【方程1】

Ids＝k′×(Vgs8-Vth8)²＝k′×(Rdata+Vth8-VDD2-Vth8)²＝k′×(Rdata-VDD2)²

在方程1中，k′是指由第八晶体管T8的结构和物理性质确定的比例系数，Vth8是指第八晶体管T8的阈值电压，VDD2是指第二源电压，并且Rdata是指第一PAM数据电压。

第六，如图12中所示，在第六时段t6期间，第五晶体管T5、第六晶体管T6、第十二晶体管T12和第十四晶体管T14由具有栅导通电压VGL的第k PWM发射信号PWEMk维持导通状态。如图12中所示，在第六时段t6期间，第十七晶体管T17由具有栅导通电压VGL的第k PAM发射信号PAEMk导通。在第六时段t6期间，第k扫频信号SWPk从栅截止电压VGH线性地减小到栅导通电压VGL。

第五晶体管T5、第六晶体管T6、第十二晶体管T12和第十四晶体管T14与上面参考第五时段t5描述的那些相同或基本上相同。

由于第十七晶体管T17的导通，发光元件EL的第一电极可以连接到第十五晶体管T15的第二电极。

在第六时段t6期间，第k扫频信号SWPk从栅截止电压VGH线性地减小到栅导通电压VGL，并且第k扫频信号SWPk的电压的改变量ΔV1通过第一电容器PC1而被反映在第一晶体管T1的栅电极的电压中，并且因此，第一晶体管T1的栅电极的电压可以是Vdata+Vth1-ΔV1。换句话说，随着在第六时段t6期间第k扫频信号SWPk的电压线性地减小，第一晶体管T1的栅电极的电压可以线性地减小。

如方程2中所表示，在第六时段t6期间，根据第一晶体管T1的栅电极的电压(例如，Vdata+Vth1-ΔV1)流动的控制电流Ic可以不依赖于第一晶体管T1的阈值电压Vth1。

【方程2】

Ids＝k″×(Vgs1-Vth1)²＝k″×(Vdata+Vth1-ΔV1-VDD1-Vth1)²＝k″×(Vdata-ΔV1-VDD1)²

在方程2中，k″是指由第一晶体管T1的结构和物理性质确定的比例系数，Vth1是指第一晶体管T1的阈值电压，VDD1是指第一源电压，并且Vdata是指数据电压。

其中控制电流Ic被施加到第三节点N3的时段可以依赖于被施加到第一晶体管T1的数据电压Vdata的大小而改变。相应地，第三节点N3的电压依赖于被施加到第一晶体管T1的数据电压Vdata的大小而改变，并且因此，可以控制第十五晶体管T15的导通时段。因此，在第六时段t6期间驱动电流Ids被施加到发光元件EL的发光时段SET可以通过控制第十五晶体管T15的导通时段来控制。

当被施加到第一晶体管T1的栅电极的数据电压Vdata为峰值黑色灰度级的PWM数据电压时，由于第k扫频信号SWPk的电压的减小，第一晶体管T1的栅电极的电压可以在整个第六时段t6中低于是第一晶体管T1的第一电极的电压的第一源电压VDD1。因此，第一晶体管T1可以在整个第六时段t6中被导通。相应地，第一晶体管T1的控制电流Ic在整个第六时段t6中流向第三节点N3，并且第三节点N3的电压可以随着第六时段t6的开始而增大到高电平VH。因此，第十五晶体管T15可以在整个第六时段t6中被截止。相应地，驱动电流Ids在第六时段t6期间不被施加到发光元件EL，并且因此，发光元件EL可以在第六时段t6期间不发光。

另一方面，当被施加到第一晶体管T1的栅电极的数据电压Vdata为灰色灰度级的PWM数据电压时，由于第k扫频信号SWPk的电压的减小，第一晶体管T1的栅电极的电压可以在第一子时段t61期间具有高于第一源电压VDD1的电平的电平，并且可以在第二子时段t62期间具有低于第一源电压VDD1的电平的电平。因此，第一晶体管T1可以在第六时段t6的第二子时段t62期间被导通。在这种情况下，第一晶体管T1的控制电流Ic在第二子时段t62期间流向第三节点N3，并且因此，第三节点N3的电压可以在第二子时段t62期间具有高电平VH。因此，第十五晶体管T15可以在第二子时段t62期间被截止。相应地，驱动电流Ids可以在第一子时段t61期间被施加到发光元件EL，并且驱动电流Ids可以在第二子时段t62期间不被施加到发光元件EL。换句话说，发光元件EL可以在是第六时段t6的一部分的第一子时段t61期间发光。随着第一子像素RP表现出接近峰值黑色灰度级的灰色灰度级，发光元件EL的发光时段SET可以变得较短。随着第一子像素RP表现出接近峰值白色灰度级的灰色灰度级，发光元件EL的发光时段SET可以变得较长。

当被施加到第一晶体管T1的栅电极的数据电压Vdata为峰值白色灰度的PWM数据电压时，第一晶体管T1的栅电极的电压可以在第六时段t6期间高于第一源电压VDD1，而与第k扫频信号SWPk的电压的减小无关。相应地，第一晶体管T1可以在整个第六时段t6中被截止。在这种情况下，第一晶体管T1的控制电流Ic在整个第六时段t6中不流向第三节点N3，并且因此，第三节点N3的电压可以被维持或基本上被维持为初始化电压VINT。因此，第十五晶体管T15可以在整个第六时段t6中被导通。相应地，驱动电流Ids可以在整个第六时段t6期间被施加到发光元件EL，并且发光元件EL可以在整个第六时段t6中发光。

如上所述，可以通过调节被施加到第一晶体管T1的栅电极的数据电压Vdata来调节发光元件EL的发光时段SET。因此，可以通过在将被施加到发光元件EL的驱动电流Ids维持为或基本上维持为恒定或基本上恒定的同时调节被施加到发光元件EL的第一电极的电压的脉冲宽度而不是通过调节被施加到发光元件EL的驱动电流Ids的大小来调节由第一子像素RP显示的灰度级或亮度。

当被转换成数据电压的数字视频数据是8位数据时，被转换成峰值黑色灰度级的数据电压的数字视频数据可以是0，并且被转换成峰值白色灰度级的数据电压的数字视频数据可以是255。在这种情况下，被转换成灰色灰度级的数据电压的数字视频数据可以是除0和255之外的数据(例如，可以是0与255之间的数据)。

另外，第二至第n发射时段EP2至EPn中的每一个的第七时段t7、第八时段t8和第九时段t9分别与上述第一时段t1、第五时段t5和第六时段t6相同或基本上相同。换句话说，在第二至第n发射时段EP2至EPn中的每一个中，在第三节点N3的电压被初始化之后，可以基于在数据寻址时段ADDR期间被写入第一晶体管T1的栅电极的数据电压Vdata来调节其中根据被写入第八晶体管T8的栅电极的第一PAM数据电压Rdata而产生的驱动电流Ids被施加到发光元件EL的时段。

因为测试信号线TSTL的测试信号可以在第N帧时段的有效时段ACT期间被施加为栅截止电压VGH，所以第十九晶体管T19可以在第N帧时段的有效时段ACT期间被截止。

第二子像素GP和第三子像素BP可以以与上面参考图8至图12描述的第一子像素RP的方式相同或基本上相同的方式操作，并且因此，将不重复其冗余描述。

图13是示出根据实施例的扫频信号驱动器的框图。在图13中，为了图示方便，示出了扫频信号驱动器113的第k至第k+6级STAk至STAk+6，其中，k是大于零的自然数。

如在本文中使用的，“先前级”是指位于参考级前面(例如，之前)的级。例如，第k+1级STAk+1的先前级是指第一至第k级，并且第k+2级STAk+2的先前级是指第一至第k+1级。

参考图13，发射时钟线ECL1和ECL2以及扫频时钟线SWPCL1至SWPCL6可以设置在第k至第k+6级STAk至STAk+6的一侧处(例如，中或上)。具有顺序地被延迟的相位的发射时钟信号可以被施加到发射时钟线ECL1和ECL2。具有顺序地被延迟的相位的扫频时钟信号可以被施加到扫频时钟线SWPCL1至SWPCL6。上面参考图1描述的第一发射控制信号ECS1可以包括发射时钟信号，并且扫频控制信号SWCS可以包括扫频时钟信号。为了方便，图13中示出了两条发射时钟线ECL1和ECL2以及六条扫频时钟线SWPCL1至SWPCL6，但发射时钟线的数量以及扫频时钟线的数量不限于此。

扫频信号驱动器113包括连接到扫频信号线SWPLk至SWPLk+6以及PWM发射线PWELk到PWELk+6的多个级STAk至STAk+6。例如，第k级STAk可以将第k扫频信号输出到第k扫频信号线SWPLk，并且可以将第k PWM发射信号输出到第k PWM发射线PWELk。第k+1级STAk+1可以将第k+1扫频信号输出到第k+1扫频信号线SWPLk+1，并且可以将第k+1PWM发射信号输出到第k+1PWM发射线PWELk+1。

多个级STAk至STAk+6中的每一个包括起始端子ST、第一时钟端子CT1、第二时钟端子CT2、第三时钟端子CT3、第一输出端子OUT1和第二输出端子OUT2。第一时钟端子CT1可以是发射时钟线ECL1和ECL2的发射时钟信号中的任一个被输入到的第一发射时钟端子，并且第二时钟端子CT2可以是发射时钟线ECL1和ECL2的发射时钟信号中的另一个被输入到的第二发射时钟端子。第三时钟端子CT3可以是扫频时钟线SWPCL1至SWPCL6的扫频时钟信号中的任一个被输入到的扫频时钟端子。

多个级STAk至STAk6中的每一个的起始端子ST可以连接到起始信号线或先前级的第二输出端子OUT2。例如，起始信号线可以连接到是扫频信号驱动器113的第一个级的第一级的起始端子ST。相应地，起始信号线的起始信号可以被输入到第一级的起始端子ST。另外，如图13中所示，第k+6级STAk+6的起始端子ST可以连接到第k级STAk的第二输出端子OUT2。在这种情况下，被输出到第k级STAk的第二输出端子OUT2的第k PWM发射信号可以被输入到第k+6级STAk+6的起始端子ST作为先前级进位信号。

多个级STAk至STAk+6中的每一个的第一时钟端子CT1可以连接到发射时钟线ECL1和ECL2中的任一条，并且多个级STAk至STAk+6中的每一个的第二时钟端子CT2可以连接到发射时钟线ECL1和ECL2中的另一条。发射时钟线ECL1和ECL2可以交替地连接到多个级STAk至STAk+6的第一时钟端子CT1。例如，第一发射时钟线ECL1可以连接到第k级STAk的第一时钟端子CT1，第二发射时钟线ECL2可以连接到第k+1级STAk+1的第一时钟端子CT1，第一发射时钟线ECL1可以连接到第k+2级STAk+2的第一时钟端子CT1，第二发射时钟线ECL2可以连接到第k+3级STAk+3的第一时钟端子CT1，以此类推。

另外，发射时钟线ECL1和ECL2可以交替地连接到多个级STAk至STAk+6的第二时钟端子CT2。例如，第二发射时钟线ECL2可以连接到第k级STAk的第二时钟端子CT2，第一发射时钟线ECL1可以连接到第k+1级STAk+1的第二时钟端子CT2，第二发射时钟线ECL2可以连接到第k+2级STAk+2的第二时钟端子CT2，第一发射时钟线ECL1可以连接到第k+3级STAk+3的第二时钟端子CT2，以此类推。

扫频时钟线SWPCL1至SWPCL6可以交替地连接到多个级STAk至STAk+6的第三时钟端子CT3。例如，第一扫频时钟线SWPCL1可以连接到第k级STAk的第三时钟端子CT3，第二扫频时钟线SWPCL2可以连接到第k+1级STAk+1的第三时钟端子CT3，并且第三扫频时钟线SWPCL3可以连接到第k+2级STAk+2的第三时钟端子CT3。另外，第四扫频时钟线SWPCL4可以连接到第k+3级STAk+3的第三时钟端子CT3，第五扫频时钟线SWPCL5可以连接到第k+4级STAk+4的第三时钟端子CT3，并且第六扫频时钟线SWPCL6可以连接到第k+5级STAk+5的第三时钟端子CT3。进一步，第一扫频时钟线SWPCL1可以连接到第k+6级STAk+6的第三时钟端子CT3。

多个级STAk至STAk+6中的每一个的第一输出端子OUT1连接到扫频信号线SWPLk至SWPLk+6中的相应一条以输出扫频信号，并且多个级STAk至STAk+6中的每一个的第二输出端子OUT2连接到PWM发射线PWELk至PWELk+6中的相应一条以输出PWM发射信号。例如，如图13中所示，第k级STAk的第一输出端子OUT1可以连接到第k扫频信号线SWPLk以输出第k扫频信号，并且第k级STAk的第二输出端子OUT2可以连接到第k PWM发射线PWELk以输出第kPWM发射信号。另外，第k+1级STAk+1的第一输出端子OUT1可以连接到第k+1扫频信号线SWPLk+1以输出第k+1扫频信号，并且第k+1级STAk+1的第二输出端子OUT2可以连接到第k+1PWM发射线PWELk+1以输出第k+1PWM发射信号。

如图13中所示，扫频信号驱动器113中的一个级可以并发地(例如，可以同时)输出扫频信号和PWM发射信号，并且因此，可以减小扫描驱动器110的面积。

图14是示出根据实施例的扫频信号驱动器的第k级的电路图。

参考图14，第k级STAk包括起始端子ST、第一时钟端子CT1、第二时钟端子CT2、第三时钟端子CT3、栅导通电压端子VGLT、栅截止电压端子VGHT、第一输出端子OUT1和第二输出端子OUT2。栅导通电压被施加到栅导通电压端子VGLT，并且栅截止电压被施加到栅截止电压端子VGHT。栅截止电压可以是具有比栅导通电压的电平高的电平的电压。由于图14更详细地示出了第k级STAk，因此将主要描述第一发射时钟线ECL1的第一发射时钟信号被输入到第一时钟端子CT1，第二发射时钟线ECL2的第二发射时钟信号被输入到第二时钟端子CT2，并且第一扫频时钟线SWPCL1的第一扫频时钟信号被输入到第三时钟端子CT3，但本公开不限于此，并且本领域普通技术人员将理解，可以以例如如图13中所示的扫频信号驱动器113的级STAk+1至STAk+6为基础进行适当的修改。

另外，第k级STAk包括第一输出单元(例如，第一输出电路)1131、第二输出单元(例如，第二输出电路)1132、上拉节点控制单元(例如，上拉节点控制电路)1133、第一控制节点控制单元(例如，第一控制节点控制电路)1134、第二控制节点控制单元(例如，第二控制节点控制电路)1135、下拉节点控制单元(例如，下拉节点控制电路)1136和节点连接单元(例如，节点连接电路)1137。

当第三上拉节点Q3具有栅导通电压时，第一输出单元1131将被输入到第三时钟端子CT3的扫频时钟信号输出到第一输出端子OUT1。另外，当下拉节点QB具有栅导通电压时，第一输出单元1131将栅截止电压端子VGHT的栅截止电压输出到第一输出端子OUT1。第一输出单元1131可以包括第一上拉晶体管PU1、第一下拉晶体管PD1和第一电容器C1。

第一上拉节点Q1、第二上拉节点Q2和第三上拉节点Q3可以彼此电连接。另一方面，下拉节点QB可以与第一上拉节点Q1、第二上拉节点Q2和第三上拉节点Q3电断开。

第一上拉晶体管PU1由第三上拉节点Q3的栅导通电压导通，以将被输入到第三时钟端子CT3的扫频时钟信号输出到第一输出端子OUT1。第一上拉晶体管PU1的栅电极可以连接到第三上拉节点Q3，第一上拉晶体管PU1的第一电极可以连接到第一输出端子OUT1，并且第一上拉晶体管PU1的第二电极可以连接到第三时钟端子CT3。

为了在第一上拉晶体管PU1被导通时增大流过第一上拉晶体管PU1的沟道的电流的量，第一上拉晶体管PU1可以进一步包括电连接到第三上拉节点Q3的第二栅电极。在这种情况下，第一上拉晶体管PU1可以被形成为包括对应于上栅电极的第一栅电极以及对应于下栅电极的第二栅电极的双栅结构。

第一下拉晶体管PD1由下拉节点QB的栅导通电压导通，以将被输入到栅截止电压端子VGHT的栅截止电压输出到第一输出端子OUT1。第一下拉晶体管PD1的栅电极可以连接到下拉节点QB，第一下拉晶体管PD1的第一电极可以连接到栅截止电压端子VGHT，并且第一下拉晶体管PD1的第二电极可以连接到第一输出端子OUT1。

为了防止或减小流过第一下拉晶体管PD1的泄漏电流，第一下拉晶体管PD1可以进一步包括连接到栅截止电压端子VGHT的第二栅电极。在这种情况下，第一下拉晶体管PD1可以被形成为包括对应于上栅电极的第一栅电极以及对应于下栅电极的第二栅电极的双栅结构。

第一电容器C1设置在第三上拉节点Q3与第一输出端子OUT1之间。第一电容器C1的一个电极可以连接到第三上拉节点Q3，并且第一电容器C1的另一电极可以连接到第一输出端子OUT1。因为第一电容器C1存储与第三上拉节点Q3和第一输出端子OUT1之间的电压差相对应的电荷，所以第三上拉节点Q3和第一输出端子OUT1之间的电压差可以通过第一电容器C1被维持为或基本上被维持为恒定或基本上恒定。

当第二上拉节点Q2具有栅导通电压时，第二输出单元1132将栅导通电压端子VGLT的栅导通电压输出到第二输出端子OUT2。当下拉节点QB具有栅导通电压时，第二输出单元1132将栅截止电压端子VGHT的栅截止电压输出到第二输出端子OUT2。第二输出单元1132可以包括第二上拉晶体管PU2和第二下拉晶体管PD2。

第二上拉晶体管PU2由第二上拉节点Q2的栅导通电压导通，以将栅导通电压端子VGLT的栅导通电压输出到第二输出端子OUT2。第二上拉晶体管PU2的栅电极可以连接到第二上拉节点Q2，第二上拉晶体管PU2的第一电极可以连接到第二输出端子OUT2，并且第二上拉晶体管PU2的第二电极可以连接到栅导通电压端子VGLT。

第二下拉晶体管PD2由下拉节点QB的栅导通电压导通，以将栅截止电压端子VGHT的栅截止电压输出到第二输出端子OUT2。第二下拉晶体管PD2的栅电极可以连接到下拉节点QB，第二下拉晶体管PD2的第一电极可以连接到栅截止电压端子VGHT，并且第二下拉晶体管PD2的第二电极可以连接到第二输出端子OUT2。

当被输入到第一时钟端子CT1的第一发射时钟信号具有栅导通电压时，上拉节点控制单元1133将被输入到起始端子ST的起始信号或先前级进位信号供应到第一上拉节点Q1。上拉节点控制单元1133可以包括第一开关晶体管ST1。

第一开关晶体管ST1由被输入到第一时钟端子CT1的具有栅导通电压的第一发射时钟信号导通，以将第一上拉节点Q1连接到起始端子ST。第一开关晶体管ST1的栅电极可以连接到第一时钟端子CT1，第一开关晶体管ST1的第一电极可以连接到起始端子ST，并且第一开关晶体管ST1的第二电极可以连接到第一上拉节点Q1。

当被输入到第一时钟端子CT1的第一发射时钟信号具有栅导通电压时，第一控制节点控制单元1134将栅导通电压端子VGLT的栅导通电压供应到第一控制节点CN1。当第一上拉节点Q1具有栅导通电压时，第一控制节点控制单元1134将被输入到第一时钟端子CT1的第一发射时钟信号供应到第一控制节点CN1。第一控制节点控制单元1134可以包括第二开关晶体管ST2、第三开关晶体管ST3和第四开关晶体管ST4。

第二开关晶体管ST2由被输入到第一时钟端子CT1的具有栅导通电压的第一发射时钟信号导通，以将第一控制节点CN1连接到栅导通电压端子VGLT。第二开关晶体管ST2的栅电极可以连接到第一时钟端子CT1，第二开关晶体管ST2的第一电极可以连接到第一控制节点CN1，并且第二开关晶体管ST2的第二电极可以连接到栅导通电压端子VGLT。

第三开关晶体管ST3和第四开关晶体管ST4由第一上拉节点Q1的栅导通电压导通，以将第一控制节点CN1连接到第一时钟端子CT1。第三开关晶体管ST3的栅电极可以连接到第一上拉节点Q1，第三开关晶体管ST3的第一电极可以连接到第一时钟端子CT1，并且第三开关晶体管ST3的第二电极可以连接到第四开关晶体管ST4的第一电极。第四开关晶体管ST4的栅电极可以连接到第一上拉节点Q1，第四开关晶体管ST4的第一电极可以连接到第三开关晶体管ST3的第二电极，并且第四开关晶体管ST4的第二电极可以连接到第一控制节点CN1。

当第一控制节点CN1具有栅导通电压时，第二控制节点控制单元1135将栅截止电压端子VGHT的栅截止电压供应到第二控制节点CN2。当第二上拉节点Q2具有栅导通电压时，第二控制节点控制单元1135将被输入到第二时钟端子CT2的第二发射时钟信号供应到第二控制节点CN2。第二控制节点控制单元1135可以包括第五开关晶体管ST5、第六开关晶体管ST6和第二电容器C2。

第五开关晶体管ST5由第一控制节点CN1的栅导通电压导通，以将第二控制节点CN2连接到栅截止电压端子VGHT。第五开关晶体管ST5的栅电极可以连接到第一控制节点CN1，第五开关晶体管ST5的第一电极可以连接到栅截止电压端子VGHT，并且第五开关晶体管ST5的第二电极可以连接到第二控制节点CN2。

第六开关晶体管ST6由第二上拉节点Q2的栅导通电压导通，以将第二控制节点CN2连接到第二时钟端子CT2。第六开关晶体管ST6的栅电极可以连接到第二上拉节点Q2，第六开关晶体管ST6的第一电极可以连接到第二控制节点CN2，并且第六开关晶体管ST6的第二电极可以连接到第二时钟端子CT2。

第二电容器C2设置在第二上拉节点Q2与第二控制节点CN2之间。第二电容器C2的一个电极可以连接到第二上拉节点Q2，并且第二电容器C2的另一电极可以连接到第二控制节点CN2。因为第二电容器C2存储与第二上拉节点Q2和第二控制节点CN2之间的电压差相对应的电荷，所以第二上拉节点Q2和第二控制节点CN2之间的电压差可以通过第二电容器C2被维持为或基本上被维持为恒定或基本上恒定。

当第四控制节点CN4具有栅导通电压并且被输入到第二时钟端子CT2的第二发射时钟信号具有栅导通电压时，下拉节点控制单元1136将被输入到第二时钟端子CT2的第二发射时钟信号的栅导通电压供应到下拉节点QB。另外，当第一上拉节点Q1具有栅导通电压时，下拉节点控制单元1136将栅截止电压端子VGHT的栅截止电压供应到下拉节点QB。下拉节点控制单元1136可以包括第七开关晶体管ST7、第八开关晶体管ST8、第九开关晶体管ST9、第三电容器C3和第四电容器C4。

第七开关晶体管ST7由第四控制节点CN4的栅导通电压导通，以将第二时钟端子CT2连接到第三控制节点CN3。第七开关晶体管ST7的栅电极可以连接到第四控制节点CN4，第七开关晶体管ST7的第一电极可以连接到第三控制节点CN3，并且第七开关晶体管ST7的第二电极可以连接到第二时钟端子CT2。

第八开关晶体管ST8由被输入到第二时钟端子CT2的第二发射时钟信号的栅导通电压导通，以将下拉节点QB连接到第三控制节点CN3。第八开关晶体管ST8的栅电极可以连接到第二时钟端子CT2，第八开关晶体管ST8的第一电极可以连接到下拉节点QB，并且第八开关晶体管ST8的第二电极可以连接到第三控制节点CN3。

第九开关晶体管ST9由第一上拉节点Q1的栅导通电压导通，以将栅截止电压端子VGHT连接到下拉节点QB。第九开关晶体管ST9的栅电极可以连接到第一上拉节点Q1，第九开关晶体管ST9的第一电极可以连接到栅截止电压端子VGHT，并且第九开关晶体管ST9的第二电极可以连接到下拉节点QB。

第三电容器C3设置在第三控制节点CN3与第四控制节点CN4之间。第三电容器C3的一个电极可以连接到第三控制节点CN3，并且第三电容器C3的另一电极可以连接到第四控制节点CN4。因为第三电容器C3存储与第三控制节点CN3和第四控制节点CN4之间的电压差相对应的电荷，所以第三控制节点CN3和第四控制节点CN4之间的电压差可以通过第三电容器C3被维持为或基本上被维持为恒定或基本上恒定。

第四电容器C4设置在下拉节点QB与栅截止电压端子VGHT之间。第四电容器C4的一个电极可以连接到下拉节点QB，并且第四电容器C4的另一电极可以连接到栅截止电压端子VGHT。因为第四电容器C4存储与下拉节点QB和栅截止电压端子VGHT之间的电压差相对应的电荷，所以下拉节点QB和栅截止电压端子VGHT之间的电压差可以通过第四电容器C4被维持为或基本上被维持为恒定或基本上恒定。

节点连接单元1137将第一上拉节点Q1和第二上拉节点Q2彼此连接，并且将第一上拉节点Q1和第三上拉节点Q3彼此连接。另外，节点连接单元1137将第一控制节点CN1和第四控制节点CN4彼此连接。节点连接单元1137包括第十开关晶体管ST10、第十一开关晶体管ST11和第十二开关晶体管ST12。

第十开关晶体管ST10可以设置在第一上拉节点Q1与第二上拉节点Q2之间。第十开关晶体管ST10的栅电极可以连接到栅导通电压端子VGLT，第十开关晶体管ST10的第一电极可以连接到第一上拉节点Q1，并且第十开关晶体管ST10的第二电极可以连接到第二上拉节点Q2。

第十一开关晶体管ST11可以设置在第一上拉节点Q1与第三上拉节点Q3之间。第十一开关晶体管ST11的栅电极可以连接到栅导通电压端子VGLT，第十一开关晶体管ST11的第一电极可以连接到第一上拉节点Q1，并且第十一开关晶体管ST11的第二电极可以连接到第三上拉节点Q3。

第十二开关晶体管ST12可以设置在第一控制节点CN1与第四控制节点CN4之间。第十二开关晶体管ST12的栅电极可以连接到栅导通电压端子VGLT，第十二开关晶体管ST12的第一电极可以连接到第一控制节点CN1，并且第十二开关晶体管ST12的第二电极可以连接到第四控制节点CN4。

图14示出了第一上拉晶体管PU1、第一下拉晶体管PD1、第二上拉晶体管PU2、第二下拉晶体管PD以及第一至第十二开关晶体管ST1至ST12被形成为P型MOSFET。在这种情况下，当栅导通电压被施加到它们的栅电极时，第一上拉晶体管PU1、第一下拉晶体管PD1、第二上拉晶体管PU2、第二下拉晶体管PD2以及第一至第十二开关晶体管ST1至ST12被导通。栅导通电压可以是栅低电压并且栅截止电压可以是栅高电压，但本公开不限于此，并且可以根据晶体管的类型修改栅导通电压和栅截止电压。

第一上拉晶体管PU1、第一下拉晶体管PD1、第二上拉晶体管PU2、第二下拉晶体管PD2以及第一至第十二开关晶体管ST1至ST12中的每一个的第一电极和第二电极中的任一个可以是源电极，并且第一上拉晶体管PU1、第一下拉晶体管PD1、第二上拉晶体管PU2、第二下拉晶体管PD2以及第一至第十二开关晶体管ST1至ST12中的每一个的第一电极和第二电极中的另一个可以是漏电极。

另外，第一上拉晶体管PU1、第一下拉晶体管PD1、第二上拉晶体管PU2、第二下拉晶体管PD2以及第一至第十二开关晶体管ST1至ST12中的每一个的半导体层可以由非晶硅(a-Si)、多晶硅(Poly-Si)或氧化物半导体形成。

图15是示出根据实施例的被施加到第k级的起始信号或先前级进位信号、第一发射时钟信号、第二发射时钟信号和第一至第六扫频时钟信号、第k级的第一上拉节点的电压、第二上拉节点的电压、第三上拉节点的电压和下拉节点的电压以及从第k级输出的第kPWM发射信号和第k扫频信号的波形图。

图15示出了第N帧时段的有效时段ACT的第一发射时段EP1和第二发射时段EP2中的起始信号VST或先前级进位信号CR、第一发射时钟信号ECK1、第二发射时钟信号ECK2、第一至第六扫频时钟信号SWPCK1至SWPCK6、第k级STAk的第一上拉节点Q1的电压VQ1、第二上拉节点Q2的电压VQ2、第三上拉节点Q3的电压VQ3和下拉节点QB的电压VQB、第k PWM发射信号PWEMk以及第k扫频信号SWPk。在图15中，示出了第一发射时段EP1的第一至第六时段st1至st6以及第一发射时段EP1之后的第七时段st7和第八时段st8。另外，已经在图15中示出了第一发射时段EP1和第二发射时段EP2，但第三至第n发射时段EP3至EPn可以与图15中所示的那些相同或基本上相同(或相似)，并且因此，可不重复其冗余描述。

起始信号VST或先前级进位信号CR可以在发射时段EP1至EPn期间被产生为栅导通电压VGL，并且可以在其它时段期间被产生为栅截止电压VGH。换句话说，起始信号VST或先前级进位信号CR可以在发射时段EP1至EPn中的每一个中包括具有栅导通电压VGL的脉冲。

第一发射时钟信号ECK1和第二发射时钟信号ECK2是具有顺序地被延迟的相位的时钟信号。例如，当与第一发射时钟信号ECK1相比时，第二发射时钟信号ECK2可以是具有被延迟一个水平时段的相位的信号。第一发射时钟信号ECK1和第二发射时钟信号ECK2可以以两个水平时段为周期而重复。第一发射时钟信号ECK1和第二发射时钟信号ECK2中的每一个可以包括在一个水平时段或更短的时段期间被产生为栅导通电压VGL的脉冲。图15示出了第一至第八时段st1至st8中的每一个等于一个水平时段(1H)。一个水平时段(1H)是指其中数据电压和PAM数据电压被施加到设置在第一行线中的子像素RP、GP和BP的时段。

第一至第六扫频时钟信号SWPCK1至SWPCK6是具有顺序地被延迟的相位的信号。例如，当与第一扫频时钟信号SWPCK1相比时，第二扫频时钟信号SWPCK2可以具有被延迟一个水平时段(1H)的相位的信号。第一至第六扫频时钟信号SWPCK1至SWPCK6可以以六个水平时段(6H)为周期而重复。第一至第六扫频时钟信号SWPCK1至SWPCK6中的每一个可以包括在五个水平时段(5H)期间从栅截止电压VGH线性地减小到栅导通电压VGL的脉冲。

图16至图19是示出第k级在第一至第八时段期间的操作的电路图。

在下文中，将参考图15至图19更详细地描述第k级STAk在第一至第八时段st1至st8期间的操作。

首先，如图15和图16中所示，在第一时段st1期间，具有栅导通电压VGL的起始信号VST或先前级进位信号CR可以被输入到第k级STAk的起始端子ST，具有栅导通电压VGL的第一发射时钟信号ECK1可以被输入到第k级STAk的第一时钟端子CT1，具有栅截止电压VGH的第二发射时钟信号ECK2可以被输入到第k级STAk的第二时钟端子CT2，并且具有栅截止电压VGH的第一扫频时钟信号SWPCK1可以被输入到第k级STAk的第三时钟端子CT3。

第一开关晶体管ST1由具有栅导通电压VGL的第一发射时钟信号ECK1导通，以将第一上拉节点Q1连接到起始端子ST。相应地，起始信号VST或先前级进位信号CR的栅导通电压VGL可以被供应到第一上拉节点Q1。

第二开关晶体管ST2由具有栅导通电压VGL的第一发射时钟信号ECK1导通，以将第一控制节点CN1连接到栅导通电压端子VGLT。相应地，栅导通电压端子VGLT的栅导通电压VGL可以被供应到第一控制节点CN1。

第三开关晶体管ST3和第四开关晶体管ST4由第一上拉节点Q1的栅导通电压VGL导通，以将第一控制节点CN1连接到第一时钟端子CT1。相应地，第一发射时钟信号ECK1的栅导通电压VGL可以被供应到第一控制节点CN1。

第五开关晶体管ST5由第一控制节点CN1的栅导通电压VGL导通，以将栅截止电压端子VGHT连接到第二控制节点CN2。相应地，栅截止电压VGH可以被供应到第二控制节点CN2。

第十开关晶体管ST10由栅导通电压端子VGLT的栅导通电压VGL导通，以将第二上拉节点Q2连接到第一上拉节点Q1。相应地，第一上拉节点Q1的栅导通电压VGL可以被供应到第二上拉节点Q2。

第六开关晶体管ST6由第二上拉节点Q2的栅导通电压VGL导通，以将第二时钟端子CT2连接到第二控制节点CN2。相应地，被输入到第二时钟端子CT2的第二发射时钟信号ECK2的栅截止电压VGH可以被供应到第二控制节点CN2。

第十二开关晶体管ST12由栅导通电压端子VGLT的栅导通电压VGL导通，以将第四控制节点CN4连接到第一控制节点CN1。相应地，第一控制节点CN1的栅导通电压VGL可以被供应到第四控制节点CN4。

第七开关晶体管ST7由第四控制节点CN4的栅导通电压VGL导通，以将第三控制节点CN3连接到第二时钟端子CT2。相应地，被输入到第二时钟端子CT2的第二发射时钟信号ECK2的栅截止电压VGH可以被供应到第三控制节点CN3。

第九开关晶体管ST9由第一上拉节点Q1的栅导通电压VGL导通，以将下拉节点QB连接到栅截止电压端子VGHT。相应地，栅截止电压端子VGHT的栅截止电压VGH可以被供应到下拉节点QB。

第十一开关晶体管ST11由栅导通电压端子VGLT的栅导通电压VGL导通，以将第一上拉节点Q1连接到第三上拉节点Q3。相应地，第一上拉节点Q1的栅导通电压VGL可以被供应到第三上拉节点Q3。

第一上拉晶体管PU1由第三上拉节点Q3的栅导通电压VGL导通，以将第一输出端子OUT1连接到第三时钟端子CT3。相应地，被输入到第三时钟端子CT3的第一扫频时钟信号SWPCK1可以被供应到第一输出端子OUT1。

第二上拉晶体管PU2由第二上拉节点Q2的栅导通电压VGL导通，以将第二输出端子OUT2连接到栅导通电压端子VGLT。相应地，栅导通电压端子VGLT的栅导通电压VGL可以被供应到第二输出端子OUT2。

在第一时段st1期间，第八开关晶体管ST8、第一下拉晶体管PD1和第二下拉晶体管PD2可以被截止。

其次，如图15和图17中所示，在第二时段st2期间，具有栅导通电压VGL的起始信号VST或先前级进位信号CR可以被输入到第k级STAk的起始端子ST，具有栅截止电压VGH的第一发射时钟信号ECK1可以被输入到第k级STAk的第一时钟端子CT1，具有栅导通电压VGL的第二发射时钟信号ECK2可以被输入到第k级STAk的第二时钟端子CT2，并且具有栅截止电压VGH的第一扫频时钟信号SWPCK1可以被输入到第k级STAk的第三时钟端子CT3。

第三开关晶体管ST3和第四开关晶体管ST4由第一上拉节点Q1的栅导通电压VGL导通，以将第一控制节点CN1连接到第一时钟端子CT1。相应地，第一发射时钟信号ECK1的栅截止电压VGH可以被供应到第一控制节点CN1。

第六开关晶体管ST6由第二上拉节点Q2的栅导通电压VGL导通，以将第二时钟端子CT2连接到第二控制节点CN2。相应地，被输入到第二时钟端子CT2的第二发射时钟信号ECK2可以被供应到第二控制节点CN2。因此，在第二时段st2期间，被供应到第二控制节点CN2的第二发射时钟信号ECK2的脉冲可以通过第二电容器C2而被反映在第二上拉节点Q2的电压中。换句话说，由于第二发射时钟信号ECK2的脉冲所导致的电压的改变量可以通过第二电容器C2而被反映在第二上拉节点Q2的电压中。相应地，在第二时段st2期间，第二上拉节点Q2的电压可以减小到第二栅导通电压VGL2，并且然后恢复到栅导通电压VGL。

因为第一上拉节点Q1通过第十开关晶体管ST10连接到第二上拉节点Q2，所以与第二上拉节点Q2的电压相似，第一上拉节点Q1的电压可以减小到第三栅导通电压VGL3，并且然后恢复到栅导通电压VGL。第三上拉节点Q3通过第十一开关晶体管ST11连接到第一上拉节点Q1，但第三上拉节点Q3的栅导通电压VGL不像第一上拉节点Q1的电压那样波动，使得第一输出端子OUT1的电压的改变量可以通过第一电容器C1而被反映在第三上拉节点Q3的电压中。因此，与第一扫频时钟信号SWPCK1的电压相似，第三上拉节点Q3的电压可以逐渐地减小。

第八开关晶体管ST8由第二时钟端子CT2的第二发射时钟信号ECK2的栅导通电压VGL导通，以将第三控制节点CN3连接到下拉节点QB。另外，第九开关晶体管ST9由第一上拉节点Q1的栅导通电压VGL导通，以将下拉节点QB连接到栅截止电压端子VGHT。相应地，栅截止电压端子VGHT的栅截止电压VGH可以被供应到第三控制节点CN3和下拉节点QB。

第一上拉晶体管PU1由第三上拉节点Q3的栅导通电压VGL导通，以将第一输出端子OUT1连接到第三时钟端子CT3。相应地，被输入到第三时钟端子CT3的第一扫频时钟信号SWPCK1可以被供应到第一输出端子OUT1。

第二上拉晶体管PU2由第二上拉节点Q2的栅导通电压VGL导通，以将第二输出端子OUT2连接到栅导通电压端子VGLT。相应地，栅导通电压端子VGLT的栅导通电压VGL可以被供应到第二输出端子OUT2。

在第二时段st2期间，第一开关晶体管ST1、第二开关晶体管ST2、第五开关晶体管ST5、第七开关晶体管ST7、第一下拉晶体管PD1和第二下拉晶体管PD2可以被截止。

第k级STAk在第三时段st3和第五时段st5期间的操作可以与第k级STAk在第一时段st1期间的操作相同或基本上相同。另外，第k级STAk在第四时段st4和第六时段st6期间的操作可以与第k级STAk在第二时段st2期间的操作相同或基本上相同。因此，将不重复第k级STAk在第三至第六时段st3至st6期间的操作的冗余描述。

然后，如图15和图18中所示，在第七时段st7期间，具有栅截止电压VGH的起始信号VST或先前级进位信号CR可以被输入到第k级STAk的起始端子ST，具有栅导通电压VGL的第一发射时钟信号ECK1可以被输入到第k级STAk的第一时钟端子CT1，具有栅截止电压VGH的第二发射时钟信号ECK2可以被输入到第k级STAk的第二时钟端子CT2，并且具有栅截止电压VGH的第一扫频时钟信号SWPCK1可以被输入到第k级STAk的第三时钟端子CT3。

第一开关晶体管ST1由具有栅导通电压VGL的第一发射时钟信号ECK1导通，以将第一上拉节点Q1连接到起始端子ST。相应地，起始信号VST或先前级进位信号CR的栅截止电压VGH可以被供应到第一上拉节点Q1。

第二开关晶体管ST2由具有栅导通电压VGL的第一发射时钟信号ECK1导通，以将第一控制节点CN1连接到栅导通电压端子VGLT。相应地，栅导通电压端子VGLT的栅导通电压VGL可以被供应到第一控制节点CN1。

第五开关晶体管ST5由第一控制节点CN1的栅导通电压VGL导通，以将栅截止电压端子VGHT连接到第二控制节点CN2。相应地，栅截止电压端子VGHT的栅截止电压VGH可以被供应到第二控制节点CN2。

第十开关晶体管ST10由栅导通电压端子VGLT的栅导通电压VGL导通，以将第二上拉节点Q2连接到第一上拉节点Q1。相应地，第一上拉节点Q1的栅截止电压VGH可以被供应到第二上拉节点Q2。

第十一开关晶体管ST11由栅导通电压端子VGLT的栅导通电压VGL导通，以将第一上拉节点Q1连接到第三上拉节点Q3。相应地，第一上拉节点Q1的栅截止电压VGH可以被供应到第三上拉节点Q3。

第十二开关晶体管ST12由栅导通电压端子VGLT的栅导通电压VGL导通，以将第四控制节点CN4连接到第一控制节点CN1。相应地，第一控制节点CN1的栅导通电压VGL可以被供应到第四控制节点CN4。

第七开关晶体管ST7由第四控制节点CN4的栅导通电压VGL导通，以将第三控制节点CN3连接到第二时钟端子CT2。相应地，被输入到第二时钟端子CT2的第二发射时钟信号ECK2的栅截止电压VGH可以被供应到第三控制节点CN3。

在第七时段st7期间，第三开关晶体管ST3、第四开关晶体管ST4、第六开关晶体管ST6、第八开关晶体管ST8、第九开关晶体管ST9、第一上拉晶体管PU1、第二上拉晶体管PU2、第一下拉晶体管PD1和第二下拉晶体管PD2可以被截止。

然后，如图15和图19中所示，在第八时段st8期间，具有栅截止电压VGH的起始信号VST或先前级进位信号CR可以被输入到第k级STAk的起始端子ST，具有栅截止电压VGH的第一发射时钟信号ECK1可以被输入到第k级STAk的第一时钟端子CT1，具有栅导通电压VGL的第二发射时钟信号ECK2可以被输入到第k级STAk的第二时钟端子CT2，并且具有栅截止电压VGH的第一扫频时钟信号SWPCK1可以被输入到第k级STAk的第三时钟端子CT3。

第五开关晶体管ST5由第一控制节点CN1的栅导通电压VGL导通，以将栅截止电压端子VGHT连接到第二控制节点CN2。相应地，栅截止电压端子VGHT的栅截止电压VGH可以被供应到第二控制节点CN2。

第七开关晶体管ST7由第四控制节点CN4的栅导通电压VGL导通，以将第三控制节点CN3连接到第二时钟端子CT2。另外，第八开关晶体管ST8由第二时钟端子CT2的第二发射时钟信号ECK2的栅导通电压VGL导通，以将第三控制节点CN3连接到下拉节点QB。相应地，第三控制节点CN3和下拉节点QB可以连接到第二时钟端子CT2。因此，被输入到第二时钟端子CT2的第二发射时钟信号ECK2的栅导通电压VGL可以被供应到第三控制节点CN3和下拉节点QB。

第一下拉晶体管PD1由下拉节点QB的栅导通电压VGL导通，以将第一输出端子OUT1连接到栅截止电压端子VGHT。相应地，栅截止电压端子VGHT的栅截止电压VGH可以被供应到第一输出端子OUT1。

第二下拉晶体管PD2由下拉节点QB的栅导通电压VGL导通，以将第二输出端子OUT2连接到栅截止电压端子VGHT。相应地，栅截止电压端子VGHT的栅截止电压VGH可以被供应到第二输出端子OUT2。

在第八时段st8期间，第一开关晶体管ST1、第二开关晶体管ST2、第三开关晶体管ST3、第四开关晶体管ST4、第六开关晶体管ST6、第九开关晶体管ST9、第一上拉晶体管PU1和第二上拉晶体管PU2可以被截止。

如上所述，第k级STAk可以并发地(例如，可以同时)输出第k扫频信号SWPk和第kPWM发射信号PWEMk。相应地，可以通过将用于输出第k扫频信号SWPk的级和用于输出第kPWM发射信号PWEMk的级集成并实现为一个级来减小扫描驱动器110的面积。

图20是示出根据实施例的显示装置的透视图。

参考图20，显示装置10是显示运动图像和/或静止图像的装置，并且可以用作各种合适的产品(例如，诸如电视、膝上型计算机、监视器、广告牌和物联网(IOT)装置)以及各种合适的便携式电子装置(例如，诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通讯终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置和超移动个人计算机(UMPC))的显示屏。

显示装置10包括显示面板100、扫描驱动器110、源驱动电路210和源电路板500。

显示面板100在平面图中可以被形成为矩形形状，并且可以具有在第一方向DR1(例如，X轴方向)上延伸的长边以及在与第一方向DR1(例如，X轴方向)交叉的第二方向DR2(例如，Y轴方向)上延伸的短边。在第一方向DR1(例如，X轴方向)上延伸的长边与在第二方向DR2(例如，Y轴方向)上延伸的短边相交的拐角可以以合适的曲率(例如，预定的曲率)被倒圆(例如，弯曲)，或者可以是直角的。显示面板100在平面图中的形状不限于矩形形状，并且可以具有任何合适的形状(例如，诸如除矩形形状之外的多边形形状、圆形形状或椭圆形形状)。显示面板100可以被形成为平坦的或基本上平坦的，但本公开不限于此。例如，显示面板100可以包括被形成在显示面板100的左端和右端处并且具有恒定曲率或可变曲率的弯曲部分。另外，显示面板100可以被形成为柔性的，使得显示面板100可以被弯折、折叠和/或卷曲。

显示面板100可以包括用于显示图像的显示区域DA以及设置在显示区域DA周围的非显示区域NDA。显示区域DA可以占据显示面板100的区域的大部分。显示区域DA可以设置在显示面板100的中心处。子像素RP、GP和BP可以设置在显示区域DA处(例如，中或上)以在与第一方向DR1和第二方向DR2垂直的第三方向DR3上显示图像。子像素RP、GP和BP中的每一个可以包括具有无机半导体的无机发光元件作为用于发光的发光元件。

非显示区域NDA可以设置为与显示区域DA相邻。非显示区域NDA可以是显示区域DA外部的区域。例如，非显示区域NDA可以设置为围绕显示区域DA(例如，在显示区域DA的外围周围)。非显示区域NDA可以是显示面板100的边缘区域。

扫描驱动器110可以设置在非显示区域NDA处(例如，中或上)。虽然图20示出了扫描驱动器110设置在显示区域DA的相反侧(例如，显示区域DA的左侧和右侧)，但本公开不限于此。例如，在一些实施例中，扫描驱动器110可以设置在显示区域DA的一侧。

另外，显示焊盘可以设置在非显示区域NDA处(例如，中或上)，以便连接到源电路板500。显示焊盘可以设置在显示面板100的一侧的边缘上。例如，显示焊盘可以设置在显示面板100的下侧的边缘上。

源电路板500可以设置在设置于显示面板100的一侧的边缘上的显示焊盘上。源电路板500可以使用导电粘合构件(例如，诸如各向异性导电膜)附接到显示焊盘。相应地，源电路板500可以电连接到显示面板100的信号线。源电路板500中的每一个可以是柔性印刷电路板、印刷电路板或柔性薄膜(例如，诸如膜上芯片)。

源驱动器200可以包括源驱动电路210。源驱动电路210可以产生数据电压，并且可以通过源电路板500将数据电压供应到显示面板100。

源驱动电路210中的每一个可以被形成为集成电路(IC)，并且可以被附接到源电路板500上。源驱动电路210可以以玻璃上芯片(COG)方式、塑料上芯片(COP)方式或超声波结合方式附接到显示面板100上。

控制电路板600可以通过导电粘合构件(例如，诸如各向异性导电膜)附接到源电路板500。控制电路板600可以电连接到源电路板500。控制电路板600可以是柔性印刷电路板或印刷电路板。

时序控制器300和电源单元400中的每一个可以被形成为集成电路(IC)，并且可以被附接到控制电路板600上。时序控制器300可以将数字视频数据DATA和时序信号TS供应到源驱动电路210。电源单元400可以产生并输出用于驱动显示面板100的子像素RP、GP和BP和源驱动电路210的电压。

图21是示出根据另一实施例的显示装置的平面图。

图21中所示的根据另一实施例的显示装置与图20中所示的根据实施例的显示装置10的不同之处在于：在图21中，显示面板100不包括非显示区域NDA，使得扫描驱动器110可以设置在显示区域DA处(例如，中或上)，并且其上安装有源驱动电路210的源电路板500可以设置在显示面板100的后表面上。相应地，在下文中，可主要更详细地描述图20的实施例与图21的实施例之间的不同，并且可不重复其冗余描述。

参考图21，扫描驱动器110可以设置在显示区域DA处(例如，中或上)。扫描驱动器110可以不与子像素RP、GP和BP重叠，并且可以设置在子像素RP、GP和BP之间。

源电路板500可以设置在显示面板100的后表面上。在这种情况下，连接到源电路板500的显示焊盘可以设置在显示面板100的后表面上。另外，穿过显示面板100并分别连接到显示焊盘的焊盘连接电极可以设置在显示面板100的显示区域DA处(例如，中或上)。

图22是示出包括图21中所示的显示装置的拼接型显示装置的平面图。

参考图22，拼接型显示装置TD可以包括多个显示装置11、12、13和14。例如，拼接型显示装置TD可以包括第一显示装置11、第二显示装置12、第三显示装置13和第四显示装置14。

多个显示装置11、12、13和14可以布置成格子形状。例如，第一显示装置11和第二显示装置12可以沿第一方向DR1设置。第一显示装置11和第三显示装置13可以沿第二方向DR2设置。第三显示装置13和第四显示装置14可以沿第一方向DR1设置。第二显示装置12和第四显示装置14可以沿第二方向DR2设置。

拼接型显示装置TD中的多个显示装置的数量和布置不限于图22中所示的那些。可以根据显示装置中的每一个的尺寸以及拼接型显示装置TD的尺寸和形状来确定拼接型显示装置TD中的显示装置的数量和布置。

多个显示装置11、12、13和14可以具有彼此相同或基本上相同的尺寸，但本公开不限于此。例如，多个显示装置11、12、13和14可以具有彼此不同的尺寸。

多个显示装置11、12、13和14中的每一个(例如，在平面图中)可以具有含有长边和短边的矩形形状。多个显示装置11、12、13和14可以设置为长边或短边彼此连接。多个显示装置11、12、13和14中的一些或全部可以设置在拼接型显示装置TD的边缘处，并且可以形成拼接型显示装置TD的一侧。多个显示装置11、12、13和14中的至少一个可以设置在拼接型显示装置TD的至少一个拐角处，并且可以形成拼接型显示装置TD的两个相邻的边。多个显示装置11、12、13和14中的至少一个可以由其它显示装置(例如，在其外围周围)围绕。

拼接型显示装置TD可以包括设置在多个显示装置11、12、13与14之间的接缝部分SM。例如，接缝部分SM可以设置在第一显示装置11与第二显示装置12之间、第一显示装置11与第三显示装置13之间、第二显示装置12与第四显示装置14之间以及第三显示装置13与第四显示装置14之间。

接缝部分SM可以包括耦接构件或粘合构件。在这种情况下，多个显示装置11、12、13和14可以通过接缝部分SM的耦接构件或粘合构件彼此连接。

当如图21中所示扫描驱动器110设置在显示区域DA处(例如，中或上)并且源电路板500设置在显示面板100的后表面上时，可以在多个显示装置11、12、13和14中的每一个中去除或减少子像素RP、GP和BP未设置在其处(例如，中或上)的非显示区域NDA，并且因此，可以降低(例如，最小化)或防止拼接型显示装置TD中的接缝部分SM的视觉识别。相应地，可以防止或基本上防止多个显示装置11、12、13和14的图像被不连续地观看而不管接缝部分SM如何，并且因此，可以提高拼接型显示装置TD的图像的沉浸感。

尽管已经描述了一些实施例，但是本领域技术人员将容易理解，在不脱离本公开的精神和范围的情况下，可以对实施例进行各种修改。将理解，除非另外描述，否则每一个实施例内的特征或方面的描述通常应被认为可用于其它实施例中的其它类似特征或方面。因此，对于本领域普通技术人员将显而易见的是，除非另外特别指出，否则结合具体实施例描述的特征、特性和/或元件可以单独地使用，或者可以与结合其它实施例描述的特征、特性和/或元件结合使用。因此，应理解，前述内容是对各种示例实施例的说明并且不应被解释为限于在本文中公开的特定实施例，并且对所公开的实施例以及其它示例实施例的各种修改旨在被包括在如所附权利要求及其等同所限定的本公开的精神和范围内。

Claims (20)

1.一种扫频信号驱动器，包括：

多个级，被配置成将多个发射信号顺序地输出到多条发射线并且将多个扫频信号顺序地输出到多条扫频信号线，

其中，所述多个级包括被配置成将所述多个发射信号中的第k发射信号输出到所述多条发射线中的第k发射线并且将所述多个扫频信号中的第k扫频信号输出到所述多条扫频信号线中的第k扫频信号线的第k级，其中，k是大于零的自然数，所述第k级包括：

第一上拉节点；

第二上拉节点；

第三上拉节点；

节点连接电路，在所述第一上拉节点与所述第二上拉节点之间并且在所述第一上拉节点与所述第三上拉节点之间；

第一输出电路，被配置成当所述第三上拉节点具有栅导通电压时将扫频时钟端子的扫频时钟信号输出到第一输出端子，所述第一输出端子连接到所述第k扫频信号线；以及

第二输出电路，被配置成当所述第二上拉节点具有栅导通电压时将栅导通电压输出到第二输出端子，所述第二输出端子连接到所述第k发射线，并且

其中，所述第k扫频信号的脉冲从栅截止电压线性地改变为栅导通电压。

2.根据权利要求1所述的扫频信号驱动器，其中，所述第k发射信号的脉冲宽度大于所述第k扫频信号的脉冲宽度。

3.根据权利要求1所述的扫频信号驱动器，其中，所述第k级进一步包括：

下拉节点，与所述第一上拉节点、所述第二上拉节点和所述第三上拉节点电断开，并且

其中，所述第一输出电路和所述第二输出电路中的每一个被配置成当所述下拉节点具有栅导通电压时输出栅截止电压。

4.根据权利要求3所述的扫频信号驱动器，其中，所述第一输出电路包括：

第一上拉晶体管，包括连接到所述第三上拉节点的栅电极、连接到所述第一输出端子的第一电极以及连接到所述扫频时钟端子的第二电极；

第一下拉晶体管，包括连接到所述下拉节点的栅电极、连接到被配置成接收所述栅截止电压的栅截止电压端子的第一电极以及连接到所述第一输出端子的第二电极；以及

第一电容器，在所述第三上拉节点与所述第一输出端子之间。

5.根据权利要求3所述的扫频信号驱动器，其中，所述第二输出电路包括：

第二上拉晶体管，包括连接到所述第二上拉节点的栅电极、连接到所述第二输出端子的第一电极以及连接到被配置成接收所述栅导通电压的栅导通电压端子的第二电极；以及

第二下拉晶体管，包括连接到所述下拉节点的栅电极、连接到被配置成接收所述栅截止电压的栅截止电压端子的第一电极以及连接到所述第二输出端子的第二电极。

6.根据权利要求3所述的扫频信号驱动器，其中，所述第k级进一步包括：

上拉节点控制电路，被配置成根据被输入到第一发射时钟端子的第一发射时钟信号将起始端子的起始信号或进位信号供应到所述第一上拉节点。

7.根据权利要求6所述的扫频信号驱动器，其中，所述上拉节点控制电路包括：

第一晶体管，包括连接到所述第一发射时钟端子的栅电极、连接到所述第一上拉节点的第一电极以及连接到所述起始端子的第二电极。

8.根据权利要求6所述的扫频信号驱动器，其中，所述第k级进一步包括：

第一控制节点控制电路，被配置成根据所述第一发射时钟信号将所述栅导通电压供应到第一控制节点，并且根据所述第一上拉节点的电压将所述第一发射时钟信号供应到所述第一控制节点。

9.根据权利要求8所述的扫频信号驱动器，其中，所述第一控制节点控制电路包括：

第二晶体管，包括连接到所述第一发射时钟端子的栅电极、连接到所述第一控制节点的第一电极以及连接到被配置成接收所述栅导通电压的栅导通电压端子的第二电极；

第三晶体管，包括第二电极、连接到所述第一上拉节点的栅电极以及连接到所述第一发射时钟端子的第一电极；以及

第四晶体管，包括连接到所述第一上拉节点的栅电极、连接到所述第三晶体管的所述第二电极的第一电极以及连接到所述第一控制节点的第二电极。

10.根据权利要求8所述的扫频信号驱动器，其中，所述第k级进一步包括：

第二控制节点控制电路，被配置成当所述第一控制节点具有所述栅导通电压时将栅截止电压供应到第二控制节点，并且当所述第二上拉节点具有所述栅导通电压时将第二发射时钟端子的第二发射时钟信号供应到所述第二控制节点。

11.根据权利要求10所述的扫频信号驱动器，其中，所述第二控制节点控制电路包括：

第五晶体管，包括连接到所述第一控制节点的栅电极、连接到被配置成接收所述栅截止电压的栅截止电压端子的第一电极以及连接到所述第二控制节点的第二电极；

第六晶体管，包括连接到所述第二上拉节点的栅电极、连接到所述第二控制节点的第一电极以及连接到所述第二发射时钟端子的第二电极；以及

第二电容器，在所述第二上拉节点与所述第二控制节点之间。

12.根据权利要求10所述的扫频信号驱动器，其中，所述节点连接电路进一步位于所述第一控制节点与第三控制节点之间，并且

其中，所述第k级进一步包括：

下拉节点控制电路，被配置成当所述第三控制节点具有栅导通电压并且所述第二发射时钟端子的所述第二发射时钟信号具有栅导通电压时将所述第二发射时钟信号的所述栅导通电压供应到所述下拉节点。

13.根据权利要求12所述的扫频信号驱动器，其中，所述下拉节点控制电路进一步被配置成当所述第一上拉节点具有栅导通电压时将栅截止电压供应到所述下拉节点。

14.根据权利要求13所述的扫频信号驱动器，其中，所述下拉节点控制电路包括：

第七晶体管，包括连接到所述第三控制节点的栅电极、连接到所述第二发射时钟端子的第一电极以及连接到第四控制节点的第二电极；

第八晶体管，包括连接到所述第二发射时钟端子的栅电极、连接到所述第四控制节点的第一电极以及连接到所述下拉节点的第二电极；

第九晶体管，包括连接到所述第一上拉节点的栅电极、连接到被配置成接收所述栅截止电压的栅截止电压端子的第一电极以及连接到所述下拉节点的第二电极；

第三电容器，在所述第三控制节点与所述第四控制节点之间；以及

第四电容器，在所述下拉节点与所述栅截止电压端子之间。

15.根据权利要求12所述的扫频信号驱动器，其中，所述节点连接电路包括：

第十晶体管，包括连接到被配置成接收所述栅导通电压的栅导通电压端子的栅电极、连接到所述第一上拉节点的第一电极以及连接到所述第二上拉节点的第二电极；

第十一晶体管，包括连接到所述栅导通电压端子的栅电极、连接到所述第一上拉节点的第一电极以及连接到所述第三上拉节点的第二电极；以及

第十二晶体管，包括连接到所述栅导通电压端子的栅电极、连接到所述第三控制节点的第一电极以及连接到所述第一控制节点的第二电极。

16.一种显示装置，包括：

显示面板，包括多条数据线、与所述多条数据线交叉的多条扫频信号线和多条脉冲宽度调制发射线以及连接到所述多条数据线、所述多条扫频信号线和所述多条脉冲宽度调制发射线的多个子像素；

源驱动器，被配置成将多个数据电压施加到所述多条数据线；以及

扫频信号驱动器，包括被配置成将多个脉冲宽度调制发射信号顺序地输出到所述多条脉冲宽度调制发射线并且将多个扫频信号顺序地输出到所述多条扫频信号线的多个级，

其中：

所述多个级包括被配置成将所述多个脉冲宽度调制发射信号中的第k脉冲宽度调制发射信号输出到所述多条脉冲宽度调制发射线中的第k脉冲宽度调制发射线并且将所述多个扫频信号中的第k扫频信号输出到所述多条扫频信号线中的第k扫频信号线的第k级，其中，k是大于零的自然数，

所述第k脉冲宽度调制发射信号的脉冲包括栅导通电压，

所述第k扫频信号的脉冲从栅截止电压线性地改变为栅导通电压，并且

所述第k脉冲宽度调制发射信号的脉冲宽度大于所述第k扫频信号的脉冲宽度。

17.根据权利要求16所述的显示装置，进一步包括：

发射信号驱动器，被配置成将多个脉冲幅度调制发射信号顺序地输出到与所述多条数据线交叉的多条脉冲幅度调制发射线，

其中，所述多个脉冲幅度调制发射信号中的被输出到所述多条脉冲幅度调制发射线中的第k脉冲幅度调制发射线的第k脉冲幅度调制发射信号的脉冲包括栅导通电压，并且

所述第k脉冲幅度调制发射信号的脉冲宽度与所述第k扫频信号的所述脉冲宽度相同。

18.根据权利要求17所述的显示装置，其中，所述第k脉冲宽度调制发射信号的所述脉冲与所述第k扫频信号的所述脉冲以及所述第k脉冲幅度调制发射信号的所述脉冲重叠。

19.根据权利要求17所述的显示装置，其中，所述第k级包括：

第一上拉节点、第二上拉节点和第三上拉节点；

节点连接电路，在所述第一上拉节点与所述第二上拉节点之间并且在所述第一上拉节点与所述第三上拉节点之间；

第一输出电路，被配置成当所述第三上拉节点具有栅导通电压时将扫频时钟端子的扫频时钟信号输出到第一输出端子，所述第一输出端子连接到所述第k扫频信号线；以及

第二输出电路，被配置成当所述第二上拉节点具有栅导通电压时将栅导通电压输出到第二输出端子，所述第二输出端子连接到所述第k脉冲宽度调制发射线。

20.根据权利要求19所述的显示装置，其中，所述第k级进一步包括：

下拉节点，与所述第一上拉节点、所述第二上拉节点和所述第三上拉节点电断开，并且

其中，所述第一输出电路和所述第二输出电路中的每一个被配置成当所述下拉节点具有栅导通电压时输出栅截止电压。

Images