CN115831761A - 二维半导体场效应晶体管及其制备方法和应用 - Google Patents
二维半导体场效应晶体管及其制备方法和应用 Download PDFInfo
- Publication number
- CN115831761A CN115831761A CN202310082579.XA CN202310082579A CN115831761A CN 115831761 A CN115831761 A CN 115831761A CN 202310082579 A CN202310082579 A CN 202310082579A CN 115831761 A CN115831761 A CN 115831761A
- Authority
- CN
- China
- Prior art keywords
- dimensional
- dimensional semiconductor
- metal
- buffer material
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本申请提供了一种二维半导体场效应晶体管及其制备方法和应用,该制备方法包括以下步骤:S10提供金属电极图案膜;S20将金属电极图案膜转移至二维缓冲材料的表面上,以得到金属电极预图案化缓冲材料;S30对金属电极预图案化缓冲材料进行刻蚀处理,以得到金属/缓冲材料复合电极;S40将二维半导体材料转移至背栅电极上,以得到二维半导体材料/背栅电极堆叠;S50将金属/缓冲材料复合电极转移至二维半导体材料/背栅电极堆叠中二维半导体材料与背栅电极所在表面相反的另一表面上,以得到二维半导体场效应晶体管。该制备方法可以通过减弱费米能级钉扎来降低肖特基势垒,得到具有良好电学性能的二维半导体场效应晶体管。
Description
技术领域
本申请涉及场效应晶体管技术领域,具体涉及一种二维半导体场效应晶体管及其制备方法和应用。
背景技术
随着半导体产业开启了亚10nm节点时代,电路集成的进一步提高需要在纳米尺度上对材料和器件结构进行创新。二维半导体材料是具有原子级厚度的新型片状纳米材料,其横向尺寸从几百纳米到几十微米甚至更大,但只有单个或几个原子层厚度。与体积、零维和一维对应物相比,二维半导体材料的这种独特结构特征赋予它们各种物理、化学、光学、电学等特性。
电极-二维半导体界面在决定二维半导体场效应晶体管的电输运特性方面起着关键作用。然而,传统金属电极的沉积可能会破坏超薄的二维半导体材料,并在电极-二维半导体界面上引入缺陷,导致费米能级钉扎和高的肖特基势垒,从而影响二维半导体场效应晶体管的电学性能。
因此需要提供一种具有较低肖特基势垒的二维半导体场效应晶体管。
发明内容
本申请提供了一种二维半导体场效应晶体管及其制备方法和应用,该制备方法可以通过减弱费米能级钉扎来降低肖特基势垒,得到具有良好电学性能的二维半导体场效应晶体管。
第一方面,本申请提供了二维半导体场效应晶体管的制备方法,包括以下步骤:
S10提供金属电极图案膜;
S20将所述金属电极图案膜转移至二维缓冲材料的表面上,以得到在二维缓冲材料的表面结合有金属电极图案膜的金属电极预图案化缓冲材料;
S30以所述金属电极图案膜作为掩膜,对所述金属电极预图案化缓冲材料进行刻蚀处理,使所述二维缓冲材料图案化,以得到金属/缓冲材料复合电极;
S40将二维半导体材料转移至背栅电极上,以得到二维半导体材料/背栅电极堆叠;
S50将所述金属/缓冲材料复合电极转移至所述二维半导体材料/背栅电极堆叠中二维半导体材料与所述背栅电极所在表面相反的另一表面上,使所述二维缓冲材料处于金属电极与二维半导体材料之间,以得到二维半导体场效应晶体管。
本申请的技术方案中,通过全转移的方法,将金属电极图案膜转移至二维缓冲材料上,再将金属/缓冲复合材料电极转移至二维半导体材料上,可以有效避免光刻、沉积等微纳加工工艺对二维半导体材料以及二维缓冲材料的损伤,由此保证二维半导体材料以及二维缓冲材料的完整性,进而可以减弱费米能级钉扎、降低肖特基势垒,得到具有良好电学性能的二维半导体场效应晶体管。
在本申请的一些实施例中,所述步骤S10中,所述金属电极图案膜中金属为Au、Ag、Cu、In、Bi、Ti、Al、Ni、Pt以及Sc中一种或几种;
可选的,所述金属电极图案膜中金属为Au。
在本申请的一些实施例中,所述步骤S20中,所述二维缓冲材料为石墨烯或六方氮化硼。
在本申请的一些实施例中,所述石墨烯为单晶单层石墨烯。
在本申请的一些实施例中,所述步骤S30具体包括:
正对所述金属电极预图案化缓冲材料的金属电极图案膜面,以所述金属电极图案膜作为掩膜,使用氧气等离子体对所述金属电极预图案化缓冲材料进行刻蚀,使所述二维缓冲材料图案化,以得到金属/缓冲材料复合电极。
在本申请的一些实施例中,所述步骤S40中,所述背栅电极包括背栅导电层,以及结合在所述背栅导电层一侧的栅介质层;
将二维半导体材料转移至背栅电极的栅介质层上,以得到二维半导体材料/背栅复合电极;
可选的,所述背栅导电层的材料为高掺杂Si、Au、Ag、Cu、In、Bi、Ti、Al、Ni、Pt以及Sc中一种或几种;
可选的,所述栅介质层的材料为SiO2、Al2O3以及HfO2中一种或几种。
在本申请的一些实施例中,所述步骤S40中,所述二维半导体材料为二维过渡金属硫属化合物;
可选的,所述二维过渡金属硫属化合物为MoS2、WS2、WSe2、MoSe2中一种或几种。
在本申请的一些实施例中,所述二维过渡金属硫属化合物为单层单晶二维过渡金属硫属化合物。
第二方面,本申请提供了一种二维半导体场效应晶体管,根据第一方面任一实施例所述的制备方法制备得到。
第三方面,本申请提供了一种集成电路,包括:
根据第一方面任一实施例所述的制备方法制备得到的二维半导体场效应晶体管或根据第二方面任一实施例所述的二维半导体场效应晶体管。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
图1为转移金之后的石墨烯、沉积金之后的石墨烯以及转移至硅衬底上石墨烯的拉曼光谱图。
图2(a)和图2(b)分别示出了本申请实施例得到的金/石墨烯复合电极的光学显微镜图片和拉曼偏移2700cm-1的面扫图。
图3为本申请实施例中MoS2场效应晶体管的结构和制备流程图。
图4为本申请实施例1得到MoS2场效应晶体管的光学显微镜图。
图5为本申请实施例1得到MoS2场效应晶体管在常温下的转移曲线图。
图6为本申请实施例1得到MoS2场效应晶体管中Au/石墨烯复合电极与MoS2势垒高度随栅极电压的变化图。
图7为本申请实施例1与对比例1中转移Au/石墨烯复合电极与转移Au电极与MoS2的接触电阻随载流子浓度变化图。
图8为本申请实施例1得到MoS2场效应晶体管在不同湿度条件下的转移曲线。
图9为本申请实施例1得到MoS2场效应晶体管在10mTott环境压力(体积分数80%的氮气和体积分数20%的氧气)下放置不同时间后在氩气氛围下退火后的传输曲线图。
通过上述附图,已示出本申请明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围,而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
本说明书中各实施例或实施方案采用递进的方案描述,每个实施例重点说明的都是与其他实施例的不同之处。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方案结合。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
如背景技术所述,在二维半导体场效应晶体管中,电极-二维半导体界面在决定二维半导体场效应晶体管的电输运特性方面起着关键作用,传统金属电极的沉积可能会破坏超薄的二维半导体材料,并在电极-二维半导体界面上引入缺陷,导致费米能级钉扎和高的肖特基势垒,从而影响二维半导体场效应晶体管的电学性能。
对于上述问题,可以通过金属电极的转移至二维半导体材料的方法,使金属电极与二维半导体材料形成范德华接触,从而使电极-二维半导体沟道界面的缺陷较少,但是其问题在由于金属电极的表面无法达到类似于二维半导体材料的原子级平整,因此金属电极与二维半导体材料之间的范德华间隙较大,环境中一些小分子如水分子,可能会嵌入到间隙中,导致晶体管的电学输运中产生严重的载流子散射,导致二维半导体场效应晶体管的性能衰退。
进一步,可以通过在金属电极和二维半导体材料之间引入具有原子级平整的缓冲材料,从而可以减弱费米能级钉扎、降低肖特基势垒的同时,避免水分子等小分子进入电极界面。但是现有的在金属电极和二维半导体材料之间引入缓冲材料层的工艺十分复杂,需要对缓冲材料进行光刻和刻蚀,经过掩膜、光刻和沉积金属等半导体工艺构筑源漏电极,这些复杂的过程较难保证缓冲材料以及二维半导体材料的完整和高质量,从而影响晶体管性能的电学性能。
基于此,本申请提供了一种二维半导体场效应晶体管及其制备方法以解决上述问题,以下对本申请的技术方案进行详细描述。
第一方面,本申请提供了二维半导体场效应晶体管的制备方法,包括以下步骤:
S10提供金属电极图案膜;
S20将金属电极图案膜转移至二维缓冲材料的表面上,以得到在二维缓冲材料的表面结合有金属电极图案膜的金属电极预图案化缓冲材料;
S30以金属电极图案膜作为掩膜,对金属电极预图案化缓冲材料进行刻蚀处理,使二维缓冲材料图案化,以得到金属/缓冲材料复合电极;
S40将二维半导体材料转移至背栅电极上,以得到二维半导体材料/背栅电极堆叠;
S50将金属/缓冲材料复合电极转移至二维半导体材料/背栅电极堆叠中二维半导体材料与背栅电极所在表面相反的另一表面上,使二维缓冲材料处于金属电极与二维半导体材料之间,以得到二维半导体场效应晶体管。
在本申请的技术方案中,步骤S10,提供金属电极图案膜,可以在衬底上采用光刻、电子束蒸镀工艺,得到预先设计好的金属电极图案,然后刻蚀衬底即可以得到金属电极图案膜。
步骤S20,将金属电极图案膜转移至二维缓冲材料的表面上,由于在金属电极与二维半导体材料之间插入缓冲材料层,因此需要在缓冲材料层上构筑源漏电极,而为了避免构筑过程中使用到光刻、电子束蒸镀工艺对二维缓冲材料以及二维半导体材料的损伤,进而避免对二维半导体场效应晶体管电学性能的影响,故可以通过转移的方法,将金属电极图案膜转移至二维缓冲材料上,得到金属电极预图案化缓冲材料,可以保证二维缓冲材料的完整性。
步骤S30中,以金属电极图案膜作为掩膜,对金属电极预图案化缓冲材料进行刻蚀处理,使二维缓冲材料图案化,以得到金属/缓冲材料复合电极,以构筑源漏电极。金属电极预图案化缓冲材料表面的金属电极图案膜可以起到掩膜的作用,而不需要额外进行掩膜、光刻等工艺,在对二维缓冲材料图案化的过程中,降低对二维缓冲材料的影响,避免二维缓冲材料出现缺陷,进而保证二维半导体场效应晶体管的电学性能。
图1示出了根据本申请实施例的金/石墨烯复合电极中的石墨烯(即图中转移金之后的石墨烯)的拉曼光谱图,在该实施例中,金电极图案膜被转移至石墨烯缓冲材料上,然后以该金电极图案膜作为掩膜,对石墨烯进行刻蚀处理,以得到金/石墨烯复合电极。另外,图1还示出了作为对比例的通过沉积工艺形成的金/石墨烯复合电极中的石墨烯(即图中沉积金之后的石墨烯)以及作为参照物的转移至硅衬底上的石墨烯(即图中转移至硅衬底上石墨烯)的拉曼光谱图。作为对比例的通过沉积工艺形成的金/石墨烯复合电极通过如下方法得到:将石墨烯转移至硅衬底上,使用光刻工艺在石墨烯表面得到电极图案;通过电子束蒸镀在石墨烯表面沉积金电极;使用氧等离子体刻蚀未被电极覆盖的石墨烯,得到金/石墨烯复合电极。转移至硅衬底上石墨烯即未经过处理的石墨烯,其作为无结构损伤的参照物。从图1中可以看出,对于作为对比例的通过沉积工艺形成的金/石墨烯复合电极,石墨烯的拉曼光谱不仅出现明显的缺陷峰D峰,而且特征峰2D峰的峰型发生了明显变化。而在根据本申请实施例的金/石墨烯复合电极中,石墨烯的拉曼光谱的峰型并没有明显的变化。说明本申请的技术方案中得到的金属/缓冲材料复合电极,可以避免缓冲材料的损伤。
步骤S40、S50中,在二维半导体材料转移至背栅电极上,再将金属电极图案-缓冲材料转移至二维半导体材料上,由此得到二维半导体场效应晶体管。
在本申请的技术方案中,制备得到的二维半导体场效应晶体管中金属电极、二维缓冲材料、二维半导体材料之间均形成范德华接触,没有在二维缓冲材料以及二维半导体材料上直接进行光刻、沉积等工艺处理,可以有效避免二维半导体材料以及二维缓冲材料的损伤,由此保证二维半导体材料以及二维缓冲材料的完整性,进而可以减弱费米能级钉扎、降低肖特基势垒,得到具有良好电学性能的二维半导体场效应晶体管。
需要说明的是,各材料之间转移的方法可以参照现有技术,本领域技术人员可以根据实际情况进行选择。转移的方法可以为在待转移材料表面旋涂聚合物成膜,再将粘结有待转移材料的聚合物膜揭起转移至目标材料上,最后去除聚合物即完成转移。可以理解的是,聚合物、待转移材料以及目标材料可以根据需要进行选择。作为一个示例的,转移的方法具体可以为,在待转移材料表面旋涂聚甲基丙烯酸甲酯(PMMA),以覆盖待转移材料得到PMMA/待转移材料,用聚二甲基硅氧烷(PDMS)把PMMA/待转移材料揭起转移至目标材料上,最后使用丙酮溶解PMMA即完成转移。其中,带转移材料可以是金属电极图案膜、金属电极预图案化缓冲材料、金属/缓冲材料复合电极或二维半导体材料,目标材料可以是衬底、二维缓冲材料、背栅电极或二维半导体材料。
在本申请的一些实施例中,步骤S10中,金属电极图案膜中金属为Au、Ag、Cu、In、Bi、Ti、Al、Ni、Pt以及Sc中一种或几种;
可选的,金属电极图案膜中金属为Au。
在上述一些实施例中,金属电极图案膜中金属的种类可以是本领域常用做电极的金属,本领域技术人员可以根据需要选择Au、Ag、Cu、In、Bi、Ti、Al、Ni、Pt以及Sc中的一种或几种。
进一步的,金属电极图案膜中金属可以为Au,虽然使用低功函数的金属(如Bi、Ti、In)可以降低肖特基壁垒,提高晶体管的电学性能,但是低功函数金属存在的问题在于容易发生氧化,特别是在高温环境中,金属氧化会变得更加严重,同时可能会扩散到有缺陷的缓冲材料或二维半导体材料中并与之发生反应,导致较差的稳定性,因此当使用Au作为金属电极时,得到的二维半导体场效应晶体管更加能够适应苛刻的使用条件,提高其电学性能的稳定性。
在一些实施例中,Au电极图案膜的制备方法,可以包括:在硅衬底(表面有SiO2层)表面使用电子束蒸镀的方法沉积Ti和Au得到电极图案,使用氢氟酸刻蚀SiO2层和Ti,得到Au电极图案膜。作为一个示例的,Au电极图案膜的制备方法,具体可以包括:在表面有300nm厚SiO2层的硅衬底使用电子束蒸镀的方法沉积厚度为5nm Ti和厚度为50nm Au得到电极图案,氢氟酸刻蚀SiO2层和Ti,得到Au电极图案膜。
在本申请的一些实施例中,步骤S20中,二维缓冲材料为石墨烯或六方氮化硼。
在上述一些实施例中,二维缓冲材料可以是石墨烯或六方氮化硼,石墨烯和六方氮化硼可以作为二维材料,具有原子级厚度,横向尺寸可以从几百纳米到几十微米甚至更大,同时只有单个或几个原子层厚度,由此可以具有原子级的平整表面,并具有可调的费米能级,能够保证和二维半导体材料沟道良好的电学接触,从而保证二维半导体场效应晶体管良好的电学性能,因此可以选择石墨烯或六方氮化硼作为二维缓冲材料。
在本申请的一些实施例中,石墨烯为单晶单层石墨烯。
在上述一些实施例中,石墨烯可以选择单晶单层石墨烯,单晶单层石墨烯由于其表面更加平整,与金属电极、二维半导体材料之间的范德华间隙更小,同时完整的单层单晶石墨烯具有良好的疏水性,可以有效避免水分子进入电极界面,从而提高二维半导体场效应晶体管在高湿度环境下性能的稳定性;另外单层单晶石墨烯还具有良好的耐氧性,且结构完整的单晶单层石墨烯能够阻挡在高温条件下金属电极向沟道缺陷处的扩散,从而提高二维半导体场效应晶体管在含氧环境和高温环境下的稳定性。因此,使用单晶单层石墨烯作为缓冲材料,可以保证得到的二维半导体场效应晶体管在含氧、高湿、高温等苛刻环境下,依然保证具有很好的电学性能。
另外,可以理解的是,缓冲材料层的加入虽然可以很好的缓解金属电极与二维半导体材料之间的费米能级钉扎,但是过厚的缓冲层也会在一定程度上阻挡电荷的传输,使用单晶单层石墨烯,可以确保场效应晶体管中的电子隧穿,保证晶体管的电学性能。由于本申请使用全转移的制备工艺,使用单晶单层石墨烯作为缓冲材料,在制备过程中也不易受到损伤,能够保证其完整性,由此单晶单层石墨烯即可很好的缓解费米能级钉扎。
可以理解的是,单晶单层石墨烯可以直接购买或自制得到,单晶单层石墨烯可以使用化学气相沉积法(CVD)在单晶铜箔上沉积制得,也可以使用微机械剥离法制备。作为一个示例的,本申请的一些实施例中,单晶单层石墨烯的具体制备方法可以为:将厚25μm多晶铜箔放置在石英衬底上,并装入CVD炉,然后在500标准立方厘米/分钟(sccm)Ar和10sccmH2条件下,将体系加热到1020℃保温1h,得到晶面为Cu(111)的单晶铜,将0.01sccm CH4引入体系30min,在单晶铜箔表面得到单晶单层石墨烯,在相同的还原气氛(500sccm Ar和10sccm H2)下对系统进行自然冷却;将生长有单晶单层石墨烯的单晶铜箔旋涂质量分数为5%的PMMA苯甲醚溶液,以覆盖单晶单层石墨烯,使用氧气等离子体清除单晶铜箔背面的石墨烯,再使用0.01g/mL(NH4)2S2O8水溶液刻蚀单晶铜箔6h,得到PMMA/单晶单层石墨烯薄膜,用水冲洗后转移至衬底上,120℃干燥,使用丙酮去除PMMA,即得到单晶单层石墨烯。
在本申请的一些实施例中,步骤S30具体包括:
正对所述金属电极预图案化缓冲材料的金属电极图案膜面,以所述金属电极图案膜作为掩膜,使用氧气等离子体对所述金属电极预图案化缓冲材料进行刻蚀,使所述二维缓冲材料图案化,以得到金属/缓冲材料复合电极。
在上述一些实施例中,具体说明了刻蚀二维缓冲材料的方法,在二维缓冲材料表面转移金属电极图案后,正对所述金属电极预图案化缓冲材料的金属电极图案膜面,以所述金属电极图案膜作为掩膜,使用氧气等离子体对所述金属电极预图案化缓冲材料进行刻蚀,由此,并不需要额外进行掩膜等工艺,即可使二维缓冲材料层具有与金属电极相同的图案,最大程度保证在加工过程中,二维缓冲材料层的完整度,且二维缓冲材料层能够完整覆盖金属电极,防止金属电极向二维半导体材料缺陷处的扩散,提高二维半导体场效应晶体管的稳定性。
图2(a)和图2(b)分别示出了本申请实施例得到的金/石墨烯复合电极的光学显微镜图片和拉曼偏移2700cm-1的面扫图。如图2(a)和图2(b)所示,在刻蚀后,石墨烯完整覆盖在金电极表面,在金电极图案的掩膜作用下,与金电极图案接触的石墨烯结构完整。
在本申请的一些实施例中,步骤S30中,背栅电极包括背栅导电层,以及结合在背栅导电层一侧的栅介质层;
将二维半导体材料转移至背栅电极的栅介质层上,以得到二维半导体材料/背栅电极堆叠;
可选的,背栅导电层的材料为高掺杂Si、Au、Ag、Cu、In、Bi、Ti、Al、Ni、Pt以及Sc中一种或几种;
可选的,栅介质层的材料为SiO2、Al2O3以及HfO2中一种或几种。
在上述一些实施例中,场效应晶体管还包括背栅电极,背栅电极包括背栅导电层和栅介质层,本申请对背栅电极中背栅导电层和栅介质层的具体材料种类并没有特殊的要求,背栅导电层的材料可以为高掺杂Si、Au、Ag、Cu、In、Bi、Ti、Al、Ni、Pt以及Sc中一种或几种,栅介质层的材料可以为SiO2、Al2O3以及HfO2中一种或几种,本领域技术人员可以根据实际需要进行选择。
作为一个示例的,本申请一些实施例中背栅导电层的材料为具有良好导电性的高掺杂Si,栅介质层材料为SiO2。
在本申请的一些实施例中,步骤S40中,二维半导体材料为二维过渡金属硫属化合物;
可选的,二维过渡金属硫属化合物为MoS2、WS2、WSe2、MoSe2中一种或几种。
在上述一些实施例中,二维过渡金属硫属化合物具有原子级厚度和优异的电学和机械性能,由于其载流子表面散射小,在原子厚度极限下迁移率高,可以很好的应用于场效应晶体管的制备中。其中MoS2是二维过渡金属硫属化合物的典型代表,具有优异的静电完整性、可调的带隙、高的电子/空穴迁移率、栅极可调的超导电性等优异的电学性能以及独特的光致发光和光学吸收等光电性质,使纳米器件具有优异的传输性能。本领域技术人员可以根据实际需要进行选择。
在本申请的一些实施例中,二维过渡金属硫属化合物为单层单晶二维过渡金属硫属化合物。
在上述一些实施例中,单层单晶二维过渡金属硫属化合物为直接带隙半导体材料,其量子效率更高,同时单层单晶二维过渡金属硫属化合物表面的平整度更高,与二维缓冲材料之间的范德华间隙更小,小分子更加不易扩散至间隙中,从而保证二维半导体场效应晶体管具有良好的电学性能。
作为一个实施例的,本申请一些实施例中,使用单层单晶MoS2作为二维半导体材料。单层单晶MoS2可以直接购买或通过自制得到,单晶单层MoS2可以使用CVD方法在衬底上沉积制得,也可以使用微机械剥离法制备。
在本申请的一些实施例中,单晶单层MoS2的制备方法,可以包括:以MoO3和硫粉作为前驱物,在SiO2/Si衬底进行沉积生长,生长完成后使用PMMA旋涂MoS2层,使用KOH刻蚀衬底上的SiO2得到PMMA/MoS2,将PMMA/MoS2转移至新衬底上,使用丙酮去除PMMA即得到单层单晶MoS2。
作为一个示例,单晶单层MoS2的制备方法,具体可以包括:用5mg MoO3(纯度:99.95%)和10mg硫粉(纯度:99.99%)作为前驱体,将一块SiO2/Si衬底朝下放置在MoO3粉末上;在加热之前,用200sccm的Ar气体对整个CVD系统进行10min的清洗;然后,MoO3区域的温度以15℃/min的速度上升到650℃,当MoO3的温度达到500℃时,由加热带加热的硫粉的温度以30℃/min的速度上升到180℃,当MoO3区域温度达到650℃后,在5sccm Ar的流量下保温3min,实现MoS2在SiO2/Si衬底表面生长。生长结束后,打开炉盖进行快速冷却;在MoS2表面旋涂PMMA,再用KOH刻蚀衬底上的SiO2得到PMMA/MoS2,将PMMA/MoS2转移至新衬底上,使用丙酮去除PMMA即得到单层单晶MoS2。
第二方面,本申请提供了一种二维半导体场效应晶体管,根据第一方面任一实施例的制备方法制备得到。
在本申请的一些实施例中,二维半导体场效应晶体管的肖特基势垒≤47meV。
第三方面,本申请提供了一种集成电路,包括:
根据第一方面任一实施例的制备方法制备得到的二维半导体场效应晶体管或根据第二方面任一实施例的二维半导体场效应晶体管。
以下,通过实施例更详细地说明本申请的二维半导体场效应晶体管及其制备方法和应用,但本申请丝毫不限于这些实施例。
实施例1
MoS2场效应晶体管的制备方法:
MoS2场效应晶体管的结构和制备流程如图3所示。
制备待转移的Au电极图案膜:在SiO2/Si衬底(表面SiO2厚度为300nm)使用电子束蒸镀的方法以0.1nm/s的蒸镀速度沉积厚度为5nm Ti和厚度为50nm Au得到电极图案,在电极图案表面旋涂质量分数为5%的PMMA苯甲醚溶液,在氢氟酸中浸泡2h,刻蚀SiO2层和5nmTi,得到PMMA/Au电极图案膜,使用PDMS将PMMA/Au电极图案膜揭起来,得到待转移的电极图案膜。
制备单晶单层石墨烯并转移至SiO2/Si衬底(表面SiO2厚度为300nm):将厚25μm多晶铜箔放置在石英衬底上,并装入CVD炉,然后在500标准立方厘米/分钟(sccm)Ar和10sccmH2条件下,将体系加热到1020℃保温1h,得到晶面为Cu(111)的单晶铜,将0.01sccm CH4引入体系30min,在单晶铜箔表面得到单晶单层石墨烯,在相同的还原气氛(500sccm Ar和10sccm H2)下对系统进行自然冷却;将生长有单晶单层石墨烯的单晶铜箔旋涂质量分数为5%的PMMA苯甲醚溶液,以2000rpm/min的速度旋涂1min,以覆盖单晶单层石墨烯,使用氧气等离子体清除单晶铜箔背面的石墨烯,再使用0.01g/mL(NH4)2S2O8水溶液刻蚀单晶铜箔6h,得到PMMA/单晶单层石墨烯薄膜,用水冲洗后转移至SiO2/Si衬底上,120℃干燥,使用丙酮去除PMMA。
制备待转移的Au/石墨烯复合电极:将待转移的Au电极图案膜转移至上述SiO2/Si衬底上的单晶单层石墨烯薄膜表面,使用丙酮去除Au电极图案膜表面的PMMA,得到Au复合石墨烯材料;正对Au复合石墨烯材料的Au电极图案膜面,使用氧气等离子体在Au电极图案膜的掩膜作用下进行刻蚀,使Au复合石墨烯材料中石墨烯图案化,以得到Au/石墨烯复合电极;在Au/石墨烯复合电极表面旋涂质量分数为5%的PMMA苯甲醚溶液,在去离子水中浸泡1h,使用PDMS将PMMA/Au/石墨烯复合电极图案膜揭起来,得到待转移的Au/石墨烯复合电极。
MoS2/背栅电极堆叠的制备:用5mg MoO3(纯度:99.95%)和10mg硫粉(纯度:99.99%)作为前驱体,将一块SiO2/Si衬底朝下放置在MoO3粉末上;在加热之前,用200sccm的Ar气体对整个CVD系统进行10min的清洗;然后,MoO3区域的温度以15℃/min的速度上升到650℃,当MoO3的温度达到500℃时,由加热带加热的硫粉的温度以30℃/min的速度上升到180℃,当MoO3区域温度达到650℃后,在5sccm Ar的流量下保温3min,实现MoS2在SiO2/Si衬底表面生长。生长结束后,打开炉盖进行快速冷却;在MoS2表面旋涂PMMA,再用KOH刻蚀衬底上的SiO2得到PMMA/MoS2,将PMMA/MoS2转移至背栅电极上,使用丙酮去除PMMA即得到MoS2/背栅电极堆叠。其中,背栅电极的背栅导电层的有良好导电性的高掺杂Si,栅介质层材料为SiO2。
MoS2场效应晶体管的制备:将待转移的Au/石墨烯复合电极转移至MoS2/背栅电极堆叠的MoS2表面,然后用丙酮去除表面的PMMA,即得到MoS2场效应晶体管。
使用Agilent B1500A半导体参数分析仪对上述MoS2场效应晶体管的电学性能进行测试;设置源漏电压为0.5V或1V,栅极电压从-60V扫描到60V得到转移曲线;使用LinkamT96-S测试腔体控制电学测试的温度以及气氛。
对比例1
MoS2场效应晶体管的制备方法:
与实施例1类似,区别在于不在Au电极与MoS2之间插入石墨烯层,直接将Au电极图案转移至MoS2/背栅电极堆叠的MoS2表面,得到以转移Au电极为源漏电极的MoS2场效应晶体管。
使用Agilent B1500A半导体参数分析仪对对上述MoS2场效应晶体管的电学性能进行测试。
实施例1得到MoS2场效应晶体管的光学显微镜图片如图4所示,说明本方法制备得到MoS2场效应晶体管结构完整,MoS2沟道完整没有缺陷,能够保证其具有良好的电学性能。
实施例1得到MoS2场效应晶体管在常温下的转移曲线如图5所示,说明本方法制备得到MoS2场效应晶体管具有很高场效应转移率以及开关态电流比,具有很好的电学性能。
实施例1得到MoS2场效应晶体管中Au/石墨烯复合电极与MoS2势垒高度随栅极电压的变化图如图6所示,线性区结束的点对应的势垒高度为47meV为肖特基势垒,说明本申请提供的制备方法可以通过在金属电极和二维半导体材料之间插入完整的缓冲材料层,且可以避免场效应晶体管出现缺陷,从而减弱费米能级钉扎,显著降低肖特基势垒,提高MoS2场效应晶体管的电学性能。
实施例1与对比例1中转移Au/石墨烯复合电极与转移Au电极与MoS2的接触电阻随载流子浓度变化图如图7所示,说明在Au电极与MoS2之间穿插完整的石墨烯材料,能够显著降低金属电极与二维半导体材料之间的接触电阻,接触电阻可以低至4.7kΩ·μm,从而可以保证MoS2场效应晶体管具有良好的电学性能。
实施例1得到MoS2场效应晶体管在不同湿度条件下的转移曲线如图8所示,可以看到在不同湿度环境下,MoS2场效应晶体管的电学性能未出现明显变化,说明MoS2场效应晶体管在高湿度环境下使用具有很好的稳定性,耐湿性良好,其原因在于:完整无缺陷石墨烯与金属电极、二维半导体材料之间的范德华间隙较小,同时完整无缺陷石墨烯具有良好的疏水性,可以有效避免水分子进入电极界面,从而提高MoS2场效应晶体管在高湿度环境下性能的稳定性。
实施例1得到MoS2场效应晶体管在10mTott环境压力(体积分数80%的氮气和体积分数20%的氧气)下放置不同时间后在氩气下退火后的传输曲线如图9所示,退火具体条件为在氩气氛围下350℃退火1h。该环境是模拟晶体管封装后的环境,从图中可以看出放置1周,电学性能无明显变化,放置6个月,电学性能出现小幅降低,说明MoS2场效应晶体管具有很好的耐氧性和耐高温性,其原因在于,Au和石墨烯都具有很好的耐氧化和耐高温性质,同时整无缺陷石墨烯也可以很好避免Au在高温下可能的扩散,因此使本申请制备得到的MoS2场效应晶体管在含氧环境或经历高温后也能表现出良好的稳定性。
综上所述,本申请提供的通过全转移策略制备得到的MoS2场效应晶体管具有良好电学性能的同时,还具有很好的耐湿性、耐氧性以及热稳定性,由此,本申请提供的MoS2场效应晶体管可以应用于各种苛刻的使用环境。
最后应说明的是:以上各实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述各实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (10)
1.一种二维半导体场效应晶体管的制备方法,其特征在于,包括以下步骤:
S10提供金属电极图案膜;
S20将所述金属电极图案膜转移至二维缓冲材料的表面上,以得到在二维缓冲材料的表面结合有金属电极图案膜的金属电极预图案化缓冲材料;
S30以所述金属电极图案膜作为掩膜,对所述金属电极预图案化缓冲材料进行刻蚀处理,使所述二维缓冲材料图案化,以得到金属/缓冲材料复合电极;
S40将二维半导体材料转移至背栅电极上,以得到二维半导体材料/背栅电极堆叠;
S50将所述金属/缓冲材料复合电极转移至所述二维半导体材料/背栅电极堆叠中二维半导体材料与所述背栅电极所在表面相反的另一表面上,使所述二维缓冲材料处于金属电极与二维半导体材料之间,以得到二维半导体场效应晶体管。
2.根据权利要求1所述的制备方法,其特征在于,所述步骤S10中,所述金属电极图案膜中金属为Au、Ag、Cu、In、Bi、Ti、Al、Ni、Pt以及Sc中一种或几种;
可选的,所述金属电极图案膜中金属为Au。
3.根据权利要求1所述的制备方法,其特征在于,所述步骤S20中,所述二维缓冲材料为石墨烯或六方氮化硼。
4.根据权利要求3所述的制备方法,其特征在于,所述石墨烯为单晶单层石墨烯。
5.根据权利要求1所述的制备方法,其特征在于,所述步骤S30具体包括:
正对所述金属电极预图案化缓冲材料的金属电极图案膜面,以所述金属电极图案膜作为掩膜,使用氧气等离子体对所述金属电极预图案化缓冲材料进行刻蚀,使所述二维缓冲材料图案化,以得到金属/缓冲材料复合电极。
6.根据权利要求1所述的制备方法,其特征在于,所述步骤S40中,所述背栅电极包括背栅导电层,以及结合在所述背栅导电层一侧的栅介质层;
将二维半导体材料转移至背栅电极的栅介质层上,以得到二维半导体材料/背栅电极堆叠;
可选的,所述背栅导电层的材料为高掺杂Si、Au、Ag、Cu、In、Bi、Ti、Al、Ni、Pt以及Sc中一种或几种;
可选的,所述栅介质层的材料为SiO2、Al2O3以及HfO2中一种或几种。
7.根据权利要求1所述的制备方法,其特征在于,所述步骤S40中,所述二维半导体材料为二维过渡金属硫属化合物;
可选的,所述二维过渡金属硫属化合物为MoS2、WS2、WSe2、MoSe2中一种或几种。
8.根据权利要求1所述的制备方法,其特征在于,所述二维过渡金属硫属化合物为单层单晶二维过渡金属硫属化合物。
9.一种二维半导体场效应晶体管,其特征在于,根据权利要求1~8任一项所述的制备方法制备得到。
10.一种集成电路,其特征在于,包括:
根据权利要求1~8任一项所述的制备方法制备得到的二维半导体场效应晶体管或根据权利要求9所述的二维半导体场效应晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310082579.XA CN115831761A (zh) | 2023-01-14 | 2023-01-14 | 二维半导体场效应晶体管及其制备方法和应用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310082579.XA CN115831761A (zh) | 2023-01-14 | 2023-01-14 | 二维半导体场效应晶体管及其制备方法和应用 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115831761A true CN115831761A (zh) | 2023-03-21 |
Family
ID=85520899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310082579.XA Pending CN115831761A (zh) | 2023-01-14 | 2023-01-14 | 二维半导体场效应晶体管及其制备方法和应用 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115831761A (zh) |
-
2023
- 2023-01-14 CN CN202310082579.XA patent/CN115831761A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI481738B (zh) | 改善石墨烯和碳奈米管上之材料的晶核生成之方法 | |
KR102637107B1 (ko) | 전자 소자 및 그 제조방법 | |
CN106910776B (zh) | 基于高k栅介质的大面积二硫化钼场效应晶体管及其制备 | |
US20120168724A1 (en) | Transfer-free batch fabrication of single layer graphene devices | |
Zhao et al. | Effects of annealing on top-gated MoS2 transistors with HfO2 dielectric | |
CN112840448B (zh) | 通过工程化原子层沉积对碳纳米管的可调掺杂 | |
JP2008547241A (ja) | 堆積途中でアニーリングを行うことによってバンドが設計された超格子を有する半導体素子の作製方法 | |
KR102387926B1 (ko) | 고유전 탄화수소 박막 및 이를 이용한 반도체 소자 | |
US20070218624A1 (en) | Semiconductor device and method of manufacturing the same | |
US20140001440A1 (en) | Dielectric for carbon-based nano-devices | |
CN113782593A (zh) | 一种硒氧化铋原位热氧化物顶栅场效应晶体管及其制备方法 | |
WO2021261867A1 (ko) | 고유전 탄화수소 박막 및 이를 이용한 반도체 소자 | |
Shahrjerdi et al. | High device yield carbon nanotube NFETs for high-performance logic applications | |
Liang et al. | Aggressively Scaled Atomic Layer Deposited Amorphous InZnO x Thin Film Transistor Exhibiting Prominent Short Channel Characteristics (SS= 69 mV/dec.; DIBL= 27.8 mV/V) and High G m (802 μS/μm at V DS= 2V) | |
CN103098186A (zh) | 半导体器件的制造的方法 | |
CN115831761A (zh) | 二维半导体场效应晶体管及其制备方法和应用 | |
JP2008053554A (ja) | 電子デバイスとその製造方法 | |
WO2021261868A1 (ko) | 고유전 탄화수소 박막을 이용한 커패시터 및 이를 이용한 반도체 소자 | |
CN116057714A (zh) | 具有异质结结构的金属氧化物半导体层的薄膜晶体管、包括其的显示装置及其制造方法 | |
Akazawa et al. | Formation of ultrathin SiNx∕ Si interface control double layer on (001) and (111) GaAs surfaces for ex situ deposition of high-k dielectrics | |
KR20220165488A (ko) | 터널링 절연체를 통한 모수석상 반도체 나노층과 금속 전극 간 접합저항 저하 기술을 기반으로 하는 광전자 소자 및 광전자 소자의 제조 방법 | |
US10431672B1 (en) | Method of forming a III-V and Zn based finFET structure using low temperature deposition techniques | |
TWI857824B (zh) | 半導體元件與其製作方法 | |
US20240154035A1 (en) | Semiconductor apparatus and forming method for ferroelectric thin film | |
KR101070869B1 (ko) | 쇼트키 장벽 트랜지스터 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |