CN113782593A - 一种硒氧化铋原位热氧化物顶栅场效应晶体管及其制备方法 - Google Patents

一种硒氧化铋原位热氧化物顶栅场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN113782593A
CN113782593A CN202010516637.1A CN202010516637A CN113782593A CN 113782593 A CN113782593 A CN 113782593A CN 202010516637 A CN202010516637 A CN 202010516637A CN 113782593 A CN113782593 A CN 113782593A
Authority
CN
China
Prior art keywords
field effect
effect transistor
etching
argon
situ thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010516637.1A
Other languages
English (en)
Inventor
彭海琳
李天然
涂腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202010516637.1A priority Critical patent/CN113782593A/zh
Publication of CN113782593A publication Critical patent/CN113782593A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种硒氧化铋原位热氧化物顶栅场效应晶体管及其制备方法。该方法将二维Bi2O2Se晶体进行原位氧化，使其表层氧化转化为一定厚度的栅氧化物Bi2SeO5。随后利用氢氟酸选择性刻蚀Bi2SeO5，暴露出源漏接触区域的Bi2O2Se。随后在栅氧化物区域沉积金属栅电极，再沉积金属源漏电极而得。本发明工艺流程简单，操作容易，成本低，器件性能优异，该硒氧化铋原位氧化物顶栅场效应晶体管在300K下的场效应迁移率可达300cm2V‑1s‑1，亚阈值摆幅可低至70mV/dec。本发明有望应用于大规模集成电路等领域；为Bi2O2Se半导体在逻辑电路、传感器和集成电路的应用奠定了基础。

Description

一种硒氧化铋原位热氧化物顶栅场效应晶体管及其制备方法
技术领域
本发明属于半导体微电子器件领域，涉及一种硒氧化铋原位热氧化物顶栅场效应晶体管及其制备方法。
背景技术
二维层状材料是一种层间为弱的范德华作用力，层内为共价键连接的二维材料，因其独特的二维结构和优异的光学、电学等性质近年来受到人们的广泛关注。硒氧化铋(Bi2O2Se)是一种新兴的高迁移率二维半导体材料，属于四方晶系
Figure BDA0002530367800000011
Figure BDA0002530367800000012
由(Bi2O2)n层和Sen交替连接构成。Bi2O2Se的禁带宽度约为0.85eV，室温场效应电子迁移率高达2200cm2V-1s-1，且具有极佳的空气稳定性，可应用于高性能逻辑电路、柔性器件、光电等领域。其高温氧化产物亚硒酸氧铋(Bi2SeO5)禁带宽度在3.5eV以上，相对介电常数κ高达21以上，具有良好的绝缘性能。可作为场效应晶体管的栅介质使用，其性能与商用的高κ介质HfO2，ZrO2等相当。
目前，在半导体场效应晶体管的工艺流程中，HfO2等高κ介质均需要通过原子层沉积(ALD)，化学气相沉积(CVD)等外源性方法制造，需要引入较多额外步骤，成本高昂。且所得到的高κ介质与半导体的界面极易产生各种缺陷，降低器件性能。近年来已有一些研究试图在HfSe2和ZrSe2等半导体材料表面直接氧化得到HfO2，ZrO2等高κ栅介质，然而这些原位氧化产物通常不具备确定的化学计量比，难以解决界面问题，漏电流很大，无法作为场效应晶体管的栅介质使用。迄今为止，直接使用原位氧化产生的高κ介质作为栅介质，驱动半导体场效应晶体管的工作尚未见报道。
发明内容
本发明的目的是提供一种硒氧化铋原位热氧化物顶栅场效应晶体管及其制备方法。本发明利用原位热氧化法直接获得栅介质，并制造高性能Bi2O2Se场效应晶体管。该方法具有成本低、可控性好、器件性能突出等优点，因此可作为一种搭建高性能大规模集成电路的理想方法。
本发明提供的硒氧化铋原位热氧化物顶栅场效应晶体管，包括基底、位于所述基底上的沟道材料、位于所述沟道材料上的介电层、位于所述介电层上的栅电极和包括基底、位于所述基底上的沟道材料、位于所述沟道材料上的介电层、位于所述介电层上的栅电极和直接与所述沟道材料接触的源漏电极；
所述沟道材料为二维Bi2O2Se晶体；
构成所述介电层的材料为Bi2SeO5；
所述源漏电极分别位于所述介电层两端。
上述硒氧化铋原位热氧化物顶栅场效应晶体管中，所述介电层的光学带隙大于Bi2O2Se，在外加场强为1MV/cm时，Bi2SeO5薄膜的漏电流小于10-7A/cm2，对应电阻率～1011Ω·m；
所述介电层的厚度为5-30nm；具体为5nm、10nm、15nm、20nm或25nm；
构成所述基底的材料为氟金云母或钛酸锶；氟金云母基底化学式为KMg3(AlSi3O10)F2，钛酸锶基底化学式为SrTiO3；
构成所述栅电极的材料为金属；所述金属具体为金；
所述栅电极的厚度为50-70nm；具体为50nm、60nm或70nm；
所述源漏电极的厚度为5-50nm；具体的，金构成的电极的厚度可为30-50nm；更具体可为30nm、40nm或50nm；铁接触层的厚度可为5nm；
构成所述源漏电极的材料选自铁和金中至少一种；具体可为由铁和金构成；所述铁作为接触层。
本发明提供的制备所述硒氧化铋原位热氧化物顶栅场效应晶体管的方法，包括：
1)在二维Bi2O2Se晶体进行原位热氧化反应，在其表面得到作为介电层的Bi2SeO5；
2)在所述步骤1)所得介电层之上进行电子束刻蚀，制备源漏电极和栅电极，在氩气中于90-120℃退火处理30-60分钟，得到所述硒氧化铋原位热氧化物顶栅场效应晶体管。
上述方法所述步骤1)所述原位热氧化反应步骤中，反应气氛为纯氧、由氧气和氩气组成的混合气或空气；所述反应气氛中，所述由氧气和氩气组成的混合气(简称为合成空气)中，氧气和氩气的体积百分比为20：80；
原位热氧化反应温度为370～420℃；具体为370℃、400℃或420℃；
原位热氧化反应时间为2～100分钟；具体为3分钟、5分钟、7分钟、10分钟、20分钟、30分钟或90分钟；
所述方法还包括：所述反应气氛为纯氧或由氧气和氩气组成的混合气时，在所述原位氧化反应步骤之前，将反应体系进行洗气；所述洗气步骤包括：每次将体系气压抽至0.5托以下，再通入所述气体充至半个大气压以上，如此反复3次，最后一次充气至体系气压达到一个大气压。
所述步骤2)电子束刻蚀步骤中，所用刻蚀掩模版为PMMA-A4.5电子束光刻胶和PMMA-6200干法刻蚀胶中至少一种；具体可为先以4000rpm的转速旋涂两次PMMA4.5％溶液，再先以4000rpm的转速旋涂一次PMMA-6200干法刻蚀胶；
所述电子束刻蚀为标准的电子束刻蚀，以在掩模版上暴露出源漏接触区域；
所述电子束刻蚀步骤所用刻蚀剂为质量百分浓度为0.01％-2％的氢氟酸；具体为质量百分浓度为0.01％、0.05％、0.1％、0.2％、1％或2％的氢氟酸；
电子束刻蚀时间为5秒-2分钟；具体为5秒、20秒、30秒或1分钟；
所述栅电极和源漏电极的制备方法为各种常用方法，如可为热蒸镀、电子束蒸镀或磁控溅射沉积；
所述在氩气中于90-120℃处理30-60分钟步骤中，温度为90℃或100℃；时间为30分钟。
所述步骤1)中，所述二维Bi2O2Se晶体按照化学气相沉积法或分子束外延法制得；
具体的，所述化学气相沉积法包括：将Bi2Se3粉末和Bi2O3块体置于所述管式炉的中心位置，将基底置于所述管式炉中心位置的下游，通入载气进行化学气相沉积，沉积完毕自然冷却至室温，即在所述基底上得到所述二维Bi2O2Se晶体；
更具体的，所述Bi2O3粉末与Bi2Se3块体的摩尔比为1～3：1，具体可为1:1、2:1、3:1；
所述基底为氟金云母或钛酸锶基底；所述氟金云母的化学式为KMg3(AlSi3O10)F2；所述钛酸锶的化学式为SrTiO3；
所述化学气相沉积步骤中，载气为氩气和氩氧混气组成的混合气；所述氩氧混气中，氧气的体积百分含量为千分之一；
所述氩气的流速为100～200标准毫升/分钟，具体可为100、150、200标准毫升/分钟；
所述氩氧混气的流速为10～30标准毫升/分钟，具体可为10标准毫升/分钟、20标准毫升/分钟、30标准毫升/分钟；
体系压强为100-400托，具体可为100托、200托或400托；
沉积温度为580-620℃，具体可为580℃、600℃或620℃；
沉积时间为5-30分钟，具体可为5分钟、20分钟或30分钟。
所述方法还包括：在所述化学气相沉积步骤之后，将体系自然冷却至室温。
更具体的，所述原料氧化铋位于所述管式炉的中心位置，硒化铋位于氧化铋上游3～6厘米处，具体可为3、5或6厘米。
所述基底放置于所述管式炉中心位置的下游。具体为距所述中心位置8-12厘米的下游位置。
另外，含有上述本发明提供的硒氧化铋原位热氧化物顶栅场效应晶体管的环绕栅场效应晶体管或鳍式场效应晶体管及所述硒氧化铋原位热氧化物顶栅场效应晶体管在制备环绕栅场效应晶体管或鳍式场效应晶体管中的应用以及含有所述硒氧化铋原位热氧化物顶栅场效应晶体管的逻辑电路、传感器或集成电路及所述硒氧化铋原位热氧化物顶栅场效应晶体管在制备逻辑电路、传感器和集成电路中至少一种中的应用，也属于本发明的保护范围。所述逻辑电路具体为反相器逻辑电路。
具体的，制备所述逻辑电路的方法包括：利用湿法刻蚀预先将二维Bi2O2Se晶体划分为多个区域，再将上述区域按照相同的步骤进行原位热氧化和选择性刻蚀，最后制备源漏电极，而得。
具体的，所述湿法刻蚀步骤中，所用刻蚀液为由浓硫酸、双氧水及水组成的混合物；所述浓硫酸、双氧水和水的体积比具体为1:2:4；所述双氧水的体积百分浓度具体为40％；
所述原位热氧化的条件与前述相同；
具体的，反应气氛为纯氧、由氧气和氩气组成的混合气或空气；所述反应气氛中，所述由氧气和氩气组成的混合气中，氧气和氩气的体积百分比为20：80；
氧化反应温度为370～420℃；具体为370℃、400℃或420℃；
氧化反应时间为5～30分钟；具体为10分钟、20分钟或30分钟；
所述方法还包括：所述反应气氛为纯氧或由氧气和氩气组成的混合气时，在所述原位氧化反应步骤之前，将反应体系进行洗气；所述洗气步骤包括：每次将体系气压抽至0.5托以下，再通入所述气体充至半个大气压以上，如此反复3次，最后一次充气至体系气压达到一个大气压。
所述选择性刻蚀步骤中，所用掩模版为电子束光刻胶或紫外光刻胶；
所述刻蚀为标准的电子束刻蚀或光刻方法，以在掩模版上暴露出源漏接触区域；
所述源漏电极的制备方法为热蒸镀、电子束蒸镀或磁控溅射沉积；
所述源漏电极的厚度为5-50nm；
构成所述源漏电极的材料选自铁和金中至少一种。具体的，金构成的电极的厚度可为30-50nm；更具体可为30nm、40nm或50nm；铁接触层的厚度可为5nm。
更具体的，所述源漏电极可为由5nm铁+50nm金组成的第一层金属电极以及70nm厚度的纯金第二层电极。
本发明以Bi2Se3粉末和Bi2O3块体为原料，利用化学气相沉积法或分子束外延法合成二维Bi2O2Se晶体。在纯氧、合成空气或空气气氛中加热所得Bi2O2Se，使其表层原位热氧化转化为一定厚度的栅氧化物Bi2SeO5。随后利用氢氟酸选择性刻蚀Bi2SeO5，暴露出源漏接触区域的Bi2O2Se。随后在栅氧化物区域沉积金属栅电极，再沉积金属源漏电极，得到场效应晶体管。该方法制备的硒氧化铋原位氧化物顶栅场效应晶体管迁移率高、稳定性好，且该氧化方法简单易行、成本低廉、适合于大规模集成电路应用，具有广阔的前景。
本发明的特点及有益效果是：
1、本发明以Bi2O2Se二维半导体为原材料，利用热氧化法，直接在其表面制造高κ栅介质，避免了昂贵耗时的ALD、CVD等方法。采用标准的微纳加工手段，制造高性能的顶栅场效应晶体管。
2、本发明工艺流程简单，操作容易，成本低，得到的器件性能优异，该硒氧化铋原位氧化物顶栅场效应晶体管在300K下的场效应迁移率可达300cm2 V-1s-1，亚阈值摆幅可低至70mV/dec。
3、本发明提供的硒氧化铋原位氧化物顶栅场效应晶体管有望应用于大规模集成电路等领域；为Bi2O2Se半导体在逻辑电路、传感器和集成电路的应用奠定了基础。
附图说明
图1为本发明制备层状Bi2O2Se自然氧化物Bi2SeO5的装置示意图；
图2为本发明介绍的层状Bi2O2Se及其自然氧化物Bi2SeO5的晶体结构图；
图3是本发明实施例1中所得Bi2O2Se半导体/Bi2SeO5自然氧化层异质结X射线衍射谱图；
图4是本发明实施例2中Bi2O2Se样品氧化前、部分氧化和完全氧化后的光学显微镜照片；
图5是本发明实施例2中Bi2O2Se氧化前、氧化后和刻蚀后典型的原子力显微镜图片和表面粗糙度高斯分布图；
图6是本发明实施例3中所得Bi2O2Se/Bi2SeO5异质结薄膜的扫描透射-高角环形暗场像照片；
图7是本发明实施例3中所得Bi2SeO5薄膜的绝缘性能测量；
图8是本发明实施例4中4L-Bi2O2Se逐层氧化进程；
图9是本发明实施例5中所得Bi2O2Se/Bi2SeO5异质结氧化刻蚀之后的光学显微镜照片和拉曼谱图。
图10是本发明制造Bi2O2Se半导体原位氧化物顶栅场效应晶体管的流程图；
图11是本发明实施例6、7、8中所得Bi2O2Se场效应晶体管的结构示意图及测量电路；
图12是本发明实施例6中所得Bi2O2Se场效应晶体管的测量结果及其光学照片；
图13是本发明实施例7中所得Bi2O2Se场效应晶体管的测量结果及其光学照片；
图14是本发明实施例8中所得Bi2O2Se场效应晶体管的测量结果及其光学照片；
图15是本发明制造Bi2O2Se半导体原位氧化物顶栅场效应晶体管逻辑电路的流程图；
图16是本发明实施例9中所得反相器逻辑电路的结构的电镜照片、等效电路图及测量结果。
具体实施方式
下面结合具体实施例对本发明作进一步阐述，但本发明并不限于以下实施例。所述方法如无特别说明均为常规方法。所述原材料如无特别说明均能从公开商业途径获得。
实施例1
称取2.1克Bi2O3粉末和1.0克Bi2Se3块体(摩尔比3:1)，将其置于管式炉石英管的中心，在距离管式炉中心8-12厘米的下游处各放置一片氟金云母基底。通入载气，氩气流速为200标准毫升/分钟，氩氧混气流速为30标准毫升/分钟。维持体系压强为100托。将温度升至620摄氏度，维持20分钟，进行化学气相沉积。反应后自然降温至室温。将沉积有Bi2O2Se薄膜的云母基底取出，即得到层状Bi2O2Se纳米片。
在氧化步骤中，将Bi2O2Se样品置于磁力舟上，首先洗气，每次将体系气压抽至0.5托以下，再通入合成空气充至半个大气压以上，如此反复3次，最后一次充气至体系气压达到一个大气压。设置氧化温度为400℃，待炉子升温至400℃后，用磁铁吸引磁力舟将样品推入炉子中心进行原位热氧化，氧化时间为90分钟，氧化结束后用磁铁将磁力舟拖出炉膛，自然降温至室温，由于云母上的Bi2O2Se厚度各有差异，得到的产物为Bi2O2Se半导体/Bi2SeO5自然氧化层异质结和Bi2SeO5纳米片。
图2为该实施例制备所得层状Bi2O2Se纳米片和热氧化得到的Bi2SeO5的晶体结构图；由图可知，Bi2O2Se是一种由(Bi2O2)n层和Sen层在z轴方向上交替出现的二维层状材料；Bi2SeO5是层间方向沿着晶胞a轴的正交晶系的层状材料。
图3为该实施例制备的样品的X射线衍射图谱，“*”表示基底云母的特征峰，“□”表示Bi2O2Se的特征峰，“Δ”表示热氧化得到的Bi2SeO5的特征峰。由图可知，氧化之后，Bi2O2Se的特征峰峰强明显降低，Bi2O2Se部分氧化为Bi2SeO5。
实施例2
样品生长步骤与实施例1中一致。
在氧化步骤中，将Bi2O2Se样品置于磁力舟上，首先洗气，每次将体系气压抽至0.5托以下，再通入合成空气充至半个大气压以上，如此反复3次，最后一次充气至体系气压达到一个大气压。设置氧化温度为400℃，待炉子升温至400℃后，用磁铁吸引磁力舟将两片云母上的Bi2O2Se样品推入炉子中心进行原位热氧化，氧化时间为3分钟，氧化结束后用磁铁将磁力舟拖出炉膛，自然降温至室温得到Bi2O2Se半导体/Bi2SeO5自然氧化层异质结。为更好地表征自然氧化层性质，后续继续将其中一片样品在400℃下氧化10分钟至云母上部分纳米片完全被氧化。
图4是该实施例所得Bi2O2Se/Bi2SeO5异质结的光学显微镜照片，由图可知，氧化之后的Bi2O2Se/Bi2SeO5异质结光学衬度均匀，证明氧化的均匀性。随着氧化程度的增加，光学衬度减小，当Bi2O2Se完全被氧化成Bi2SeO5时，样品变得透明，证明氧化得到的氧化产物Bi2SeO5光学带隙大于Bi2O2Se。
图5是该实施例中Bi2O2Se氧化前、部分氧化后和刻蚀后典型的原子力显微镜图片和表面粗糙度高斯分布图；由图可知，刚合成出的Bi2O2Se二维晶体表面粗糙度为0.10纳米，氧化之后Bi2O2Se/Bi2SeO5异质结表面粗糙度为0.13纳米，用浓度为0.2％的氢氟酸溶液选择性刻蚀表面氧化层Bi2SeO5之后的表面粗糙度为0.16纳米，较初始只有轻微的增加，依然保持着原子级平整，证明得到的Bi2O2Se/Bi2SeO5异质结界面平整。
实施例3
样品生长步骤与实施例1中一致；仅将基底由氟金云母基底替换为钛酸锶基底。
在氧化步骤中，将Bi2O2Se样品置于磁力舟上，首先洗气，每次将体系气压抽至0.5托以下，再通入合成空气充至半个大气压以上，如此反复3次，最后一次充气至体系气压达到一个大气压。设置氧化温度为400℃，待炉子升温至400℃后，用磁铁吸引磁力舟将两片厚度不同的钛酸锶基底上的Bi2O2Se薄膜样品推入炉子中心进行原位热氧化，氧化时间为30分钟，氧化结束后用磁铁将磁力舟拖出炉膛，自然降温至室温分别得到Bi2O2Se半导体/Bi2SeO5自然氧化层异质结和Bi2SeO5薄膜。
图6是该实施例所得Bi2O2Se/Bi2SeO5异质结薄膜的扫描透射电镜图片；由图可知，所得Bi2O2Se/Bi2SeO5的结晶性均非常良好，其中Bi2O2Se扫描透射-高角环形暗场像给出的0.61nm的层间距与Bi2O2Se晶体的层间距理论值(0.61nm)一致；Bi2SeO5的原子排布与Bi2SeO5的[102]方向吻合，Bi2O2Se/Bi2SeO5之间的界面非常干净清晰。
图7是该实施例所得Bi2SeO5薄膜的绝缘性能测量。由图可知，在外加场强为1MV/cm时，测得Bi2SeO5薄膜的漏电流小于10-7A/cm2，对应电阻率～1011Ω·m，证明通过热氧化方法得到的Bi2SeO5薄膜漏电流小，绝缘性能良好。
实施例4
样品生长步骤与实施例1中一致。
在氧化步骤中，将Bi2O2Se样品置于磁力舟上，首先洗气，每次将体系气压抽至0.5托以下，再通入合成空气充至半个大气压以上，如此反复3次，最后一次充气至体系气压达到一个大气压。设置氧化温度为370℃，待炉子升温至370℃后，用磁铁吸引磁力舟将云母基底上的Bi2O2Se薄膜样品推入炉子中心进行原位热氧化，氧化时间为5分钟，氧化结束后用磁铁将磁力舟拖出炉膛，自然降温至室温取出表征。如此反复氧化6次。
图8是该实施例所得逐层氧化样品的光学和原子力显微镜图片。由图可知，随着氧化时间的延长，氧化层厚度线性增加，通过精确控制氧化时间和温度可以实现Bi2O2Se的逐层氧化。
实施例5
样品生长步骤与实施例1中一致。
在氧化步骤中，将Bi2O2Se样品置于磁力舟上，首先洗气，每次将体系气压抽至0.5托以下，再通入合成空气充至半个大气压以上，如此反复3次，最后一次充气至体系气压达到一个大气压。设置氧化温度为370℃，待炉子升温至370℃后，用磁铁吸引磁力舟将云母基底上的Bi2O2Se薄膜样品推入炉子中心进行原位热氧化，氧化时间为20分钟，氧化结束后用磁铁将磁力舟拖出炉膛，自然降温至室温得到Bi2O2Se半导体/Bi2SeO5自然氧化层异质结。
图9是该实施例所得样品的光学照片和拉曼谱图。由图可知，可通过氧化-刻蚀的方法得到一个晶胞厚度的Bi2O2Se纳米片，拉曼表征显示刻蚀得到的一个晶胞厚度以上的Bi2O2Se均具有160cm-1处的拉曼特征峰，证明该方法基本不损伤底下Bi2O2Se的性质。
实施例6
如图10所示，选取氟金云母上生长的初始厚度为20nm的二维Bi2O2Se薄片，400℃原位热氧化20分钟，使表层15nm的Bi2O2Se转化为Bi2SeO5。利用PMMA-A4.5电子束光刻胶和PMMA-6200干法刻蚀胶为掩模版，通过电子束曝光暴露出源漏区域，并在0.2wt％的氢氟酸中处理30秒，以刻蚀去源漏区域表面的氧化层。随后依次用热蒸镀的方法沉积60nm厚度的纯金栅电极，以及5nm铁+40nm金组成的源漏电极，并在100℃的氩气内退火处理30分钟，即得到所述Bi2O2Se原位氧化物顶栅场效应晶体管。
该实施例所得Bi2O2Se原位氧化物顶栅场效应晶体管，包括氟金云母基底、位于所述基底上的沟道材料、位于所述沟道材料上的介电层、位于所述介电层上的栅电极和直接与所述沟道材料接触且分别位于所述介电层两端的源漏电极；
所述沟道材料为二维Bi2O2Se晶体；
构成所述介电层的材料为Bi2SeO5；
所述介电层的厚度为15nm；
构成所述栅电极的材料为金；
所述栅电极的厚度为60nm；
所述源漏电极为5nm铁(作为接触层)+40nm金组成的源漏电极；
图11为所得为该实施例所得Bi2O2Se场效应晶体管的结构示意图及测量电路，图12为所制得的器件光学照片及测量结果，其场效应迁移率为298cm2V-1s-1，阈值电压为-2V，亚阈值摆幅为70mV/dec。
实施例7
选取氟金云母上生长的初始厚度为10nm的二维Bi2O2Se薄片，400℃原位热氧化7分钟，使表层5nm的Bi2O2Se转化为Bi2SeO5。利用PMMA-A4.5电子束光刻胶和PMMA-6200干法刻蚀胶为掩模版，通过电子束曝光暴露出源漏区域，并在0.05％的氢氟酸中处理20秒，以刻蚀去源漏区域表面的氧化层。随后依次用热蒸镀的方法沉积50nm厚度的纯金栅电极，以及5nm铁+30nm金组成的源漏电极，并在90℃的氩气内退火处理30分钟，即得到所述Bi2O2Se原位氧化物顶栅场效应晶体管。
该实施例所得Bi2O2Se原位氧化物顶栅场效应晶体管，包括氟金云母基底、位于所述基底上的沟道材料、位于所述沟道材料上的介电层、位于所述介电层上的栅电极和直接与所述沟道材料接触且分别位于所述介电层两端的源漏电极；
所述沟道材料为二维Bi2O2Se晶体；
构成所述介电层的材料为Bi2SeO5；
所述介电层的厚度为5nm；
构成所述栅电极的材料为金；
所述栅电极的厚度为50nm；
所述源漏电极为5nm铁(作为接触层)+30nm金组成的源漏电极；
图11为所得为该实施例所得Bi2O2Se场效应晶体管的结构示意图及测量电路，图13为该实施例所制得的器件光学照片及测量结果，其场效应迁移率为251cm2V-1s-1，阈值电压为-1V，亚阈值摆幅为75mV/dec。
实施例8
选取氟金云母上生长的初始厚度为30nm的二维Bi2O2Se薄片，400℃原位热氧化30分钟，使表层20nm的Bi2O2Se转化为Bi2SeO5。利用PMMA-A4.5电子束光刻胶和PMMA-6200干法刻蚀胶为掩模版，通过电子束曝光暴露出源漏区域，并在0.2wt％的氢氟酸中处理1分钟，以刻蚀去源漏区域表面的氧化层。随后依次用热蒸镀的方法沉积70nm厚度的纯金栅电极，以及5nm铁接触层+50nm金组成的源漏电极，并在100℃的氩气内退火处理30分钟，即得到所述Bi2O2Se原位氧化物顶栅场效应晶体管。
该实施例所得Bi2O2Se原位氧化物顶栅场效应晶体管，包括氟金云母基底、位于所述基底上的沟道材料、位于所述沟道材料上的介电层、位于所述介电层上的栅电极和直接与所述沟道材料接触且分别位于所述介电层两端的源漏电极；
所述沟道材料为二维Bi2O2Se晶体；
构成所述介电层的材料为Bi2SeO5；
所述介电层的厚度为20nm；
构成所述栅电极的材料为金；
所述栅电极的厚度为70nm；
所述源漏电极为5nm铁(作为接触层)+50nm金组成的源漏电极；
图11为所得为该实施例所得Bi2O2Se场效应晶体管的结构示意图及测量电路，图14为该实施例所制得的器件光学照片及测量结果，其场效应迁移率为314cm2V-1s-1，阈值电压为-1V，亚阈值摆幅为85mV/dec。
实施例9
如图15所示，选取氟金云母上生长的初始厚度为20nm的二维Bi2O2Se薄片，利用PMMA-A4.5电子束光刻胶为掩模版并进行标准的电子束曝光步骤，利用湿法刻蚀将单个二维Bi2O2Se薄片刻蚀为两个相同的矩形区域；
所述湿法刻蚀步骤中，所用刻蚀液为由浓硫酸、双氧水及水组成的混合物；所述浓硫酸、双氧水和水的体积比为1:2:4；所述双氧水的体积百分浓度为40％；
再按照实施例6原位热氧化的步骤，在400℃进行原位热氧化20分钟，使表层15nm的Bi2O2Se转化为Bi2SeO5。利用PMMA-A4.5电子束光刻胶和PMMA-6200干法刻蚀胶为掩模版，通过电子束曝光暴露出源漏区域，并在0.2wt％的氢氟酸中处理1分钟，以刻蚀去源漏区域表面的氧化层。随后依次用热蒸镀的方法沉积5nm铁+50nm金组成的第一层金属电极，以及70nm厚度的纯金第二层电极，并在100℃的氩气内处理30分钟，即得到基于Bi2O2Se原位氧化物顶栅场效应晶体管的反相器逻辑电路。
图16为该实施例所制得的器件电镜照片、等效电路图及测量结果，其工作电压为1V，最大电压增益为150，并具备较高的噪声容限。

Claims (10)

1.一种硒氧化铋原位热氧化物顶栅场效应晶体管，包括基底、位于所述基底上的沟道材料、位于所述沟道材料上的介电层、位于所述介电层上的栅电极和直接与所述沟道材料接触的源漏电极；
所述沟道材料为二维Bi2O2Se晶体；
构成所述介电层的材料为Bi2SeO5；
所述源漏电极分别位于所述介电层两端。
2.根据权利要求1所述的硒氧化铋原位热氧化物顶栅场效应晶体管，其特征在于：所述介电层的厚度为5-30nm；
构成所述基底的材料为氟金云母或钛酸锶；
构成所述栅电极的材料为金属；所述金属具体为金；
所述栅电极的厚度为50-70nm；
所述源漏电极的厚度为5-50nm；
构成所述源漏电极的材料选自铁和金中至少一种。
3.一种制备权利要求1或2所述硒氧化铋原位热氧化物顶栅场效应晶体管的方法，包括：
1)在二维Bi2O2Se晶体进行原位热氧化反应，在其表面得到作为介电层的Bi2SeO5；
2)在所述步骤1)所得介电层之上进行电子束刻蚀，制备源漏电极和栅电极，在氩气中于90-120℃退火处理30-60分钟，得到所述硒氧化铋原位热氧化物顶栅场效应晶体管。
4.根据权利要求3所述的方法，其特征在于：所述步骤1)所述原位热氧化反应步骤中，反应气氛为纯氧、由氧气和氩气组成的混合气或空气；所述反应气氛中，所述由氧气和氩气组成的混合气中，氧气和氩气的体积百分比为20：80；
氧化反应温度为370～420℃；
氧化反应时间为2～100分钟；
所述方法还包括：所述反应气氛为纯氧或由氧气和氩气组成的混合气时，在所述原位氧化反应步骤之前，将反应体系进行洗气；所述洗气步骤包括：每次将体系气压抽至0.5托以下，再通入所述气体充至半个大气压以上，如此反复3次，最后一次充气至体系气压达到一个大气压。
5.根据权利要求3或4所述的方法，其特征在于：所述步骤2)电子束刻蚀步骤中，所用刻蚀掩模版为PMMA-A4.5电子束光刻胶和PMMA-6200干法刻蚀胶中至少一种；
所用刻蚀剂为质量百分浓度为0.01％-2％的氢氟酸；
电子束刻蚀时间为5秒-2分钟；
所述栅电极和源漏电极的制备方法为热蒸镀、电子束蒸镀或磁控溅射沉积。
6.根据权利要求3-5任一所述的方法，其特征在于：所述步骤1)中，所述二维Bi2O2Se晶体按照化学气相沉积法或分子束外延法制得；
具体的，所述化学气相沉积法包括：将Bi2Se3粉末和Bi2O3块体置于所述管式炉的中心位置，将基底置于所述管式炉中心位置的下游，通入载气进行化学气相沉积，沉积完毕自然冷却至室温，即在所述基底上得到所述二维Bi2O2Se晶体；
更具体的，所述Bi2O3粉末与Bi2Se3块体的摩尔比为1～3：1；
所述基底为氟金云母或钛酸锶基底；所述氟金云母的化学式为KMg3(AlSi3O10)F2；所述钛酸锶的化学式为SrTiO3；
所述化学气相沉积步骤中，载气为氩气和氩氧混气组成的混合气；所述氩氧混气中，氧气的体积百分含量为千分之一；
所述氩气的流速为100～200标准毫升/分钟；
所述氩氧混气的流速为10～30标准毫升/分钟；
体系压强为100-400托；
沉积温度为580-620℃；
沉积时间为5-30分钟。
所述方法还包括：在所述化学气相沉积步骤之后，将体系自然冷却至室温。
7.含有权利要求1-2任一所述硒氧化铋原位热氧化物顶栅场效应晶体管的环绕栅场效应晶体管或鳍式场效应晶体管；
权利要求1-2任一所述硒氧化铋原位热氧化物顶栅场效应晶体管在制备环绕栅场效应晶体管或鳍式场效应晶体管中的应用。
8.含有权利要求1-2任一所述硒氧化铋原位热氧化物顶栅场效应晶体管的逻辑电路、传感器或集成电路；
权利要求1-2任一所述硒氧化铋原位热氧化物顶栅场效应晶体管在制备逻辑电路、传感器和集成电路中至少一种中的应用。
9.根据权利要求8所述的逻辑电路或权利要求9所述的应用，其特征在于：制备所述逻辑电路的方法包括：利用湿法刻蚀预先将二维Bi2O2Se晶体划分为多个区域，再将上述区域按照相同的步骤进行原位热氧化和选择性刻蚀，最后制备源漏电极，而得。
10.根据权利要求9所述的逻辑电路或应用，其特征在于：所述湿法刻蚀步骤中，所用刻蚀液为由浓硫酸、双氧水及水组成的混合物；
所述原位热氧化的条件与权利要求4相同；
所述选择性刻蚀步骤中，所用掩模版为电子束光刻胶或紫外光刻胶；
所述刻蚀为标准的电子束刻蚀或光刻方法；
所述源漏电极的制备方法为热蒸镀、电子束蒸镀或磁控溅射沉积；
所述源漏电极的厚度为5-50nm；
构成所述源漏电极的材料选自铁和金中至少一种。
CN202010516637.1A 2020-06-09 2020-06-09 一种硒氧化铋原位热氧化物顶栅场效应晶体管及其制备方法 Pending CN113782593A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010516637.1A CN113782593A (zh) 2020-06-09 2020-06-09 一种硒氧化铋原位热氧化物顶栅场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010516637.1A CN113782593A (zh) 2020-06-09 2020-06-09 一种硒氧化铋原位热氧化物顶栅场效应晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN113782593A true CN113782593A (zh) 2021-12-10

Family

ID=78834215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010516637.1A Pending CN113782593A (zh) 2020-06-09 2020-06-09 一种硒氧化铋原位热氧化物顶栅场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN113782593A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114275744A (zh) * 2022-02-21 2022-04-05 电子科技大学 一种Bi2O2Se纳米带及其制备方法
CN114447024A (zh) * 2021-12-21 2022-05-06 长江先进存储产业创新中心有限责任公司 一种选通器、存储器及其制备方法
CN115612995A (zh) * 2022-09-15 2023-01-17 广东省科学院测试分析研究所(中国广州分析测试中心) 一种氧化铋薄膜制备方法及可重构光电逻辑门
CN117096206A (zh) * 2023-10-17 2023-11-21 北京大学 一种基于铋氧硒-钙钛矿异质结的光感算一体器件及其制备方法
CN117737859A (zh) * 2023-12-20 2024-03-22 武汉理工大学 一种具有双轴拉伸应变的二维Bi2O2Se单晶及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105195180A (zh) * 2015-10-27 2015-12-30 福州大学 一种新型硒酸铋光催化剂及其制备方法与应用
CN109402739A (zh) * 2018-12-19 2019-03-01 清华-伯克利深圳学院筹备办公室 一种二维铋氧硒原子晶体材料、及其制备方法和用途

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105195180A (zh) * 2015-10-27 2015-12-30 福州大学 一种新型硒酸铋光催化剂及其制备方法与应用
CN109402739A (zh) * 2018-12-19 2019-03-01 清华-伯克利深圳学院筹备办公室 一种二维铋氧硒原子晶体材料、及其制备方法和用途

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JINXIONG WU, ETAL: "Chemical Patterning of High-Mobility Semiconducting 2D Bi2O2Se Crystals for Integrated Optoelectronic Devices", 《ADVANCED MATERIALS》, 12 October 2017 (2017-10-12) *
OLEG A. DITYATYEV，ETAL: "Phase equilibria in the Bi2TeO5–Bi2SeO5 system and a high temperature neutron powder diffraction study of Bi2SeO5", 《SOLID STATE SCIENCES》, 20 April 2004 (2004-04-20) *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114447024A (zh) * 2021-12-21 2022-05-06 长江先进存储产业创新中心有限责任公司 一种选通器、存储器及其制备方法
CN114275744A (zh) * 2022-02-21 2022-04-05 电子科技大学 一种Bi2O2Se纳米带及其制备方法
CN115612995A (zh) * 2022-09-15 2023-01-17 广东省科学院测试分析研究所(中国广州分析测试中心) 一种氧化铋薄膜制备方法及可重构光电逻辑门
CN117096206A (zh) * 2023-10-17 2023-11-21 北京大学 一种基于铋氧硒-钙钛矿异质结的光感算一体器件及其制备方法
CN117737859A (zh) * 2023-12-20 2024-03-22 武汉理工大学 一种具有双轴拉伸应变的二维Bi2O2Se单晶及其制备方法

Similar Documents

Publication Publication Date Title
CN113782593A (zh) 一种硒氧化铋原位热氧化物顶栅场效应晶体管及其制备方法
Al-Jawhari A review of recent advances in transparent p-type Cu2O-based thin film transistors
CN109402739B (zh) 一种二维铋氧硒原子晶体材料、及其制备方法和用途
CN106910776B (zh) 基于高k栅介质的大面积二硫化钼场效应晶体管及其制备
TWI481738B (zh) 改善石墨烯和碳奈米管上之材料的晶核生成之方法
Kuroda et al. Atomically flat silicon surface and silicon/insulator interface formation technologies for (100) surface orientation large-diameter wafers introducing high performance and low-noise metal–insulator–silicon FETs
Liu et al. Atomic layer deposited 2D MoS 2 atomic crystals: From material to circuit
CN107026070B (zh) 半导体装置的制作方法
Hussain et al. Layer-modulated, wafer scale and continuous ultra-thin WS 2 films grown by RF sputtering via post-deposition annealing
Wang et al. Performance optimization of atomic layer deposited ZnO thin-film transistors by vacuum annealing
Chu et al. Facile electroless deposition of zinc oxide ultrathin film for zinc acetate solution-processed transistors
CN209929312U (zh) 一种基于二硒化铂半导体的场效应管阵列
Das et al. Evolution of microstructural and electrical properties of sputtered HfO2 ceramic thin films with RF power and substrate temperature
Hui et al. n-and p-Type modulation of ZnO nanomesh coated graphene field effect transistors
Cho et al. Selectable synthesis of 2-D MoS 2 and its electronic devices: From isolated triangular islands to large-area continuous thin film
Lee et al. Structural and electrical characteristics of solution-processed copper oxide films for application in thin-film transistors
Xu et al. Effects of Atomic-Layer-Deposition temperature on the properties of Al2O3 insulators and InAlZnO Thin-Film-Transistors with Dual-Active-Layer structure
Bak et al. In-Zn-Sn-O thin film based transistor with high-k HfO2 dielectric
CN108538850B (zh) 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺
CN111430228A (zh) 一种超高介电常数介质薄膜的制备方法
US7678633B2 (en) Method for forming substrates for MOS transistor components and its products
Dondapati et al. High-performance chemical-bath deposited CdS thin-film transistors with ZrO2 gate dielectric
Ditshego et al. Top-down fabrication process of ZnO NWFETs
CN113707560A (zh) 一种插入二维半导体硒化铟纳米片改善二维过渡金属硫族化合物电接触的方法
CN113046827B (zh) 一种单晶二硒化铂薄膜的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination