CN103098186A - 半导体器件的制造的方法 - Google Patents

半导体器件的制造的方法 Download PDF

Info

Publication number
CN103098186A
CN103098186A CN2011800453843A CN201180045384A CN103098186A CN 103098186 A CN103098186 A CN 103098186A CN 2011800453843 A CN2011800453843 A CN 2011800453843A CN 201180045384 A CN201180045384 A CN 201180045384A CN 103098186 A CN103098186 A CN 103098186A
Authority
CN
China
Prior art keywords
layer
alsb
semiconductor
oxidation
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800453843A
Other languages
English (en)
Inventor
M.T.埃梅尼
P.O.杰克逊
D.J.瓦利斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qinetiq Ltd
Original Assignee
Qinetiq Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qinetiq Ltd filed Critical Qinetiq Ltd
Publication of CN103098186A publication Critical patent/CN103098186A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及一种制造半导体器件的方法，所述方法包括以下步骤：提供包括衬底(1)、缓冲层(2)以及一个或多个器件层(3)的堆叠半导体结构；将一层AlSb(4)沉积在所述堆叠结构的上表面的一个或多个区上；以及在存在水的情况下使所述AlSb层氧化以在所述上表面的所述一个或多个区上形成一层氧化铝(5)。所述半导体器件优选地是场效应晶体管，并且所述方法优选地包括沉积源、漏和/或栅电极(6,7,8)的附加步骤。在优选实施例中，所述方法被控制以便避免使中间AlSb结构暴露在大气下和/或氧化步骤在100℃与300℃之间的温度下进行。

Description

半导体器件的制造的方法
本发明一般地涉及一种制造半导体器件特别是包括表面介电材料的半导体器件的方法。更特别地，本发明涉及场效应晶体管及其前体的制造、以及相关的器件和使用。本发明还关心在半导体器件上形成钝化层的方法。
诸如场效应晶体管(FET)之类的半导体器件通常通过首先在衬底上生长堆叠外延结构，并且然后使该外延堆叠经受进一步处理步骤来制造。进一步处理步骤的示例包括 – 但不限于 – 器件蚀刻和介电材料、电极等等的沉积。在生长阶段期间，外延层的氧含量能够通过利用诸如分子束外延之类的超高真空(UHV)技术非常紧密地控制。然而，一旦被从生长室移除，外延堆叠的表面就容易在空气中氧化以形成天然氧化物。在基于锑化铟(InSb)的快速晶体管明显感兴趣的AlInSb表面的情况下，XPS(X射线光电子谱)测量表明由空气暴露产生的天然氧化物主要由氧化铟和氧化锑构成，具有少量的氧化铝。同样地，InSb表面产生主要由氧化铟和氧化锑构成的天然氧化物。
为了将介电材料沉积在堆叠上，天然氧化物通常首先被通过适当的技术从半导体表面移除。介电层(优选诸如Al2O3或HfO3之类的高介电常数(high-k)介电质)然后可以通过诸如原子层沉积之类的工艺沉积。然而，问题因为半导体/氧化物表面可能难以控制而出现，导致了由于在表面处的缺陷而导致的不希望的‘电荷俘获’性质。在表面处被俘获的电荷的量的测量由缺陷表面陷阱(DIT)密度给出，并且必须被控制以便允许在高频电子器件中通过栅极良好地控制导电沟道。
本发明提供改进的半导体制造方法，该方法允许半导体表面的受控氧化，并且能够使得能实现氧化铝用作为高介电常数介电材料，或者作为高介电常数介电堆叠的部分。
根据本发明的第一方面，提供了制造半导体器件的方法，所述方法包括以下步骤：
提供包括衬底、缓冲层和一个或多个器件层的堆叠半导体结构；
将一层AlSb沉积在堆叠结构的上表面的一个或多个区上；以及
在存在水的情况下使AlSb层氧化以在上表面的一个或多个区上形成一层氧化铝。
优选地，所述氧化铝层包括纯氧化物(Al2O3)，但氧化物层还可以包括AlOz、AlOz:OH和/或其他水合氧化铝。所述氧化铝层可以包括少量AlSbyOz，但优选地是基本上无锑的。
在本发明中，堆叠外延结构(也被称为半导体堆叠，或堆叠半导体结构)的上表面通过首先将一层AlSb(锑化铝)沉积在所述表面的一个或多个区上，并且然后在存在水的情况下使AlSb层氧化以在一个或多个区上形成一层氧化铝而提供有氧化铝层。以这种方式，氧化铝层以受控方式由所沉积的AlSb层产生。取决于其厚度，所述氧化铝层可以全部地或部分地抵抗空气中的进一步氧化。所述氧化铝层的形成能够提供若干重要的好处，包括：使得外延结构被从生长室移除以便另外的器外(ex-situ)处理，提供扩散阻挡层以优选地在MOS场效应晶体管器件中防止外延堆叠的表面与随后沉积其上的层(诸如，例如金属层)的相互扩散和/或氧化铝作为高介电常数介电材料层的使用，特别地用作为栅极介电质，或作为栅极介电堆叠的一部分。
已知包含氧化铝的氧化物可以通过在至少375℃的温度下使含铝的III-V族半导体暴露在含水环境下由含铝的III-V族半导体材料形成(参见Holonyak和Dallesasse的WO 92/12536)。WO 92/12536的方法对于包括三元和四元材料的含Al的III-V族砷化物和磷化物具有特定应用，并且通常被用来产生具有1~25μm范围的厚度。
本发明人已经发现，质量良好的氧化铝层可以通过首先将一层锑化铝(AlSb)沉积在所述表面的一个或多个区上(从而形成具有AlSb层的中间结构)并且然后在存在水的情况下使AlSb层氧化而产生在半导体表面上。对氧化铝层的生产使用AlSb具有优于其他含铝的III-V族半导体材料的若干重要的技术优点：首先，AlSb是便于通过外延技术沉积的二元半导体；其次，锑(Sb)在氧化工艺中被馏出，让很少的或没有残留的Sb留在氧化层中；以及再次，AlSb不包含诸如In或Ga之类的不利的半导体内含物(InO和GaO是不良栅极介电质，所以In和/或Ga的残留氧化物在由本发明所形成的氧化铝层中是不希望的)。而且 – 尽管本发明的方法可以与含有一系列半导体材料的堆叠半导体结构(诸如，例如GaAs或InGaAs器件、以及它们的前体结构)一起使用 – 但是对于诸如InSb或GaSb晶体管之类的基于锑化物的器件来说，使用锑化物层是特别方便的。
AlSb层优选地通过外延生长技术沉积。此类技术对于技术人员而言是众所周知的，并且包括金属有机化学气相沉积(MOCVD)、分子束外延(MBE)、原子层沉积(ALD)、迁移增强分子束外延(MEMBE)、物理气相沉积(PVD)以及化学束外延(CBE)。MBE是特别优选的技术，因为它是排除污染并且提供受控生长条件的UHV沉积方法。然而，在某些情况下，可以优选优于MBE的MOCVD。
通过使在外延半导体堆叠上沉积的AlSb层暴露在水中持续各个持续时间，本发明人已经发现本工艺是自我限制的，并且仅AlSb被氧化。而且，基本上所有的AlSb层都可以被转换为氧化铝，这意味着所沉积的AlSb层的厚度可以被用来控制氧化铝层的厚度。因为AlSb和氧化铝具有不同的晶格(lattice)参数，所以氧化铝层的厚度与AlSb层的厚度相关，但未必与AlSb层的厚度相同。
对AlSb沉积使用外延技术允许AlSb层的厚度被精确地控制在单层水平下。对于晶体AlSb层的张驰的临界厚度在(例如)35% AlInSb缓冲层上约为5个单层。然而，大于这个的AlSb厚度可以用本发明的方法来沉积，因为AlSb被转换成非晶氧化铝，并且位错在AlSb中的存在将不使其材料质量降级。
在本发明的一个优选实施例中，氧化铝层作为钝化层(也就是说，当堆叠半导体结构被暴露于大气时阻止另外的表面氧化的层)。本发明人已经发现，为了提供表面钝化，氧化铝层优选地具有2.5 nm或更大的厚度，更优选地具有2.5 nm ~ 10 nm范围内的厚度，以及甚至更优选地具有3.5 nm ~ 10 nm范围内的厚度。为了产生适于用作为钝化层的氧化铝层，AlSb被合宜地沉积到至少8至12个单层的厚度。理想地，AlSb的厚度不超过35个单层。
具有由本发明产生的氧化铝钝化层的堆叠半导体结构可以从氧化室中移除，并且经受另外的器件处理步骤。优选地，AlSb被沉积在堆叠半导体结构的整个上表面上。
本发明人已经发现，具有小于约2.5 nm的厚度的氧化铝层(其相当于约8个单层厚的沉积AlSb层)对于大气而言是不完全稳定的，并且因此，通常不适合作为钝化层。然而，本发明的方法仍然产生具有良好材料性质的氧化铝层 – 特别地低缺陷密度 – 而这意味着它可以被用作为介电材料层，或者用作为用于一个或多个另外的材料层的随后沉积的表面层。对于高介电常数介电材料的后续沉积将氧化铝层用作为受控表面能够改善，或者大大地避免与将介电层形成在半导体器件中的现有技术方法相关联的‘电荷俘获’问题。换句话说，能够控制DIT密度，从而改进高频性能。
在本发明的另一优选实施例中，因此，AlSb层被沉积到在氧化时产生能够作为介电材料层和/或作为用于一个或多个另外的材料层的后续沉积的受控表面的氧化铝层的厚度。AlSb层的厚度优选地小于8个单层，如果它将被用作为介电堆叠的一部分的话(从而产生小于约2.5 nm的氧化铝层)，但是如果氧化铝将在其自身上形成栅极介电质的整体，则更厚的层可能是适合的(可能多达约35个单层 – 相当于10 mn的氧化铝)。
所述一个或多个另外的材料层可以是一个或多个金属层，该金属层可以被用作为例如FET器件的源、漏和/或栅电极。在那种情况下，氧化铝层能够作为用于防止半导体表面与金属层或多层的相互作用的有效扩散阻挡层，或者作为栅极介电材料。电极可以以任何适当的方式，例如通过将一个或多个金属层沉积所期望的电极区中，或者通过沉积并且随后蚀刻金属层以形成电极结构或多个结构而形成。
可替换地，所述一个或多个另外的材料层可以是一个或多个氧化物层，优选地高介电常数介电材料的一个或多个层。在那种情况下，氧化铝层形成介电材料的表面层或介电堆叠，或者形成介电堆叠的部分。可选地，金属层(更具体地，栅电极)被沉积到介电堆叠上。
在任一情况下，另外的处理步骤(也就是说，在一个或多个AlSb层的氧化之后进行的步骤)优选地在受控条件下进行，以便防止氧化铝层的非受控氧化。
AlSb的一个或多个层被沉积在堆叠半导体结构的上表面的一个或多个区上。技术人员将理解的是，用于半导体器件的外延堆叠通常包括在衬底之上生长的缓冲层，以及在所述缓冲层之上生长的一个或多个器件层。经过上表面意味着离衬底最远的半导体表面，换句话说所述一个或多个器件层的最外边的表面。这还可以被视为堆叠的顶面，并且通常是 – 但未必 – 在外延生长的方向上的最上面的表面。
所述堆叠结构可以包括任何适当的衬底，许多示例对于技术人员而言是熟知的。优选地，所述衬底包括GaAs或Si。
所述缓冲层被用来使器件的有源部分与在所述衬底处生成的任何缺陷分离，以缓冲表面和/或以在器件的有源部分中产生诸如应变之类的任何所希望的性质。再者，缓冲层可以包括技术人员熟知的任何适当的材料或材料的组合。本发明的方法特别(尽管不排他地)适用于III-V族器件的制造，所述III-V族器件特别是锑化铟器件，并且更特别地基于InSb的晶体管及其前体结构。从而，所述缓冲层优选包括III-V族半导体，更优选三元III-V族半导体，以及特别在FET的特定情况下甚至更优选AlxIn1-xSb。
所述一个或多个器件层被选择来提供适于用作为特定器件、或者作为特定器件的前体结构的堆叠半导体结构。用于所述器件层的适当材料包括 – 但不限于 –III-V族材料(特别是诸如InSb、GaSb、AlInSb、InAsSb以及GaInAsSb之类的锑化物)和IV族材料。优选地，所述半导体器件是晶体管、或用于晶体管的前体结构，并且更优选地所述半导体器件是场效应晶体管、或用于场效应晶体管的前体结构。因此，堆叠半导体结构优选地含有包括沟道层的一个或多个器件层。所述沟道层可以具有任何适当的结构(诸如，例如，量子阱 – 或Q阱 – 结构)，并且可以由任何适当的半导体材料或多个材料形成。优选地，所述沟道层包括III-V族半导体或IV族半导体，并且更优选地，所述沟道层包括InSb或Sn。
本发明能够被用在任何晶体管配置的制造中，示例是横向场效应晶体管(包括横向Q阱FET)或垂直场效应晶体管(也被称为隧道FET)。
其他可能的器件层是上部和/或下部限制层、和/或掺杂层。
所述堆叠半导体结构可以是‘生成态(as grown)’结构(也就是说，仍然未遭受另外的处理步骤的外延堆叠)，或者可能已经遭受一个或多个处理步骤(诸如，例如，图案化技术)。从而，堆叠结构可以具有平面的或基本上平面的上表面，或者可以具有包括台面等等的结构化上表面。
所述堆叠半导体结构可能已经被处理以移除(一个或多个)天然氧化物。然而，在优选实施例中，所述AlSb沉积步骤被作为最后步骤在堆叠半导体结构的外延生长中进行，从而基本上避免了(一个或多个)天然氧化物的形成。这提供了本发明的方便且简单的实施例。
AlSb被沉积在堆叠半导体结构的上表面的一个或多个区上，所述一个或多个区被选择来在堆叠半导体结构上的所期望的位置处提供氧化铝的一个或多个层。所述一个或多个区可以包括水平表面区、垂直表面区(包括台面侧壁)和/或倾斜的表面区。技术人员将知道用于掩模其中所述AlSb层是不需要的表面区的技术，示例是使用由电子束或光刻技术所定义的抗蚀剂或牺牲金属的层或介电层。
在本发明的一个优选实施例中，一层AlSb被沉积在上表面的一个区上，优选地在整个上表面上。这特别适用于具有平面或准平面上表面和/或其中所述氧化铝层正被制造为钝化层的‘生成态’堆叠半导体结构。
在另一优选实施例中，所述半导体器件是横向FET器件，所述一个或多个器件层包括沟道层，所述堆叠半导体结构具有平面(‘生成态’)上表面，以及所述AlSb被沉积在堆叠结构的整个上表面上。
在又一优选实施例中，所述半导体器件是隧道FET器件，所述一个或多个器件层包括沟道层，所述堆叠半导体结构具有结构化上表面，以及所述上表面的一个或多个区包括至少一个台面侧壁。以这种方式，氧化铝层可以被形成在垂直沟道的任一或两侧上，优选地在栅极区中。
在FET器件或FET前体结构的情况下，所述AlSb层优选地被沉积在所述器件的(一个或多个)区上，所述器件位于在沟道层上，以便使得所述氧化铝层能够位于随后沉积的栅电极与需要由栅极控制的沟道之间。
取决于半导体器件配置，堆叠的上表面可以是沟道层、上部限制层或另一器件层。在场效应晶体管的情况下，所述AlSb层通常被沉积到所述沟道层上(优选地InSb或Sn沟道层)或上部限制层(优选地由AlxIn1-xSb形成的上部限制层)。
本发明对于场效应晶体管具有特定应用，并且因此，所述半导体器件优选地是用于场效应晶体管的前体结构。所述方法可以包括将源、漏和/或栅电极沉积到堆叠结构上的附加步骤，以便形成场效应晶体管器件。优选地，所述氧化铝层被形成在栅电极的区中，以便使得它能够作为栅极介电层，或者包括栅极介电堆叠的部分。在后者的情况下，一个或多个另外的介电材料可以在沉积栅电极之前被沉积在所述氧化铝层上。
将所述氧化铝层形成在栅电极的区中的一个方式是在至少所述区中沉积AlSb并且使所述AlSb层氧化以形成氧化铝。可替换地，所述氧化铝层可以被形成在堆叠半导体结构的整个上表面上并且随后蚀刻，以便使得所述氧化铝仅在需要的情况下留下。一般而言，所述氧化铝被至少形成在堆叠半导体结构的栅极区上。这能够通过将一层AlSb沉积在至少包括所述栅极区的一个或多个区上来实现。
所述AlSb层优选地在100℃与300℃之间的温度下，并且更优选地在150℃与250℃之间的温度下在存在水的情况下氧化。为了获得质量良好的氧化铝表面，避免使中间AlSb结构暴露在大气下是非常备受期待的。因此，所述方法优选地被控制以便避免使所述AlSb层暴露在大气、或任何其他的含氧环境下。排除氧的一个优选方法是在UHV条件下进行氧化步骤。因此，氧化步骤可以在通常具有约1x10-9 mBar或更佳的基本压力，并且使用如在附连到所述室的离子真空计上测量的约1.4x10-6 mBar的水的局部压力的UHV室中进行。
AlSb沉积步骤和氧化步骤通常方便地在单独的反应室中作为单独的工艺进行。因此，本发明的方法可以包括将中间AlSb结构从第一反应室(通常，外延生长室)转移到第二反应室的步骤。令人向往地，所述转移步骤在排除氧的条件下进行。
一旦所述氧化铝层已经被形成，就可以进行退火步骤以进一步改进氧化物的质量。这可以包括在所谓的“形成气体”(典型地为H2/N2)中进行退火的步骤。
根据第二方面，本发明提供了制造半导体器件的方法，所述方法包括以下步骤：
外延地生长包括衬底、缓冲层以及一个或多个器件层的堆叠半导体结构；
作为生长工艺中的最后步骤在所述堆叠结构的上表面上外延地生长一层AlSb，以便形成AlSb覆盖结构；以及
在存在水的情况下使所述AlSb层氧化以形成一层氧化铝。
在第二方面，所述AlSb基本上覆盖所述堆叠半导体结构的上表面的全部。因此，形成了具有氧化铝覆盖层的堆叠半导体结构。所述覆盖层可以被顺序地移除以用于器件处理和/或可以被蚀刻以形成器件或前体器件。
根据本发明的第三方面，提供了FET或用于由第一方面和第二方面的方法制成的FET的前体结构。所述FET可以是横向FET或隧道FET器件。优选地，所述氧化铝层位于栅电极的区中，以便使得所述层能够作为栅极介电材料和/或形成栅极介电堆叠的一部分。
根据本发明的第四方面，提供了包括堆叠结构的半导体器件，所述堆叠结构包括衬底、缓冲层以及一个或多个器件层和所述堆叠结构的上表面上的氧化铝的层，其中，所述氧化铝层作为用于一个或多个另外的材料层的沉积的表面层。优选地，所述一个或多个另外的材料层是一个或多个高介电常数介电材料层，并且所述氧化铝层形成介电堆叠的一部分。可替换地 – 或者此外 – 所述一个或多个另外的层可以包括一个或多个金属层，特别是用于FET器件的栅电极。
根据本发明的第五方面，提供了将由本发明的方法制造的氧化铝层用作为用于更多另外的材料层中的一个的后续沉积的表面层。
根据本发明的第六方面，提供了使半导体表面钝化的方法，所述方法包括以下步骤：将一层AlSb沉积在所述半导体表面上以形成AlSb覆盖表面，以及在存在水的情况下使所述AlSb层氧化以形成一层氧化铝。
根据本发明的第七方面，提供了在半导体表面上产生氧化物层的方法，所述方法包括将一层AlSb沉积在所述表面上并且在存在水的情况下使所述层氧化的步骤。优选地，所述半导体表面包括III-V族材料，更优选地选自由InSb、GaSb、AlInSb、InAsSb以及GaInAsSb构成的组的III-V族材料。
根据本发明的第八方面，提供了包括衬底、缓冲层、沟道层、栅极介电层以及定位在所述栅极介电层上的栅电极的场效应晶体管器件，其特征在于所述栅极介电层包括氧化铝。一个或多个附加的介电材料层可以被定位在所述氧化铝层与所述栅电极之间以形成栅极介电堆叠。所述氧化铝层能够通过第一方面的方法沉积。
以任何适当的组合，本发明的一个方面的任何特征可以被应用于本发明的任何其他方面，特别地，方法方面可以被应用于器件方面，并且反之亦然。
现在将参考附图对本发明进行描述，在附图中：
图1图示了用于横向FET器件的本发明的方法；
图2图示了用于垂直(隧道)FET器件的本发明的方法；
图3a、3b和3c分别示出了来自生成态(在没有空气暴露情况下)和空气暴露(约1天)40% AlInSb表面的In (3d)、Sb (3d)以及Al (2p)XPS数据；
图4a、4b和4c分别示出了比较根据本发明处理的生成态AlInSb和AlInSb表面的表面沉积的In (3d)、Sb (3d)以及Al (2p)XPS数据；
图5示出了由本发明的方法产生的氧化铝层持续从1小时到5小时的各种氧化时间的沉积；
图6a和6b分别示出了根据本发明的方法的堆叠半导体结构在氧化铝层的制造之前和之后的上部(AlInSb)表面的AFM图像；
图7示出了针对合并了由本发明的方法制造的氧化铝栅极介电层的p型场效应晶体管的DC(直流)晶体管特性；以及
图8示出了针对合并了由本发明的方法产生的氧化铝层的一组p型晶体管的相对于频率的h21(或增益)。
方法的例证
参考图1举例说明本发明的方法。首先，包括衬底1、缓冲层2以及一个或多个器件层3的堆叠半导体结构使用任何适当的外延技术(例如，MBE、MOCVD、PVD、ALD、MEMBE或CBE)生长(步骤(a))。外延生长技术对于技术人员而言是众所周知的并且在这里将不描述。优选地，堆叠结构通过MBE生长，所述MBE是其中生长条件能够被精确地控制的UHV技术。
在基于InSb的晶体管的情况下，堆叠可能通常包括Si衬底或GaAs衬底、AlxIn1-xSb缓冲层以及InSb Q阱沟道层。可替换地，沟道能够由Sn形成。堆叠可能包括其他层，诸如例如在Q阱层上方的AlxIn1-xSb限制层。
AlSb层4然后通常作为外延生长工艺中的最后步骤被沉积在堆叠半导体结构的上表面上(步骤(b))，从而形成AlSb覆盖结构。优选地，堆叠结构和AlSb层在相同的反应室中生长。所选择的AlSb层的厚度取决于所期望的目标应用（end application）；对于钝化层，至少8个单层的厚度通常是需要的。为用作为表面层，或者作为介电材料，AlSb层典型地被沉积到小于8个单层的厚度，尽管还可以使用更厚的层。
接下来(步骤(c))，AlSb覆盖半导体堆叠被转移到第二反应室并且通过暴露于高纯水源氧化。氧化导致氧化铝层5的形成。堆叠在受控条件 – 诸如，例如UHV下理想地转移 – 以便防止AlSb层暴露在氧下。氧化步骤通过使AlSb层与水进行反应来进行。这能够在具有约1x10-9 mBar或更佳的基本压力的UHV室中执行。对于氧化步骤的典型工艺条件是在所述室的离子真空计上测量的约1.4x10-6 mBar的水局部压力情况下200℃的衬底温度。尽管在更高压力下针对附加层的任何后续处理的所述室的基本压力的泵停机时间被延长了，但是水的更高局部压力可以被用于氧化工艺。氧化时间通常在1~5小时范围内。在室温下没有看见AlSb的氧化的证据，100℃或以上的提高温度通常是需要的，优选地100℃~300℃。理想地，氧化在温度范围150℃~250℃内发生。
如果氧化铝层具有约3 nm或以上的厚度，则它能够作为钝化层。氧化铝覆盖半导体堆叠然后能够从氧化室移除，并且遭受任何所期望的另外的处理步骤。
可替换地，氧化铝层可以用作介电层或作为介电堆叠的一部分。在可选步骤(d)中，场效应晶体管器件通过首先从覆盖半导体堆叠的表面移除氧化铝层的一部分(通过蚀刻方法或类似方法)并且随后进行金属化步骤以形成源、漏和栅电极(6、7和8)而被制造。氧化铝层5被保留在栅电极8的区中，以便作为栅极介电材料。
在可替换的步骤(e)中，场效应晶体管器件通过首先将高介电常数介电材料9的一个或多个层沉积在氧化铝层5上，然后从堆叠半导体结构的表面移除氧化铝和高介电常数介电层(通过蚀刻方法或类似方法)以及随后进行金属化步骤以形成源、漏和栅电极(6、7和8)而被制造。氧化铝层5和一个或多个高介电常数介电层9被保留在栅电极8的区中，从而形成栅极介电堆叠，其中氧化铝层作为受控表面层。在可替换的实施例中，能够在氧化铝层5已经被蚀刻之后沉积高介电常数介电材料的一个或多个层。所述方法的其他置换对于技术人员将是显而易见的。
图2图示了用于隧道FET器件的本发明的方法。首先，包括衬底以及缓冲层10、沟道层11和上部限制层12的堆叠半导体结构使用任何适当的外延技术生长，并且然后台面被蚀刻以形成前体器件结构(步骤(a))。
在基于InSb的晶体管的情况下，所述堆叠可能包括Si衬底或GaAs衬底、AlxIn1-xSb缓冲层以及InSb沟道层。可替换地，沟道能够由Sn形成。上部限制层可能包括AlxIn1-xSb。
AlSb层13然后被沉积在台面侧壁上、在沟道层11的任一侧面上(步骤(b))。AlSb层可以通过MBE或诸如CVD、MOCVD等等的其他层沉积技术沉积。AlSb的厚度适于生长适于用作为栅极介电质、或作为栅极介电堆叠的一部分的氧化铝层。
接下来(步骤(c))，AlSb覆盖半导体堆叠被转移到第二反应室并且通过暴露于高纯水源氧化。堆叠在受控条件 – 诸如，例如UHV下理想地转移 – 以便防止AlSb表面暴露在氧下。氧化步骤优选地在与图1相关地上述条件下进行。氧化导致氧化铝层14的形成。
在步骤(d)中，场效应晶体管器件通过进行金属化步骤以形成源、漏和栅电极(15、16以及17) 而被制造。若需要的话，能够在金属化步骤之前在氧化铝层上沉积高介电常数介电材料的一或多个层。
生成态表面、空气氧化表面以及由本发明产生的表面的比较
图3a、3b和3c分别示出了来自生成态(在没有空气暴露情况下)和空气暴露(约1天)40% AlInSb表面的In (3d)、Sb (3d)以及Al (2p)XPS数据。在In和Sb峰值上见到的侧翼（shoulder）指示In-O和Sb-O结合物（bond）的存在。侧翼在Al (2p)峰值上的高能量处的存在指示在两种情况下存在非常少的氧化铝。
图4a、4b和4c分别示出了比较生成态AlInSb和根据本发明处理的AlInSb表面的表面沉积的In (3d)、Sb (3d)以及Al (2p)XPS数据。XPS分析表明由本发明的方法产生的氧化物层仅仅包括AI-O结合物，并且与大气氧化对照，基本上没有In-O或SbO结合物被形成。因此，可以推断氧化工艺对于发生在空气中的工艺而言是很不同的，并且还推断氧化工艺从AlSb膜置换Sb以产生纯净的(或几乎纯净的)氧化铝。
氧化铝层的稳定性
AlSb表面外延地生长在具有AlInSb上表面的基于InSb的半导体堆叠上，并且在200℃下在UHV条件(1.6x10-6 mBar的水局部压力)下暴露于水持续在1与5小时之间的各种时间。针对每个氧化时间分析了由AlSb产生的氧化铝层的沉积(参见图5)。可以看出本工艺是自我限制的，并且仅AlSb层被氧化了。从而，结论是氧化铝层的厚度可以使用所沉积的AlSb层的厚度精确地控制。
薄AlSb层(约4个单层)由本发明的方法氧化以产生约1.5 nm厚的一层氧化铝层，并且随后暴露于空气。XPS分析断定表面的进一步氧化已经发生，导致In-O和Sb-O结合物的形成。从而，在约4个单层的厚度下，由本发明产生的氧化铝层对于空气而言不是十分稳定的并且不适合作为钝化层。然而，该薄层是有效的扩散阻挡层以防止堆叠半导体结构的表面与沉积在其上的金属层的相互作用，前提条件是在金属化工艺之前和期间暴露于空气被基本上防止了。这样的金属层可以被用作为FET器件的栅极金属。薄氧化铝层还可以被用作为栅极介电质，或者作为栅极介电堆叠的一部分。
较厚的AlSb层(约8至12个单层)由本发明的方法氧化以产生约3 nm厚的氧化铝层，并且随后暴露于空气。XPS分析表明没有进一步氧化发生，甚至在1星期之后。这指示由至少8至12个单层的AlSb层产生的氧化铝层对于进一步氧化而言是良好的阻挡层，并且是稳定的(换句话说，氧化铝层能够作为钝化层)。通过空气暴露不改变的稳定氧化物允许半导体表面被从受控大气条件(例如UHV)移除并且以受控方式遭受进一步的处理。这对于器件处理的再现性来说是重要的。
氧化铝表面的分析
图6a是InSb FET典型的半导体堆叠的表面的AFM(原子力显微镜)图像(在该特定情况下，上部表面是AlInSb)。图6b是通过本发明的方法使用在AlInSb上沉积的AlSb的12单层层在半导体堆叠上产生的氧化铝表面的AFM图像。可以看出，氧化铝层的表面粗糙度在氧化物形成之前与AlInSb半导体表面类似。表面是连续的，没有诸如小孔之类的显著缺陷，并且在半导体表面上是共形（conformal）的。
氧化铝层对载流子移动性的影响
对于在FET器件中使用氧化物层的重要因素是它不使器件中的载流子的移动性降级。表1比较了在p型FET器件中使用的那些典型的三个基于InSb的Q阱结构的薄层电阻率：结构1没有故意氧化物，结构2是具有通过暴露于空气(也就是说，不根据本发明)氧化的AlSb的12单层层的相同半导体结构，而结构3是具有通过本发明的方法氧化的AlSb的12单层层的相同半导体结构。可以看出，根据本发明形成的层表明没有降低的移动性(如由薄层电阻率证实)的迹象，而被允许在空气中氧化的材料变得不能测量，即高电阻。  
Figure DEST_PATH_IMAGE002
表1：具有不同氧化物覆盖的p型InSb Q阱层的薄层电阻率。
器件特性
图7示出了合并由本发明的方法制造的氧化铝栅极介电层的p型场效应晶体管的DC(直流)晶体管特性。电流(I)相对于电压(V)的每个迹线是针对施加到栅极的不同电压的。图7示出了栅极能够控制晶体管的沟道，并且从而，所沉积的氧化铝层能够作为高介电常数介电材料。
图8示出了合并了由本发明的方法产生的氧化铝层的一组p型晶体管的相对于频率的h21(或增益)。绘图示出了两组数据：较低的一组曲线是针对若干晶体管的原始数据，而较高的一组曲线是针对相同晶体管的相同数据，其中由于测量系统而导致的损失被移除。上部一组曲线已经由标准方法推断以确定器件的速度，并且示出了器件能够以高达100 GHz频率工作。
将理解的是，已经纯粹地通过示例的方式在上面对本发明进行了描述，并且可以在本发明的范围内进行细节的修改。在本描述以及(在适当情况下)权力要求和图中所公开的每个特征可以被独立地或者以任何适当的组合提供。
此外，已经特别参考场效应晶体管并且尤其是InSb FET对本发明进行了描述。然而，因为介电质的使用是用于半导体器件特别是FET器件的标定的普遍性技术，所以在考虑氧化物在其他半导体上的生产方面存在显著的兴趣。因此，本发明的方法是广泛可适用的，并且可以例如被用来将受控的氧化铝层沉积到包括InSb、GaSb、InAsSb、GaInAsSb、GaAs或InGaAs的材料系统上。

Claims (35)

1.一种制造半导体器件的方法，所述方法包括以下所述步骤：
提供包括衬底、缓冲层以及一个或多个器件层的堆叠半导体结构；
将一层AlSb沉积在所述堆叠结构的上表面的一个或多个区上；以及
在存在水的情况下使所述AlSb层氧化以在所述上表面的所述一个或多个区上形成一层氧化铝。
2.根据权力要求1所述的方法，其中，所述AlSb层通过外延技术来沉积。
3.根据权力要求2所述的方法，其中，所述外延技术是MBE。
4.根据权力要求1至3中任一项所述的方法，其中，所述方法包括用于形成所述一个或多个区的掩模步骤。
5.根据任一前述权力要求所述的方法，其中，基本上所有的所述AlSb都被转换为氧化铝。
6.根据任一前述权力要求所述的方法，其中，所述氧化铝层的厚度与所述沉积的AlSb层的厚度相关。
7.根据任一前述权力要求所述的方法，其中，所述AlSb层被沉积到在氧化时产生能够作为钝化层的氧化铝层的厚度。
8.根据权力要求7所述的方法，其中，所述AlSb层被沉积到至少8个单层的厚度。
9.根据权力要求1至6中任一项所述的方法，其中，所述AlSb层被沉积到在氧化时产生能够作为介电材料层和/或作为用于一个或多个另外的材料层的后续沉积的受控表面的氧化铝层的厚度。
10.根据权力要求9所述的方法，其中，所述AlSb层被沉积到小于8个单层的厚度。
11.根据权力要求9或权力要求10所述的方法，其中，所述一个或多个另外的材料层是高介电常数介电材料的层。
12.根据任一前述权力要求所述的方法，其中，所述氧化步骤在100℃与300℃之间的温度下进行。
13.根据任一前述权力要求所述的方法，其中，所述方法被控制以便避免使所述中间AlSb结构暴露在大气下。
14.根据权力要求13所述的方法，其中，所述氧化步骤在UHV条件下进行。
15.根据任一前述权力要求所述的方法，其中，所述AlSb沉积步骤和氧化步骤在单独的反应室中进行。
16.根据权力要求15所述的方法，其中，所述中间AlSb结构在排除氧气的条件下被转移到第二反应室。
17.根据任一前述权力要求所述的方法，其中，所述缓冲层包括III-V族半导体，优选地三元III-V族半导体。
18.根据权力要求17所述的方法，其中，所述缓冲层包括AlxIn1-xSb。
19.根据任一前述权力要求所述的方法，其中，所述一个或多个器件层包括沟道层。
20.根据权力要求19所述的方法，其中，所述沟道层包括III-V族半导体或IV族半导体。
21.根据权力要求20所述的方法，其中，所述沟道层包括InSb或Sn。
22.根据任一前述权力要求所述的方法，其中，所述衬底包括GaAs或Si。
23.根据任一前述权力要求所述的方法，其中，所述半导体器件是用于场效应晶体管的前体结构。
24.根据任一前述权力要求所述的方法，其中，所述半导体器件是场效应晶体管，并且所述方法包括沉积源、漏和/或栅电极的附加步骤。
25.根据任一前述权力要求所述的方法，其中，所述半导体器件是FET，并且AlSb被沉积在包括至少所述栅极区的一个或多个区上。
26.根据权力要求24或权力要求25所述的方法，其中，一个或多个另外的介电材料在沉积所述栅电极之前被沉积在所述氧化铝层上。
27.一种制造半导体器件的方法，所述方法包括以下所述步骤：
外延地生长包括衬底、缓冲层以及一个或多个器件层的堆叠半导体结构；
作为所述生长工艺中的最后步骤在所述堆叠结构的所述上表面上外延地生长一层AlSb，以便形成AlSb覆盖结构；以及
在存在水的情况下使所述AlSb层氧化以形成一层氧化铝。
28.一种由根据权利要求23至27中任一项所述的方法制成的场效应晶体管。
29.一种含有包括衬底、缓冲层以及一个或多个器件层的堆叠结构的半导体器件，并且一层氧化铝在所述堆叠结构的所述上表面上，其中，所述氧化铝层作为用于一个或多个另外的材料层的沉积的表面层。
30.由本发明的所述方法制造的氧化铝层作为用于更多另外的材料层中的一个的后续沉积的表面层的使用。
31.一种使半导体表面钝化的方法，所述方法包括将一层AlSb沉积在所述半导体表面上以形成AlSb覆盖表面，并且在存在水的情况下使所述AlSb层氧化以形成一层氧化铝的步骤。
32.一种在半导体表面上产生氧化物层的方法，所述方法包括将一层AlSb沉积在所述表面上并且在存在水的情况下使所述层氧化的步骤。
33.一种包括衬底、缓冲层、沟道层、栅极介电层以及定位在所述栅极介电层上的栅电极的场效应晶体管器件，其特征在于所述栅极介电层包括氧化铝。
34.基本上如参考附图在上文中描述的任何方法、器件或使用。
35.参考所述附图在上文中描述的任何新颖特征或特征的组合。
CN2011800453843A 2010-07-21 2011-07-11 半导体器件的制造的方法 Pending CN103098186A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1012236.4 2010-07-21
GBGB1012236.4A GB201012236D0 (en) 2010-07-21 2010-07-21 Method of fabrication of semiconductor device
PCT/GB2011/001033 WO2012010816A1 (en) 2010-07-21 2011-07-11 Method of fabrication of semiconductor device

Publications (1)

Publication Number Publication Date
CN103098186A true CN103098186A (zh) 2013-05-08

Family

ID=42752569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800453843A Pending CN103098186A (zh) 2010-07-21 2011-07-11 半导体器件的制造的方法

Country Status (7)

Country Link
US (1) US20140042558A1 (zh)
EP (1) EP2596522A1 (zh)
JP (1) JP2013537709A (zh)
KR (1) KR20130132748A (zh)
CN (1) CN103098186A (zh)
GB (1) GB201012236D0 (zh)
WO (1) WO2012010816A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111699547A (zh) * 2018-03-02 2020-09-22 三菱瓦斯化学株式会社 氧化铝的保护液、保护方法和使用了其的具有氧化铝层的半导体基板的制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6339230B2 (ja) 2015-10-09 2018-06-06 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
US10249780B1 (en) * 2016-02-03 2019-04-02 Stc.Unm High quality AlSb for radiation detection
US9799529B2 (en) * 2016-03-17 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of planarizing a film layer
JP6317507B2 (ja) * 2017-05-24 2018-04-25 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798555A (en) * 1996-11-27 1998-08-25 The Regents Of The University Of California Enhancement-depletion logic based on Ge mosfets
JP2007250602A (ja) * 2006-03-14 2007-09-27 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタの製造方法およびヘテロ接合バイポーラトランジスタ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3097863B2 (ja) 1990-12-31 2000-10-10 ザ ボード オブ トラスティース オブ ザ ユニバーシティ オブ イリノイ ＡｌＧａＡｓ自然酸化物

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798555A (en) * 1996-11-27 1998-08-25 The Regents Of The University Of California Enhancement-depletion logic based on Ge mosfets
JP2007250602A (ja) * 2006-03-14 2007-09-27 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタの製造方法およびヘテロ接合バイポーラトランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111699547A (zh) * 2018-03-02 2020-09-22 三菱瓦斯化学株式会社 氧化铝的保护液、保护方法和使用了其的具有氧化铝层的半导体基板的制造方法

Also Published As

Publication number Publication date
JP2013537709A (ja) 2013-10-03
US20140042558A1 (en) 2014-02-13
WO2012010816A1 (en) 2012-01-26
EP2596522A1 (en) 2013-05-29
KR20130132748A (ko) 2013-12-05
GB201012236D0 (en) 2010-09-08

Similar Documents

Publication Publication Date Title
EP2472585B1 (en) Tunnel field effect transistor and method for manufacturing same
CN110911492B (zh) 电子器件和制造该电子器件的方法
US10170549B2 (en) Strained stacked nanosheet FETs and/or quantum well stacked nanosheet
EP3065179B1 (en) Group iii-v compound semiconductor nanowire, field effect transistor, and switching element
TWI493704B (zh) 用以改善量子井裝置中的平行傳導之裝置及方法
US9590044B2 (en) Two-dimensional material containing electronic components
CN106463543A (zh) 结晶多纳米片应变沟道fet及其制造方法
US10964802B2 (en) Semiconductor device and method for manufacturing the same
US20110233689A1 (en) Semiconductor device, process for producing semiconductor device, semiconductor substrate, and process for producing semiconductor substrate
JP2008543052A (ja) 超格子誘電界面層を有する半導体素子
US11664218B2 (en) Semiconductor device and method
US20140001440A1 (en) Dielectric for carbon-based nano-devices
CN103098186A (zh) 半导体器件的制造的方法
CN103069553B (zh) 半导体基板、绝缘栅极型场效应晶体管以及半导体基板的制造方法
US11764265B2 (en) Nanosheet transistor with inner spacers
US9337034B2 (en) Method for producing a MOS stack on a diamond substrate
US20170092725A1 (en) Activated thin silicon layers
JPH05259193A (ja) 半導体装置
US8779471B2 (en) Field-effect transistor, semiconductor wafer, method for producing field-effect transistor and method for producing semiconductor wafer
US20230246100A1 (en) Enhancement-mode hemt and manufacturing process of the same
KR102041830B1 (ko) 반도체 나노와이어의 제조방법 및 그를 이용한 반도체 나노와이어 센서의 제조방법
JP2009536463A (ja) 超格子チャネルを有する浮遊ゲートメモリセルを含む半導体素子及び関連方法
Kim et al. GaAs/AlGaAs-based single-electron pumps developed in KRISS
CN114080692A (zh) 三族氮基半导体晶圆
Guo et al. Tunneling Field-Effect Transistor (TFET) with Novel Ge/In0. 53Ga0. 47As Tunneling Junction

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130508