CN115831696A - 基板处理装置及半导体装置的制造方法 - Google Patents

基板处理装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN115831696A
CN115831696A CN202210232228.8A CN202210232228A CN115831696A CN 115831696 A CN115831696 A CN 115831696A CN 202210232228 A CN202210232228 A CN 202210232228A CN 115831696 A CN115831696 A CN 115831696A
Authority
CN
China
Prior art keywords
power supply
electrode
supply circuit
processing apparatus
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202210232228.8A
Other languages
English (en)
Inventor
吉森和也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN115831696A publication Critical patent/CN115831696A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32596—Hollow cathodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3438—Electrodes other than cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Plasma Technology (AREA)

Abstract

实施方式提供能够高效地对基板进行处理的基板处理装置及半导体装置的制造方法。实施方式的基板处理装置具有第1电极、第2电极、第3电极、第1电源电路、第2电源电路以及控制线。第1电极配置在处理室内。第1电极能够载置基板。第2电极与第1电极相对向。第3电极在处理室内沿着侧壁配置。第3电极与第1电极相对向。第1电源电路与第1电极连接。第2电源电路与第3电极连接。控制线与第1电源电路及第2电源电路连接。

Description

基板处理装置及半导体装置的制造方法
本申请享受以日本专利申请2021-151496号(申请日：2021年9月16日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本实施方式涉及基板处理装置及半导体装置的制造方法。
背景技术
在半导体装置的制造工序中，有时在基板处理装置中对载置于处理室内的基板进行预定处理。为了提高半导体装置的制造的生产量(through put)，希望在基板处理装置中高效地处理基板。
发明内容
本发明要解决的课题在于，提供能够高效地处理基板的基板处理装置及半导体装置的制造方法。
本实施方式的基板处理装具有第1电极、第2电极、第3电极、第1电源电路、第2电源电路以及控制线。第1电极配置在处理室内。第1电极能够载置基板。第2电极与第1电极相对向。第3电极在处理室内沿着侧壁配置。第3电极与第1电极相对向。第1电源电路与第1电极连接。第2电源电路与第3电极连接。控制线与第1电源电路以及第2电源电路连接。
附图说明
图1是表示实施方式涉及的基板处理装置的概略结构的图。
图2是表示实施方式中的多个电极的结构的立体图。
图3A和图3B是表示实施方式中的多个电极的结构的俯视图和表示电极的结构的剖视图。
图4是表示实施方式涉及的基板处理装置的动作的波形图。
图5A～图5D是表示实施方式涉及的基板处理装置的加工形状的剖视图。
图6是表示实施方式的第1变形例中的多个电极的结构的立体图。
图7是表示实施方式的第1变形例中的多个电极的结构的俯视图。
图8是表示实施方式的第2变形例涉及的基板处理装置的结构的图。
图9是表示实施方式的第2变形例中的多个电极的结构的立体图。
图10是表示实施方式的第3变形例中的多个电极的结构的立体图。
图11是表示实施方式的第4变形例涉及的基板处理装置的结构的图。
标号说明
1、1i、1j、1k、201：基板处理装置、10：下部电极、20、220：上部电极、30、30i、30j、30k：中部电极、40、50、60：电源电路、70：气体供给系统、80：排气系统、90：控制线。
具体实施方式
以下参照附图，对实施方式涉及的基板处理装置进行详细的说明。此外，并不是通过该实施方式限定本发明。
(实施方式)
实施方式涉及的基板处理装置具有蚀刻用的电极和成膜用的电极这两方。蚀刻例如包括RIE(Reactive Ion Etching，反应性离子蚀刻)等干式蚀刻。成膜包括溅射等的物理上的成膜。例如，在基板处理装置中，通过对蚀刻用的电极和成膜用的电极的驱动方式下工夫，谋求基板的高效的处理。
具体而言，如图1和图2所示，基板处理装置1具有下部电极10、上部电极20、中部电极30、电源电路40、电源电路50、电源电路60、气体供给系统70、排气系统80、控制线90以及控制器2。图1是表示基板处理装置1的概略结构的图。图2是表示多个电极(即下部电极10、上部电极20、中部电极30)的结构的立体图。以下，将与下部电极10的表面10a垂直的方向作为Z方向，将在与Z方向垂直的面内相互正交的两个方向作为X方向和Y方向。
控制器2总括地对基板处理装置1中的各部进行控制。控制器2存储制程方案(recipe)信息，能够根据制程方案信息对各部进行控制，该制程方案信息包括关于多个工艺参数的处理步骤。多个工艺参数包括与各向异性蚀刻的条件有关的工艺参数。控制器2既可以设置在基板处理装置1的主体内，也可以经由无线通信线路或者有线通信线路以能够通信的方式与设置在基板处理装置1的主体外的各部相连接。
下部电极10配置在处理室CH内。下部电极10也可以是将Z方向作为轴、在XY方向上延伸的大致圆盘形状。下部电极10能够在表面(+Z侧的面)10a载置处理对象的基板SB。下部电极10可以由金属等的导电物质形成。下部电极10被兼用为蚀刻用的电极和成膜用的电极。
处理室CH是由真空容器2包围而形成的空间。真空容器2的延伸为了筒状(例如圆筒状)的侧壁2b的+Z侧端由上壁2a封闭，-Z侧端由底壁2c封闭。上壁2a例如可以由电介质形成。
气体供给系统70构成为能够向处理室CH内供给处理气体。气体供给系统70具有气体面板(gas panel)71、流量调整器72、供给管73。供给管73经由设置于上壁2a的开口与处理室CH连通。气体供给系统70按照来自控制器2的控制，对于存积于气体面板71的处理气体，一边用流量调整器72调整流量，一边经由供给管73向处理室CH内进行供给。
排气系统80构成为能够从处理室CH排出已处理的处理气体。排气系统80具有排气装置81、闸阀82以及排气管83。排气管83经由设置于底壁2c的开口与处理室CH连通。排气系统80设为按照来自控制器2的控制，使闸阀82为打开状态，从处理室CH向排气装置81排出已处理的处理气体。
上部电极20配置在处理室CH外，配置在处理室CH的+Z侧。上部电极20也可以为将Z方向作为轴、在XY方向上延伸的大致圆盘形状。上部电极20配置在下部电极10的+Z侧，隔着上壁2a与下部电极10在Z方向上相对向。上部电极20具有天线线圈21。天线线圈21沿着将Z方向作为轴、在XY方向上延伸的大致圆盘形状卷绕了导线。在图2中，为了简化，省略了天线线圈21的图示。上部电极20被作为蚀刻用的电极来使用。
中部电极30配置在处理室CH内。中部电极30沿着侧壁2b配置在处理室CH内。中部电极30也可以是将Z方向作为轴、在Z方向上延伸的大致圆筒形状。中部电极30配置在下部电极10的+Z侧，在从Z方向倾斜了的方向上与下部电极10相对向。中部电极30的Z位置也可以是上部电极20的Z位置与下部电极10的Z位置之间。
如图3A所示，中部电极30在XY平面俯视下将下部电极10包围。图3A是表示多个电极(下部电极10、中部电极30)的结构的XY俯视图。在XY平面俯视下，中部电极30在侧壁2b的内侧沿着侧壁2b呈圆环状延伸。下部电极10配置在处理室CH的中心附近。中部电极30被作为成膜(例如溅射)用的电极来使用。
图1所示的电源电路50与上部电极20连接。电源电路50能够按照来自控制器2的控制，产生高频电力并将其供给至上部电极20。
电源电路50具有源电源51和匹配电路52。源电源51使得产生具有频率FR1的高频电力，并向天线线圈21进行供给。频率FR1是适于等离子体生成的频率，例如为13.56MHz。匹配电路52进行阻抗匹配，以使得相对于匹配电路52的源电源51侧的阻抗和相对于匹配电路52的天线线圈21侧的阻抗成为均等。天线线圈21使用在进行了阻抗匹配的状态下供给的高频电力，产生电磁波(高频磁场)。由天线线圈21产生的电磁波透过上壁2a(电介质壁)而被导入到处理室CH内的空间。在处理室CH内的空间中，发生处理气体的放电而生成等离子体PL，从处理气体与自由基(F自由基、CF自由基等)一起生成离子(例如F+、CF3+等)。
电源电路40与下部电极10连接。电源电路50能够按照来自控制器2的控制，产生高频电力并将其供给至下部电极10。
电源电路40具有偏置电源41、源电源42、匹配电路43。偏置电源41使得产生具有频率FR2(比较低的频率)的高频电力，并将其供给至下部电极10。频率FR2比频率FR1低。频率FR2是适于离子的加速的频率，例如为2.0MHz。源电源42能够产生具有频率FR1的高频电力，但在本实施方式中不被使用。匹配电路43进行阻抗匹配，以使得相对于匹配电路43的偏置电源41侧的阻抗和相对于匹配电路43的下部电极10侧的阻抗成为均等。下部电极10使用在进行了阻抗匹配的状态下所供给了的频率FR2的高频电力，使离子向下部电极10侧进行加速。
由此，基板处理装置1能够对于处理对象的基板SB实施蚀刻。此时，可能在中部电极30附着副产物。副产物也可以为碳成分。
在此，如图3B所示，中部电极30具有主要部31和将主要部31的表面全面地覆盖的表面部32。图3B是表示中部电极30的结构的YZ剖视图，是以A-A线将图3A切开了的情况下的放大剖视图。主要部31可以由金属等的导电物质形成。表面部32由具有耐干式蚀刻性的材料形成。表面部32例如也可以由氧化钇(Y2O3)、氧化铝(Al2O3)、氧化锆(ZrO2)等的陶瓷材料形成。表面部32的厚度可以被设为与耐干式蚀刻性相应的任意厚度。表面部32中的下部电极10侧的表面构成中部电极30的表面30a。由此，能够抑制在蚀刻期间中部电极30磨损。此外，虽未图示，但主要部31与电源电路60电连接。
图1所示的电源电路60与中部电极30连接。电源电路60能够按照来自控制器2的控制，产生高频电力并将其供给至中部电极30。
电源电路60具有溅射电源61和匹配电路62。溅射电源61产生具有频率FR3的高频电力，并向中部电极30进行供给。频率FR3比频率FR1低，且比频率FR2低。频率FR3是适于溅射的频率，例如为100kHz。匹配电路62进行阻抗匹配，以使得相对于匹配电路62的溅射电源61侧的阻抗和相对于匹配电路62的中部电极30侧的阻抗成为均等。中部电极30使用在进行了阻抗匹配的状态下所供给了的频率FR3的高频电力，使离子撞击中部电极30。由此，附着于了中部电极30的副产物被向下部电极10侧溅射。
图1所示的控制线90与电源电路40以及电源电路60连接。控制线90可以电连接在匹配电路43与匹配电路62之间。控制线90例如可以由同轴线缆等构成，可以是导线被进行绝缘被覆而构成。由此，基板处理装置1能够对由电源电路40进行的电力供给和由电源电路60进行的电力供给进行切换。
具体而言，电源电路40和电源电路60经由控制线90收发与由电源电路40进行的电力供给和由第2电源电路进行的电力供给中的至少一方有关的同步信号。同步信号也可以是具有预定的脉冲宽度的脉冲信号。预定的脉冲宽度也可以为能够在接收端识别电力的供给开始以及/或者电力的供给停止的脉冲宽度。
例如，匹配电路43也可以根据电力的供给停止，经由控制线90向匹配电路62发送同步信号。根据同步信号，匹配电路62能够掌握电源电路40的向下部电极10的电力的供给被停止的定时，能够开始阻抗匹配的动作。
匹配电路62也可以根据电力的供给停止，经由控制线90向匹配电路43发送同步信号。根据同步信号，匹配电路43能够掌握电源电路60的向中部电极30的电力的供给被停止的定时，能够开始阻抗匹配的动作。
接着，使用图4以及图5A～图5D对基板处理装置1的动作进行说明。图4是表示基板处理装置1的动作的波形图。图5A～图5D是表示基于基板处理装置1的加工形状的剖视图。
在定时t1之前，在下部电极10载置基板W，排气系统80对处理室CH内进行排气而设为减压状态。
在定时t1，电源电路50进行阻抗匹配，开始从源电源51向上部电极20供给频率FR1的高频电力。与此同时，气体供给系统70开始向处理室CH内供给处理气体。据此，在处理室CH内产生等离子体。
在定时t1以后，从电源电路50向上部电极20供给高频电力的状态被维持，并且，向处理室CH内供给大致一定的气体流量F1的处理气体的状态被维持。据此，在处理室CH内产生了等离子体的状态被维持。
在定时t2，电源电路40进行阻抗匹配，从偏置电源41向下部电极10开始供给频率FR2的高频电力。由此，在处理室CH内，基板W开始被蚀刻。
在定时t2～t3的期间中，进行例如如图5A所示那样的基板W的蚀刻加工。在图5A中例示了如下构造：在基板100的上方，从基板100侧开始依次层叠了半导体氧化膜105、半导体膜104、半导体氧化膜103、半导体膜102、半导体氧化膜101。半导体氧化膜101、半导体氧化膜103、半导体氧化膜105可以分别由将硅氧化物作为主成分的物质形成。半导体膜102、半导体膜104可以分别由将多晶硅作为主成分的物质形成。在该构造形成有贯通半导体氧化膜101以及半导体膜102的多个孔图案HP。为了对多个孔图案HP的底部进行蚀刻，涂覆抗蚀剂材料，形成具有开口RPa的抗蚀剂图案RP。
当将抗蚀剂图案RP作为掩模而在各向异性蚀刻的条件下进行蚀刻加工时，刚开始蚀刻之后，半导体氧化膜101中的孔图案HP间的顶部101a由与处理气体相应的副产物的膜暂时性地覆盖，但在孔图案HP的底部，露出了半导体膜104时被蚀刻而消失。此时，副产物可能附着于中部电极30的表面30a。副产物例如包含碳成分。
由此，如图5A所示，成为半导体氧化膜101中的顶部101a露出了的状态。当保持状态不变地继续进行蚀刻时，有可能顶部101a被蚀刻下去而引起图案不良。顶部101a的尺寸小，因此，难以被涂覆抗蚀剂材料，难以用抗蚀剂图案进行覆盖来进行保护。
在图4所示的定时t3，电源电路40停止向下部电极10供给高频电力。由此，处理室CH内的基板W的蚀刻停止。
电源电路40根据电力的供给停止，经由控制线90向电源电路60发送同步信号。电源电路60经由控制线90接收同步信号。根据所接收到的同步信号，电源电路60能够掌握电源电路40的向下部电极10的电力的供给已停止这一情况。
在从接收同步信号经过了预定时间后的定时t4，电源电路60进行阻抗匹配，从溅射电源61向中部电极30开始供给频率FR3的高频电力。
由此，在定时t4～t5的期间中，从中部电极30向下部电极10堆积(溅射)副产物，如图5B所示，在基板W形成副产物的膜(例如包含碳成分的膜)110。副产物的膜110将抗蚀剂图案RP的表面以及侧面覆盖，并且，将顶部101a的表面覆盖。因此，副产物的膜110能够作为蚀刻时的蚀刻保护膜发挥功能。即，能够准备副产物的膜110来作为接下来进行蚀刻时的蚀刻保护膜。
在定时t5，电源电路60停止向中部电极30的高频电力的供给。由此，处理室CH内的向基板W的溅射停止。
电源电路60根据电力的供给停止，经由控制线90向电源电路40发送同步信号。电源电路40经由控制线90接收同步信号。根据所接收到的同步信号，电源电路40能够掌握电源电路60的向中部电极30的电力的供给已停止这一情况。
在从接收同步信号经过了预定时间后的定时t6，电源电路40进行阻抗匹配，从偏置电源41向下部电极10开始供给频率FR2的高频电力。由此，在处理室CH内，基板W开始被蚀刻。
在定时t6～t7的期间中，进行例如如图5C所示那样的基板W的蚀刻加工。在刚开始蚀刻之后，半导体氧化膜101中的孔图案HP间的顶部101a由副产物的膜110覆盖，但随着半导体膜104的蚀刻的进行，被蚀刻而消失。
在图4所示的定时t7，电源电路40停止向下部电极10供给高频电力。由此，处理室CH内的基板W的蚀刻停止。
电源电路40根据电力的供给停止，经由控制线90向电源电路60发送同步信号。电源电路60经由控制线90接收同步信号。根据所接收到的同步信号，电源电路60能够掌握电源电路40的向下部电极10的电力的供给已停止这一情况。
在从接收同步信号起经过了预定时间后的定时t8，电源电路60进行阻抗匹配，从溅射电源61向中部电极30开始供给频率FR3的高频电力。
由此，在定时t8～t9的期间中，从中部电极30向下部电极10堆积(溅射)副产物，如图5D所示，在基板W形成副产物的膜110。副产物的膜110将顶部101a覆盖，因此，能够作为蚀刻时的蚀刻保护膜发挥功能。即，能够准备副产物的膜110来作为接下来进行蚀刻时的蚀刻保护膜。
在定时t10以后，反复进行与定时t6～t10同样的动作。
图4所示的定时t2～t3的期间ET1、t6～t7的期间ET2、t10～t11的期间ET3分别为进行蚀刻的蚀刻期间。定时t3～t6的期间TP1、t7～t10的期间TP2、t11以后的期间TP3分别为蚀刻停止的蚀刻停止期间。
定时t4～t5的期间ST1、t8～t9的期间ST2分别为进行溅射的溅射期间。定时t1～t4的期间TP11、t5～t8的期间TP12、t9以后的期间TP13分别为溅射期间停止的溅射停止期间。
蚀刻期间ET1、ET2、ET3分别包含于溅射停止期间TP11、TP12、TP13。溅射期间ST1、ST2分别包含于蚀刻停止期间TP1、TP2。即，基板处理装置1能够交替地且排他地进行蚀刻和溅射。例如，能够高速(例如以与脉冲频率同等的速度)地进行蚀刻和溅射的切换。
如上所述，在实施方式中，在基板处理装置1中，电源电路40和电源电路60经由控制线90相连接。电源电路40和电源电路60经由控制线90收发与电源电路40的电力供给和电源电路60的电力供给中的至少一方有关的同步信号。电源电路40和电源电路60根据同步信号，使电源电路40的电力供给和电源电路60的电力供给同步。由此，能够一边维持向处理室CH内供给相同的处理气体、一边交替地进行蚀刻和成膜(例如溅射)，因此，例如能够高效地进行难以用抗蚀剂图案进行遮挡的接近配置的多个孔图案的蚀刻加工。即，能够高效地对基板W进行处理。
例如，在通过原位原子层沉积(In-situ ALD(Atomic Layer Deposition，原子层沉积))将与副产物的膜相当的蚀刻保护膜堆积于基板W的情况下，使用与蚀刻不同的处理气体，因此，成为在气体供给系统70对处理气体进行切换的动作时间的期间，对处理进行待机。由此，存在基板W的处理的生产量降低、包括基板W的处理的半导体装置的制造方法中的生产率降低的可能性。
与此相对，在实施方式中，能够一边维持向处理室CH内供给相同的处理气体、一边交替地进行蚀刻和成膜(例如溅射)。由此，能够在无法涂覆抗蚀剂等而实质上没有干式蚀刻用掩模地进行蚀刻的情况下，提高包括基板W的处理的半导体装置的制造方法中的生产率。
此外，下部电极10的形状不限定于将Z方向作为轴、在XY方向上延伸的大致圆盘形状，也可以是其它形状。下部电极10也可以是将Z方向作为轴、在XY方向上延伸的大致长方体形状。
上部电极20的形状不限定于将Z方向作为轴、在XY方向上延伸的大致圆盘形状，也可以是其它形状。上部电极20也可以是将Z方向作为轴、在XY方向上延伸的大致长方体形状。
中部电极30的形状不限定于将Z方向作为轴、在Z方向上延伸的大致圆筒形状，也可以是其它形状。中部电极30也可以是将Z方向作为轴、在Z方向上延伸的大致方筒形状。在该情况下，中部电极30在XY平面俯视下呈矩形环状延伸。
另外，在中部电极30也可以设置有温度控制机构。由此，能够对副产物向中部电极30的附着量进行调整。
或者，如图6和图7所示，基板处理装置1i中的中部电极30i也可以被分割为多个子电极31i～34i。图6是表示实施方式的第1变形例中的多个电极(下部电极10、上部电极20、中部电极30i)的结构的立体图。图7是表示实施方式的第1变形例中的多个电极(下部电极10、中部电极30i)的结构的俯视图。在图6和图7中例示了中部电极30i被分割为4个子电极31i～34i的情况，但分割数既可以为2或者3，也可以为5以上。
例如，通过从图2和图3所示的中部电极30除去与子电极31i～34i之间相当的部分，能够构成图6和图7所示的子电极31i～34i。即，通过用分割为了多个的子电极31i～34i构成中部电极30i，能够节约电极材料，能够降低基板处理装置1i的成本。
或者，如图8和图9所示，基板处理装置1j中的中部电极30j也可以构成为表面30aj相对于侧壁2b向朝向下部电极10的方向倾斜。图8是表示实施方式的第2变形例涉及的基板处理装置1j的结构的图。图9是表示实施方式的第2变形例中的多个电极(下部电极10、中部电极30j)的结构的立体图。
中部电极30j也可以是将Z方向作为轴、越是朝向+Z方向、XY方向宽度越小的大致中空圆锥台形状。大致中空圆锥台形状的内侧面构成中部电极30j的表面30aj。表面30aj向朝向下部电极10的方向倾斜。由此，在溅射中，在处理气体的离子撞击了中部电极30j的表面30aj时，附着于中部电极30j的表面30aj的副产物更容易向下部电极10上的基板W溅射。
或者，如图10所示，基板处理装置1k中的中部电极30k也可以被分割为多个子电极31k～34k。图10是表示实施方式的第3变形例中的多个电极(下部电极10、上部电极20、中部电极30k)的结构的立体图。在图10中例示了中部电极30k被分割为4个子电极31k～34k的情况，但分割数既可以为2或者3，也可以为5以上。
例如，通过从图8和图9所示的中部电极30j除去与子电极31k～34k之间相当的部分，能够构成图10所示的子电极31k～34k。即，通过由分割为了多个的子电极31k～34k构成中部电极30k，能够节约电极材料，能够降低基板处理装置1k的成本。
另外，在上述的实施方式中，例示性地对基板处理装置1在与ICP(InductiveCoupling Plasma，电感耦合等离子体)型RIE装置对应的结构中附加了成膜用的电极和电源电路的结构进行说明，但基板处理装置1不限定于该结构。例如，基板处理装置1也可以具有在与ECR(Electron Cyclotron Resonance，电子回旋共振)型RIE装置对应的结构中附加了成膜用的电极和电源电路的结构。
或者，如图11所示，基板处理装置201也可以在与双频型的平行平板型(电容耦合型)RIE装置对应的结构中附加成膜用的中部电极30和电源电路60来构成。图11是表示实施方式的第4变形例涉及的基板处理装置201的结构的图。
基板处理装置201代替上部电极20(参照图1)而具有上部电极220，省略电源电路50(参照图1)。上部电极220与接地电位连接。
上部电极220在处理室CH内配置为与下部电极10相对向。上部电极220在处理室CH内配置在下部电极10的+Z侧，在XY方向上延伸。上部电极220设置有在Z方向贯通的开口。气体供给系统70的供给管73经由设置于上壁2a的开口以及设置于上部电极220的开口而与处理室CH连通。
作为等离子体产生用的源电源，代替源电源51(参照图1)而使用源电源42。在电源电路40中，除了偏置电源41用的阻抗匹配之外，匹配电路43还能够进行源电源42用的阻抗匹配。在源电源42用的阻抗匹配中，匹配电路43进行阻抗匹配，以使得相对于匹配电路43的源电源42侧的阻抗和相对于匹配电路43的下部电极10侧的阻抗均等。
例如在图4所示的定时t1，电源电路40进行源电源42用的阻抗匹配，从源电源42向下部电极10开始供给频率FR1的高频电力。定时t1以后，电源电路40维持进行了源电源42用的阻抗匹配的状态。即，从源电源42向下部电极10的电力供给被维持，处理室CH内的等离子体的产生被维持。
另一方面，在定时t2，电源电路40进行阻抗匹配，从偏置电源41向下部电极10开始供给频率FR2的高频电力。即，开始从偏置电源41向下部电极10的电力供给。由此，在处理室CH内，基板W开始被蚀刻。
在定时t3，电源电路40停止向下部电极10的频率FR2的高频电力供给。即，从偏置电源41向下部电极10的电力(蚀刻用电力)的供给被停止。由此，处理室CH内的基板W的蚀刻停止。
此外，电源电路40根据电力的供给停止而经由控制线90向电源电路60发送同步信号、电源电路60根据电力的供给停止而经由控制线90向电源电路40发送同步信号，这一点与实施方式是同样的。
这样，在基板处理装置201中，电源电路40和电源电路60经由控制线90收发与电源电路40的电力(溅射用电力)供给和电源电路60的电力(蚀刻用电力)供给中的至少一方有关的同步信号。电源电路40和电源电路60根据同步信号，使电源电路40的电力供给和电源电路60的电力供给同步。由此，能够一边维持向处理室CH内供给相同的处理气体，一边交替地进行蚀刻和成膜(例如溅射)，因此，例如能够高效地进行难以用抗蚀剂图案进行遮挡的接近配置的多个孔图案的蚀刻加工。即，能够高效地对基板W进行处理。
以上对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，并不是意在限定发明的范围。这些新的实施方式能够以其它各种各样的方式来实施，能够在不脱离发明的宗旨的范围内进行各种省略、置换、变更。这些实施方式和/或其变形包含在发明的范围、宗旨内，并且，包含在权利要求书所记载的发明及其等同的范围内。

Claims (20)

1.一种基板处理装置，具备：
第1电极，其配置在处理室内，能够载置基板；
第2电极，其与所述第1电极相对向；
第3电极，其在所述处理室内沿着侧壁配置，与所述第1电极相对向；
第1电源电路，其连接于所述第1电极；
第2电源电路，其连接于所述第3电极；以及
控制线，其连接于所述第1电源电路和所述第2电源电路。
2.根据权利要求1所述的基板处理装置，
所述第3电极配置在沿着所述侧壁的方向上的所述第1电极与所述第2电极之间。
3.根据权利要求1所述的基板处理装置，
所述第3电极的表面由具有耐蚀刻性的材料覆盖。
4.根据权利要求1所述的基板处理装置，
在俯视下，所述第3电极包围所述第1电极。
5.根据权利要求1所述的基板处理装置，
所述第3电极的表面在沿着所述侧壁的方向上延伸。
6.根据权利要求1所述的基板处理装置，
所述第3电极的表面相对于所述侧壁向朝向所述第1电极的方向倾斜地延伸。
7.根据权利要求5所述的基板处理装置，
所述第3电极具有大致圆筒面形状。
8.根据权利要求5所述的基板处理装置，
所述第3电极包括大致圆筒面形状被在周向上分割而得到的多个子电极。
9.根据权利要求6所述的基板处理装置，
所述第3电极具有大致中空圆锥台形状。
10.根据权利要求6所述的基板处理装置，
所述第3电极包括大致中空圆锥台形状被在周向上分割而得到的多个子电极。
11.根据权利要求1所述的基板处理装置，
所述基板处理装置能够对由所述第1电源电路进行的电力供给和由所述第2电源电路进行的电力供给进行切换。
12.根据权利要求1所述的基板处理装置，
所述第1电源电路和所述第2电源电路经由所述控制线收发与由所述第1电源电路进行的电力供给和由所述第2电源电路进行的电力供给中的至少一方有关的信号，根据所述信号，使由所述第1电源电路进行的电力供给和由所述第2电源电路进行的电力供给同步。
13.根据权利要求12所述的基板处理装置，
所述第1电源电路在由所述第2电源电路进行的电力供给停止的期间产生电力，
所述第2电源电路在由所述第1电源电路进行的电力供给停止的期间产生电力。
14.根据权利要求12所述的基板处理装置，
还具备连接于所述第2电极的第3电源电路，
在所述基板处理装置中，一边维持由所述第3电源电路进行的电力供给，一边使由所述第1电源电路进行的电力供给和由所述第2电源电路进行的电力供给同步。
15.根据权利要求1所述的基板处理装置，
所述第1电源电路能够以第1频率产生电力，
所述第2电源电路能够以比所述第1频率低的第2频率产生电力。
16.根据权利要求14所述的基板处理装置，
所述第1电源电路能够以第1频率产生电力，
所述第2电源电路能够以比所述第1频率低的第2频率产生电力，
所述第3电源电路能够以比所述第1频率高的第3频率产生电力。
17.根据权利要求1所述的基板处理装置，
所述第2电极配置在所述处理室外。
18.根据权利要求1所述的基板处理装置，
所述第2电极配置在所述处理室内。
19.一种半导体装置的制造方法，包括：
在向基板供给了第1处理气体的状态下，将抗蚀剂图案作为掩模，对所述基板进行加工；和
在向所述基板供给了所述第1处理气体的状态下，将副产物堆积于所述基板。
20.根据权利要求19所述的半导体装置的制造方法，
一边维持向所述基板供给了所述第1处理气体的状态，一边交替地进行所述基板的加工和所述副产物的堆积。
CN202210232228.8A 2021-09-16 2022-03-07 基板处理装置及半导体装置的制造方法 Withdrawn CN115831696A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-151496 2021-09-16
JP2021151496A JP2023043720A (ja) 2021-09-16 2021-09-16 基板処理装置、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN115831696A true CN115831696A (zh) 2023-03-21

Family

ID=85479465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210232228.8A Withdrawn CN115831696A (zh) 2021-09-16 2022-03-07 基板处理装置及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20230082246A1 (zh)
JP (1) JP2023043720A (zh)
CN (1) CN115831696A (zh)
TW (1) TW202329189A (zh)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0343500B1 (en) * 1988-05-23 1994-01-19 Nippon Telegraph And Telephone Corporation Plasma etching apparatus
JPH029115A (ja) * 1988-06-28 1990-01-12 Mitsubishi Electric Corp 半導体製造装置
JP3076367B2 (ja) * 1990-11-29 2000-08-14 キヤノン株式会社 プラズマ処理装置
US5286297A (en) * 1992-06-24 1994-02-15 Texas Instruments Incorporated Multi-electrode plasma processing apparatus
US5716485A (en) * 1995-06-07 1998-02-10 Varian Associates, Inc. Electrode designs for controlling uniformity profiles in plasma processing reactors
US6127277A (en) * 1996-07-03 2000-10-03 Tegal Corporation Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls
US6048435A (en) * 1996-07-03 2000-04-11 Tegal Corporation Plasma etch reactor and method for emerging films
US6184489B1 (en) * 1998-04-13 2001-02-06 Nec Corporation Particle-removing apparatus for a semiconductor device manufacturing apparatus and method of removing particles
JP4418193B2 (ja) * 2003-08-22 2010-02-17 東京エレクトロン株式会社 パーティクル除去装置及びパーティクル除去方法及びプラズマ処理装置
JP4584572B2 (ja) * 2003-12-22 2010-11-24 株式会社日立ハイテクノロジーズ プラズマ処理装置および処理方法
JP4497066B2 (ja) * 2005-09-13 2010-07-07 日新電機株式会社 シリコンドットの形成方法及び装置
US20070227663A1 (en) * 2006-03-28 2007-10-04 Tokyo Electron Limited Substrate processing apparatus and side wall component
US20090236214A1 (en) * 2008-03-20 2009-09-24 Karthik Janakiraman Tunable ground planes in plasma chambers
JP2010065240A (ja) * 2008-09-08 2010-03-25 Kobe Steel Ltd スパッタ装置
JP5479723B2 (ja) * 2008-12-18 2014-04-23 株式会社Ｉｈｉ プラズマ光源とプラズマ光発生方法
KR20170024922A (ko) * 2015-08-26 2017-03-08 삼성전자주식회사 플라즈마 발생 장치
JP7091198B2 (ja) * 2018-09-11 2022-06-27 キオクシア株式会社 プラズマ処理装置および半導体装置の製造方法
US20200321186A1 (en) * 2019-04-02 2020-10-08 Applied Materials, Inc. Method and apparatus for angled etching

Also Published As

Publication number Publication date
JP2023043720A (ja) 2023-03-29
US20230082246A1 (en) 2023-03-16
TW202329189A (zh) 2023-07-16

Similar Documents

Publication Publication Date Title
EP0805475B1 (en) Plasma processing apparatus
US6417111B2 (en) Plasma processing apparatus
CN112534545A (zh) 用于等离子体加工的方法和装置
US20060196605A1 (en) Method and apparatus for plasma processing
JP2009044075A (ja) プラズマ処理装置およびプラズマエッチング方法
JP7262375B2 (ja) プラズマ処理方法及びプラズマ処理装置
US9147556B2 (en) Plasma processing method and plasma processing apparatus
JP3868925B2 (ja) プラズマ処理装置
US20220319856A1 (en) Etching isolation features and dense features within a substrate
CN107086178B (zh) 用于选择性蚀刻膜的系统和方法
US20210327719A1 (en) Method for processing workpiece
CN112567502A (zh) 蚀刻的方法和等离子体处理装置
JP2017157627A (ja) プラズマ処理装置及びプリコート処理方法
CN115831696A (zh) 基板处理装置及半导体装置的制造方法
US11501976B2 (en) Substrate processing method and substrate processing apparatus
WO2021024823A1 (ja) プラズマ処理装置
KR20210035073A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US20230187214A1 (en) Remote source pulsing with advanced pulse control
CN111725062B (zh) 膜的蚀刻方法和等离子体处理装置
CN116504623A (zh) 蚀刻方法和等离子体处理装置
CN116504622A (zh) 蚀刻方法和等离子体处理装置
CN116266525A (zh) 利用等离子体的基板处理装置和方法
JP2009088389A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20230321