CN115801582B - 系统链路带宽提升方法、相关器件及计算机设备 - Google Patents
系统链路带宽提升方法、相关器件及计算机设备 Download PDFInfo
- Publication number
- CN115801582B CN115801582B CN202211179793.9A CN202211179793A CN115801582B CN 115801582 B CN115801582 B CN 115801582B CN 202211179793 A CN202211179793 A CN 202211179793A CN 115801582 B CN115801582 B CN 115801582B
- Authority
- CN
- China
- Prior art keywords
- bandwidth
- system link
- processor
- function
- link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 89
- 238000004364 calculation method Methods 0.000 claims abstract description 109
- 230000008569 process Effects 0.000 claims abstract description 34
- 238000012549 training Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 6
- 102100024058 Flap endonuclease GEN homolog 1 Human genes 0.000 description 3
- 101000833646 Homo sapiens Flap endonuclease GEN homolog 1 Proteins 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Stored Programmes (AREA)
- Advance Control (AREA)
Abstract
本申请实施例提供一种系统链路带宽提升方法、相关器件及计算机设备,其中方法包括:在操作系统初始化过程中,识别系统链路功能;如果从所述系统链路功能中识别到处理器和深度计算单元的带宽提升功能,则启动带宽提升功能;其中,带宽提升功能基于系统链路的自定义功能进行定义,带宽提升功能表示处理器和深度计算单元在系统链路物理层的支持带宽,高于系统链路的带宽;配置系统链路物理层的支持带宽对应的带宽参数;以所配置的带宽参数,重新进行系统链路训练,以使得重新训练后的系统链路的带宽提升至所述支持带宽。本申请实施例能够在不违背系统链路的标准协议的基础上,提升系统链路的带宽;同时使得深度计算单元具有较高的兼容性。
Description
技术领域
本申请实施例涉及计算机技术领域,具体涉及一种系统链路带宽提升方法、相关器件及计算机设备。
背景技术
为降低处理器的数据处理负担,计算机系统中可引入用于数据计算的深度计算单元,从而处理器负责将任务分发给深度计算单元,深度计算单元可对任务进行数据计算。处理器与深度计算单元之间可通过计算机系统的系统链路进行连接,例如在系统链路为PCIE(Peripheral Component Interconnect Express,外围组件互连标准)链路时,处理器与深度计算单元之间可通过PCIE链路进行连接。
随着深度计算单元的内部运算单元数量的迅速增加,深度计算单元的运算性能迅速增长,处理器的任务分发速度成为了深度计算单元的运算性能瓶颈,而处理器的任务分发速度受限于处理器与深度计算单元之间的系统链路带宽,因此如何在不违背系统链路的标准协议的基础上,提升处理器与深度计算单元之间的系统链路带宽,成为了本领域技术人员亟需解决的技术问题。
发明内容
有鉴于此,本申请实施例提供一种系统链路带宽提升方法、相关器件及计算机设备,以在不违背系统链路的标准协议的基础上,提升处理器与深度计算单元之间的系统链路带宽。
为实现上述目的,本申请实施例提供如下技术方案。
第一方面,本申请实施例提供一种系统链路带宽提升方法,应用于处理器,所述方法包括:
在操作系统初始化过程中,识别系统链路功能;所述处理器与深度计算单元之间通过系统链路进行连接;
如果从所述系统链路功能中识别到所述处理器和深度计算单元的带宽提升功能,则启动所述带宽提升功能;其中,所述带宽提升功能基于所述系统链路的自定义功能进行定义,所述带宽提升功能表示所述处理器和所述深度计算单元在系统链路物理层的支持带宽,高于所述系统链路的带宽;
配置所述系统链路物理层的支持带宽对应的带宽参数;
以所配置的带宽参数,重新进行系统链路训练,以使得重新训练后的系统链路的带宽提升至所述支持带宽。
第二方面,本申请实施例提供一种系统链路带宽提升方法,应用于深度计算单元,所述方法包括:
在操作系统初始化过程中,获取处理器发送的带宽提升功能的启动指令,以启动所述带宽提升功能;其中,所述处理器与所述深度计算单元之间通过系统链路进行连接,所述带宽提升功能基于所述系统链路的自定义功能进行定义,并在操作系统初始化过程中被识别;所述带宽提升功能表示所述处理器和所述深度计算单元在系统链路物理层的支持带宽,高于所述系统链路的带宽;
配置所述系统链路物理层的支持带宽对应的带宽参数;
受所述处理器的控制,以所配置的带宽参数,重新进行系统链路训练,以使得重新训练后的系统链路的带宽提升至所述支持带宽。
第三方面,本申请实施例提供一种处理器,所述处理器被配置为执行如上述第一方面所述的系统链路带宽提升方法。
第四方面,本申请实施例提供一种深度计算单元,所述深度计算单元被配置为执行如上述第二方面所述的系统链路带宽提升方法。
第五方面,本申请实施例提供一种计算机设备,包括如上述第三方面所述的处理器,和如上述第四方面所述的深度计算单元。
本申请实施例提供的系统链路带宽提升方法,在处理器与深度计算单元通过系统链路进行连接的情况下,可基于系统链路的自定义功能,定义处理器与深度计算单元的带宽提升功能,从而利用处理器和深度计算单元在系统链路物理层的支持带宽,均高于系统链路的带宽的特性,以实现为系统链路提升带宽。基于此,在操作系统初始化过程中,基于所定义的处理器与深度计算单元的带宽提升功能,处理器在从系统链路功能中识别到处理器和深度计算单元的带宽提升功能时,可启动带宽提升功能;在启动带宽提升功能的过程中,处理器和深度计算单元可分别配置系统链路物理层的支持带宽对应的带宽参数,进而处理器以所配置的带宽参数,重新进行系统链路训练,使得重新训练后的系统链路能够匹配所述支持带宽的带宽参数,使得重新训练后的系统链路的带宽提升至所述支持带宽。
可以看出,本申请实施例能够在操作系统初始化过程中,基于识别到的处理器和深度计算单元的带宽提升功能,利用处理器和深度计算单元在系统链路物理层的支持带宽,提升系统链路的带宽,从而达到提升系统链路的带宽效果。同时,由于处理器和深度计算单元的带宽提升功能,基于系统链路的自定义功能进行定义,因此处理器和深度计算单元的带宽提升功能可以视为是在系统链路的标准协议基础上所提供的私有协议,符合系统链路的标准协议;也就是说,本申请实施例定义的带宽提升功能符合系统链路的标准协议,能够在不违背系统链路的标准协议的基础上,提升系统链路的带宽;在不违背系统链路的标准协议的情况下,本申请实施例可同时使得深度计算单元具有较高的兼容性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为具有处理器与深度计算单元的计算机系统架构图。
图2为本申请实施例提供的处理器和深度计算单元的内部架构示例图。
图3为本申请实施例提供的带宽提升功能的定义示例图。
图4为本申请实施例提供的系统链路带宽提升方法的流程图。
图5为本申请实施例提供的系统链路带宽提升方法的另一流程图。
图6为本申请实施例提供的系统链路带宽提升方法的再一流程图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
以计算机系统的系统链路使用PCIE链路为例(即处理器与深度计算单元之间通过PCIE链路进行连接),图1示例性的示出了具有处理器与深度计算单元的计算机系统架构图,如图1所示,该计算机系统可以包括:处理器110和多个深度计算单元120(深度计算单元的数量可根据实际情况而定,本申请实施例并不设限)。如图1所示,每一个深度计算单元与处理器之间可通过PCIE链路进行连接,从而实现深度计算单元与处理器之间的数据交互。在一个示例中,处理器110例如CPU(Central Processing Unit,中央处理器)等计算机系统中的核心器件。
深度计算单元可以在计算机系统中负责AI(人工智能)、程序等任务的数据计算;相应的,处理器可将任务分发给深度计算单元,从而由深度计算单元完成任务的数据计算。
然而,基于系统链路的标准协议(例如PCIE标准协议),系统链路(例如PCIE链路)的带宽存在限制,这使得处理器的任务分发速度受到限制,无法满足深度计算单元的数据计算性能。也就是说,系统链路(例如PCIE链路)的带宽限制,成为了深度计算单元的性能瓶颈。在一个示例中,以处理器和深度计算单元之间通过PCIE链路进行连接为例,基于PCIE标准协议,PCIE链路的带宽为16Gbps,这并无法满足深度计算单元在高性能模式下的数据计算要求。
为适应深度计算单元日益提高的运算性能,可以提供深度计算单元与处理器之间的专用数据总线,以使得深度计算单元与处理器之间通过专用链路进行连接;也就是说,深度计算单元与处理器之间不再通过计算机系统的系统链路(例如PCIE链路)进行连接,而是通过专用数据总线,使得深度计算单元与处理器之间通过专用链路进行连接,从而适应深度计算单元的运算性能。然而这种方式需要在计算机系统中为专用数据总线提供统一编址,需要修改计算机系统的整个软件生态(例如计算机系统的整个软件栈均需要进行修改),这导致计算机系统的改动较大,实现成本和实现复杂度均较高。
基于此,考虑在使用系统链路(例如PCIE链路)的情况下,通过提高系统链路的带宽,以适应深度计算单元的运算性能,显得尤为必要。然而,深度计算单元作为处理器在系统链路下连接的标准设备,系统链路的标准协议对于连接的设备存在严格的约束,因此如何在不违背系统链路的标准协议的基础上,提高系统链路的带宽成为了难题。例如,在PCIE标准协议下,深度计算单元是处理器连接的标准设备,而PCIE标准协议对于连接的PCIE设备具有严格的约束,需要在不违背PCIE标准协议的基础上,提高PCIE链路的带宽。
为解决上述难题,本申请实施例提供系统链路的带宽提升方案,从而在不违背系统链路的标准协议的基础上(例如不违背PCIE标准协议的基础上),提高系统链路的带宽(例如提高PCIE链路的带宽),进而适应深度计算单元的运算性能。需要说明的是,在不违背系统链路的标准协议的基础上,本申请实施例可同时使得深度计算单元具有较高的兼容性。
为实现上述目的,本申请实施例可在深度计算单元和处理器在系统链路物理层(PHY)的支持带宽,均高于系统链路的带宽的情况下,在操作系统初始化过程中的系统链路功能(capability)的识别阶段,加入对深度计算单元和处理器的带宽提升功能的识别;从而通过带宽提升功能,以上述支持带宽的带宽参数,进行系统链路的重新训练,从而使得系统链路的带宽得到提升。例如,本申请实施例可在深度计算单元和处理器在物理层对于PCIE链路的支持带宽,均高于PCIE标准协议的带宽的情况下,在操作系统初始化过程中的PCIE功能识别阶段,加入对深度计算单元和处理器的带宽提升功能的识别;从而通过带宽提升功能,以上述支持带宽的带宽参数,进行PCIE链路的重新训练,从而使得深度计算单元和处理器之间的PCIE链路的带宽得到提升。
由于本申请实施例是在操作系统的初始化过程中,在系统链路功能的识别阶段,加入深度计算单元和处理器的带宽提升功能的识别,因此本申请实施例是在系统链路的标准协议基础上,添加带宽提升功能的私有协议。也就是说,本申请实施例是利用系统链路的标准协议的可扩展性(例如PCIE标准协议的可扩展性),来添加带宽提升功能的私有协议,从而实现系统链路的带宽提升,因此本申请实施例能够在不违背系统链路的标准协议的基础上,提升系统链路的带宽,从而适应深度计算单元的运算性能。
为便于理解上述思路,下面先对处理器和深度计算单元的内部架构进行介绍,作为可选实现,图2示例性的示出了本申请实施例提供的处理器和深度计算单元的内部架构示例图,如图2所示,处理器110可以包括:处理器内核111,协处理器112,和系统链路主设备113(系统链路主设备例如PCIE主设备);深度计算单元120可以包括:深度计算单元内核121、协处理器122和系统链路从设备123(系统链路从设备例如PCIE从设备)。
在处理器与深度计算单元通过系统链路(例如PCIE链路)进行连接的情况下,处理器中的系统链路主设备和深度计算单元中的系统链路从设备,可通过系统链路进行连接,以实现处理器和深度计算单元之间的系统链路连接。也就是说,处理器的系统链路主设备(例如PCIE主设备)和深度计算单元的系统链路从设备(例如PCIE从设备),可实现处理器与深度计算单元之间的系统链路连接(例如PCIE连接)。在一个示例中,处理器中的PCIE主设备和深度计算单元中的PCIE从设备,可通过PCIE链路的连接,实现处理器和深度计算单元之间的PCIE连接。在可选实现中,系统链路主设备(例如PCIE主设备)可以认为是处理器中的系统链路控制器(例如处理器中的PCIE控制器),系统链路从设备(例如PCIE从设备)可以认为是深度计算单元中的系统链路控制器(例如深度计算单元中的PCIE控制器)。
在处理器中,系统链路主设备(例如PCIE主设备)可通过处理器的协处理器进行控制;在深度计算单元中,系统链路从设备(例如PCIE从设备)可通过深度计算单元中的协处理器进行控制。
在系统链路的标准协议下(例如PCIE标准协议下),深度计算单元作为处理器连接的标准设备,BIOS(Basic Input Output System,基本输入输出系统)和OS(操作系统)均可通过系统链路(例如PCIE链路)对深度计算单元进行设备管理。为在不违背系统链路的标准协议的情况下,提升系统链路的带宽,本申请实施例可在深度计算单元和处理器在系统链路物理层的支持带宽,均高于系统链路的带宽的情况下,以系统链路的自定义功能的方式,利用上述的支持带宽,来定义深度计算单元和处理器的带宽提升功能(capability);从而在操作系统的初始化过程中,识别深度计算单元和处理器的带宽提升功能(capability),进而通过启动该带宽提升功能,以提升深度计算单元和处理器之间的系统链路的带宽。
作为可选实现,深度计算单元和处理器在系统链路物理层的支持带宽,均高于系统链路的带宽可以是:深度计算单元的系统链路从设备在物理层的支持带宽,高于系统链路的带宽,并且,处理器的系统链路主设备在物理层的支持带宽,高于系统链路的带宽。在一个示例中,PCIE从设备在PCIE物理层的支持带宽,高于PCIE链路的带宽,并且PCIE主设备在PCIE物理层的支持带宽,高于PCIE链路的带宽;比如,PCIE从设备和PCIE主设备在PCIE物理层最高支持25Gbps的带宽,高于PCIE链路16Gbps的带宽。
在一些实施例中,在操作系统初始化过程中,操作系统加载驱动(Driver)时,驱动可识别系统链路功能,从而在从系统链路功能中识别到深度计算单元和处理器的带宽提升功能时,驱动可选择启动带宽提升功能,以实现提升系统链路的带宽。
为在操作系统初始化过程的系统链路功能的识别阶段,识别到深度计算单元和处理器的带宽提升功能,并且带宽提升功能的定义不违背系统链路的标准协议,深度计算单元和处理器的带宽提升功能,可以视为是系统链路的厂商自定义功能(capability);从而本申请实施例可利用深度计算单元和处理器在系统链路物理层的支持带宽,使用系统链路的自定义功能,来定义深度计算单元和处理器的带宽提升功能;进而在操作系统初始化过程中,操作系统启动驱动后,驱动可从系统链路功能中识别到上述带宽提升功能。
作为可选实现,本申请实施例在基于系统链路的自定义功能,定义深度计算单元和处理器的带宽提升功能时,可使用系统链路的非标准功能号表示深度计算单元和处理器的带宽提升功能。在一个示例中,图3示例性的示出了本申请实施例提供的带宽提升功能的定义示例图。如图3所示,带宽提升功能的定义可以包括:定义下一个功能指针,用于指向带宽提升功能的下一个功能;定义带宽提升功能的功能号,用于表示带宽提升功能的编号;定义带宽提升功能支持的速率寄存器,状态寄存器和控制寄存器。
需要说明的是,系统链路功能可以分为标准功能和私有功能,标准功能可以通过标准功能号进行表示,而私有功能可以通过非标准功能号进行表示。深度计算单元和处理器的带宽提升功能,作为在系统链路的标准协议基础上提供的私有协议,因此深度计算单元和处理器的带宽提升功能可以视为是私有功能,可以使用系统链路功能的非标准功能号进行表示。
需要说明的是,系统链路的标准协议除对于系统链路的标准功能设置有标准功能号外,还设置有标准功能号之外的非标准功能号,用于支持非标准功能(例如私有功能)的定义。在一个示例中,PCIE标准协议定义了PCIE标准功能的标准功能号,以及标准功能号之外的非标准功能号;深度计算单元和处理器的带宽提升功能作为PCIE标准协议基础上的私有协议,可以使用标准功能号之外的非标准功能号进行表示。
本申请实施例可对深度计算单元的带宽提升功能,和处理器的带宽提升功能分别进行定义,例如以图3所示的定义示例,分别定义深度计算单元和处理器的带宽提升功能;从而在操作系统初始化过程中,操作系统加载驱动后,可使得驱动能够识别到深度计算单元的带宽提升功能以及处理器的带宽提升功能。
在定义带宽提升功能的实现中,由于深度计算单元是通过系统链路从设备(例如PCIE从设备),处理器是通过系统链路主设备(例如PCIE主设备)实现系统链路的连接,因此本申请实施例可通过定义深度计算单元中的系统链路从设备的带宽提升功能,来实现定义深度计算单元的带宽提升功能;通过定义处理器中的系统链路主设备的带宽提升功能,来实现定义处理器的带宽提升功能。
作为可选实现,系统链路从设备和系统链路主设备的带宽提升功能,可以视为是系统链路中的厂商自定义功能(capability);例如,PCIE从设备和PCIE主设备的带宽提升功能可以是PCIE设备中的厂商自定义功能,从而本申请实施例可通过PCIE设备的自定义功能,来定义深度计算单元中PCIE从设备的带宽提升功能,以实现定义深度计算单元的带宽提升功能;通过PCIE设备的自定义功能,定义处理器中PCIE主设备的带宽提升功能,以实现定义处理器的带宽提升功能。
可见,本申请实施例是在系统链路的标准协议(例如PCIE标准协议)的基础上,提供额外的私有协议并定义相应的带宽提升功能,从而在操作系统的初始化过程中,实现带宽提升功能的识别,进而为在符合系统链路的标准协议的基础上,提升系统链路的带宽提供基础。
需要说明的是,本申请实施例的带宽提升功能是指:深度计算单元和处理器在系统链路物理层的支持带宽,均高于系统链路的带宽;从而能够利用上述支持带宽,来提升系统链路的带宽。深度计算单元在系统链路物理层的支持带宽,可以是深度计算单元中的系统链路从设备在物理层的支持带宽;例如,PCIE从设备在物理层的支持带宽。处理器在系统链路物理层的支持带宽,可以是处理器中的系统链路主设备在物理层的支持带宽,例如PCIE主设备在物理层的支持带宽。
在定义了深度计算单元和处理器的带宽提升功能的情况下,本申请实施例可在操作系统初始化过程,识别带宽提升功能并且启动带宽提升功能,从而在不违背系统链路的标准协议的基础上,提升系统链路的带宽。作为可选实现,图4示例性的示出了本申请实施例提供的系统链路带宽提升方法的可选流程图,该方法流程可由处理器和深度计算单元执行实现,参照图4,该方法流程可以包括如下步骤。
在步骤S410中,在操作系统初始化过程中,处理器识别系统链路功能。
在一些实施例中,在操作系统的初始化过程中,深度计算单元作为处理器在系统链路下连接的标准设备,处理器可通过BIOS完成处理器所连接的深度计算单元的标准枚举,处理器可通过OS(操作系统)对处理器所连接的深度计算单元进行设备管理;进而,处理器可通过OS加载驱动,在OS加载驱动后,处理器可通过驱动识别系统链路功能。
在进一步的一些实施例中,在处理器通过BIOS完成深度计算单元的标准枚举之前,处理器可在操作系统初始化过程中,进行系统链路训练,从而使得处理器和深度计算单元之间可通过系统链路进行连接并且交互数。在一些实施例中,处理器可以系统链路的带宽(例如PCIE链路的16Gbps的带宽),进行系统链路训练。
在步骤S411中,处理器如果从系统链路功能中识别到处理器和深度计算单元的带宽提升功能,则启动带宽提升功能,并控制深度计算单元启动带宽提升功能。
其中,所述带宽提升功能基于所述系统链路的自定义功能进行定义,所述带宽提升功能表示处理器和深度计算单元的系统链路物理层的支持带宽,高于系统链路的带宽。
在一些实施例中,处理器可在操作系统初始化过程中,通过操作系统加载驱动,从而驱动可识别系统链路功能,进而在驱动从系统链路功能中识别到处理器的带宽提升功能和深度计算单元的带宽提升功能时,则驱动可选择启动处理器和深度计算单元的带宽提升功能。
作为可选实现,处理器在通过驱动识别到处理器和深度计算单元的带宽提升功能时,处理器可自身启动带宽提升功能,并且,处理器可向深度计算单元发送带宽提升功能的启动指令,以控制深度计算单元启动带宽提升功能。作为可选实现,处理器可通过驱动向深度计算单元发送带宽提升功能的启动指令。相应的,深度计算单元可在操作系统初始化过程中,获取处理器发送的带宽提升功能的启动指令,以启动深度计算单元的带宽提升功能。
关于带宽提升功能基于系统链路的自定义功能进行定义的内容,可参照前文相应部分的描述,此处不再赘述。需要说明的是,处理器的带宽提升功能和深度计算单元的带宽提升功能需要分别定义。
在步骤S412中,处理器配置系统链路物理层的支持带宽对应的带宽参数。
在步骤S413中,深度计算单元配置系统链路物理层的支持带宽对应的带宽参数。
基于处理器和深度计算单元在系统链路物理层的支持带宽,均高于系统链路的带宽,本申请实施例可在处理器和深度计算单元分别配置系统链路物理层的支持带宽所对应的带宽参数,以便后续利用该带宽参数进行系统链路的重新训练。
在进一步的一些实施例中,由于需要对带宽参数进行配置,因此本申请实施例可使得系统链路处于不传输数据的状态,从而本申请实施例在执行步骤S412和步骤S413之前,可通过设置系统链路处于低功耗模式,以使得系统链路处于不传输数据的状态。设置系统链路处于低功耗模式可由处理器和深度计算单元配合实现,比如处理器与深度计算单元配合设置系统链路处于低功耗模式。
需要说明的是,步骤S412和步骤S413可同步执行,并不区分先后顺序。
在步骤S414中,处理器以所配置的带宽参数,重新进行系统链路训练。
在处理器和深度计算单元均配置了所述支持带宽对应的带宽参数后,处理器可以所配置的带宽参数,重新进行系统链路训练,使得重新训练后的系统链路的带宽能够提升至所述支持带宽。相应的,深度计算单元可受处理器的控制,以所配置的带宽参数,重新进行系统链路训练。
在进一步的一些实施例中,在执行步骤S414之前,本申请实施例可设置系统链路退出低功耗模式,比如处理器和深度计算单元配置设置系统链路退出低功耗模式。
本申请实施例提供的系统链路带宽提升方法,在处理器与深度计算单元通过系统链路进行连接的情况下,可基于系统链路的自定义功能,定义处理器与深度计算单元的带宽提升功能,从而利用处理器和深度计算单元在系统链路物理层的支持带宽,均高于系统链路的带宽的特性,以实现为系统链路提升带宽。基于此,在操作系统初始化过程中,基于所定义的处理器与深度计算单元的带宽提升功能,处理器在从系统链路功能中识别到处理器和深度计算单元的带宽提升功能时,可启动带宽提升功能;在启动带宽提升功能的过程中,处理器和深度计算单元可分别配置系统链路物理层的支持带宽对应的带宽参数,进而处理器以所配置的带宽参数,重新进行系统链路训练,使得重新训练后的系统链路能够匹配所述支持带宽的带宽参数,使得重新训练后的系统链路的带宽提升至所述支持带宽。
可以看出,本申请实施例能够在操作系统初始化过程中,基于识别到的处理器和深度计算单元的带宽提升功能,利用处理器和深度计算单元在系统链路物理层的支持带宽,提升系统链路的带宽,从而达到提升系统链路的带宽效果。同时,由于处理器和深度计算单元的带宽提升功能,基于系统链路的自定义功能进行定义,因此处理器和深度计算单元的带宽提升功能可以视为是在系统链路的标准协议基础上所提供的私有协议,符合系统链路的标准协议;也就是说,本申请实施例定义的带宽提升功能符合系统链路的标准协议,能够在不违背系统链路的标准协议的基础上,提升系统链路的带宽;在不违背系统链路的标准协议的情况下,本申请实施例可同时使得深度计算单元具有较高的兼容性。
作为可选实现,图5示例性的示出了本申请实施例提供的系统链路带宽提升方法的另一可选流程图,参照图5,该方法流程可以包括如下步骤。
在步骤S510中,在操作系统初始化过程中,处理器与深度计算单元进行系统链路训练。
在操作系统初始化过程中,处理器可与深度计算单元进行系统链路训练,从而使得处理器和深度计算单元之间可通过系统链路进行连接并且交互数据。在一些实施例中,处理器可以系统链路的带宽(例如PCIE链路的16Gbps的带宽),进行系统链路训练。
作为可选实现,处理器中的协处理器可通过控制系统链路主设备(例如PCIE主设备),进行与深度计算单元的系统链路从设备之间的系统链路训练。
在步骤S511中,处理器对所连接的深度计算单元进行标准枚举。
在步骤S512中,处理器对所连接的深度计算单元进行设备管理。
在步骤S513中,处理器识别系统链路功能。
在一些实施例中,在操作系统的初始化过程中,深度计算单元作为处理器在系统链路下连接的标准设备,处理器可通过BIOS完成处理器所连接的深度计算单元的标准枚举,处理器可通过OS(操作系统)对处理器所连接的深度计算单元进行设备管理;进而,处理器可通过OS加载驱动,在OS加载驱动后,处理器可通过驱动识别系统链路功能。
在步骤S514中,处理器从系统链路功能中识别到处理器和深度计算单元的带宽提升功能,启动处理器的带宽提升功能,并向深度计算单元发送带宽提升功能的启动指令。
处理器如果从系统链路功能中识别到处理器的带宽提升功能和深度计算单元的带宽提升功能,则可启动处理器和深度计算单元的带宽提升功能。例如,处理器通过驱动从系统链路功能中识别到处理器的带宽提升功能和深度计算单元的带宽提升功能时,则驱动可选择启动处理器和深度计算单元的带宽提升功能。
其中,处理器的带宽提升功能表示处理器在系统链路物理层的支持带宽,高于系统链路的带宽(例如,处理器的系统链路主设备在物理层的支持带宽,高于系统链路的带宽);深度计算单元的带宽提升功能表示深度计算单元在系统链路物理层的支持带宽,高于系统链路的带宽(例如深度计算单元的系统链路从设备在物理层的支持带宽,高于系统链路的带宽)
在一些实施例中,处理器在通过驱动识别到处理器和深度计算单元的带宽提升功能时,处理器可自身启动带宽提升功能,并且,处理器可向深度计算单元发送带宽提升功能的启动指令,以控制深度计算单元启动带宽提升功能。作为可选实现,处理器可通过驱动向深度计算单元发送带宽提升功能的启动指令。
在步骤S515中,处理器与深度计算单元配合设置系统链路处于低功耗模式。
在处理器和深度计算单元启动带宽提升功能时,由于需要对带宽参数进行配置,因此本申请实施例可使得系统链路处于不传输数据的状态,从而本申请实施例可通过设置系统链路处于低功耗模式,以使得系统链路处于不传输数据的状态。设置系统链路处于低功耗模式可由处理器和深度计算单元配合实现。
在一些实施例中,系统链路处于低功耗模式则系统链路的速率处于最低速率模式(例如PCIE的GEN1速率模式),并且系统链路的状态处于最低功耗状态(例如PCIE的L1状态),从而本申请实施例可由处理器和深度计算单元配合配置设置系统链路的速率处于最低速率模式,并且系统链路的状态处于最低功耗状态。
在处理器和深度计算单元配合设置系统链路处于最低速率模式的可选实现中,处理器的系统链路主设备可将系统链路的速率模式,从最高速率模式(例如PCIE的GEN4速率模式)切换到最低速率模式,并向处理器中的协处理器发起带宽提升开始中断,从而使得处理器中的协处理器开始带宽提升初始化流程;同时,深度计算单元的系统链路从设备可将系统链路的速率模式,从最高速率模式切换到最低速率模式,并向深度计算单元中的协处理器发起带宽提升开始中断,从而使得深度计算单元中的协处理器开始带宽提升初始化流程。
在处理器和深度计算单元配合设置系统链路处于最低功耗状态的可选实现中,深度计算单元中的协处理器可控制系统链路从设备,使系统链路进入最低功耗状态,并且系统链路从设备可向深度计算单元中的协处理器发起最低功耗状态中断;同时,处理器中的协处理器可控制系统链路主设备,使系统链路进入最低功耗状态,并且系统链路主设备可向处理器中的协处理器发起最低功耗状态中断,以使得系统链路的状态处于最低功耗状态。
在步骤S516中,处理器配置系统链路物理层的支持带宽对应的带宽参数。
在步骤S517中,深度计算单元配置系统链路物理层的支持带宽对应的带宽参数。
在处理器和深度计算单元配合完成系统链路处于低功耗模式后,基于处理器和深度计算单元在系统链路物理层的支持带宽,均高于系统链路的带宽,本申请实施例可在处理器和深度计算单元分别配置系统链路物理层的支持带宽所对应的带宽参数,以便后续利用该带宽参数进行系统链路的重新训练。
在一些实施例中,处理器和深度计算单元可保存不同带宽速率对应的带宽参数,例如25Gbps、16Gbps等不同带宽速率对应的带宽参数;从而处理器可从保存的不同带宽速率对应的带宽参数中,确定处理器的系统链路物理层的支持带宽所对应的带宽参数,并将所确定的带宽参数配置到处理器的系统链路物理层;深度计算单元可从保存的不同带宽速率对应的带宽参数中,确定深度计算单元的系统链路物理层的支持带宽对应的带宽参数,并将所确定的带宽参数配置到深度计算单元的系统链路物理层。
作为可选实现,在将带宽参数配置到系统链路物理层时,本申请实施例可在系统链路物理层对应的serdes(串并转换器)中配置带宽参数。在一些实施例中,处理器中的协处理器可将带宽参数配置到系统链路主设备的系统链路物理层对应的serdes中。深度计算单元中的协处理器可将带宽参数配置到系统链路从设备的系统链路物理层对应的serdes中。需要说明的是,PCIE链路主要分为3个传输层:物理层、数据链路层和传输层;其中,物理层负责处理数据信号并与数据链路层进行数据交换,物理层在处理数据信号时涉及到对数据信号进行串并转换,这时需要利用到物理层对应的serdes。serdes可以理解为是物理层中模拟的负责执行串并转换等功能的器件。本申请实施例可在系统链路物理层的serdes中配置带宽参数,以实现将带宽参数配置到系统链路物理层中。
在步骤S518中,处理器与深度计算单元配合设置系统链路退出低功耗模式。
在处理器和深度计算单元完成配置带宽参数后,本申请实施例可通过处理器和深度计算单元的配合,使得系统链路退出低功耗模式,以便后续处理器可利用已配置的带宽参数进行系统链路的重新训练。
在一些实施例中,深度计算单元中的协处理器可控制系统链路从设备,使系统链路退出最低功耗状态(例如PCIE的L1状态),并且系统链路从设备可向深度计算单元中的协处理器发起最低功耗状态退出中断;同时,处理器中的协处理器可控制系统链路主设备,使系统链路退出最低功耗状态,并且系统链路主设备可向处理器中的协处理器发起最低功耗状态退出中断,以使得系统链路退出低功耗模式。
在步骤S519中,处理器以所配置的带宽参数,重新进行系统链路训练,以使得系统链路的带宽提升至所述支持带宽。
在处理器和深度计算单元均配置了所述支持带宽对应的带宽参数,并且系统链路退出了低功耗模式,能够重新进行系统链路训练的情况下,处理器可以所配置的带宽参数,重新进行系统链路训练,使得重新训练后的系统链路的带宽能够提升至所述支持带宽。例如,重新训练后的系统链路在最高速率模式下(例如PCIE的GEN4速率模式),能够达到所述支持带宽的速率。
作为可选实现,处理器中的协处理器可控制系统链路主设备,以所配置的带宽参数,与深度计算单元中的系统链路从设备进行系统链路的重新训练。
在完成系统链路的重新训练之后,处理器与深度计算单元的带宽提升初始化完成,系统链路可进入正常工作状态,从而处理器与深度计算单元之间可通过提升速率的系统链路进行数据交互。
本申请实施例提供的系统链路带宽提升方法,利用系统链路的自定义功能,定义处理器的系统链路主设备的带宽提升功能,以及深度计算单元的系统链路从设备的带宽提升功能;并且在操作系统初始化过程中启动处理器侧和深度计算单元侧的带宽提升功能,从而在不违背系统链路的标准协议的基础上,提升系统链路的带宽。也就是说,本申请实施例是通过系统链路的标准协议(例如PCIE标准协议)的可扩展性,在标准协议基础上,扩展出带宽提升功能的私有协议,从而在不违背标准协议的基础上,提高系统链路的带宽,以适应深度计算单元的运算性能。同时,本申请实施例还能够使得深度计算单元具有较高的兼容性。
本申请实施例提供的方案能够不影响计算机系统的软件架构,能够使用系统链路的标准体系结构(例如PCIE的标准体系结构)中的相关定义,满足处理器和深度计算单元之间的系统链路带宽提升需求,进而适应深度计算单元的运算性能。
下面以系统链路为PCIE链路为例,对本申请实施例提供的系统链路带宽提升方法的可选示例实现进行介绍。作为可选实现,图6示例性的示出了本申请实施例提供的系统链路带宽提升方法的再一可选流程图,参照图6,该方法流程可以包括如下步骤。
在步骤S610中,在操作系统初始化过程中,处理器与深度计算单元进行PCIE链路的训练。
在步骤S611中,处理器通过BIOS完成对深度计算单元的标准枚举。
在步骤S612中,处理器通过操作系统对深度计算单元进行设备管理。
在步骤S613中,处理器通过操作系统加载驱动。
在步骤S614中,处理器通过驱动识别PCIE功能。
在步骤S615中,如果处理器通过驱动从PCIE功能中,识别到PCIE主设备以及PCIE从设备的带宽提升功能,则启动PCIE主设备的带宽提升功能初始化,并向深度计算单元的PCIE从设备发送带宽提升功能初始化的启动指令。
驱动在从PCIE功能中识别到PCIE主设备和PCIE从设备的带宽提升功能,则驱动可启动PCIE主设备侧和PCIE从设备侧的带宽提升功能初始化流程。
在步骤S616中,处理器中的PCIE主设备将PCIE链路的速率模式,由GEN4速率模式切换到GEN1速率模式,并向处理器中的协处理器发起带宽提升开始中断。
相应的,处理器中的协处理器接收到带宽提升开始中断后,处理器中的协处理器可开始带宽提升初始化流程。
在步骤S617中,深度计算单元中的PCIE从设备将PCIE链路的速率模式,由GEN4速率模式切换到GEN1速率模式,并向深度计算单元中的协处理器发起带宽提升开始中断。
相应的,深度计算单元中的协处理器接收到带宽提升开始中断后,深度计算单元中的协处理器可开始带宽提升初始化流程。
需要说明的是,步骤S616和步骤S617可同步执行。
在步骤S618中,处理器中的协处理器控制PCIE主设备,使PCIE链路进入L1状态,并且PCIE主设备向处理器中的协处理器发起L1状态中断。
在步骤S619中,深度计算单元中的协处理器控制PCIE从设备,使PCIE链路进入L1状态,并且PCIE从设备向深度计算单元中的协处理器发起L1状态中断。
需要说明的是,步骤S618和步骤S619可同步执行。例如,处理器在执行步骤S616后可执行步骤S618,深度计算单元在执行步骤S617后可执行步骤S619。
在步骤S620中,处理器中的协处理器,将PCIE主设备在系统链路物理层的支持带宽对应的带宽参数,配置到PCIE主设备的系统链路物理层对应的serdes中。
在步骤S621中,深度计算单元中的协处理器,将PCIE从设备在系统链路物理层的支持带宽对应的带宽参数,配置到PCIE从设备的系统链路物理层对应的serdes中。
需要说明的是,步骤S620和步骤S621可同步执行。
在步骤S622中,处理器中的协处理器控制PCIE主设备,使PCIE链路退出L1状态,并且PCIE主设备向处理器中的协处理器发起L1状态退出中断。
在步骤S623中,深度计算单元中的协处理器控制PCIE从设备,使PCIE链路退出L1状态,并且PCIE从设备向深度计算单元中的协处理器发起L1状态退出中断。
需要说明的是,步骤S622和步骤S623可同步执行。
在步骤S624中,处理器中的协处理器控制PCIE主设备,以所配置的带宽参数,与深度计算单元中的PCIE从设备进行PCIE链路的重新训练。
在以所配置的带宽参数进行PCIE链路的重新训练后,PCIE链路在GEN4速率模式下的速率,可达到PCIE主设备和PCIE从设备在系统链路物理层的支持带宽。例如,PCIE链路在GEN4速率模式下的带宽可从16Gbps提升至25Gbps。
在本申请实施例中,PCIE主设备和PCIE从设备的带宽提升功能作为PCIE标准协议基础上的私有协议,可基于PCIE标准协议的自定义功能进行定义;在启动上述带宽提升功能时,本申请实施例可由处理器和深度计算单元配合实现。可选的,在操作系统初始化过程中,上述带宽提升功能可被驱动所识别,并且对于BIOS和OS对深度计算单元的初始化没有任何影响,对于深度计算单元在不同平台的兼容性不会造成影响。在驱动识别上述带宽提升功能后,处理器侧的带宽提升功能的初始化可由处理器的PCIE主设备和内部协处理器共同完成,深度计算单元侧的带宽提升功能可由深度计算单元的PCIE从设备和内部协处理器共同完成。例如,PCIE主设备添加带宽提升控制逻辑和协处理器的控制和状态接口,协处理器通过配置PCIE主设备的内部寄存器来完成相关初始化工作,并且PCIE主设备通过向协处理器发送相关的中断,来向协处理器发送PCIE链路的链路状态。相应的,在深度计算单元侧,带宽提升功能的初始化过程同理由深度计算单元的PCIE从设备和内部协处理器共同完成。
本申请实施例可通过PCIE标准协议的可扩展性,定义PCIE主设备和PCIE从设备的带宽提升功能,从而能够在不违背PCIE标准协议的基础上,提升PCIE链路的带宽,不会对计算机系统的软件架构产生影响。也就是说,本申请实施例能够使用PCIE体系结构的相关定义,满足处理器和深度计算单元之间的PCIE链路的带宽提升需求,从而适应深度计算单元的运算性能,并且使得深度计算单元具有较高的兼容性。
本申请实施例还提供一种处理器,该处理器可被配置为执行本申请实施例提供的由处理器侧执行的系统链路带宽提升方法。作为可选实现,该处理器的可选结构可结合图2所示。
本申请实施例还提供一种深度计算单元,该深度计算单元可被配置为执行本申请实施例提供的由深度计算单元侧执行的系统链路带宽提升方法。作为可选实现,该深度计算单元的可选结构可结合图2所示。
本申请实施例还提供一种计算机设备,例如终端设备或者服务器设备,该计算机设备可以包括本申请实施例提供的处理器和本申请实施例提供的深度计算单元。
上文描述了本申请实施例提供的多个实施例方案,各实施例方案介绍的各可选方式可在不冲突的情况下相互结合、交叉引用,从而延伸出多种可能的实施例方案,这些均可认为是本申请实施例披露、公开的实施例方案。
虽然本申请实施例披露如上,但本申请并非限定于此。任何本领域技术人员,在不脱离本申请的精神和范围内,均可作各种更动与修改,因此本申请的保护范围应当以权利要求所限定的范围为准。
Claims (22)
1.一种系统链路带宽提升方法,其特征在于,应用于处理器,所述方法包括:
在操作系统初始化过程中,识别系统链路功能;所述处理器与深度计算单元之间通过系统链路进行连接;
如果从所述系统链路功能中识别到所述处理器和深度计算单元的带宽提升功能,则启动所述带宽提升功能;其中,所述带宽提升功能基于所述系统链路的自定义功能进行定义,所述带宽提升功能表示所述处理器和所述深度计算单元在系统链路物理层的支持带宽,高于所述系统链路的带宽;
配置所述系统链路物理层的支持带宽对应的带宽参数;
以所配置的带宽参数,重新进行系统链路训练,以使得重新训练后的系统链路的带宽提升至所述支持带宽。
2.根据权利要求1所述的方法,其特征在于,所述带宽提升功能基于所述系统链路的自定义功能进行定义包括:
定义下一个功能指针,用于指向所述带宽提升功能的下一个功能;
定义所述带宽提升功能的功能号,所述功能号使用所述系统链路的非标准功能号;
以及,定义所述带宽提升功能支持的速率寄存器、状态寄存器和控制寄存器。
3.根据权利要求2所述的方法,其特征在于,所述处理器的带宽提升功能和所述深度计算单元的带宽提升功能分别定义;所述处理器的带宽提升功能表示,所述处理器的系统链路主设备在物理层的支持带宽,高于所述系统链路的带宽;所述深度计算单元的带宽提升功能表示,所述深度计算单元的系统链路从设备在物理层的支持带宽,高于所述系统链路的带宽;所述系统链路主设备与所述系统链路从设备通过所述系统链路进行连接。
4.根据权利要求1所述的方法,其特征在于,所述配置所述系统链路物理层的支持带宽对应的带宽参数包括:
从所保存的不同带宽速率对应的带宽参数中,确定所述处理器的系统链路物理层的支持带宽所对应的带宽参数;
将所确定的带宽参数配置到所述处理器的系统链路物理层。
5.根据权利要求4所述的方法,其特征在于,所述从所保存的不同带宽速率对应的带宽参数中,确定所述处理器的系统链路物理层的支持带宽所对应的带宽参数包括:
所述处理器中的协处理器从所保存的不同带宽速率对应的带宽参数中,确定所述处理器的系统链路主设备在系统链路物理层的支持带宽所对应的带宽参数;
所述将所确定的带宽参数配置到所述处理器的系统链路物理层包括:
将所确定的带宽参数配置到所述系统链路主设备的系统链路物理层对应的串并转换器中。
6.根据权利要求1所述的方法,其特征在于,在识别系统链路功能之前,所述方法还包括:
在操作系统初始化过程中,进行系统链路训练;
通过BIOS完成所述处理器所连接的深度计算单元的标准枚举;
通过操作系统对所述处理器所连接的深度计算单元进行设备管理;
所述识别系统链路功能包括:
通过操作系统加载驱动,通过驱动识别所述系统链路功能。
7.根据权利要求1所述的方法,其特征在于,在配置所述系统链路物理层的支持带宽对应的带宽参数之前,所述方法还包括:
与所述深度计算单元配合设置所述系统链路处于低功耗模式;
在以所配置的带宽参数,重新进行系统链路训练之前,所述方法还包括:
与所述深度计算单元配合设置所述系统链路退出低功耗模式。
8.根据权利要求7所述的方法,其特征在于,所述与所述深度计算单元配合设置所述系统链路处于低功耗模式包括:
所述处理器的系统链路主设备将所述系统链路的速率模式,从最高速率模式切换到最低速率模式,并向所述处理器中的协处理器发起带宽提升开始中断;同时,所述处理器中的协处理器控制所述系统链路主设备,使所述系统链路进入最低功耗状态,并且所述系统链路主设备向所述处理器中的协处理器发起最低功耗状态中断;其中,所述深度计算单元同样设置所述系统链路处于最低速率模式以及最低功耗状态;
所述与所述深度计算单元配合设置所述系统链路退出低功耗模式包括:
所述处理器中的协处理器控制系统链路主设备,使所述系统链路退出最低功耗状态,并且所述系统链路主设备向所述处理器中的协处理器发起最低功耗状态退出中断;其中,所述深度计算单元同样设置所述系统链路退出最低功耗状态。
9.根据权利要求1-8任一项所述的方法,其特征在于,所述系统链路为PCIE链路,所述处理器中设置的系统链路主设备为PCIE主设备,所述深度计算单元中设置的系统链路从设备为PCIE从设备。
10.一种系统链路带宽提升方法,其特征在于,应用于深度计算单元,所述方法包括:
在操作系统初始化过程中,获取处理器发送的带宽提升功能的启动指令,以启动所述带宽提升功能;其中,所述处理器与所述深度计算单元之间通过系统链路进行连接,所述带宽提升功能基于所述系统链路的自定义功能进行定义,并在操作系统初始化过程中被识别;所述带宽提升功能表示所述处理器和所述深度计算单元在系统链路物理层的支持带宽,高于所述系统链路的带宽;
配置所述系统链路物理层的支持带宽对应的带宽参数;
受所述处理器的控制,以所配置的带宽参数,重新进行系统链路训练,以使得重新训练后的系统链路的带宽提升至所述支持带宽。
11.根据权利要求10所述的方法,其特征在于,所述带宽提升功能基于系统链路的自定义功能进行定义包括:
定义下一个功能指针,用于指向所述带宽提升功能的下一个功能;
定义所述带宽提升功能的功能号,所述功能号使用所述系统链路的非标准功能号;
以及,定义所述带宽提升功能支持的速率寄存器、状态寄存器和控制寄存器。
12.根据权利要求11所述的方法,其特征在于,所述处理器的带宽提升功能和所述深度计算单元的带宽提升功能分别定义;所述处理器的带宽提升功能表示,所述处理器的系统链路主设备在物理层的支持带宽,高于所述系统链路的带宽;所述深度计算单元的带宽提升功能表示,所述深度计算单元的系统链路从设备在物理层的支持带宽,高于所述系统链路的带宽;所述系统链路主设备与所述系统链路从设备通过所述系统链路进行连接。
13.根据权利要求10所述的方法,其特征在于,所述配置所述系统链路物理层的支持带宽对应的带宽参数包括:
从所保存的不同带宽速率对应的带宽参数中,确定所述深度计算单元的系统链路物理层的支持带宽所对应的带宽参数;
将所确定的带宽参数配置到所述深度计算单元的系统链路物理层。
14.根据权利要求13所述的方法,其特征在于,所述从所保存的不同带宽速率对应的带宽参数中,确定所述深度计算单元的系统链路物理层的支持带宽所对应的带宽参数包括:
所述深度计算单元中的协处理器从所保存的不同带宽速率对应的带宽参数中,确定所述深度计算单元的系统链路从设备在系统链路物理层的支持带宽所对应的带宽参数;
所述将所确定的带宽参数配置到所述深度计算单元的系统链路物理层包括:
将所确定的带宽参数配置到所述系统链路从设备的系统链路物理层对应的串并转换器中。
15.根据权利要求10所述的方法,其特征在于,在配置所述系统链路物理层的支持带宽对应的带宽参数之前,所述方法还包括:
与所述处理器配合设置所述系统链路处于低功耗模式;
在受所述处理器的控制,以所配置的带宽参数,重新进行系统链路训练之前,所述方法还包括:
与所述处理器配合设置所述系统链路退出低功耗模式。
16.根据权利要求15所述的方法,其特征在于,所述与所述处理器配合设置所述系统链路处于低功耗模式包括:
所述深度计算单元的系统链路从设备将所述系统链路的速率模式,从最高速率模式切换到最低速率模式,并向所述深度计算单元中的协处理器发起带宽提升开始中断;同时,所述深度计算单元中的协处理器控制所述系统链路从设备,使所述系统链路进入最低功耗状态,并且所述系统链路从设备向所述深度计算单元中的协处理器发起最低功耗状态中断;其中,所述处理器同样设置所述系统链路处于最低速率模式以及最低功耗状态;
所述与所述处理器配合设置所述系统链路退出低功耗模式包括:
所述深度计算单元中的协处理器控制系统链路从设备,使所述系统链路退出最低功耗状态,并且所述系统链路从设备向所述深度计算单元中的协处理器发起最低功耗状态退出中断;其中,所述处理器同样设置所述系统链路退出最低功耗状态。
17.根据权利要求10-16任一项所述的方法,其特征在于,所述系统链路为PCIE链路,所述处理器中设置的系统链路主设备为PCIE主设备,所述深度计算单元中设置的系统链路从设备为PCIE从设备。
18.一种处理器,其特征在于,所述处理器被配置为执行如权利要求1-9任一项所述的系统链路带宽提升方法。
19.根据权利要求18所述的处理器,其特征在于,包括:处理器内核、协处理器、系统链路主设备;其中,所述系统链路主设备通过系统链路,与深度计算单元进行连接。
20.一种深度计算单元,其特征在于,所述深度计算单元被配置为执行如权利要求10-17任一项所述的系统链路带宽提升方法。
21.根据权利要求20所述的深度计算单元,其特征在于,包括:深度计算单元内核、协处理器、系统链路从设备;其中,所述系统链路从设备通过系统链路,与处理器进行连接。
22.一种计算机设备,其特征在于,包括如权利要求18-19任一项所述的处理器,和如权利要求20-21任一项所述的深度计算单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211179793.9A CN115801582B (zh) | 2022-09-27 | 2022-09-27 | 系统链路带宽提升方法、相关器件及计算机设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211179793.9A CN115801582B (zh) | 2022-09-27 | 2022-09-27 | 系统链路带宽提升方法、相关器件及计算机设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115801582A CN115801582A (zh) | 2023-03-14 |
CN115801582B true CN115801582B (zh) | 2024-05-31 |
Family
ID=85432234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211179793.9A Active CN115801582B (zh) | 2022-09-27 | 2022-09-27 | 系统链路带宽提升方法、相关器件及计算机设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115801582B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7426597B1 (en) * | 2003-05-07 | 2008-09-16 | Nvidia Corporation | Apparatus, system, and method for bus link width optimization of a graphics system |
CN102347902A (zh) * | 2011-09-26 | 2012-02-08 | 北京星网锐捷网络技术有限公司 | 发送间隔调整方法、装置和网络设备 |
CN105117170A (zh) * | 2015-08-24 | 2015-12-02 | 浪潮(北京)电子信息产业有限公司 | 一种计算机系统架构 |
US9792106B1 (en) * | 2014-08-04 | 2017-10-17 | Cisco Technology, Inc. | Technique for fast network device configuration upgrade and reload |
CN107957885A (zh) * | 2017-12-01 | 2018-04-24 | 天津麒麟信息技术有限公司 | 一种基于飞腾平台的pcie链路设备待机与恢复方法 |
CN110389927A (zh) * | 2019-06-18 | 2019-10-29 | 苏州浪潮智能科技有限公司 | 一种四路服务器 |
CN110503194A (zh) * | 2019-08-09 | 2019-11-26 | 苏州浪潮智能科技有限公司 | 一种分布式并行训练的方法和系统 |
CN112135319A (zh) * | 2019-06-24 | 2020-12-25 | 中兴通讯股份有限公司 | 带宽控制方法、装置、设备及计算机可读存储介质 |
CN212906134U (zh) * | 2020-09-04 | 2021-04-06 | 北京比特大陆科技有限公司 | 处理器组件和服务器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050249144A1 (en) * | 2003-10-17 | 2005-11-10 | Abheek Saha | Method of implementing scheduling discipline based on radio resource allocation for variable bandwidth satellite channels |
CN102546374A (zh) * | 2010-12-27 | 2012-07-04 | 中兴通讯股份有限公司 | 自动发现ODUflex带宽无损调整能力的方法及系统 |
EP2657836A4 (en) * | 2011-12-09 | 2014-02-19 | Huawei Tech Co Ltd | ACCELERATION METHOD, DEVICE AND CO-PROCESSING SYSTEM |
US10831688B2 (en) * | 2018-08-21 | 2020-11-10 | International Business Machines Corporation | Reconfigurable network infrastructure |
US11436060B2 (en) * | 2019-08-27 | 2022-09-06 | Advanced Micro Devices, Inc. | Proactive management of inter-GPU network links |
-
2022
- 2022-09-27 CN CN202211179793.9A patent/CN115801582B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7426597B1 (en) * | 2003-05-07 | 2008-09-16 | Nvidia Corporation | Apparatus, system, and method for bus link width optimization of a graphics system |
CN102347902A (zh) * | 2011-09-26 | 2012-02-08 | 北京星网锐捷网络技术有限公司 | 发送间隔调整方法、装置和网络设备 |
US9792106B1 (en) * | 2014-08-04 | 2017-10-17 | Cisco Technology, Inc. | Technique for fast network device configuration upgrade and reload |
CN105117170A (zh) * | 2015-08-24 | 2015-12-02 | 浪潮(北京)电子信息产业有限公司 | 一种计算机系统架构 |
CN107957885A (zh) * | 2017-12-01 | 2018-04-24 | 天津麒麟信息技术有限公司 | 一种基于飞腾平台的pcie链路设备待机与恢复方法 |
CN110389927A (zh) * | 2019-06-18 | 2019-10-29 | 苏州浪潮智能科技有限公司 | 一种四路服务器 |
CN112135319A (zh) * | 2019-06-24 | 2020-12-25 | 中兴通讯股份有限公司 | 带宽控制方法、装置、设备及计算机可读存储介质 |
CN110503194A (zh) * | 2019-08-09 | 2019-11-26 | 苏州浪潮智能科技有限公司 | 一种分布式并行训练的方法和系统 |
CN212906134U (zh) * | 2020-09-04 | 2021-04-06 | 北京比特大陆科技有限公司 | 处理器组件和服务器 |
Non-Patent Citations (6)
Title |
---|
" Priority-Based PCIe Scheduling for Multi-Tenant Multi-GPU Systems";Chen Li等;《IEEE Computer Architecture Letters》;20191122;全文 * |
"PCIE-Based High-Performance FPGA-GPU-CPU Heterogeneous Communication Method";Sun Zhaopeng等;《2020 International Workshop on Electronic Communication and Artificial Intelligence (IWECAI)》;20201013;全文 * |
一种支持QoS的链路状态路由算法;李加庆;郑锋;乐艳丽;魏晓平;;空军雷达学院学报;20070915(03);全文 * |
基于IP核的PCIE总线接口逻辑的设计和实现;蒲恺;唐庆;田园;;航空计算技术;20170125(01);全文 * |
基于PCIe总线的双路1394B接口模块设计与实现;范祥辉;闫海明;史岩;吴娇;;计算机测量与控制;20160825(08);全文 * |
基于PCIE非透明桥的嵌入式异构平台设计;徐健;张建泉;张健;;微电子学与计算机;20180105(01);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN115801582A (zh) | 2023-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4834294B2 (ja) | データ通信装置及びそれを用いたコントローラ | |
KR101114648B1 (ko) | 저 전력 소비 상태에서 컴퓨터 태스크를 수행하는 방법, 시스템 및 컴퓨터 판독가능한 매체 | |
CN103942069B (zh) | 一种基于X86平台Vxworks操作系统的快速启动优化方法 | |
JP2022526660A (ja) | コヒーレントアクセラレーションのためのドメイン支援プロセッサピア | |
CN101661321B (zh) | 一种计算机及控制计算机运行的方法 | |
KR20190116040A (ko) | 뉴럴 네트워크 프로세서 | |
WO2015131532A1 (zh) | 多功能usb终端设备的适配方法、装置及系统 | |
US20160034411A1 (en) | Subsystem Peripheral Ownership Scheduling and Reconfiguration for Highly Integrated System on Chips | |
CN115801582B (zh) | 系统链路带宽提升方法、相关器件及计算机设备 | |
CN108399136A (zh) | 一种串行接口的控制方法、装置及主机 | |
CN108108314B (zh) | 交换器系统 | |
JP2016042283A (ja) | 情報処理装置、情報処理装置の電力制御方法、及びプログラム | |
CN115600664B (zh) | 算子处理方法、电子设备及存储介质 | |
Bandara et al. | Enabling virtio driver support on fpgas | |
CN107579847B (zh) | 无源光网络地区自适应系统的数据配置方法 | |
CN114116220A (zh) | 一种gpu共享控制方法、gpu共享控制装置及存储介质 | |
CN103809995A (zh) | 单片机及其在线升级方法和在线升级装置 | |
CN112433900A (zh) | 用于芯片验证的方法、系统、设备以及存储介质 | |
JP2009163328A (ja) | 情報処理装置及びその制御方法 | |
CN115658269B (zh) | 一种用于任务调度的异构计算终端 | |
CN113938079B (zh) | 电机转速控制方法、装置、系统和作业机械 | |
CN208781205U (zh) | 一种连锁控制器及其实验平台 | |
US20230406352A1 (en) | Dependency modeling for autonomous vehicles | |
JP2012034375A (ja) | データ通信装置及びそれを用いたコントローラ | |
JP3195102B2 (ja) | 印刷制御装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |