CN212906134U - 处理器组件和服务器 - Google Patents

处理器组件和服务器 Download PDF

Info

Publication number
CN212906134U
CN212906134U CN202021920610.0U CN202021920610U CN212906134U CN 212906134 U CN212906134 U CN 212906134U CN 202021920610 U CN202021920610 U CN 202021920610U CN 212906134 U CN212906134 U CN 212906134U
Authority
CN
China
Prior art keywords
processor
central processing
units
pcie
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021920610.0U
Other languages
English (en)
Inventor
乔德浩
李之富
彭浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing suneng Technology Co.,Ltd.
Original Assignee
Bitmain Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bitmain Technologies Inc filed Critical Bitmain Technologies Inc
Priority to CN202021920610.0U priority Critical patent/CN212906134U/zh
Application granted granted Critical
Publication of CN212906134U publication Critical patent/CN212906134U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Multi Processors (AREA)

Abstract

本实用新型公开了一种处理器组件和服务器,处理器组件包括:多组处理器单元和多组计算单元,所述处理器单元包括:多个中央处理器和电路板,多个所述中央处理器设置于所述电路板上,所述多组计算单元间隔设置且多个所述计算单元分别与多个所述中央处理器电连接,所述计算单元上设置有多个用于连接外部AI设备的PCIE接口。通过设置多组处理器单元和多组计算单元,并且使中央处理器与计算单元直接电连接,去掉扩展PCIE通道的PCIE扩展芯片,从而可以简化设计处理器组件,降低成本。此外,处理器组件可以实现处理器单元和计算单元的堆叠扩展,根据不同的需求来选用不同数量的处理器单元和计算单元,从而使得处理器组件可以选用不同数量的中央处理器。

Description

处理器组件和服务器
技术领域
本实用新型涉及服务器技术领域,尤其是涉及一种处理器组件和服务器。
背景技术
传统AI服务器通常采用2个中央处理器、PCIE扩展芯片和PCIE卡系统架构。高性能X86主处理器,通过PCIE扩展芯片扩展通道,以满足支持多个PCIE接口的方案,通常使用2个中央处理器和2个PCIE扩展芯片,或者使用2个中央处理器和4个PCIE扩展芯片。中央处理器和GPU卡(PCIE接口)共同完成AI推理,AI推理相关的场景应用功能由X86服务器实现,AI计算加速由GPU卡实现。
相关技术中,传统AI服务器为了增加PCIE通道,使用PCIE扩展芯片扩展,增加了设备成本,增加的成本只是扩展通路,不是带来性能的提升。并且,当通过PCIE扩展芯片扩展多个插槽时,需要核数很多和价格昂贵的中央处理器,AI服务器成本提高。此外,AI服务器系统架构固定,不方便堆叠扩展,很难基于单台服务器整合出更高性能的大型服务器。
实用新型内容
本实用新型旨在至少解决现有技术中存在的技术问题之一。为此,本实用新型提出了一种处理器组件,通过充分利用中央处理器最大的PCIE接口负载能力,省略了传统的PCIE扩展芯片,成本更低,设计更简洁。
本实用新型还提出了一种服务器。
根据本实用新型第一方面实施例的处理器组件,包括:多组处理器单元和多组计算单元,所述处理器单元包括:多个中央处理器和电路板,多个所述中央处理器设置于所述电路板上,所述多组计算单元间隔设置且多个所述计算单元分别与多个所述中央处理器电连接,所述计算单元上设置有多个用于连接外部AI设备的PCIE接口。
根据本实用新型实施例的处理器组件,通过设置多组处理器单元和多组计算单元,并且使中央处理器与计算单元直接电连接,去掉扩展PCIE通道的PCIE扩展芯片,从而可以简化设计处理器组件,降低成本。此外,处理器组件可以实现处理器单元和计算单元的堆叠扩展,根据不同的需求来选用不同数量的处理器单元和计算单元,从而使得处理器组件可以选用不同数量的中央处理器。
根据本实用新型的一些实施例,所述处理器单元包括:至少两个所述中央处理器,两个所述中央处理器设置于所述电路板上且间隔设置,所述中央处理器与所述计算单元一一对应且电连接。
根据本实用新型的一些实施例,所述中央处理器设置有第一总线接口和第二总线接口,每个所述计算单元的多个所述PCIE接口包括:第一PCIE接口组和第二PCIE接口组,所述第一PCIE接口组相互串联且其中一个PCIE接口与所述第一总线接口电连接,所述第二PCIE接口组相互串联且其中一个PCIE接口与所述第二总线接口电连接,所述第一PCIE接口组和所述第二PCIE接口组并联设置。
根据本实用新型的一些实施例,所述处理器单元还包括:基板管理控制器,所述基板管理控制器与至少两个所述中央处理器电连接,且与多个外接接口电连接。
根据本实用新型的一些实施例,所述处理器单元包括:一个所述中央处理器,所述中央处理器设置于所述电路板上,所述中央处理器与所述计算单元电连接。
根据本实用新型的一些实施例,所述中央处理器设置有多个第三总线接口,多个所述PCIE接口之间相互并联且与多个所述第三总线接口电连接。
根据本实用新型的一些实施例,所述处理器单元还包括:基板管理控制器,所述基板管理控制器与所述中央处理器电连接,且与多个外接接口电连接。
根据本实用新型的一些实施例,所述处理器单元还包括:多个存储模块,多个所述存储模块间隔分布在所述电路板上,任一个所述中央处理器对应设置有多个存储模块。
根据本实用新型第二方面实施例的服务器,包括:箱体、所述处理器组件、风扇和背板,所述风扇设置在所述箱体内,所述背板设置于所述箱体内且两侧分别设置有风扇和所述处理器组件。
根据本实用新型的一些实施例,所述箱体内设置有多个滑道,所述多个滑道形成多个安装腔,所述处理器组件设置于所述安装腔内。
本实用新型的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本实用新型的实践了解到。
附图说明
本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是根据本实用新型实施例实施例一的示意图;
图2是根据本实用新型实施例实施例一的内部结构示意图;
图3是根据本实用新型实施例实施例二的示意图;
图4是根据本实用新型实施例实施例二的内部结构示意图。
附图标记:
S、服务器;
100、处理器组件;
10、处理器单元;11、中央处理器;12、电路板;
20、计算单元;21、PCIE接口;22、第一PCIE接口组;23、第二PCIE接口组;
30、基板管理控制器;40、存储模块;
200、箱体;300、风扇;400、背板;500、滑道;600、电源。
具体实施方式
下面详细描述本实用新型的实施例,参考附图描述的实施例是示例性的,下面详细描述本实用新型的实施例。
下面参考图1-图4描述根据本实用新型实施例的处理器组件100,本实用新型还提出了具有上述处理器组件100的服务器S。
如图1-图4所示,处理器组件100包括:多组处理器单元10和多组计算单元20,处理器单元10包括:多个中央处理器11和电路板12,多个中央处理器11设置于电路板12上,中央处理器11是电子计算机的主要设备之一,处理器组件100中的核心配件。其功能主要是解释计算机指令以及处理计算机软件中的数据。中央处理器11是计算机中负责读取指令,对指令译码并执行指令的核心部件。
其中,多组计算单元20在处理器组件100内间隔设置,并且多个计算单元20分别与多个中央处理器11电连接。计算单元20与中央处理器11之间电连接,计算单元20上设置有多个用于连接外部AI设备的PCIE接口21。也就是说,去掉扩展PCIE通道的PCIE扩展芯片,中央处理器11和计算单元20直接对接,如此可以减少中央处理器11和计算单元20之间的芯片种类和减少相关的软件投入,增加处理器组件100的使用灵活性,从而简化处理器组件100的设计,降低成本。
进一步地,处理器组件100完成AI设备的集中管理、集中调度、统一管理和对外业务出口。例如,处理器组件100可以采用X86处理器,每个中央处理器11对应2个X16的PCIE接口21,每个X16的PCIE接口21可以配置为4个X4的PCIE接口21,此时X4的PCIE接口21可以对外接4个AI设备。
此外,处理器单元10和计算单元20采用固定配比,中央处理器11和计算单元20实现一一对应,即一个中央处理器11对应一个计算单元20。此时,可以实现处理器单元10和计算单元20的堆叠扩展,根据不同的需求来选用不同数量处理器单元10和计算单元20,从而使得处理器组件100可以选用不同核数或不同数量的中央处理器11,这样可以使处理器组件100覆盖更宽的应用范围。
而且,在需要高核数中央处理器11时,可以选用核数更少和价格更低的中央处理器11组合使用,一个高核的中央处理器11拆分为2个更低核数的中央处理器11,成本大幅降低,提升产品的市场竞争率。
其中,处理器组件100内AI计算芯片运行在PCIE模式,中央处理器11和芯片通过PCIE交互数据,X86通过PCIE把原始数据发给芯片,经过芯片的硬件加速,再把计算结果返回给中央处理器11。中央处理器11进行调度分发和报文处理,芯片负责视频计算加速。
PCIE是一种高速串行计算机扩展总线标准,属于高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,主要支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量等功能。
由此,通过设置多组处理器单元10和多组计算单元20,并且使中央处理器11与计算单元20直接电连接,去掉扩展PCIE通道的PCIE扩展芯片,从而可以简化设计处理器组件100,降低成本。此外,处理器组件100可以实现处理器单元10和计算单元20的堆叠扩展,根据不同的需求来选用不同数量的处理器单元10和计算单元20,从而使得处理器组件100可以选用不同数量的中央处理器11。
下面参照图1和图2描述本实用新型的实施例一。
如图1和图2所示,处理器单元10包括:至少两个中央处理器11,两个中央处理器11设置于电路板12上且间隔设置,中央处理器11与计算单元20一一对应且电连接。也就是说,一个处理器单元10对应至少两个中央处理器11,在对处理器单元10进行扩充时,是在原有的至少两个中央处理器11的基础上增加多组至少两个中央处理器11。其中,处理器单元10可以包括两个中央处理器11,如此设置可以使用户在2个中央处理器11、4个中央处理器11、6个中央处理器11等多种富有竞争力的处理器单元10中做出选择,用户的选择范围更大。并且,中央处理器11为Skylake处理器。
此外,中央处理器11设置有第一总线接口和第二总线接口,每个计算单元20的多个PCIE接口21包括:第一PCIE接口组22和第二PCIE接口组23,第一PCIE接口组22相互串联,并且其中一个PCIE接口21与第一总线接口电连接,第二PCIE接口组23相互串联,并且其中一个PCIE接口21与第二总线接口电连接,第一PCIE接口组22和第二PCIE接口组23并联设置。一个处理器单元10内的接口为X32,然后通过第一总线接口和第二总线接口将一个处理器单元10中的X32分成两个X16并与对应的第一PCIE接口组22和第二PCIE接口组23相连接,第一PCIE接口组22和第二PCIE接口组23内部的PCIE接口21之间相互串联,如果有一个PCIE接口21损坏或某一处断开,第一PCIE接口组22或第二PCIE接口组23将变成断路,电路就会无电流,第一PCIE接口组22或第二PCIE接口组23内的PCIE接口21都将停止工作,如此可以保证第一PCIE接口组22或第二PCIE接口组23在使用时更加安全。
如图2所示,处理器单元10还包括:基板管理控制器30,基板管理控制器30与至少两个中央处理器11电连接,且与多个外接接口电连接。此时,一个处理器单元10对应两个中央处理器11,在对处理器组件100进行堆叠扩充时,是在原有的两个中央处理器11的基础上增加多组两个中央处理器11,两个中央处理器11共用一个基板管理控制器30可以方便处理器单元10堆叠,而且节省基板管理控制器30的使用,降低处理器组件100的生产成本。
基板管理控制器30是一个专门的服务处理机,它用于监控一台计算机,网络服务器,或者是其他硬件驱动设备的状态,并且通过独立的连接线路和系统管理员进行通信。基板管理控制器30的传感器用来测量内部物理变量,例如:温度,湿度,电源600电压,风扇300速度,通信参数和操作系统函数,如果这些变量中任何一个超出了指定限制的范围之外,就会通知管理员,管理员就会利用远程控制来采取正确的措施。
基板管理控制器30还与通用服务器的外接接口电连接,如VGA/USB/野外网口/MGT/串口等。VGA接口是显卡上应用最为广泛的接口类型,绝大多数的显卡都带有此种接口,端口有一公一母、两公或两母。MGT是接受并行数据,允许高带宽数据在串行线中传输。串行接口简称串口,是采用串行通信方式的扩展接口,使用串行接口时数据一位一位地顺序传送,其特点是通信线路简单,只要一对传输线就可以实现双向通信,从而大大降低了成本,特别适用于远距离通信,但传送速度较慢。
下面参照图3和图4描述本实用新型的实施例二。
如图3和图4所示,处理器单元10包括:一个中央处理器11,中央处理器11设置于电路板12上,中央处理器11与计算单元20电连接。也就是说,一个处理器单元10对应一个中央处理器11,在对处理器单元10进行扩充时,是在原有的两个中央处理器11的基础上增加多组一个中央处理器11。其中,处理器单元10包括一个中央处理器11,如此设置可以使用户在2个中央处理器11、3个中央处理器11、4个中央处理器11等多种处理器单元10中做出选择,用户的选择范围更大。此时,中央处理器11为D2100处理器。
中央处理器11设置有多个第三总线接口,多个PCIE接口21之间相互并联且与多个第三总线接口电连接。一个处理器单元10内的接口为X32,然后通过多个第三总线接口将一个处理器单元10中的X32分成8个X4并与对应的PCIE接口21相连接,8个X4的PCIE接口21之间相互并联,如果有一个PCIE接口21损坏或某一处断开,其他的PCIE接口21不会断路,保证处理器单元10任可以正常使用,提升处理器单元10的使用容错性。
如图4所示,处理器单元10还包括:基板管理控制器30,基板管理控制器30与中央处理器11电连接,且与多个外接接口电连接。此时,一个处理器单元10对应一个中央处理器11,在对处理器组件100进行堆叠扩充时,是在原有的两个中央处理器11的基础上增加多组单个中央处理器11,一个中央处理器11对应一个基板管理控制器30,方便处理器单元10的堆叠。当两个中央处理器11对应一个基板管理控制器30,对中央处理器11进行堆叠扩充时,还需要考虑两个中央处理器11与基板管理控制器30之间的电连接。基板管理控制器30还与通用服务器S的外接接口电连接,如VGA/USB/野外网口/MGT/串口等。
根据本实用新型的一些实施例,处理器单元10还包括:多个存储模块40,多个存储模块40间隔分布在电路板12上,任一个中央处理器11对应设置有多个存储模块40。存储模块40是与中央处理器11直接交换数据的内部存储器。它可以随时读写,而且速度很快,通常作为操作系统或其他正在运行中的程序的临时数据存储介质。存储模块40工作时可以随时从任何一个指定的地址写入或读出信息。存储模块40在计算机和数字系统中用来暂时存储程序、数据和中间结果。具体地,存储模块40为双列直插式存储模块40。
根据本实用新型第二方面实施例的服务器S,如图1和图4所示,包括:箱体200、处理器组件100、风扇300和背板400,风扇300设置在箱体200内,背板400设置于箱体200内且两侧分别设置有风扇300和处理器组件100。此外,服务器S还包括:电源600,电源600用于给服务器S内的电元器件进行供电。
其中,背板400可实现“携带”处理器组件100并将电源600、信号等功能分配给每个子板,以便获得适当的电气连接和信号传输。背板400相比较常规PCB板要厚和重,相应地其热容也较大,所以需要在出口处对其进行强制空气冷却,以使背板400温度降低到可安全操作程度。因此,在背板400的一侧设置风扇300,以对背板400进行散热。该服务器S,专门为视频监控、互联网图像处理等多种应用场景提供强大的深度学习加速能力,标准功能包括人脸检测、人脸识别、人体监测、机非人检测分类等。
进一步地,如图4所示,箱体200内设置有多个滑道500,多个滑道500形成多个安装腔,处理器组件100设置于安装腔内。通过设置滑道500将箱体200分为多个安装腔,使得处理器组件100内的多组处理器单元10和多组计算单元20可以分别容纳在安装腔内,相邻的处理器单元10或计算单元20之间不会发生干涉,并且也便于中央处理器11的堆叠扩充。
在本实用新型的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。
尽管已经示出和描述了本实用新型的实施例,本领域的普通技术人员可以理解:在不脱离本实用新型的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本实用新型的范围由权利要求及其等同物限定。

Claims (10)

1.一种处理器组件,其特征在于,包括:
多组处理器单元,所述处理器单元包括:多个中央处理器和电路板,多个所述中央处理器设置于所述电路板上;
多组计算单元,所述多组计算单元间隔设置且多个所述计算单元分别与多个所述中央处理器电连接,所述计算单元上设置有多个用于连接外部AI设备的PCIE接口。
2.根据权利要求1所述的处理器组件,其特征在于,所述处理器单元包括:至少两个所述中央处理器,两个所述中央处理器设置于所述电路板上且间隔设置,所述中央处理器与所述计算单元一一对应且电连接。
3.根据权利要求2所述的处理器组件,其特征在于,所述中央处理器设置有第一总线接口和第二总线接口;
每个所述计算单元的多个所述PCIE接口包括:第一PCIE接口组和第二PCIE接口组,所述第一PCIE接口组相互串联且其中一个PCIE接口与所述第一总线接口电连接,所述第二PCIE接口组相互串联且其中一个PCIE接口与所述第二总线接口电连接,所述第一PCIE接口组和所述第二PCIE接口组并联设置。
4.根据权利要求2所述的处理器组件,其特征在于,所述处理器单元还包括:基板管理控制器,所述基板管理控制器与至少两个所述中央处理器电连接,且与多个外接接口电连接。
5.根据权利要求1所述的处理器组件,其特征在于,所述处理器单元包括:一个所述中央处理器,所述中央处理器设置于所述电路板上,所述中央处理器与所述计算单元电连接。
6.根据权利要求5所述的处理器组件,其特征在于,所述中央处理器设置有多个第三总线接口,多个所述PCIE接口之间相互并联且与多个所述第三总线接口电连接。
7.根据权利要求5所述的处理器组件,其特征在于,所述处理器单元还包括:基板管理控制器,所述基板管理控制器与所述中央处理器电连接,且与多个外接接口电连接。
8.根据权利要求1所述的处理器组件,其特征在于,所述处理器单元还包括:多个存储模块,多个所述存储模块间隔分布在所述电路板上,任一个所述中央处理器对应设置有多个存储模块。
9.一种服务器,其特征在于,包括:
箱体;
权利要求1-8中任一项所述的处理器组件;
风扇,所述风扇设置在所述箱体内;
背板,所述背板设置于所述箱体内且两侧分别设置有风扇和所述处理器组件。
10.根据权利要求9所述的服务器,其特征在于,所述箱体内设置有多个滑道,所述多个滑道形成多个安装腔,所述处理器组件设置于所述安装腔内。
CN202021920610.0U 2020-09-04 2020-09-04 处理器组件和服务器 Active CN212906134U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202021920610.0U CN212906134U (zh) 2020-09-04 2020-09-04 处理器组件和服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021920610.0U CN212906134U (zh) 2020-09-04 2020-09-04 处理器组件和服务器

Publications (1)

Publication Number Publication Date
CN212906134U true CN212906134U (zh) 2021-04-06

Family

ID=75255619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021920610.0U Active CN212906134U (zh) 2020-09-04 2020-09-04 处理器组件和服务器

Country Status (1)

Country Link
CN (1) CN212906134U (zh)

Similar Documents

Publication Publication Date Title
CN109324989A (zh) 包括多个单独可移除子载体的标准形状因子电子模块载体
US7692929B2 (en) Interface connection device for connecting a mainboard to a memory card having two series of memory modules
WO2018011425A1 (en) Clustering system
GB2552208A (en) Clustering system
CN212906134U (zh) 处理器组件和服务器
WO2024045752A1 (zh) 服务器及电子设备
CN211124026U (zh) 多硬盘储存装置
US11366696B2 (en) System, board card and electronic device for data accelerated processing
CN209327954U (zh) 一种电子设备及其扩展板卡系统
CN218213983U (zh) 一种数据计算系统及内置该系统的服务器
US9338918B2 (en) Socket interposer and computer system using the socket interposer
CN216352292U (zh) 服务器主板及服务器
CN214896436U (zh) 一种模块化多计算节点gpu服务器结构
CN115639880A (zh) 服务器
CN115481068A (zh) 服务器及数据中心
CN214098424U (zh) 一种基于腾云s2500的双路服务器主板
CN213814661U (zh) 一种基于多节点服务器的多个管理端口交换连接装置
CN103677152A (zh) 存储服务器及其机架系统
CN203786633U (zh) 新型双子星服务器装置
CN209248518U (zh) 一种固态硬盘扩展板卡及服务器
US11452208B2 (en) Electronic devices packaged on wing boards
CN217587961U (zh) 一种基于双路国产cpu的人工智能服务器硬件架构
CN219958163U (zh) 一种刀片服务器及服务器集群
CN103677153B (zh) 服务器及服务器机架系统
CN217643405U (zh) 一种主板及交换机

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210818

Address after: 100192 Building No. 25, No. 1 Hospital, Baosheng South Road, Haidian District, Beijing, No. 301

Patentee after: SUANFENG TECHNOLOGY (BEIJING) Co.,Ltd.

Address before: 100192 2nd Floor, Building 25, No. 1 Hospital, Baosheng South Road, Haidian District, Beijing

Patentee before: BITMAIN TECHNOLOGIES Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220301

Address after: 100176 901, floor 9, building 8, courtyard 8, KEGU 1st Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing (Yizhuang group, high-end industrial area of Beijing Pilot Free Trade Zone)

Patentee after: Beijing suneng Technology Co.,Ltd.

Address before: 100192 Building No. 25, No. 1 Hospital, Baosheng South Road, Haidian District, Beijing, No. 301

Patentee before: SUANFENG TECHNOLOGY (BEIJING) CO.,LTD.