CN115798341A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115798341A
CN115798341A CN202310062063.9A CN202310062063A CN115798341A CN 115798341 A CN115798341 A CN 115798341A CN 202310062063 A CN202310062063 A CN 202310062063A CN 115798341 A CN115798341 A CN 115798341A
Authority
CN
China
Prior art keywords
bumps
bump
disposed
region
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310062063.9A
Other languages
English (en)
Inventor
李大根
李庚穆
崔锡澔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115798341A publication Critical patent/CN115798341A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14517—Bump connectors having different functions including bump connectors providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1715—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/17152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

提供了一种显示装置。显示装置包括包含第一区域和与第一区域不同的第二区域的衬底；设置在第一区域上并且包括发光元件的显示单元；设置在第二区域上的焊盘部分，焊盘部分包括布置在第一行中的第一焊盘阵列和布置在第二行中的第二焊盘阵列，第一行和第二行沿第一方向延伸；以及设置在第二区域上并且电连接到焊盘部分的驱动电路，其中第一焊盘阵列包括多个第一信号焊盘和相对于多个第一信号焊盘向外设置的多个第一虚设焊盘，其中第二焊盘阵列包括多个第二信号焊盘和相对于多个第二信号焊盘向外设置的多个第二虚设焊盘，以及其中，第一行中的多个第一虚设焊盘的数量大于第二行中的多个第二虚设焊盘的数量。

Description

显示装置
本申请是2019年4月17日提交的申请号为201910309617.4、发明名称为“显示装置”的中国专利申请的分案申请。
相关申请的交叉引用
本申请要求于2018年4月20日提交到韩国知识产权局的第10-2018-0046258号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用以其整体地并入本文。
技术领域
本发明概念涉及一种显示装置。
背景技术
显示装置是用于可视地显示数据的装置。这种显示装置包括划分成显示区域和非显示区域的衬底。显示单元设置在显示区域中的衬底上，并且焊盘等设置在非显示区域中的衬底上。焊盘设置有驱动电路，以将驱动信号传输到显示单元。
与此同时，驱动电路可通过压制和加热工艺安装在衬底上。当衬底由柔性材料制成时，衬底通过压制而弯曲，并因此显示单元可从衬底分离。
发明内容
本发明概念的一个方面是提供一种具有改善的耐久性和可靠性的显示装置。
然而，本发明概念的方面不限于本文中所阐述的方面。通过参考下面给出的本发明概念的详细描述，本发明概念的上述和其它方面对于本发明概念所属技术领域的普通技术人员将变得更加显而易见。
根据本发明的示例性实施方式，提供了一种显示装置。显示装置可包括：柔性基础层、显示单元和驱动电路，柔性基础层包括第一区域和位于第一区域周围的第二区域；显示单元设置在第一区域的一个表面上并且包括发光元件；驱动电路设置在第二区域上并且包括布置在第一行中的多个第一凸块和布置在第二行中的多个第二凸块，其中，驱动电路包括设置在第一行中并且相对于多个第一凸块向外设置的附加凸块，每个设置在多个第一凸块和多个第二凸块的中心处的第一基准凸块和第二基准凸块沿着限定在与行方向垂直相交的列方向上的基准线设置，并且除了第一基准凸块和第二基准凸块以外的剩余的第一凸块和第二凸块布置成相对于基准线具有预设斜率。
在示例性实施方式中，多个第一凸块可包括布置在第一基准凸块的左侧的多个第十一凸块和布置在第一基准凸块的右侧的多个第十二凸块，并且多个第十一凸块布置成相对于基准线在顺时针方向上形成锐角，以及多个第十二凸块布置成相对于基准线在逆时针方向上形成锐角。
在示例性实施方式中，从柔性基础层的端部到第一凸块的最短距离可大于从柔性基础层的端部到第二凸块的最短距离。
在示例性实施方式中，附加凸块可设置在柔性基础层的端部与第一凸块之间。
在示例性实施方式中，从柔性基础层的端部到附加凸块的最短距离可等于从柔性基础层的端部到第二凸块的最短距离。
在示例性实施方式中，从柔性基础层的端部到附加凸块的最短距离与从其端部到第二凸块的最短距离之间的差异可为约30μm或更小。
在示例性实施方式中，第一凸块的厚度可等于附加凸块的厚度。
在示例性实施方式中，附加凸块的厚度可大于第一凸块的厚度。
在示例性实施方式中，多个第一凸块和多个第二凸块可为输出用于驱动显示单元的驱动信号的输出凸块。
在示例性实施方式中，附加凸块可为配置成输出用于驱动显示单元的驱动信号的输出凸块。
在示例性实施方式中，附加凸块可为虚设凸块。
在示例性实施方式中，驱动电路可包括布置在第三行中的多个第三凸块和第四凸块，并且第四凸块设置在柔性基础层的端部与多个第三凸块之间。
在示例性实施方式中，第三凸块可为配置成接收来自外部的信号的输入凸块。
根据本发明的示例性实施方式，可提供一种显示装置。显示装置可包括：柔性基础层、显示单元和驱动电路，柔性基础层包括第一区域和位于第一区域周围的第二区域；显示单元设置在第一区域的一个表面上并且包括发光元件；驱动电路设置在第二区域上并且包括布置在第一行中的多个第一凸块和布置在第二行中的多个第二凸块，其中，多个第一凸块的数量大于多个第二凸块的数量，每个设置在多个第一凸块和多个第二凸块的中心的第一基准凸块和第二基准凸块沿着限定在与行方向垂直相交的列方向上的基准线设置，并且除了第一基准凸块和第二基准凸块以外的剩余的第一凸块和第二凸块布置成相对于基准线具有预设斜率。
在示例性实施方式中，多个第一凸块相对于多个第二凸块邻近显示单元设置。
在示例性实施方式中，多个第一凸块可包括布置在第一基准凸块的左侧处的多个第十一凸块和布置在第一基准凸块的右侧处的多个第十二凸块，并且多个第十一凸块布置成相对于基准线在顺时针方向上形成锐角，以及多个第十二凸块布置成相对于基准线在逆时针方向上形成锐角。
在示例性实施方式中，从柔性基础层的端部到第一凸块的最短距离可等于从柔性基础层的端部到第二凸块的最短距离。
在示例性实施方式中，从柔性基础层的端部到第一凸块的最短距离与从柔性基础层的端部到第二凸块的最短距离之间的差异为约30μm或更小。
在示例性实施方式中，多个第二凸块可相对于多个第一凸块邻近显示单元设置。
在示例性实施方式中，多个第一凸块可包括布置在第一基准凸块的左侧处的多个第十一凸块和布置在第一基准凸块的右侧处的多个第十二凸块，并且多个第十一凸块布置成相对于基准线在顺时针方向上形成钝角，以及多个第十二凸块布置成相对于基准线在逆时针方向上形成钝角。
附图说明
通过参考附图详细描述其示例性实施方式，本发明概念的上述和其它方面和特征将变得更加显而易见，在附图中：
图1是根据实施方式的显示装置的平面图；
图2是沿图1中的线II-II'截取的剖面图；
图3是图2中的区域A的放大的剖面图；
图4是示出根据实施方式的驱动电路的凸块单元的布局的平面图；
图5是图4中区域B的放大的剖面图；
图6是沿图1中的线V-V'截取的剖面图，其中示意性地示出了安装驱动电路的工艺；
图7是用于解释当省略附加凸块时安装驱动电路的工艺的剖面图；
图8是根据另一实施方式的显示装置的剖面图；
图9是根据又一实施方式的显示装置的剖面图；
图10是根据又一实施方式的显示装置的剖面图；
图11是示出根据另一实施方式的驱动电路的凸块单元的布局的平面图；
图12是示出根据又一实施方式的驱动电路的凸块单元的布局的平面图；以及
图13是示出根据又一实施方式的驱动电路的凸块单元的布局的平面图。
具体实施方式
通过参照将参考附图详细描述的实施方式，本发明概念的优点和特征以及用于实现优点和特征的方法将是显而易见的。然而，本发明概念不限于下文中公开的实施方式，而是能够以不同的形式实现。
在元件被描述为与另一元件有关的情况下，如在另一元件“上”或者“位于”另一元件“上”的情况下，包括元件直接位于另一元件或层上的情况以及元件经由另一层或又一元件位于另一元件上的情况这两者。相反，在元件被描述为与另一元件有关的情况下，如“直接”在另一个元件“上”或“直接位于”另一元件“上”的情况下，指示元件位于另一元件或层上、而它们之间没有中间元件或层的情况。
虽然措辞“第一、第二等”用于描述不同的构成要素，但是这些构成要素不受这些措辞的限制。这些措辞仅用于将构成要素与其它构成要素区分开。因此，在下面的描述中，第一构成要素可为第二构成要素。
本文中使用的术语是仅出于描述特定实施方式的目的，而不旨在限制。除非上下文另有明确指示，否则如本文中所使用的单数形式“一(a)”、“一(an)”和“该(the)”也旨在包括复数形式，包括“至少一个(at least one)”。“至少一个”不应被解释为限制“一(a)”或者“一(an)”。“或者(or)”意味着“和/或(and/or)”。如本文中所使用的，措辞“和/或”包括相关所列项目中的一个或更多个的任何和所有组合。还应理解，当措辞“包括(comprise)”和/或“包括有(comprising)”，或者“包括(include)”和/或“包括有(including)”在本说明书中使用时，指示所陈述的特征、区域、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多个其它特征、区域、整数、步骤、操作、元件、部件和/或其集群的存在或添加。
将参考作为本发明概念的理想示意图的平面图和剖面图对本文中所描述的实施方式进行描述。因此，图示的形状可通过制造技术和/或可允许误差来修改。因此，应理解，实施方式不限于所示的特定形式，而是可包括根据制造工艺产生的形式上的变化。因此，图中所描绘的区域具有示意性属性，并且图中所描绘的区域的形状旨在示出元件的区域的特定形式，并且不旨在限制本发明的范围。
在整个说明书中，相同的附图标记用于相同或相似的部件。
在下文中，将参考附图对本发明概念的实施方式进行描述。
显示装置，其是用于显示运动图像或静止图像的装置，可用作诸如电视机、笔记本电脑、监视器、广告牌、物联网以及诸如移动电话、智能电话、平板个人电脑(PC)、智能手表、手表电话、移动通信终端、电子笔记本电脑、电子书、便携式多媒体播放器(PMP)、导航仪和超移动PC(UMPC)的便携式电子设备的各种产品的显示屏幕。显示装置的实例可包括有机发光显示器(OLED)、液晶显示器(LCD)、等离子体显示器(PDP)、场发射显示器(FED)和电泳显示器(EPD)。
在下文中，有机发光显示装置将描述作为显示装置的实例，但是本发明概念不限于此。
图1是根据实施方式的显示装置的平面图，图2是沿图1中的线II-II'截取的剖面图，并且图3是图2中的区域A的放大的剖面图。
参照图1至图3，根据本实施方式的显示装置1包括显示区域DA和显示区域DA周围的非显示区域NDA。显示区域DA是显示图像的区域，并且非显示区域NDA是不显示图像的区域。
显示装置1可包括柔性基础层110、显示单元130和驱动电路200。显示装置1还可包括电路板单元300和封装单元150。
柔性基础层110可为绝缘衬底。在实施方式中，柔性基础层110可包括柔性聚合物材料。此处，聚合物材料可为聚酰亚胺(PI)、聚醚砜(PES)、聚丙烯酸酯(PA)、聚芳酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚烯丙基醚、聚碳酸酯(PC)、三乙酸纤维素(CAT)、醋酸丙酸纤维素(CAP)或它们的组合。
柔性基础层110可包括第一区域110A和第二区域110B。其中设置有显示单元130的显示区域DA可限定在第一区域110A中，并且非显示区NDA的一个区域可限定在第一区域110A中。非显示区域NDA的另一区域可限定在第二区域110B中，并且驱动电路200可设置在第二区域110B中。
显示单元130可设置在柔性基础层110的第一区域110A上，并且封装单元150可设置在显示单元130上。
显示单元130包括作为开关元件的薄膜晶体管TFT和连接到薄膜晶体管TFT的发光元件OLED，并且还可包括缓冲层BU、栅极绝缘膜GI、层间绝缘膜ILD、平坦化膜PLA、像素限定膜PDL、栅极线(未示出)和数据线(未示出)。
缓冲层BU可设置在柔性基础层110的第一区域110A上。缓冲层BU能够防止杂质离子的扩散，能够防止湿气或外部空气的渗透，以及能够执行表面平坦化功能。缓冲层BU可包括氮化硅、氧化硅或氮氧化硅。在一些实施方式中，取决于工艺条件等，可省略缓冲层BU。
半导体层SM可设置在缓冲层BU上。半导体层SM可包括单晶硅、低温多晶硅、非晶硅等。然而，本发明概念不限于此，并且在另一实施方式中，半导体层SM可包括ITZO(包括铟、锡和钛的氧化物)或IGZO(包括铟、镓和锡的氧化物)。
栅极绝缘膜GI可设置在半导体层SM上。栅极绝缘膜GI可由无机材料制成，并且可包括例如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化钛等。
栅电极GE可设置在栅极绝缘膜GI上。栅电极GE可连接到沿着第一方向DR1延伸的栅极线(未示出)，以接收诸如栅极电压的栅极信号。
层间绝缘膜ILD可设置在栅电极GE上。层间绝缘膜ILD可由有机材料或无机材料制成，并且可为单层膜或由多层不同材料组成的多层膜。
源电极SE和漏电极DE可设置在层间绝缘膜ILD上。源电极SE和漏电极DE中的每个可穿过层间绝缘膜ILD和栅极绝缘膜GI连接到半导体层SM。源电极SE可连接到沿第二方向DR2延伸的数据线，以接收诸如数据电压的数据信号。
半导体层SM、栅电极GE、源电极SE和漏电极DE可构成作为开关元件的薄膜晶体管TFT。
平坦化膜PLA可设置在源电极SE和漏电极DE上。在一些实施方式中，平坦化膜PLA可由有机材料制成，但是本发明概念不限于此。
第一电极E1可设置在平坦化膜PLA上。第一电极E1可穿过平坦化膜PLA连接到漏电极DE。在一些实施方式中，第一电极E1可为阳极电极。
部分地暴露第一电极E1的像素限定膜PDL可设置在平坦化膜PLA上。在一些实施方式中，像素限定膜PDL可由有机材料制成。
有机发光层OL可设置在通过像素限定膜PDL暴露的第一电极E1上。在一些实施方式中，有机发光层OL可由低分子有机材料或高分子有机材料(如PEDOT(聚(3,4-亚乙二氧基噻吩)))制成。有机发光层OL可为包括空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)和电子注入层(EIL)中的一种或更多种的多层膜。
第二电极E2可设置在有机发光层OL和像素限定膜PDL上。在一些实施方式中，第二电极E2可为连接有公共电源(ELVSS)的阴极电极。
第一电极E1、有机发光层OL和第二电极E2可构成发光元件OLED。
封装单元150可设置在发光元件OLED上。封装单元150可封装发光元件OLED，并且可防止湿气等从外部引入到发光元件OLED中。在一些实施方式中，封装单元150可完全覆盖显示单元130。
封装单元150可由薄膜封装形成，并且可包括至少一个有机膜和至少一个无机膜。说明性地，封装单元150可包括设置在第二电极E2上的第一无机膜151、设置在第一无机膜151上的有机膜153以及设置在有机膜153上的第二无机膜155。
第一无机膜151能够防止湿气、氧气等渗透进发光元件OLED中。第一无机膜151可由氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈或氮氧化硅(SiON)制成。
有机膜153能够改善平整度。有机膜153可由液体有机材料形成，例如，由丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯、乙烯基树脂、环氧树脂、聚氨酯树脂、纤维素树脂或苝树脂形成。
第二无机膜155可具有与第一无机膜151的功能基本上相同或相似的功能，并且可由与第一无机膜151的材料基本上相同或相似的材料制成。第二无机膜155可完全覆盖有机膜153。在一些实施方式中，第二无机膜155和第一无机膜151可在非显示区域NDA中彼此接触以形成无机-无机结。
驱动电路200可设置在柔性基础层110的第二区域110B上。驱动电路200可包括驱动芯片210、连接到驱动芯片210的输出凸块单元220以及与输出凸块单元220间隔开并连接到驱动芯片210的输入凸块单元230。
在一些实施方式中，驱动芯片210可为提供用于驱动显示单元130的数据信号等的数据驱动器IC。
输出凸块单元220可输出用于驱动显示单元130的驱动信号，并且输入凸块单元230可接收从电路板单元300提供的控制信号和电源。多个输出凸块单元220可沿着第一方向DR1和第二方向DR2对应于第一焊盘170设置，并且可沿着第二方向DR2与输入凸块单元230间隔开。多个输入凸块单元230也可沿着第一方向DR1对应于第二焊盘180设置。
第一焊盘170和第二焊盘180可设置在柔性基础层110的第二区域110B上。在一些实施方式中，多个第一焊盘170可沿着第一方向DR1和第二方向DR2设置，并且可沿着第二方向DR2与第二焊盘180间隔开。多个第二焊盘180可沿着第一方向DR1设置。第一焊盘170和第二焊盘180可电连接到驱动电路200。
用于电连接第一焊盘170与显示单元130的第一布线单元121可设置在柔性基础层110上。第一布线单元121不仅可设置在柔性基础层110的第二区域110B上，而且还可设置在柔性基础层110的第一区域110A上。
电路板单元300连接到外部系统和电源单元(未示出)。电路板单元300将控制信号、电源等供给到显示单元130和驱动电路200。电路板单元300设置在柔性基础层110的第二区域110B上，并且比驱动电路200更远离显示区域DA。
在一些实施方式中，电路板单元300可包括电路板310和连接到电路板310的电路凸块320。
电路板310可为印刷电路板，并且可为刚性的或柔性的。在一些实施方式中，电路板310的一部分可为刚性的，并且其另一部分可为柔性的。
电路焊盘190还可以设置在柔性基础层110的第二区域110B上，并且电路焊盘190可电连接到电路板单元300。在一些实施方式中，第一焊盘170和第二焊盘180可相对于电路焊盘190邻近显示区域DA设置。用于电连接第二焊盘180与电路焊盘190的第二布线单元122可设置在柔性基础层110的第二区域110B上。在一些实施方式中，多个电路焊盘190可沿着第一方向DR1对应于电路凸块320设置。
第一焊盘170为接收从驱动电路200输出的驱动信号的部分。从驱动电路200输出的驱动信号可经由第一焊盘170和第一布线单元121提供给显示单元130。
第二焊盘180可为用于将从电路板单元300提供的控制信号和电源传输到驱动电路200的部分，并且电路焊盘190可为接收从电路板单元300提供的控制信号和电源的部分。
从电路板单元300提供的控制信号和电源可经由电路焊盘190、第二布线单元122和第二焊盘180提供给驱动电路200。
第一焊盘170电连接到输出凸块单元220，并且第二焊盘180电连接到输入凸块单元230。
包括粘合树脂和导电颗粒的各向异性导电膜ACF可介入在第一焊盘170与输出凸块单元220之间。各向异性导电膜ACF也可介入在第二焊盘180与输入凸块单元230之间。
在一些实施方式中，驱动电路200可通过压制和加热工艺安装在柔性基础层110上。在下文中，将参考图4描述驱动电路200的输出凸块单元220的具体布局。
图4是示出根据实施方式的驱动电路的凸块单元的布局的平面图。图5是图4中区域B的放大的剖面图。
参照图4和图5，输出凸块单元220可包括布置在行方向(第一方向DR1)上的多个第一输出凸块221、多个第二输出凸块222和多个第三输出凸块223。也就是说，第一输出凸块221、第二输出凸块222和第三输出凸块223可分别布置在第一行、第二行和第三行中。虽然在图中示出了其中输出凸块单元220布置成三行的布局，但是本发明概念不限于此，并且可提供其中输出凸块单元220布置成两行或四行或更多行的布局。
多个第一输出凸块221、多个第二输出凸块222和多个第三输出凸块223均可包括n个凸块。也就是说，构成多个第一输出凸块221、多个第二输出凸块222和多个第三输出凸块223的凸块的数量可为相同的。然而，本发明概念不限于此，并且取决于显示装置的结构，布置在每行中的凸块的数量可为不同的。
设置在多个第一输出凸块221中的中心处的第一基准凸块221VB和设置在多个第二输出凸块222中的中心处的第二基准凸块222VB设置于在第二方向DR2中限定的基准线VL上。设置在多个第三输出凸块223中的中心处的第三基准凸块223VB也可设置在基准线VL上。
多个第一输出凸块221可包括设置在第一基准凸块221VB的相对左侧上的多个第十一输出凸块2211以及设置在第一基准凸块221VB的相对右侧上的多个第十二输出凸块2212。
类似于多个第一输出凸块221，多个第二输出凸块222可包括设置在第二基准凸块222VB的相对左侧上的多个第二十一输出凸块2221和设置在第二基准凸块222VB的相对右侧上的多个第二十二输出凸块2222。多个第三输出凸块223也可包括设置在第三基准凸块223VB的相对左侧上的多个第三十一输出凸块2231和设置在第三基准凸块223VB的相对右侧上的多个第三十二输出凸块2232。
布置在基准线VL的左侧上的多个第十一输出凸块2211、多个第二十一输出凸块2221和多个第三十一输出凸块2231分别布置成相对于基准线VL具有预设斜率。预设斜率可为具有恒定值的斜率，即，预定斜率。特别地，多个第十一输出凸块2211、多个第二十一输出凸块2221和多个第三十一输出凸块2231可分别布置成相对于基准线VL在顺时针方向上形成锐角α。
布置在基准线VL右侧上的多个第十二输出凸块2212、多个第二十二输出凸块2222和多个第三十二输出凸块2232分别布置成相对于基准线VL具有预设斜率，即，预定斜率。特别地，多个第十二输出凸块2212、多个第二十二输出凸块2222和多个第三十二输出凸块2232可分别布置成相对于基准线VL在逆时针方向上形成锐角β。
当第一输出凸块221的数量与第二输出凸块222的数量相同时，多个第一输出凸块221的第n凸块的斜率可等于多个第二输出凸块222的第n凸块的斜率。另外，当第一输出凸块221的数量与第三输出凸块223的数量相同时，多个第一输出凸块221的第n凸块的斜率可等于多个第三输出凸块223的第n凸块的斜率。
多个第一输出凸块221之间的间距可小于多个第二输出凸块222之间的间距。多个第二输出凸块222之间的间距可小于多个第三输出凸块223之间的间距。也就是说，凸块之间的间隔可从多个第一输出凸块221至多个第三输出凸块223增加。
当设置在距基准线VL最远处的凸块为最外侧凸块时，从基准线VL到第一最外侧凸块2210B的距离可短于从基准线VL到第二最外侧凸块2220B的距离。另外，从基准线VL到第二最外侧凸块2220B的距离可短于从基准线VL到第三最外侧凸块2230B的距离。换言之，凸块可从第一最外侧凸块2210B朝向第三最外侧凸块2230B远离基准线VL。
当驱动电路200的驱动芯片210的一个短边作为基准时，第一最外侧凸块2210B可相对于第二最外侧凸块2220B和第三最外侧凸块2230B相对地向内设置。也就是说，从驱动芯片210的短边到第一最外侧凸块2210B的距离d1可长于从其短边到第二最外侧凸块2220B的距离d2，并且也可长于从其短边到第三最外侧凸块2230B的距离d3。
驱动电路200可包括设置在与多个第一输出凸块221相同的行中的第一附加凸块240和设置在与多个第二输出凸块222相同的行中的第二附加凸块250。
第一附加凸块240可设置在第一行中，并且可邻近第一最外侧凸块2210B设置。第一附加凸块240可设置在驱动芯片210的一个短边与第一输出凸块221之间。
第一附加凸块240和第二附加凸块250可分别为用于输出用于驱动显示单元130的驱动信号的驱动凸块。
第二附加凸块250可设置在第二行中，并且可邻近第二最外侧凸块2220B设置。第二附加凸块250可设置在驱动芯片210的一个短边与第二输出凸块222之间。
当多个第一输出凸块221、多个第二输出凸块222和多个第三输出凸块223均包括n个凸块时，布置的凸块的总数量从第三行朝向第一行增加。也就是说，布置在第一行中的凸块的总数量等于多个第一输出凸块221的数量(n个)与第一附加凸块240的数量的总和，并且布置在第二行中的凸块的总数量等于多个第二输出凸块222的数量(n个)与第二附加凸块250的数量的总和。在一些实施方式中，可提供四个第一附加凸块240，并且可提供两个第二附加凸块250。在这种情况下，布置在第一行中的凸块的总数量为n+4个，布置在第二行中的凸块的总数量为n+2个，并且布置在第三行中的凸块的总数量为n个。
第一附加凸块240和第二附加凸块250可布置在与第三最外侧凸块2230B相同的行上，或者可从第三最外侧凸块2230B向内布置。
设置在第一附加凸块240、第二附加凸块250和第三最外侧凸块2230B的外侧处的凸块可与基准线VL平行地布置。也就是说，设置在第一附加凸块240和第二附加凸块250的最外侧处的凸块可沿着第二方向DR2与第三最外侧凸块2230B基本上对齐。换言之，从驱动芯片210的一个短边到第一附加凸块240的距离和从其一个短边到第二附加凸块250的距离中的每一个可基本上等于从其一个短边到第三最外侧凸块2230B的距离d3。
第一附加凸块240和第二附加凸块250能够分别对因从驱动芯片210的一个短边到第一最外侧凸块2210B的距离d1和从驱动芯片210的该短边到第二最外侧凸块2220B的距离d2而导致的台阶差进行补偿。将参考图6和图7对其细节进行描述。
图6是沿图1中的线V-V'截取的剖面图，其中示意性地示出了安装驱动电路的工艺。图7是用于解释当省略附加凸块时安装驱动电路的工艺的剖面图。
参照图6和图7，驱动电路200的凸块中的每个可一对一对应地电连接到柔性基础层110的焊盘中的每个。
对应于驱动电路200的各自的凸块的多个焊盘可设置在柔性基础层110的第二区域110B上。
在一些实施方式中，多个凸块可一对一对应地电连接到多个焊盘。特别地，与第二输出凸块222一对一对应的第二输出焊盘172和与第二附加凸块250一对一对应的第二附加焊盘175可设置在柔性基础层110的第二区域110B上。虽然没有在图中示出，但是与多个第一输出焊盘221一对一对应的多个第一输出焊盘、与多个第一附加凸块240一对一对应的多个第一附加焊盘和与多个第三输出凸块223一对一对应的多个第三输出焊盘可布置在柔性基础层110的第二区域110B上。
驱动电路200可通过压制和加热工艺安装在柔性基础层110上。特别地，驱动电路200可通过向驱动芯片210施加压力和热量安装在柔性基础层110上。由于柔性基础层110具有如上所述的高的柔性，因此柔性基础层110能够通过外部施加的压力而容易地弯曲。
在第一输出凸块221和第二输出凸块222相对于第三输出凸块223相对地向内设置的情况下，压力施加到柔性基础层110的位置与第二区域110B的端部大大地间隔开，使得第二区域110B的很大一部分弯曲，如图7所示。弯曲的第二区域110B通过恢复力复位到它的原始的平的形状。在这种情况下，设置在柔性基础层110上的其它层(例如，显示单元130和封装单元150)可从柔性基础层110分离。
相反，如图6所示，当第二附加凸块250设置在邻近驱动芯片210的一端时，压力被分散到邻近第二区域110B的端部的区域，使得能够防止柔性基础层110被弯曲。
虽然参考其中设置有第二输出凸块222的第二行来描述图6和图7，但是即使在其中设置有第一输出凸块221的第一行中，类似于第二行，也能够通过第一附加凸块240的设置来防止柔性基础层110被弯曲。
通过这种方式，能够防止其它层从柔性基础层110分离，使得能够改善显示装置1的耐久性和可靠性。
在下文中，将描述根据其它实施方式的显示装置。在下面的实施方式中，将省略或简化与先前描述的实施方式的配置相同的配置的描述，并且将主要描述差异。
图8是根据另一实施方式的显示装置的剖面图。
参照图8，安装在显示装置2中的驱动电路200_2的第二附加凸块250_2可为虚设凸块。显示装置1的驱动电路200的第二附加凸块250是输出驱动信号的驱动凸块，而第二附加凸块250_2可为不输出单独信号的虚设凸块。
虽然在图中没有示出，但是驱动电路200_2的第一附加凸块也可为虚设凸块。也就是说，第一附加凸块和第二附加凸块250_2都可为虚设凸块。然而，本发明概念不限于此。第一附加凸块可为驱动凸块，并且第二附加凸块250_2可为虚设凸块。
图9是根据另一实施方式的显示装置的剖面图。
参照图9，安装在显示装置3中的驱动电路200_3的第二附加凸块250_3可为虚设凸块，并且可省略对应于第二附加凸块250_3的焊盘。
由于设置在第二区域110B_3上的焊盘的厚度比第二附加凸块250_3的厚度薄，因此即使省略焊盘，也能够仅通过第二附加凸块250_3来充分地防止柔性基础层110_3被弯曲。特别地，当安装驱动电路200_3时，柔性基础层110_3的第二区域110B_3通过驱动芯片210_3的下表面与第二区域110B_3的上表面之间的台阶差而弯曲。在这种情况下，第二附加凸块250_3的厚度足够厚以补偿驱动芯片210_3与第二区域110B_3之间的台阶差，使得即使省略焊盘，也能够防止第二区域110B_3在安装驱动电路200_3时被弯曲。
图10是根据另一实施方式的显示装置的剖面图。
参照图10，安装在显示装置4中的驱动电路200_4的第二输出凸块222_4的厚度h1可与其第二附加凸块250_4的厚度h2不同。
第二附加凸块250_4的厚度h2可比第二输出凸块222_4的厚度h1厚。
随着第二附加凸块250_4的厚度h2增加，第二附加凸块250_4的下表面与第二区域110B_4的上表面之间的距离减小。在这种情况下，即使在安装驱动电路200_4的工艺期间施加压力，压力也能够通过第二附加凸块250_4被分散到第二区域110B_4的端部，以补偿第二区域110B_4的弯曲。
图11是示出根据另一实施方式的驱动电路的凸块单元的布局的平面图。
参照图11，在驱动电路200_5中，在第二行中的第二附加凸块250_5可相对于第一附加凸块240_5的最外侧凸块向内布置。
图11的驱动电路200_5与图4的驱动电路200不同，在于在图4的驱动电路200中从驱动芯片210的一端到最外侧的第一附加凸块240的距离、从其一端到第二附加凸块250的距离和从其一端到第三最外侧凸块2230B的距离彼此相同，而在图11的驱动芯片200_5中从驱动芯片210_5的一端到第一附加凸块240_5的最外侧凸块的距离、从其一端到第二附加凸块250_5的距离和从其一端到第三最外侧凸块2230B_5的距离彼此不同。
第二附加凸块250_5的最左侧与第三最外侧凸块2230B_5的最左侧在第一方向DR1上间隔开的距离p可为约30μm或更小。
虽然在图中示出了第一附加凸块240_5的最外侧凸块沿着第二方向DR2与第三最外侧凸块2230B_5基本上对齐，但是本发明概念不限于此，并且第一附加凸块240_5也可在第一方向DR1上与第三最外侧凸块2230B_5间隔开。即使在这种情况下，类似于第二附加凸块250_5与第三最外侧凸块2230B_5之间的距离p，第一附加凸块240_5与第三最外侧凸块2230B_5在第一方向DR1上间隔开的距离p可为30μm或更小。
换言之，从驱动芯片210_5的一端到第一附加凸块240_5的最短距离、从其一端到第二附加凸块250_5的最短距离以及从其一端到第三端输出凸块223_5的最短距离中的差异可分别为约30μm或更小。
例如，从驱动芯片210_5的一端到第一附加凸块240_5的最短距离可比从其一端到第二附加凸块250_5的最短距离大约30μm。
第一行、第二行和第三行中的最外侧凸块，即，在图11的情况下，第一附加凸块240_5的最外侧凸块、第二附加凸块250_5和第三最外侧凸块2230B_5可沿着第二方向DR2基本上对齐，并且各自凸块之间的距离可为约30μm或更小。
当在第一方向DR1中的最外侧凸块中的每个距离为约30μm或更大时，由于从驱动芯片210_5的一端到凸块的距离彼此不同，因此在安装驱动电路200_5时施加到柔性基础层110的压力相对于每个部分不同，使得柔性基础层110可被弯曲和被提升。
驱动电路200_5中的多个第一输出凸块221_5、多个第二输出凸块222_5和多个第三输出凸块223_5的布局斜率α'和β'可大于图4的驱动电路200中的多个第一输出凸块221、多个第二输出凸块222和多个第三输出凸块223的布局斜率α和β。
当各自凸块221_5、222_5和223_5的布局斜率α'和β'增加时，其中布置有输出凸块的部分的长度从第一行朝向第三行增加。因此，从驱动芯片210_5的一端到第一输出凸块221_5的最短距离与从其一端到第二输出凸块222_5的最短距离之间的差异可增加。设置在驱动芯片210_5的一端与第一输出凸块221_5之间的第一附加凸块240_5的数量可大于图4的第一附加凸块240的数量。例如，第一附加凸块240_5的数量可为三个。然而，本发明概念不限于此，并且第一附加凸块240_5的数量可设置成两个，并且第一附加凸块240_5可布置成使得它们之间的距离增加。
图12是示出根据又一实施方式的驱动电路的凸块单元的布局的平面图。
参照图12，驱动电路200_6与图4的驱动电路200的不同，在于驱动电路200_6中的多个第一输出凸块221_6、多个第二输出凸块222_6和多个第二输出凸块223_6的布局角度相对于基准线VL分别为钝角。
特别地，布置在第一基准凸块221VB_6的左侧处的多个第一输出凸块221_6相对于基准线VL在顺时针方向上布置成钝角，并且布置在第一基准凸块221VB_6的右侧处的多个第一输出凸块221_6相对于基准线VL在逆时针方向上布置成钝角。
多个第二输出凸块222_6和多个第三输出凸块223_6也可按与第一输出凸块221_6相同的方式布置。
其中布置有多个输出凸块221_6、222_6和223_6的部分的长度可从第一行朝向第三行减小。也就是说，从驱动芯片210_6的一端到输出凸块221_6、222_6和223_6中的每个的最短距离可从第一行朝向第三行增加。
第三附加凸块260_6和第四附加凸块270_6可分别设置在第二行和第三行中。
第三附加凸块260_6可设置在驱动芯片210_6的一端与第二输出凸块222_6之间，并且第四附加凸块270_6可设置在驱动芯片210_6的一端与第三输出凸块223_6之间。
布置在每行中的多个凸块的总数量可从第一行朝向第三行增加。
从驱动芯片210_6的一端到设置在每行的最外侧处的凸块的距离可基本上彼此相同。
图13是示出根据又一实施方式的驱动电路的凸块单元的布局的平面图。
参照图13，驱动电路200_7可包括邻近输入凸块单元230_7设置的第五附加凸块280_7。
第五附加凸块280_7可邻近驱动芯片210_7的两端设置，特别地，位于驱动芯片210_7的两端与输入凸块单元230_7之间。
第五附加凸块280_7可减小从柔性基础层110的端部到凸块的距离，并且分散在安装驱动电路200_7期间施加到第二区域110B的压力，从而防止第二区域110B被弯曲。
如上所述，根据本发明概念的实施方式，能够提供具有经改善的耐久性和可靠性的显示装置。
本发明概念的效果不受前述内容的限制，并且本文中预期了其它各种效果。
虽然为了说明性目的已公开了本发明概念的优选实施方式，但是本领域技术人员将明确，在不背离所附权利要求书中公开的本发明概念的范围和精神的情况下可进行各种修改、添加和替换。

Claims (12)

1.一种显示装置，包括：
衬底，所述衬底包括第一区域和与所述第一区域不同的第二区域；
显示单元，所述显示单元设置在所述第一区域上，并且包括发光元件；
焊盘部分，所述焊盘部分设置在所述第二区域上，所述焊盘部分包括布置在第一行中的第一焊盘阵列和布置在第二行中的第二焊盘阵列，所述第一行和所述第二行沿第一方向延伸；以及
驱动电路，所述驱动电路设置在所述第二区域上，并且电连接到所述焊盘部分，
其中，所述第一焊盘阵列包括多个第一信号焊盘和相对于所述多个第一信号焊盘向外设置的多个第一虚设焊盘，
其中，所述第二焊盘阵列包括多个第二信号焊盘和相对于所述多个第二信号焊盘向外设置的多个第二虚设焊盘，以及
其中，所述第一行中的所述多个第一虚设焊盘的数量大于所述第二行中的所述多个第二虚设焊盘的数量。
2.根据权利要求1所述的显示装置，
其中，所述第一行中的所述多个第一信号焊盘的数量和所述第二行中的所述多个第二信号焊盘的数量相同。
3.根据权利要求2所述的显示装置，
其中，所述多个第一信号焊盘和所述多个第二信号焊盘配置成接收用于驱动所述显示单元的驱动信号。
4.一种显示装置，包括：
衬底，所述衬底包括第一区域和与所述第一区域不同的第二区域；
显示单元，所述显示单元设置在所述第一区域上，并且包括发光元件；
焊盘部分，所述焊盘部分设置在所述第二区域上，所述焊盘部分包括布置在第一行中的第一焊盘阵列和布置在第二行中的第二焊盘阵列，所述第一行和所述第二行沿第一方向延伸；以及
驱动电路，所述驱动电路设置在所述第二区域上，并且电连接到所述焊盘部分，
其中，所述第一焊盘阵列包括多个第一信号焊盘和相对于所述多个第一信号焊盘向外设置的多个第一虚设焊盘，
其中，所述第二焊盘阵列包括多个第二信号焊盘和相对于所述多个第二信号焊盘向外设置的多个第二虚设焊盘，以及
其中，所述第一行中的所述多个第一信号焊盘的数量与所述多个第一虚设焊盘的数量之和大于所述第二行中的所述多个第二信号焊盘的数量与所述多个第二虚设焊盘的数量之和。
5.根据权利要求4所述的显示装置，
其中，所述第一行中的所述多个第一信号焊盘的数量和所述第二行中的所述多个第二信号焊盘的数量相同。
6.一种显示装置，包括：
柔性基础层，所述柔性基础层包括第一区域和与所述第一区域不同的第二区域；
显示单元，所述显示单元设置在所述第一区域的一个表面上，并且包括发光元件；以及
驱动电路，所述驱动电路设置在所述第二区域上，并且包括布置在第一行中的多个第一凸块和布置在第二行中的多个第二凸块，
其中，所述多个第一凸块的数量大于所述多个第二凸块的数量，
分别设置在所述多个第一凸块和所述多个第二凸块的中心处的第一基准凸块和第二基准凸块沿着限定在与第二方向垂直相交的第一方向上的基准线设置，以及
除了所述第一基准凸块和所述第二基准凸块以外的剩余的第一凸块和第二凸块布置成相对于所述基准线具有预设斜率。
7.根据权利要求6所述的显示装置，
其中，所述多个第一凸块相对于所述多个第二凸块邻近所述显示单元设置。
8.根据权利要求7所述的显示装置，
其中，所述多个第一凸块包括布置在所述第一基准凸块的左侧处的多个第十一凸块和布置在所述第一基准凸块的右侧处的多个第十二凸块，并且
所述多个第十一凸块布置成相对于所述基准线在顺时针方向上形成锐角，以及多个第十二凸块布置成相对于所述基准线在逆时针方向上形成锐角。
9.根据权利要求8所述的显示装置，
其中，从所述柔性基础层的端部到所述第一凸块的最短距离等于从所述柔性基础层的所述端部到所述第二凸块的最短距离。
10.根据权利要求8所述的显示装置，
其中，从所述柔性基础层的端部到所述第一凸块的最短距离与从所述柔性基础层的所述端部到所述第二凸块的最短距离之间的差为30微米或更小。
11.根据权利要求6所述的显示装置，
其中，所述多个第二凸块相对于所述多个第一凸块邻近所述显示单元设置。
12.根据权利要求11所述的显示装置，
其中，所述多个第一凸块包括布置在所述第一基准凸块的左侧处的多个第十一凸块和布置在所述第一基准凸块的右侧处的多个第十二凸块，并且
所述多个第十一凸块布置成相对于所述基准线在顺时针方向上形成钝角，以及所述多个第十二凸块布置成相对于所述基准线在逆时针方向上形成钝角。
CN202310062063.9A 2018-04-20 2019-04-17 显示装置 Pending CN115798341A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180046258A KR102547235B1 (ko) 2018-04-20 2018-04-20 표시 장치
KR10-2018-0046258 2018-04-20
CN201910309617.4A CN110390883B (zh) 2018-04-20 2019-04-17 显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201910309617.4A Division CN110390883B (zh) 2018-04-20 2019-04-17 显示装置

Publications (1)

Publication Number Publication Date
CN115798341A true CN115798341A (zh) 2023-03-14

Family

ID=68238314

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201910309617.4A Active CN110390883B (zh) 2018-04-20 2019-04-17 显示装置
CN202310062063.9A Pending CN115798341A (zh) 2018-04-20 2019-04-17 显示装置
CN202310061805.6A Pending CN115798340A (zh) 2018-04-20 2019-04-17 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910309617.4A Active CN110390883B (zh) 2018-04-20 2019-04-17 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310061805.6A Pending CN115798340A (zh) 2018-04-20 2019-04-17 显示装置

Country Status (3)

Country Link
US (3) US10964680B2 (zh)
KR (2) KR102547235B1 (zh)
CN (3) CN110390883B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200115807A (ko) 2019-03-26 2020-10-08 삼성디스플레이 주식회사 표시 장치
US11139362B2 (en) * 2019-07-23 2021-10-05 Wuhan China Star Optoelectronics Display panel with asymmetrically disposed pads
US11177230B2 (en) * 2020-01-08 2021-11-16 Novatek Microelectronics Corp. Electronic device including at least one row of bumps
KR20210150649A (ko) 2020-06-03 2021-12-13 삼성디스플레이 주식회사 표시장치
KR20220061316A (ko) * 2020-11-05 2022-05-13 삼성디스플레이 주식회사 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951304A (en) * 1997-05-21 1999-09-14 General Electric Company Fanout interconnection pad arrays
TWM243783U (en) * 2003-06-30 2004-09-11 Innolux Display Corp Structure of chip on glass
KR20060034034A (ko) 2004-10-18 2006-04-21 삼성전자주식회사 구동칩 및 이를 갖는 표시장치
JP2008101980A (ja) * 2006-10-18 2008-05-01 Denso Corp 容量式半導体センサ装置
TWI373107B (en) * 2008-04-24 2012-09-21 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
JP2012227480A (ja) * 2011-04-22 2012-11-15 Japan Display East Co Ltd 表示装置及び半導体集積回路装置
JP2014026042A (ja) 2012-07-25 2014-02-06 Japan Display Inc 表示装置
KR102379591B1 (ko) 2014-04-10 2022-03-30 삼성디스플레이 주식회사 전자부품, 이를 포함하는 전자기기 및 전자기기의 본딩 방법
KR20150038842A (ko) * 2013-10-01 2015-04-09 삼성디스플레이 주식회사 구동 칩, 이를 구비한 표시 장치 및 구동 칩 제조 방법
KR20150136393A (ko) * 2014-05-27 2015-12-07 에스케이하이닉스 주식회사 칩 고정 구조물을 갖는 플립칩 패키지
KR102334547B1 (ko) * 2014-06-17 2021-12-03 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 집적 회로 실장 방법
KR102330882B1 (ko) 2014-10-13 2021-11-25 삼성디스플레이 주식회사 표시 장치
KR102325643B1 (ko) * 2015-01-07 2021-11-12 삼성디스플레이 주식회사 표시 장치
CN105654856A (zh) * 2016-02-04 2016-06-08 京东方科技集团股份有限公司 一种显示装置及其芯片邦定方法
KR102595086B1 (ko) * 2016-07-08 2023-10-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
CN115798340A (zh) 2023-03-14
US20230026637A1 (en) 2023-01-26
KR20230093229A (ko) 2023-06-27
CN110390883A (zh) 2019-10-29
CN110390883B (zh) 2023-01-31
US20190326274A1 (en) 2019-10-24
US11495591B2 (en) 2022-11-08
KR20190122920A (ko) 2019-10-31
KR102547235B1 (ko) 2023-06-23
US10964680B2 (en) 2021-03-30
US20210193641A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
CN110390883B (zh) 显示装置
US11444265B2 (en) Flexible display device having a multi-thickness function layer
US11675450B2 (en) Flexible display apparatus
US20190237455A1 (en) Conductive layer structures for substrates
CN107068710B (zh) 柔性显示设备
CN110491904B (zh) 显示设备
US10606399B2 (en) Flexible display device
EP3547020B1 (en) Display device including an anisotropic conductive film
CN106686879B (zh) 柔性印刷电路板以及具有其的显示设备
US10636858B2 (en) Display device
US11334185B2 (en) Touch unit and a display device including the same
US11520200B2 (en) Display device and method of manufacturing the same
US10741516B2 (en) Drive integrated circuit and display device including the same
US20240121983A1 (en) Thin film transistor, and transistor array substrate
KR20220105198A (ko) 표시 장치
CN114093904A (zh) 粘合构件及包括其的显示装置
KR20230161290A (ko) 표시 장치 및 표시 장치의 제조 방법
CN118102787A (zh) 显示装置
CN114975533A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination