CN115756060A - 轨对轨输出的控制导引电路 - Google Patents

Abstract

本发明提供一种轨对轨输出的控制导引电路，其包括恒流产生模块以及控制导引模块，恒流产生模块用于产生可调的恒定驱动电流；控制导引模块用于接收PWM控制信号，并基于PWM控制信号以及恒定驱动电流生成PWM控制导引信号。本发明通过恒流产生模块以及控制导引模块的设置，可消除输出电压和输入电压之间的压差，同时对于输出电流可控，可有效避免功耗或发热量过大，提升了控制导引电路的工作效率。

Description

轨对轨输出的控制导引电路

技术领域

本发明涉及电路领域，特别涉及一种轨对轨输出的控制导引电路。

背景技术

控制导引PWM信号输出一般使用推挽电路输出，具体的推挽电路结构如图1所示，图1中的上N下P型推挽电路的NPN型三极管的发射极的输出电压幅值会低于基极的输入电压幅值0.7V，并且在输入电压信号切换过程中可能产生上下管同时导通的风险；此外当输入信号的电压较低时，如推挽电路的输出电流过大，NPN型三极管上的功耗和发热量都会变大。因此现有的控制导引电路的工作效率较低。

故需要提供一种轨对轨输出的控制导引电路来解决上述技术问题。

发明内容

本发明提供一种不存在压差且工作高效的轨对轨输出的控制导引电路；以解决现有的轨对轨输出的控制导引电路的工作效率较低的技术问题。

本发明提供一种轨对轨输出的控制导引电路，其包括：

恒流产生模块，用于产生可调的恒定驱动电流；以及

控制导引模块，用于接收PWM控制信号，并基于所述PWM控制信号以及所述恒定驱动电流生成PWM控制导引信号。

在本发明所述的轨对轨输出的控制导引电路中，所述控制导引电路还包括：

缓冲模块，用于对所述PWM控制导引信号进行缓冲处理。

在本发明所述的轨对轨输出的控制导引电路中，所述恒流产生模块包括第一PMOS管、第二PMOS管以及调整电阻R1，所述第一PMOS管的栅极分别与所述第二PMOS管的栅极以及所述调整电阻R1的第一端连接；所述第一PMOS管的源极分别与所述第二PMOS管的源极以及电源VCC连接；所述第一PMOS管的漏极与所述调整电阻R1的第一端连接，所述调整电阻R1的第二端接地；所述第二PMOS管的漏极输出所述恒定驱动电流。

在本发明所述的轨对轨输出的控制导引电路中，所述恒流产生模块包括第一PNP管、第二PNP管以及调整电阻R2，所述第一PNP管的基极分别与所述第二PNP管的基极以及所述调整电阻R2的第一端连接；所述第一PNP管的发射极分别与所述第二PNP管的发射极以及电源VCC连接；所述第一PNP管的集电极与所述调整电阻R2的第一端连接，所述调整电阻R2的第二端接地；所述第二PNP管的集电极输出所述恒定驱动电流。

在本发明所述的轨对轨输出的控制导引电路中，所述控制导引模块包括开关管，所述开关管的控制端输入所述PWM控制信号，所述开关管的输入端连接所述恒流产生模块的输出端，所述开关管的输出端接地。

在本发明所述的轨对轨输出的控制导引电路中，所述控制导引电路还包括接地电阻R3，所述接地电阻R3的第一端与所述恒流产生模块的输出端连接，所述接地电阻R3的第二端接地。

在本发明所述的轨对轨输出的控制导引电路中，所述缓冲模块包括第三PMOS管以及第四NMOS管，所述第三PMOS管的源极与所述恒流产生模块的输出连接，所述第三PMOS管的栅极分别与所述第四NMOS管的栅极以及隔断电阻R4的第一端连接，所述第三PMOS管的漏极输出所述PWM控制导引信号的高电平信号；所述隔断电阻R4的第二端接地；所述第四NMOS管的源极与所述恒流产生模块的输出连接，所述第四NMOS管的漏极输出所述PWM控制导引信号的低电平信号。

在本发明所述的轨对轨输出的控制导引电路中，所述控制导引电路还包括接地电阻R5，所述接地电阻R5的第一端与所述恒流产生模块的输出连接，所述接地电阻R5的第二端接地。

在本发明所述的轨对轨输出的控制导引电路中，所述控制导引电路还包括接地电阻R6，所述接地电阻R6的第一端与所述缓冲模块的输出连接，所述接地电阻R6的第二端接地。

在本发明所述的轨对轨输出的控制导引电路中，所述控制导引电路包括：

比较模块，用于基于参考电压和输入电压生成所述PWM控制信号。

本发明相较于现有技术，其有益效果为：本发明提供一种轨对轨输出的控制导引电路，其通过恒流产生模块以及控制导引模块的设置，可消除输出电压和输入电压之间的压差，同时对于输出电流可控，可有效避免功耗或发热量过大，提升了控制导引电路的工作效率；有效的解决了现有的轨对轨输出的控制导引电路的工作效率较低的技术问题。

附图说明

图1为现有的推挽电路结构的结构示意图；

图2为本发明的轨对轨输出的控制导引电路的实施例的结构示意图；

图3为本发明的轨对轨输出的控制导引电路的实施例一的结构示意图；

图4为本发明的轨对轨输出的控制导引电路的实施例二的结构示意图；

图5为本发明的轨对轨输出的控制导引电路的实施例三的结构示意图；

图6为本发明的轨对轨输出的控制导引电路的实施例四的结构示意图；

图7为本发明的轨对轨输出的控制导引电路的实施例五的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在图中，结构相似的单元是以相同标号表示。

本发明的控制导引电路运用在各种充电驱动电路中，由于输出电压与输入电压不存在压差，因此可实现高效的轨对轨输出，提高了控制导引电路的工作效率。

请参照图2，图2为本发明的轨对轨输出的控制导引电路的实施例的结构示意图。本发明的控制导引电路10包括恒流产生模块11、控制导引模块12以及缓冲模块13。恒流产生模块11用于产生可调的恒定驱动电流；控制导引模块12用于接收PWM控制信号，并基于PWM控制信号以及恒定驱动电流生成PWM控制导引信号；缓冲模块13用于对PWM控制导引信号进行缓冲处理，避免产生大电流信号(驱动电压直接加载到外部小负载上所产生的大电流)。

本发明方案通过恒流产生模块11以及控制导引模块12的设置消除了输出电压和输入电压之间的压差，并可对输出电流可控，避免开关管的功耗或发热量过大，提升了控制导引电路的工作效率。同时缓冲模块13的设置可对输出电流进行负载缓冲，避免未接输出负载时的产生的大电流信号。当然缓冲模块13可基于客户的需求选择进行设置。

请参照图3，图3为本发明的轨对轨输出的控制导引电路的实施例一的结构示意图。本实施例中的控制导引电路30包括恒流产生模块31、控制导引模块32以及接地电阻R3。其中恒流产生模块31包括第一PMOS管Q1、第二PMOS管Q2以及调整电阻R1；第一PMOS管Q1的栅极分别与第二PMOS管Q2的栅极以及调整电阻R1的第一端连接；第一PMOS管Q1的源极分别与第二PMOS管Q2的源极以及电源VCC连接；第一PMOS管Q1的漏极与调整电阻R1的第一端连接，调整电阻R1的第二端接地；第二PMOS管Q2的漏极输出恒定驱动电流。

控制导引模块32包括开关管Q3，开关管Q3的控制端输入PWM控制信号，开关管的输出端连接恒流产生模块的输出端，开关管的输出端接地。

接地电阻R3的第一端与恒流产生模块的输出端连接，接地电阻R3的第二端接地，以便在充电电路未使用时，提供一接地负载。

本实施例的控制导引电路使用时，为了使得输出不会受到开关管(第一PMOS管和第二PMOS管)的工作状态影响，设置恒流产生模块输出恒定驱动电流，第二PMOS管的栅极电压由第一PMOS管的栅极源极固定压降、调整电阻R1以及电源VCC的电压值确定，即调整电阻R1以及电源VCC的电压值确定后，第二PMOS管的漏极输出电流并不会随着第二PMOS管的工作状态(如放大倍数等)的变化而变化。因此在电源VCC的电压值确定的条件下，可通过调节调整电阻R1的大小来确定恒流产生模块输出的恒定驱动电流。这样当开关管Q3断开时，控制导引电路可以输出不受到第二PMOS管的管内压降影响的恒定驱动电流。

本实施例中开关管Q3为NMOS管，当开关管Q3的控制端(栅极)接收到高电平信号时，开关管Q3的输入端(漏极)和输出端(源极)导通，这时第二PMOS管的漏极输出直接接地，控制导引电路输出低电平信号。当开关管Q3的控制端接收到低电平信号时，开关管Q3的输入端和输出端断开，这时第二PMOS管的漏极连接到控制导引电路的输出端，并输出高电平信号。因此当开关管Q3的控制端接收到PWM控制信号时，控制导引电路的输出端会基于该PWM控制信号的低电平信号间隔输出恒流产生模块生成的恒定驱动电流。

请参照图4，图4为本发明的轨对轨输出的控制导引电路的实施例二的结构示意图。本实施例中的控制导引电路40包括恒流产生模块41、控制导引模块42以及接地电阻R3。

本实施例与控制引导电路的实施例一的区别在于，本实施例的恒流产生模块41包括第一PNP管Q4、第二PNP管Q5以及调整电阻R2。第一PNP管Q4的基极分别与第二PNP管Q5的基极以及调整电阻R2的第一端连接；第一PNP管Q4的发射极分别与第二PNP管Q5的发射极以及电源VCC连接；第一PNP管Q4的集电极与调整电阻R2的第一端连接，调整电阻R2的第二端接地；第二PNP管Q5的集电极输出所述恒定驱动电流。

本实施例的控制导引电路40的使用时，为了使得输出电压不会受到开关管(第一PNP管Q4和第二PNP管Q5)的工作状态影响，设置恒流产生模块41输出恒定驱动电流，第二PNP管Q5的基极电压由第一PNP管Q4的基极射极固定压降、调整电阻R2以及电源VCC的电压值确定，即调整电阻R2以及电源VCC的电压值确定后，第二PNP管Q5的集电极输出电流并不会随着第二PNP管Q5的工作状态(如放大倍数等)的变化而变化。因此在电源VCC的电压值确定的条件下，可通过调节调整电阻R2的大小来确定恒流产生模块输出的恒定驱动电流。

请参照图5，图5为本发明的轨对轨输出的控制导引电路的实施例三的结构示意图。本实施例中的控制导引电路50包括恒流产生模块51、控制导引模块52、缓冲模块53以及接地电阻R5。

其中恒流产生模块51、控制引导模块52与实施例一中的恒流产生模块31、控制引导模块32的结构和工作原理完全相同。

接地电阻R5的第一端与恒流产生模块51的输出端连接，接地电阻R5的第二端接地。

本实施例在控制引导电路的实施例一的基础上还设置有缓冲模块53，该缓冲模块53对PWM控制导引信号进行缓冲处理，以避免驱动电压或者驱动电流直接加载到外部负载上(做电流跟随)，从而满足用户的各种外部负载的使用需要。

该缓冲模块53包括第三PMOS管Q6、第四NMOS管Q7以及隔断电阻R4，第三PMOS管Q6的源极与恒流产生模块51的输出连接，第三PMOS管Q6的栅极分别与第四NMOS管Q7的栅极以及隔断电阻R4的第一端连接，第三PMOS管Q6的漏极输出PWM控制导引信号的高电平信号；隔断电阻R4的第二端接地，用于隔离接地端的部分波动干扰；第四NMOS管Q7的源极与恒流产生模块的输出连接，第四NMOS管Q7的漏极输出PWM控制导引信号的低电平信号。

为了降低损耗，第三PMOS管Q6和第四NMOS管Q7可选用导通阻抗较小的开关管，当然第三PMOS管Q6和第四NMOS管Q7也可使用对应类型的三极管。

当控制引导模块52输出的PWM控制导引信号为高电平信号(如+12V)时，第三PMOS管Q6的栅极电压低于第三PMOS管Q6的源极电压，第三PMOS管Q6导通，第三PMOS管Q6的漏极输出PWM控制导引信号的高电平信号。此时第三PMOS管Q6和第四NMOS管Q7的栅极相对PWM控制导引信号均为低电平，因此第四NMOS管Q7断开。

当控制导引模块52输出的PWM控制导引信号为低电平信号(如-12v)时，第四NMOS管Q7的栅极电压高于第四NMOS管Q7的源极电压，第四NMOS管Q7导通，第四NMOS管Q7的漏极输出PWM控制导引信号的低电平信号。第三PMOS管Q6和第四NMOS管Q7的栅极相对PWM控制导引信号均为高电平，因此第三PMOS管Q6断开。

缓冲模块53对恒定驱动电流的隔断缓冲操作，通过第三PMOS管Q6和第四NMOS管Q7的管内阻起到电流跟随作用，避免了较大的恒定驱动电流直接加载到外部负载上。这样在PWM控制导引信号为高电平信号，缓冲模块53可作为有源负载使用，实现了电流跟随，避免导通瞬间所带来的大电流。

请参照图6，图6为本发明的轨对轨输出的控制导引电路的实施例四的结构示意图。本实施例中的控制导引电路60包括恒流产生模块61、控制导引模块62、缓冲模块63以及接地电阻R6。

其中恒流产生模块61、控制引导模块62与实施例三中的恒流产生模块51、控制引导模块52的结构和工作原理完全相同。

本实施例中的接地电阻R6的第一端与缓冲模块63的输出连接，接地电阻R6的第二端接地。

本实施例的接地电阻R6设置在第三PMOS管Q6和第四NMOS管Q7的漏极端，这样第三PMOS管Q6和第四NMOS管Q7的栅极、漏极以及源极均直接或间接接地，不存在开关管的引脚悬空的现象，避免了开关管容易受到外部干扰或者工作时对外高频辐射的问题。

请参照图7，图7为本发明的轨对轨输出的控制导引电路的实施例五的结构示意图。本实施例的控制导引电路70包括恒流产生模块71、控制导引模块72、缓冲模块73以及比较模块74。

其中恒流产生模块71、控制引导模块72、缓冲模块73与实施例三中的恒流产生模块51、控制引导模块52以及缓冲模块53的结构和工作原理完全相同。

在实施例三的基础上，本实施例的控制导引电路70还包括比较模块71，该比较模块74用于基于参考电压和输入电压生成PWM控制信号。

具体的比较模块74的负向输入端输入参考电压REF，比较模块74的正向输入端输入输入电压VI N，比较模块74的输出端输出PWM控制信号。具体可设置为输入电压VI N大于等于参考电压REF时，输出端输出PWM控制信号的高电平信号，输入电压VI N小于参考电压REF时，输出端输出PWM控制信号的低电平信号。

比较模块74的设置可较好的避免输入电压的正向波动导致的PWM控制信号的高电平信号波动，从而输出稳定的PWM控制信号。

本发明的轨对轨输出的控制导引电路对输入的PWM控制信号的压摆率要求不高，可输出轨对轨的PWM控制导引信号，不需要考虑开关管的管内压差，带载能力也可通过调节恒流产生模块产生的恒定驱动电流进行控制，驱动能力强且成本低廉。

本发明的轨对轨输出的控制导引电路可使用市面上常见电源，比如12V单元，不需要基于输出电压定制非常见电源，比如12.7V电源等。

通过设置比较模块，降低了对输入电压(驱动信号)的要求，较好的避免了PWM控制信号发生震荡，实现简单。

本发明提供一种轨对轨输出的控制导引电路，其通过恒流产生模块以及控制导引模块的设置，可消除输出电压和输入电压之间的压差，同时对于输出电流可控，可有效避免功耗或发热量过大，提升了控制导引电路的工作效率；有效的解决了现有的轨对轨输出的控制导引电路的工作效率较低的技术问题。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种轨对轨输出的控制导引电路，其特征在于，包括：

恒流产生模块，用于产生可调的恒定驱动电流；以及

控制导引模块，用于接收PWM控制信号，并基于所述PWM控制信号以及所述恒定驱动电流生成PWM控制导引信号。

2.根据权利要求1所述的轨对轨输出的控制导引电路，其特征在于，所述控制导引电路还包括：

缓冲模块，用于对所述PWM控制导引信号进行缓冲处理。

3.根据权利要求1所述的轨对轨输出的控制导引电路，其特征在于，所述恒流产生模块包括第一PMOS管、第二PMOS管以及调整电阻R1，所述第一PMOS管的栅极分别与所述第二PMOS管的栅极以及所述调整电阻R1的第一端连接；所述第一PMOS管的源极分别与所述第二PMOS管的源极以及电源VCC连接；所述第一PMOS管的漏极与所述调整电阻R1的第一端连接，所述调整电阻R1的第二端接地；所述第二PMOS管的漏极输出所述恒定驱动电流。

4.根据权利要求1所述的轨对轨输出的控制导引电路，其特征在于，所述恒流产生模块包括第一PNP管、第二PNP管以及调整电阻R2，所述第一PNP管的基极分别与所述第二PNP管的基极以及所述调整电阻R2的第一端连接；所述第一PNP管的发射极分别与所述第二PNP管的发射极以及电源VCC连接；所述第一PNP管的集电极与所述调整电阻R2的第一端连接，所述调整电阻R2的第二端接地；所述第二PNP管的集电极输出所述恒定驱动电流。

5.根据权利要求3或4所述的轨对轨输出的控制导引电路，其特征在于，所述控制导引模块包括开关管，所述开关管的控制端输入所述PWM控制信号，所述开关管的输入端连接所述恒流产生模块的输出端，所述开关管的输出端接地。

6.根据权利要求5所述的轨对轨输出的控制导引电路，其特征在于，所述控制导引电路还包括接地电阻R3，所述接地电阻R3的第一端与所述恒流产生模块的输出端连接，所述接地电阻R3的第二端接地。

7.根据权利要求2所述的轨对轨输出的控制导引电路，其特征在于，所述缓冲模块包括第三PMOS管以及第四NMOS管，所述第三PMOS管的源极与所述恒流产生模块的输出连接，所述第三PMOS管的栅极分别与所述第四NMOS管的栅极以及隔断电阻R4的第一端连接，所述第三PMOS管的漏极输出所述PWM控制导引信号的高电平信号；所述隔断电阻R4的第二端接地；所述第四NMOS管的源极与所述恒流产生模块的输出连接，所述第四NMOS管的漏极输出所述PWM控制导引信号的低电平信号。

8.根据权利要求7所述的轨对轨输出的控制导引电路，其特征在于，所述控制导引电路还包括接地电阻R5，所述接地电阻R5的第一端与所述恒流产生模块的输出连接，所述接地电阻R5的第二端接地。

9.根据权利要求7所述的轨对轨输出的控制导引电路，其特征在于，所述控制导引电路还包括接地电阻R6，所述接地电阻R6的第一端与所述缓冲模块的输出连接，所述接地电阻R6的第二端接地。

10.根据权利要求1所述的轨对轨输出的控制导引电路，其特征在于，所述控制导引电路包括：

比较模块，用于基于参考电压和输入电压生成所述PWM控制信号。

Images