CN115720403A - 显示模组、电路板及其制造方法 - Google Patents

显示模组、电路板及其制造方法 Download PDF

Info

Publication number
CN115720403A
CN115720403A CN202110973856.7A CN202110973856A CN115720403A CN 115720403 A CN115720403 A CN 115720403A CN 202110973856 A CN202110973856 A CN 202110973856A CN 115720403 A CN115720403 A CN 115720403A
Authority
CN
China
Prior art keywords
layer
circuit
seed
pad
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110973856.7A
Other languages
English (en)
Inventor
王超
李洋
李艳禄
刘立坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN202110973856.7A priority Critical patent/CN115720403A/zh
Publication of CN115720403A publication Critical patent/CN115720403A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本申请提出一种电路板的制造方法,包括步骤:提供基板,所述基板包括第一介质层以及设置于所述第一介质层一侧的晶种层。于所述晶种层上设置辅助层,所述辅助层贯穿设置有开孔,部分所述晶种层于所述开孔的底部露出,所述辅助层包括背离所述晶种层的承靠面。于露出所述开孔的部分晶种层上电镀以形成第一连接垫,所述第一连接垫包括背离所述晶种层的连接面,所述连接面与所述承靠面之间的高度差小于2微米,于所述第一连接垫的周围设置多个开槽,所述开槽贯穿所述辅助层、所述晶种层及部分所述第一介质层。本申请提供的电路板的制造方法有利于提设置有第一连接垫一侧的平整度,从而有改善电路板与显示面板连接的可靠性。另外,本申请还提供一种电路板及一种显示模组。

Description

显示模组、电路板及其制造方法
技术领域
本申请涉及一种显示模组、电路板及其制造方法。
背景技术
显示模组为手机,平板电脑、手表、手环等智能通讯、娱乐、穿戴设备的重要组件。传统的显示模组主要包括控制芯片、柔性电路板以及显示面板,该控制芯片以及该显示面板分别设置在该柔性电路板的相对两侧,该控制芯片通过该柔性电路板电连接该显示面板,实现对显示面板的控制。
一般情况下,柔性电路板与显示面板连接的一侧主要包括防焊层以及连接垫,现有制程难以保证防焊层和连接垫齐平设置,从而影响柔性电路板和显示面板连接的可靠性。
发明内容
为解决背景技术中的问题,本申请提供一种电路板的制造方法。
另外,还有必要提供一种电路板。
另外,还有必要提供一种显示模组。
一种电路板的制造方法,包括步骤:提供一基板,所述基板包括第一介质层以及设置于所述第一介质层一侧的晶种层。于所述晶种层上设置辅助层,所述辅助层贯穿设置有开孔,部分所述晶种层于所述开孔的底部露出,所述辅助层包括背离所述晶种层的承靠面。于露出所述开孔的部分晶种层上电镀以形成第一连接垫,所述第一连接垫包括背离所述晶种层的连接面,所述连接面与所述承靠面之间的高度差小于2微米,以及于所述第一连接垫的周围设置多个开槽,所述开槽贯穿所述辅助层、所述晶种层及部分所述第一介质层。
进一步地,还包括步骤:于所述基板中设置第一穿孔,所述第一穿孔贯穿所述第一介质层和所述晶种层,所述第一穿孔连通所述开孔。于所述第一介质层的另一侧选择性电镀以形成内侧线路层,部分所述内侧线路层填入所述第一穿孔内以形成第一导通体,所述第一导通体电连接所述第一连接垫和所述内侧线路层。
进一步地,还包括步骤:于所述内侧线路层上设置一粘接层,以及于所述粘接层上设置一线路基板,所述线路基板包括第二介质层、第二导通体及外侧线路层,所述第二介质层设置于所述粘接层和所述外侧线路层和所述内侧线路层之间,所述第二导通体贯穿所述第二介质层以电性连接所述内侧线路层和所述外侧线路层。
进一步地,步骤“于所述粘接层上设置一线路基板”包括:于所述粘接层上设置覆铜基板,所述覆铜基板包括所述第二介质层以及设置于所述第二介质层上的铜箔层,所述第二介质层设置于所述铜箔层和所述粘接层之间。于所述覆铜基板上设置第二穿孔,所述第二穿孔贯穿所述铜箔层、所述第二介质层以及所述粘接层,部分所述内侧线路层于所述第二穿孔的底部露出,于所述第二穿孔内电镀形成所述第二导通体,以及蚀刻所述铜箔层以形成所述外侧线路层。
进一步地,所述内侧线路层包括第二连接垫,所述粘接层贯穿设置有第一通孔,所述第二连接垫于所述第一通孔的底部露出,所述制造方法还包括步骤:于所述线路基板上设置第二通孔,所述第二通孔贯穿所述第二介质层和所述外侧线路层,所述第二通孔与所述第一通孔连通,以及于所述第二连接垫上设置控制芯片。
进一步地,所述外侧线路层包括第三连接垫,所述制造方法还包括步骤:于所述第三连接垫上设置电子元件。
进一步地,还包括步骤:于所述第一连接垫、所述第二连接垫以及所述第三连接垫的至少一者上设置保护层。
一种电路板,包括介质层、辅助层、晶种层以及多个连接垫,所述晶种层设置于所述介质层上,所述辅助层设置于所述晶种层上,所述辅助层贯穿设置有开孔,部分所述晶种层于所述开孔的底部露出,所述连接垫设置于所述开孔内,所述连接垫一侧连接所述晶种层,所述辅助层包括背离所述晶种层的承靠面,所述连接垫包括背离所晶种层的连接面,所述连接面和所述承靠面之间的高度差小于2微米。
进一步地,所述连接垫的周围设置开槽,所述开槽贯穿所述辅助层、所述晶种层及部分所述介质层,使得相邻两个所述连接垫电性隔绝。
进一步地,所述电路板还包括控制芯片以及电子元件,所述控制芯片以及所述电子元件连接于所述介质层背离所述连接垫的一侧。
一种显示模组,包括显示面板及如上所述的电路板,所述显示面板包括主体部以及设置于所述主体部一侧的连接部,所述主体部设置于所述辅助层上,所述连接部连接所述连接垫。
进一步地,所述显示模组还包括导电胶层,所述导电胶层设置于所述连接部和所述连接垫之间,部分所述导电胶层填入所述开槽内。
相比于现有技术,本申请提供的电路板的制造方法通过在第一晶种层上设置辅助层,以及在辅助层的开孔上电镀形成第一连接垫,有利于降低所述第一连接垫与辅助层之间的高度差,即有利于提高电路板设置有第一连接垫一侧的平整度,从而有改善所述电路板与显示面板连接的可靠性。
附图说明
图1为本申请一实施例提供的基板的示意图。
图2为图1所示的基板设置第一穿孔后的示意图。
图3为图2所示的基板设置辅助层后的示意图。
图4为图3所示的基板设置第一可剥离层和第一干膜层后的示意图。
图5为对图4所示的第一干膜层进行曝光显影后形成第一干膜感光图样后的示意图。
图6为于图5所示的开孔内电镀形成第一连接垫以及于线路槽内电镀形成内侧线路层后的示意图。
图7为移除图6所示的第一干膜感光图样后的示意图。
图8为蚀刻图7所示的露出所述内侧线路层的部分第二晶种层后的示意图。
图9为于图8所示的内侧线路层上设置粘接层以及在粘接层上设置覆铜基板后的示意图。
图10为蚀刻图9所示的覆铜基板的铜箔层后的示意图。
图11为于图10所示的第一连接垫的外周设置第一保护层以及于第三连接垫的外周设置第三保护层后的示意图。
图12为暴露图10所示的第二连接垫后的示意图。
图13为图12设置第二可剥离层及第二干膜感光图样后的示意图。
图14为于图13所示的第二连接垫的外周设置值第二保护层后的示意图。
图15为于图14所示的第一连接垫的周围设置凹槽后的示意图。
图16为本申请一实施例提供的电路板的示意图。
图17为本申请一实施例提供的显示模组的示意图。
主要元件符号说明
电路板 100
基板 10
第一介质层 11
第二可剥离层 111
第一晶种层 12
第二晶种层 13
第一穿孔 14
辅助层 20
承靠面 201
开孔 21
第一可剥离层 22
第一干膜层 131
第一干膜感光图样 132
线路槽 1321
第一连接垫 30
连接面 301
开槽 302
内侧线路层 31
第二连接垫 311
第二保护层 312
第一导通体 32
第一保护层 33
粘接层 40
第一通孔 41
线路基板 50
第二介质层 51
第二导通体 52
外侧线路层 53
第三连接垫 531
第三保护层 532
铜箔层 54
第二通孔 55
覆铜基板 60
第二穿孔 61
覆盖层 70
第一开窗 71
第二干膜感光图样 721
第二开窗 722
控制芯片 81
电子元件 82
显示模组 400
显示面板 401
主体部 402
连接部 403
高度差 L
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。
需要说明的是,当元件被称为“固定于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。当一个元件被认为是“设置于”另一个元件,它可以是直接设置在另一个元件上或者可能同时存在居中元件。
请参见图1至图17,本申请实施例提供一种电路板100的制造方法,包括步骤:
S1:请参见图1,提供一基板10,所述基板10包括第一介质层11、第一晶种层12以及第二晶种层13,所述第一晶种层12和所述第二晶种层13分别设置于所述第一介质层11的相对两侧。在本申请的其他实施例中,所述第二晶种层13可以省略。
在本实施例中,请参见图2,在所述基板10设置第一穿孔14,所述第一穿孔14依次贯穿所述第一晶种层12、所述第一介质层11和所述第二晶种层13。
S2:请参见图3至图5,于所述第一晶种层12上设置辅助层20,所述辅助层20贯穿设置有开孔21,部分所述第一晶种层12于所述开孔21的底部露出,所述开孔21与所述第一穿孔14连通。所述辅助层20包括背离所述第一晶种层12的承靠面201。其中,所述辅助层20的材质包括热固性油墨、显影型油墨或者感光树脂等。
在本实施例中,步骤S2具体包括:
S20:请参见图3,于所述第一晶种层12上设置辅助层20。
S21:请参见图4,于所述辅助层20上设置第一可剥离层22,以及于所述第二晶种层13压合第一干膜层131,所述第一可剥离层22可以承托所述辅助层20,从而方便压合第一干膜层131。
S22:请参见图5,对所述第一干膜层131进行曝光显影以形成第一干膜感光图样132,所述第一干膜感光图样132具有多个线路槽1321,部分所述第二晶种层13于所述线路槽1321的底部露出,同时所述第一可剥离层22可以保护所述辅助层20,防止所述辅助层20在曝光显影过程中受损。
S23:请参见图5,移除所述第一可剥离层22。
S3:请参见图6,于露出所述开孔21的部分所述第一晶种层12上电镀以形成第一连接垫30,所述第一连接垫30填充于所述开孔21内,所述第一连接垫30包括背离所述第一晶种层12的连接面301,所述连接面301和所述承靠面201之间的高度差L小于2微米。
在本实施例中,步骤S3还包括:
S30:请参见图6,于露出所述线路槽1321上的所述第二晶种层13上选择性电镀形成内侧线路层31,部分所述内侧线路层31填入所述第一穿孔14内以形成第一导通体32,所述第一导通体32一端电性连接所述第一连接垫30,另一端电性连接所述内侧线路层31。其中,所述内侧线路层31包括多个第二连接垫311。
S31:请参见图7,移除所述第一干膜感光图样132,使得部分所述第二晶种层13于所述内侧线路层31的间隙露出。
S32:请参见图8,蚀刻以去除露出的部分所述第二晶种层13。
在本实施例中,请参见图9至图12,所述电路板100的制造方法还包括:
S4:请参见图9,提供一粘接层40并将所述粘接层40粘接于所述内侧线路层31上,所述粘接层40设置有第一通孔41,所述第一通孔41贯穿所述粘接层40,所述第二连接垫311于所述第一通孔41露出。
S5:请参见图10,于所述粘接层40上设置一线路基板50,所述线路基板50包括第二介质层51、第二导通体52以及外侧线路层53。所述第二介质层51设置于所述粘接层40和所述外侧线路层53之间,所述第二导通体52贯穿所述第二介质层51以电性连接所述内侧线路层31和所述外侧线路层53。其中,所述外侧线路层53包括多个第三连接垫531。
在本实施例中,步骤S5中,“于所述粘接层40上设置一线路基板50”包括:
S50:请再次参见图9,于所述粘接层40设置一覆铜基板60,所述覆铜基板60包括所述第二介质层51以及设置于所述第二介质层51上的铜箔层54,所述第二介质层51设置于所述粘接层40和所述铜箔层54之间。所述覆铜基板60覆盖所述第一通孔41。
S51:请再次参见图10,于所述覆铜基板60上设置第二穿孔61,所述第二穿孔61贯穿所述铜箔层54、所述第二介质层51以及所述粘接层40,部分所述内侧线路层31露出于所述第二穿孔61。
S52:请再次参见图10,于所述第二穿孔61内电镀形成所述第二导通体52,以及蚀刻所述铜箔层54以形成所述外侧线路层53。
S53:请参见图11,于所述外侧线路层53设置覆盖层70,部分所述覆盖层70填入所述外侧线路层53的间隙内。所述覆盖层70设置有第一开窗71,所述第三连接垫531露出于所述第一开窗71。
S54:请参见图11,于所述第一连接垫30的外周化镍金以形成第一保护层33,以及于所述第三连接垫531的外周化镍金以形成第三保护层532。通过设置所述第一保护层33,不仅可以保护第一连接垫30,而且还可以提高后续第一连接垫30与连接部403(参见图17)连接的稳定性,而且所述第一保护层33与所述承靠面201之间的高度差L更小,有利于提高平整性。
在本实施例中,所述电路板100的制造方法还包括:
S6:请参见图12,于所述线路基板50和所述覆盖层70中设置第二通孔55,所述第二通孔55贯穿所述线路基板50和所述覆盖层70,所述第二通孔55与所述第一通孔41相对应,使得所述第二连接垫311露出。
S7:请参见图14,于所述第二连接垫311的外周化镍金以形成第二保护层312。
在本实施例中,步骤S7包括:
S71:请参见图13,于所述辅助层20上设置第二可剥离层111,以及于所述覆盖层70设置第二干膜层(图未示)。
S72:请参见图13,对所述第二干膜层进行曝光显影以形成第二干膜感光图样721,所述第二干膜感光图样721具有第二开窗722,所述第二开窗722与所述第二通孔55相连通。
S73:请再次参见图14,将化镍金的药水由所述第二开窗722注入所述第一通孔41,使得所述第二连接垫311的外周形成所述第二保护层312。
S74:请再次参见图14,移除所述第二可剥离层111和所述第二干膜感光图样721。
在本实施例中,所述电路板100的制造方法还包括:
S8:请参见图15,于每一所述第一连接垫30的周围设置多个开槽302,所述开槽302贯穿所述辅助层20、所述第一晶种层12以及部分所述第一介质层11,多个所述开槽302首尾连通,从而使得相邻的每两个所述第一连接垫30电性隔绝。
S9:请参见图16,于所述第二保护层312上设置控制芯片81,以及于所述第三保护层532上设置电子元件82,获得所述电路板100。其中,所述电子元件82包括电阻、电容、电感等。
相比于现有技术,本申请提供的电路板100的制造方法具有以下优点:
(一)通过在第一晶种层12上设置辅助层20,以及在辅助层20的开孔21上电镀形成第一连接垫30,有利于降低所述第一连接垫30与辅助层20之间的高度差,即有利于提高电路板100设置有第一连接垫30一侧的平整度。从而有改善所述电路板100与显示面板401(参见图17)连接的可靠性。
(二)通过在辅助层20的开孔21内电镀形成所述第一连接垫30,该辅助层20无需移除,从而取代干膜,而且还可以减少所述第一连接垫30与辅助层20之间的间隙。
(三)通过于每一所述第一连接垫30的周围设置多个开槽302,所述开槽302贯穿所述辅助层20、所述第一晶种层12以及部分所述第一介质层11,多个所述开槽302首尾连通,从而实现相邻两个第一连接垫30之间的电性隔绝。
请参见图16,本申请实施例还提供一种电路板100,所述电路板100包括第一介质层11、辅助层20、第一晶种层12以及多个第一连接垫30,所述第一晶种层12设置于所述第一介质层11上,所述辅助层20设置于所述第一晶种层12上,所述辅助层20贯穿设置有开孔21,部分所述第一晶种层12于所述开孔21的底部露出,所述第一连接垫30设置于所述开孔21内,所述第一连接垫30一侧连接所述第一晶种层12,所述辅助层20包括背离所述第一晶种层12的承靠面201,所述第一连接垫30包括背离所第一晶种层12的连接面301,所述连接面301和所述承靠面201之间的高度差L小于2微米。
请参见图17,本申请实施例还提供一种显示模组400,所述显示模组400包括显示面板401及所述电路板100。所述显示面板401包括主体部402以及设置于所述主体部402一侧的连接部403,所述主体部402设置于所述辅助层20上,所述连接部403相对所述第一连接垫30设置,所述连接部403电性连接所述第一连接垫30。
在本实施例中,所述显示模组400还包括导电胶层404,所述导电胶层404设置于所述连接部403和所述第一连接垫30之间,部分所述导电胶层404填入所述开槽302内,所述导电胶层404包括粘接剂405以及导电颗粒406,所述导电颗粒406可导电,所述粘接剂405为绝缘体,部分所述粘接剂405可以流入所述开槽302内,所述导电颗粒406不能流入开槽302内,使得所述连接部403和所述第一连接垫30之间填充更多所述导电颗粒406,从而提高所述连接部403和所述第一连接垫30之间电连接的稳定性。
以上说明仅仅是对本申请一种优化的具体实施方式,但在实际的应用过程中不能仅仅局限于这种实施方式。对本领域的普通技术人员来说,根据本申请的技术构思做出的其他变形和改变,都应该属于本申请的保护范围。

Claims (12)

1.一种电路板的制造方法,其特征在于,包括步骤:
提供一基板,所述基板包括第一介质层以及设置于所述第一介质层一侧的晶种层;
于所述晶种层上设置辅助层,所述辅助层贯穿设置有开孔,部分所述晶种层于所述开孔的底部露出,所述辅助层包括背离所述晶种层的承靠面;
于露出所述开孔的部分晶种层上电镀以形成第一连接垫,所述第一连接垫包括背离所述晶种层的连接面,所述连接面与所述承靠面之间的高度差小于2微米;
于所述第一连接垫的周围设置多个开槽,所述开槽贯穿所述辅助层、所述晶种层及部分所述第一介质层。
2.如权利要求1所述的制造方法,其特征在于,还包括步骤:
于所述基板中设置第一穿孔,所述第一穿孔贯穿所述第一介质层和所述晶种层,所述第一穿孔连通所述开孔;
于所述第一介质层的另一侧选择性电镀以形成内侧线路层,部分所述内侧线路层填入所述第一穿孔内以形成第一导通体,所述第一导通体电连接所述第一连接垫和所述内侧线路层。
3.如权利要求2所述的制造方法,其特征在于,还包括步骤:
于所述内侧线路层上设置一粘接层;以及
于所述粘接层上设置一线路基板,所述线路基板包括第二介质层、第二导通体及外侧线路层,所述第二介质层设置于所述粘接层和所述外侧线路层和所述内侧线路层之间,所述第二导通体贯穿所述第二介质层以电性连接所述内侧线路层和所述外侧线路层。
4.如权利要求3所述的制造方法,其特征在于,步骤“于所述粘接层上设置一线路基板”包括:
于所述粘接层上设置覆铜基板,所述覆铜基板包括所述第二介质层以及设置于所述第二介质层上的铜箔层,所述第二介质层设置于所述铜箔层和所述粘接层之间;
于所述覆铜基板上设置第二穿孔,所述第二穿孔贯穿所述铜箔层、所述第二介质层以及所述粘接层,部分所述内侧线路层于所述第二穿孔的底部露出;
于所述第二穿孔内电镀形成所述第二导通体;以及
蚀刻所述铜箔层以形成所述外侧线路层。
5.如权利要求4所述的制造方法,其特征在于,所述内侧线路层包括第二连接垫,所述粘接层贯穿设置有第一通孔,所述第二连接垫于所述第一通孔的底部露出,所述制造方法还包括步骤:
于所述线路基板上设置第二通孔,所述第二通孔贯穿所述第二介质层和所述外侧线路层,所述第二通孔与所述第一通孔连通;以及
于所述第二连接垫上设置控制芯片。
6.如权利要求5所述的制造方法,其特征在于,所述外侧线路层包括第三连接垫,所述制造方法还包括步骤:
于所述第三连接垫上设置电子元件。
7.如权利要求6所述的制造方法,其特征在于,还包括步骤:
于所述第一连接垫、所述第二连接垫以及所述第三连接垫的至少一者上设置保护层。
8.一种电路板,其特征在于,包括介质层、辅助层、晶种层以及多个连接垫,所述晶种层设置于所述介质层上,所述辅助层设置于所述晶种层上,所述辅助层贯穿设置有开孔,部分所述晶种层于所述开孔的底部露出,所述连接垫设置于所述开孔内,所述连接垫一侧连接所述晶种层,所述辅助层包括背离所述晶种层的承靠面,所述连接垫包括背离所晶种层的连接面,所述连接面和所述承靠面之间的高度差小于2微米。
9.如权利要求8所述的电路板,其特征在于,所述连接垫的周围设置开槽,所述开槽贯穿所述辅助层、所述晶种层及部分所述介质层,使得相邻两个所述连接垫电性隔绝。
10.如权利要求9所述的电路板,其特征在于,所述电路板还包括控制芯片以及电子元件,所述控制芯片以及所述电子元件连接于所述介质层背离所述连接垫的一侧。
11.一种显示模组,其特征在于,包括显示面板及如权利要求10所述的电路板,所述显示面板包括主体部以及设置于所述主体部一侧的连接部,所述主体部设置于所述辅助层上,所述连接部连接所述连接垫。
12.如权利要求11所述的显示模组,其特征在于,所述显示模组还包括导电胶层,所述导电胶层设置于所述连接部和所述连接垫之间,部分所述导电胶层填入所述开槽内。
CN202110973856.7A 2021-08-24 2021-08-24 显示模组、电路板及其制造方法 Pending CN115720403A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110973856.7A CN115720403A (zh) 2021-08-24 2021-08-24 显示模组、电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110973856.7A CN115720403A (zh) 2021-08-24 2021-08-24 显示模组、电路板及其制造方法

Publications (1)

Publication Number Publication Date
CN115720403A true CN115720403A (zh) 2023-02-28

Family

ID=85254689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110973856.7A Pending CN115720403A (zh) 2021-08-24 2021-08-24 显示模组、电路板及其制造方法

Country Status (1)

Country Link
CN (1) CN115720403A (zh)

Similar Documents

Publication Publication Date Title
US6835597B2 (en) Semiconductor package
TWI471956B (zh) 半導體封裝與製造方法
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
TWI507096B (zh) 多層電路板及其製作方法
US7399661B2 (en) Method for making an integrated circuit substrate having embedded back-side access conductors and vias
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
KR20120109427A (ko) 배선 기판 및 반도체 장치
KR20100133317A (ko) 배선기판의 제조방법
CN103794515A (zh) 芯片封装基板和结构及其制作方法
EP0971406A2 (en) Chip-sized semiconductor device
KR20040040348A (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
TWI398198B (zh) 具有接地屏蔽結構之電路板及其製作方法
KR100339252B1 (ko) 땜납범프(bump)를갖춘반도체장치및그의제조방법
WO2017166868A1 (zh) 一种基板及移动终端
JP2002198638A (ja) チップ部品の実装用基板及びその製造方法並びに実装構造及び実装方法
JP5432800B2 (ja) 配線基板の製造方法
CN115720403A (zh) 显示模组、电路板及其制造方法
CN101524004A (zh) 印刷电路板及用于在印刷电路板中嵌入电池的方法
JP4454814B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR20010033602A (ko) 반도체 장치와 그 제조 방법 및 반도체 장치의 설치 구조및 설치 방법
JPH01175296A (ja) 多層印刷配線板装置
JPH01183196A (ja) 多層印刷配線板装置の製造方法
US12028965B2 (en) Circuit board and method for preparing same, and electronic device
CN108666293B (zh) 线路载板及其制造方法
CN116137758A (zh) 测温电路板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination