CN115706336A - 电子装置及其制造方法 - Google Patents

电子装置及其制造方法 Download PDF

Info

Publication number
CN115706336A
CN115706336A CN202110896569.0A CN202110896569A CN115706336A CN 115706336 A CN115706336 A CN 115706336A CN 202110896569 A CN202110896569 A CN 202110896569A CN 115706336 A CN115706336 A CN 115706336A
Authority
CN
China
Prior art keywords
line segment
conductive
segment
electronic device
conductive line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110896569.0A
Other languages
English (en)
Inventor
王程麒
樊光明
陈良禄
杨家麟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to CN202110896569.0A priority Critical patent/CN115706336A/zh
Priority to US17/528,167 priority patent/US20230043187A1/en
Priority to TW111100523A priority patent/TWI824375B/zh
Publication of CN115706336A publication Critical patent/CN115706336A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供了一种电子装置及其制造方法，其中电子装置包括一连接件。连接件包括一第一导电线段、一第二导电线段以及一第一连接线段。第一导电线段通过第一连接线段电性连接第二导电线段。在一垂直投影方向上，第一连接线段具有一第一高度，第一导电线段具有一第二高度，且第一高度与第二高度不同。

Description

电子装置及其制造方法
技术领域
本发明涉及一种电子装置及制造方法，且特别有关于一种利用导电元件来电性连接电路中导电异常的位置的电子装置制造方法。
背景技术
近年来，随着电子装置变得越来越小，同时需要将更多元件整合至电子装置中，元件间的金属走线设计与质量将影响电子装置的可靠度。为了进一步提高电路密度并减少成本，例如已推出扇出型面板级封装(fan out panel level package，FOPLP)、扇出型晶圆级封装(fan out wafer level package，FOWLP)等新型的封装技术。然而，如何提升电路的金属走线质量为亟需进一步改善的议题。
发明内容
本发明的一个实施例提供了一种电子装置，其包括一连接件，且连接件包括一第一导电线段、一第二导电线段以及一第一连接线段。第一导电线段通过第一连接线段电性连接第二导电线段。在一垂直投影方向上，第一连接线段具有一第一高度，第一导电线段具有一第二高度，且第一高度与第二高度不同。
本发明的一个实施例提供了一种电子装置的制造方法，其包括以下步骤。提供一基板及一连接件，其中连接件设置在基板上。检测连接件以得到一开口，其中连接件包括一第一导电线段和一第二导电线段，且开口位于第一导电线段和第二导电线段之间。对应开口提供一导电元件。固化导电元件以形成一第一连接线段。去除导电元件中的一未固化部分。对第一连接线段进行一激光修整。其中第一导电线段通过第一连接线段电性连接第二导电线段。
附图说明
图1所示为本发明的第一实施例的电子装置的制造方法的示意图。
图2所示为本发明的第一实施例的连接件中的其中一层导电层的俯视示意图。
图3所示为本发明的第一实施例的电子装置的剖面示意图。
图4所示为本发明的第二实施例的电子装置的剖面示意图。
图5所示为本发明的第三实施例的修补前的电子装置的剖面示意图。
图6所示为本发明的第三实施例的修补后的电子装置的剖面示意图。
图7所示为本发明的第四实施例的测试部件的示意图。
图8所示为本发明的电子装置的制造方法的步骤流程图。
附图标记说明：10、12、14-电子装置；100-基板；100F、106F、108F、118F-表面；102-连接件；2120～2125-导线；106、108、2200～2204、308、310、318、320-导电线段；110、2180～2183-开口；112-导电元件；114-喷嘴；116、124-激光；118、2140～2142、312-连接线段；118S-侧面；120-未固化部分；122-清洁模块；125-离型层；126、128、2100～2102-导电层；130、2080～2082-介电层；132-开口；134-保护层；134S-上表面；134C-弧角；202-绝缘层；204-芯片；2060、2062-接触垫；216-缺口；2220～2223-接合垫；3010～3016-测试部件；302、306、316-导电垫；304-连接线；314、324-探针接触垫；322-延伸线段；400-弯折导电线段；402-直线导电线段；404、406、408-弧形边缘；H1～H3-高度；P1～P4-部分；S100～S110-步骤；W1～W7-宽度；X、Y、Z-方向；α-夹角。
具体实施方式
通过参考以下的详细描述并同时结合附图可以理解本发明，须注意的是，为了使读者能容易了解及图式的简洁，本发明中的多张图式只绘出电子装置或电子装置的一部分，且图式中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本发明的范围。
本发明通篇说明书与权利要求中会使用某些词汇来指称特定元件。本领域技术人员应理解，电子设备制造商可能会以不同的名称来指称相同的元件。本文并不意在区分那些功能相同但名称不同的元件。在下文说明书与权利要求书中，“含有”与“包括”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。
应了解到，当元件或膜层被称为在另一个元件或膜层“上”、“设置”在另一个元件或膜层“上”或“连接到”另一个元件或膜层时，它可以直接在此另一元件或膜层上或直接连接到此另一元件或层，或者两者之间存在有插入的元件或膜层(非直接情况)。相反地，当元件被称为“直接”在另一个元件或膜层“上”、“直接设置”在另一个元件或膜层“上”或“直接连接到”另一个元件或膜层时，两者之间不存在有插入的元件或膜层。此外，不同元件之间的设置关系可依图式的内容来解释。
电性连接可以是直接连接或是间接连接。两元件的电性连接可以是直接接触以传输电信号，两者之间未有其他元件。两元件的电性连接亦可通过两者之间的元件中介桥接以传输电信号。电性连接亦可称为耦接。
虽然术语第一、第二、第三…可用以描述多种组成元件，但组成元件并不以此术语为限。此术语仅用于区别说明书内单一组成元件与其他组成元件。权利要求中可不使用相同术语，而依照权利要求中元件宣告的顺序以第一、第二、第三…取代。因此，在下文说明书中，第一组成元件在权利要求中可能为第二组成元件。
根据本发明实施例，可使用光学显微镜(optical microscopy，OM)、扫描式电子显微镜(scanning electron microscope，SEM)、薄膜厚度轮廓测量仪(α-step)、椭圆测厚仪或其它合适的方式测量各元件的宽度、厚度、高度或面积或元件之间的距离或间距。详细而言，根据一些实施例，可使用扫描式电子显微镜取得包含欲测量的元件的剖面结构影像，并测量各元件的宽度、厚度、高度或面积或元件之间的距离或间距，并通过合适的方法(例如：积分)获得元件体积。
术语“大约”、“等于”、“相等”或“相同”、“实质上”或“大致上”一般解释为在所给定的值20％以内的范围，或解释为在所给定的值的10％、5％、3％、2％、1％或0.5％以内的范围。
须知悉的是，以下所举实施例可以在不脱离本发明的精神下，将数个不同实施例中的技术特征进行替换、重组、混合以完成其他实施例。
本发明的电子装置可包括封装元件、显示装置、天线装置、触控显示装置(touchdisplay)、曲面显示装置(curved display)或非矩形显示装置(free shape display)，但不以此为限。电子装置可为可弯折或可挠式电子装置。电子装置可例如包括发光二极管、液晶(liquid crystal)、荧光(fluorescence)、磷光(phosphor)、其它合适的显示介质或前述的组合，但不以此为限。发光二极管可例如包括有机发光二极管(organic light-emittingdiode，OLED)、无机发光二极管(inorganic light-emitting diode，LED)、次毫米发光二极管(mini-light-emitting diode，mini LED)、微发光二极管(micro-light-emittingdiode，micro-LED)、量子点(quantum dots，QDs)发光二极管(可例如为QLED、QDLED)、其他适合的材料或上述的任意排列组合，但不以此为限。显示装置可例如包括拼接显示装置，但不以此为限。本发明的概念或原理也可应用在非自发光式的液晶显示器(liquid crystaldisplay，LCD)，但不以此为限。
天线装置可例如是液晶天线或其他种类的天线类型，但不以此为限。天线装置可例如包括拼接天线装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。此外，电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可以具有驱动系统、控制系统、光源系统、层架系统…等外围系统以支持显示装置、天线装置或拼接装置。本发明的电子装置可例如是显示装置，但不以此为限。
以下图式中标出了一方向X、一方向Y和一方向Z。本发明的电子装置10可包含连接件102。举例而言，本发明的电子装置10可例如为封装元件，而连接件102可例如是封装元件中的重布线层(redistribution layer，RDL)，但不以此为限。其中，连接件102可包含多层介电层与多层金属层，于一剖视示意图中(例如本案图3)，连接件102可为介电层与导电层一层一层沿着方向Z交错堆叠而形成。
方向Z可为电子装置10中连接件102的介电层与金属层的堆叠方向，但不以此为限。方向X和方向Y可例如为介电层的延伸方向，但不以此为限。方向Z可垂直于方向X和方向Y，且方向X可垂直于方向Y。方向Z也可称为一垂直投影方向或一俯视方向。以下图式可依据方向X、方向Y和方向Z来描述结构的空间关系。
请参考图1及图8，图1所示为本发明的第一实施例的电子装置的制造方法的示意图，而图8所示为本发明的电子装置的制造方法的步骤流程图。为了突显本发明的技术特征并使附图更加浅显易懂，图1仅绘出一基板及连接件中的其中一导电层，然而连接件中还可包括其他介电层或导电层，且基板上也可设置有其他电子元件。如图1及图8，首先可进行步骤S100，提供一基板100及一连接件102，其中连接件102设置在基板100上。基板100的材料可包括玻璃、石英、蓝宝石、聚合物(如聚亚酰胺(polyimide，PI)、聚对苯二甲酸乙二酯(polyethylene terephthalate，PET))及/或其他适合的材料，以作为可挠基板或硬质基板，但不以此为限。
在一些实施例中，基板100可以是暂时性的基板。例如，基板100可在电子装置或连接件102的制作或修补过程中做为支撑性基板，并在电子装置或连接件102完成制作之后移除，使得基板100可未出现在最终产品中。然而，在一些实施例中，基板100可未被移除并可未出现在最终产品中。
如图1，连接件102中的其中一导电层可包括图3中的一导电层128。连接件102中的导电层的材料可包括铜或其他适合的金属材料。连接件102中的导电层可例如是通过电镀制程所形成，但不以此为限。如图1，连接件102中的其中一导电层(如图3中的导电层128)可包括不连续的导线，其中，不连续的导线可能造成电子装置的短路状况，也就是说导电层可能包括断裂的导线，其中断裂的导线可包括一导电线段106(或可称为第一导电线段)和一导电线段108(或可称为第二导电线段)，且一开口110可位于导电线段106和导电线段108之间。
因此，如图8，电子装置的制造方法可包括进行步骤S101，检测连接件102以得到开口110(或者可称为断裂位置或断路位置)，其中连接件102包括导电线段106和导电线段108，且开口110位于导电线段106和导电线段108之间。检测的方法可包括自动光学检测(automated optical inspection，AOI)，但不以此为限。
接着，如图1及图8，可进行步骤S102，对应开口110提供一导电元件112。导电元件112可包括一导电胶(conductive gule)、金属墨水(metal ink)或其他适合的导电材料，但不以此为限。举例来说，导电元件的材料可包括铜或其他适合的金属材料。举例而言，导电元件112可例如为包含金属铜的导电墨水通过一喷墨制程提供至开口110，但不以此为限。如图1，在喷墨制程中可使用喷嘴(nozzle)114将导电元件112提供至开口110，但不以此为限。
接着，如图1，可进行步骤S104，使用一激光116固化导电元件112。举例而言，固化的方法可包括热固化(thermal curing)，但不以此为限。热固化的方法并不限于使用激光，亦可使用紫外光。接着，如图1，可进行步骤S106，固化后的导电元件112可包括一连接线段118(或可称为第一连接线段)和一未固化部分120，但不以此为限。此阶段中的连接线段118的尺寸(如线宽)可大于导电线段106或导电线段108的尺寸。以上图1的步骤S104和步骤S106可对应于图8的步骤S105。
接着，如图1及图8，可进行步骤S108，去除导电元件112中的未固化部分120。如图1，可使用一清洁模块122去除导电元件112中的未固化部分120，但不以此为限。举例而言，清洁模块122可利用水或其他适合溶剂将导电元件112中的未固化部分120去除，但不以此为限。
接着，如图1及图8，可进行步骤S110，对连接线段118进行一激光修整。如图1的步骤S108，固化后所形成的连接线段118的尺寸(如线宽)可能大于导电线段106或导电线段108的尺寸，而尺寸差异过大可能造成导线的阻值差异过大。因此，可利用激光124修整连接线段118的尺寸。例如，导电线段106或导电线段108的线宽可约为两微米，而固化后所形成的连接线段118的线宽可大于两微米。因此，可利用激光124将连接线段118的线宽修整至约为两微米。此外，激光124和激光116可具有不同的能量，或激光124和激光116可使用不同种类的激光。
因此，经由本实施例的制造方法，导电线段106可通过连接线段118电性连接导电线段108。另外，图1中的步骤S100到步骤S110可视为一个循环，而每个循环中由导电元件112所形成的固化金属部分的高度(或厚度)可约为0.4微米，因此可重复进行多个循环使得连接线段118的高度达到设计的规格，以确保电子装置电性符合规范。
图1或图8中的电子装置的制造方法所示的步骤可以在任何所示步骤之前、之后或之间执行其它步骤。此外，某些步骤可以不同的顺序被执行。通过本实施例的制造方法，可提升产品的产品的可靠度，举例而言，本发明所指的电子装置的制造方法可例如为一修补方法，可修补不合格品或解决线路断路的问题，进而可提升产品的合格率，但不以此为限。
在一些实施例中，本实施例的制造方法可用于封装元件。例如，可用于修补扇出型面板级封装制程中因微粒(particle)、基板翘曲(warp)或其它扇出型面板级封装制程所造成的线路断路的问题。在一些实施例中，本实施例的制造方法可用于修补扇出型面板级封装制程中因芯片对位所造成的线路断路的问题。或者，在一些实施例中，本实施例的制造方法可用于修补接触洞中因金属氧化物(如氧化铜)去除不完全所导致的断路的问题。
请参考图2和图3，图2所示为本发明的第一实施例的连接件中的其中一层导电层的俯视示意图，图3所示为本发明的第一实施例的电子装置的剖面示意图，其中图3的剖面结构可对应图2的剖线A-A’。为了突显本发明的技术特征并使附图更加浅显易懂，图2仅绘出基板100及连接件102中的其中一导电层，图3仅绘出基板100及连接件102中的其中两个导电层以及其中一介电层，然而连接件102中的介电层或导电层的数量并不以此为限，且基板100上也可设置有其他电子元件。
详细而言，电子装置的电子元件可通过连接件102与电子装置的其他电子元件电性连接，或电子装置的电子元件可通过连接件102与其他电子装置电性连接，但不以此为限。其中，电子元件可例如为电阻、电容、电感、芯片、上述组合或其他合适的电子元件，但不以此为限。
图2为一电子装置10的一个俯视方向的示例，电子装置10可包括基板100以及连接件102，且连接件102设置在基板100上。图2中的导电层128可例如为连接件102中的其中一金属层，但不以此为限。导电层128的图案可例如是具有多个弯折导电线段400与多个直线导电线段402，弯折导电线段400与直线导电线段402彼此连接。导电层128的弯折导电线段400可具有弧形边缘404，如此设计可降低导电层128弯折而产生断裂，但不以此为限。此外，直线导电线段402具有实质相同的延伸方向，例如往方向Y延伸或往方向X延伸，且弯折导电线段400可例如是导电层128中实质延伸方向改变的部分。
在导电层128中，连接线段118可设置在导电线段106和导电线段108之间，连接线段118可直接和导电线段106以及导电线段108连接，进而使得导电线段106通过连接线段118电性连接导电线段108，其中，导电线段106和导电线段108可例如为直线导电线段402的一部分，但不以此为限。其中，连接线段118的一端电性连接导电线段106，且连接线段118连接导电线段106的一连接处具有一弧形边缘406，或连接线段118的另一端电性连接导电线段108，且连接线段118连接导电线段106的一连接处具有一弧形边缘408，如此设计可减少电荷累积。在一些实施例，弯折导电线段400可能包含开口110，亦可通过导电元件112进行修补，但不以此为限。
如图2，在方向X上，连接线段118的宽度W1可大于导电线段106的宽度W2或导电线段108的宽度W3，且导电线段106的宽度W2可大致和导电线段108的宽度W3相同，但不以此为限。
图3为电子装置10的另一个示例，在这个示例中，连接件102和基板100之间可设置有一离型层125。离型层125可包括光离型材料或热离型材料，但不以此为限。此外，在这个示例中，连接件102可包括一导电层126、一导电层128及一介电层130，其中介电层130可设置在导电层126和导电层128之间，但不以此为限。导电层128可包括导电线段106和导电线段108，但不以此为限。介电层130可包括至少一开口132，且导电层128(如导电线段106)可通过开口132电性连接导电层126，但不以此为限。连接件102中的介电层的材料可包括有机或无机的绝缘材料，但不以此为限。
如图3，连接线段118可包括一部分P1(或可称为第一部分)、一部分P2(或可称为第二部分)、一部分P3(或可称为第三部分)与一部分P4(或可称为第四部分)。部分P2可设置在部分P1上，也就是说，部分P2可覆盖部分P1，其中部分P1可设置在导电线段106与导电线段108之间。部分P3可部分覆盖导电线段106的一表面106F，部分P4可部分覆盖导电线段108的一表面108F，其中部分P2可设置在部分P3与部分P4之间，也就是说，部分P2可连接部分P3与部分P4。
连接线段118的第二部分P2可具有一表面118F，且连接线段118的表面118F的表面粗糙度可与导电线段106的表面106F的表面粗糙度不同，或连接线段118的表面118F的表面粗糙度可与导电线段108的表面108F的表面粗糙度不同。举例而言，导电线段106的表面106F或导电线段108的表面108F的表面粗糙度可大于连接线段118的表面118F的表面粗糙度。举例而言，通过此设计可提升连接线段118对于导电线段106或导电线段108的附着力，进而提升电子装置的可靠度，但不以此为限。其中，表面粗糙度可例如通过粗度仪或其他适合的仪器测量金属层表面，但不以此为限。
连接线段118可具有一高度H1(或可称为第一高度)，高度H1可例如是方向Z上连接线段118的底面和表面118F之间的最大距离。导电线段106可具有一高度H2(或可称为第二高度)，高度H2可例如是位于介电层130上的导电线段106的底面和表面106F在方向Z上的最大距离。导电线段108可具有一高度H3，高度H3可例如是位于介电层130上的导电线段108的底面和表面108F在方向Z上的最大距离。高度H1可与高度H2不同，或高度H1可与高度H3不同。
举例而言，高度H1对高度H2的比值可大于1并且小于或等于2.2，或高度H1对高度H3的比值可大于1并且小于或等于2.2。由于连接线段118的高度H1可大于导电线段106的高度H2(或导电线段108的高度H3)，使连接线段118可填满导电线段106和导电线段108之间的开口，因此可减少连接线段118和导电线段106(或导电线段108)之间的阻值差异，进而可提升连接线段118和导电线段106(或导电线段108)之间电性表现。
连接线段118的部分P3和部分P4可具有一侧面118S，侧面118S可和表面118F连接，侧面118S可和导电线段108的表面108F(或导电线段106的表面106F)之间具有一夹角α，且夹角α可大于或等于30度并且小于90度，可例如提升连接线段118与导电线段106之间和连接线段118与导电线段108之间的附着力或降低连接线段118可能剥落的风险，进而提升电子装置的可靠度，但不以此为限。
连接线段118的部分P3在方向Y上可具有一宽度W4(或可称为第二宽度)，且宽度W4可例如是与导电线段106的表面106F接触的部分P3的一底面的宽度，其中，部分P4与导电线段108的表面108F接触的宽度可大致与部分P3与导电线段106的表面106F接触的宽度相同。连接线段118的部分P1在方向Y上可具有一宽度W5(或可称为第一宽度)，且宽度W5可例如是部分P1在方向Y上的最大距离。再者，宽度W4对宽度W5的比值可大于0并且小于或等于0.1。
由于部分P3可部分覆盖导电线段106的表面106F且部分P4可部分覆盖导电线段108的表面108F，可提升连接线段118和导电线段106(或导电线段108)之间的接着能力，进而可提升连接线段118和导电线段106(或导电线段108)之间电性表现，或可提高电子装置10的可靠度。
此外，连接线段118的含氧量与导电线段106(或导电线段108)的含氧量不同，或连接线段118的含氧量与导电线段106(或导电线段108)的含碳量不同。举例来说，可通过能量散射X射线谱(Energy-dispersive X-ray spectroscopy，EDS)进行表面分析，连接线段118的含氧量小于等于导电线段106(或导电线段108)的含氧量，或连接线段118的含氧量小于等于导电线段106(或导电线段108)的含碳量，可降低连接线段118的阻抗。例如，可提升连接线段118和导电线段106(或导电线段108)之间电性表现，或可提高电子装置10的可靠度，但不以此为限。含氧量分析可通过其他合适的仪器，但不以此为限。此外，导电层128上还可形成其他的介电层及导电层。
本发明的电子装置及其制造方法并不以上述实施例为限。下文将继续揭示本发明的其他实施例，然而为了简化说明并突显各实施例之间的差异，下文中使用相同标号标注相同元件，并不再对重复部分作赘述。
请参考图4，其所示为本发明的第二实施例的电子装置的剖面示意图。为了突显本发明的技术特征并使附图更加浅显易懂，图4仅绘出基板100及连接件102中的其中两个导电层以及其中一介电层，然而连接件102中的介电层或导电层的数量并不以此为限，且基板100上也可设置有其他电子元件。
本实施例与第一实施例(如图3)不同的地方在于，还可形成一保护层134覆盖连接线段118。此外，保护层134也可覆盖一部分的导电线段106的表面106F或一部分的导电线段108的表面108F。本实施例的保护层134可包括有机保护油墨(organic protect ink)，但不以此为限。保护层134的材料可包括有机或无机的绝缘材料，但不以此为限。保护层134可具有一上表面134S，上表面134S具有弧角134C，通过保护层具有弧角的设计，可减少设置于保护层134上方的另一介电层产生破裂，进而提升电子装置10的可靠度。
如图4，连接线段118在方向Y上可具有一宽度W6(或可称为第三宽度)，且宽度W6可例如是部分P2在方向Y的最大宽度。保护层134在方向Y上可具有一宽度W7(或可称为第四宽度)，且宽度W7可例如是保护层134在方向Y的最大宽度。此外宽度W7对宽度W6的比值可大于或等于1并且小于或等于1.3。保护层134可防止连接线段118受到刮伤或受到酸碱物质的侵蚀。
请参考图5和图6，图5所示为本发明的第三实施例的修补前的电子装置的剖面示意图，图6所示为本发明的第三实施例的修补后的电子装置的剖面示意图，其中图5和图6可例如为先形成芯片，再形成连接件的态样(chip first)。图5中的电子装置12是尚未修补的电子装置，而图6中的电子装置14经修补后的电子装置。
在本实施例中，电子装置12或电子装置14可包括基板100、离型层125、一绝缘层202、一芯片204、一接触垫2060、一接触垫2062及连接件102，但不以此为限。绝缘层202、芯片204、接触垫2060及接触垫2062可设置在离型层125和连接件102之间。芯片204、接触垫2060及接触垫2062可设置在离型层125上并设置在绝缘层202内，且接触垫2060及接触垫2062可设置在芯片204上。在其他实施例中，也可以先形成连接件102和接触垫2060及接触垫2062后再设置芯片204(RDL first)，但不以此为限。
举例而言，芯片204可包括良裸晶粒(known good die，KGD)，但不以此为限。接触垫2060及接触垫2062的材料可包括金属或其他适合的导电材料，但不以此为限。绝缘层202的材料可包括成形材料(molding material)，例如有机或无机的绝缘成形材料，但不以此为限。
实施例的连接件102可包括介电层2080、介电层2081、介电层2082、导电层2100、导电层2101及导电层2102，但不以此为限。介电层2080可设置在接触垫2060、接触垫2062及绝缘层202上，且导电层2100可设置在介电层2080上，或介电层2080可设置在导电层2100和绝缘层202之间。导电层2101可设置在导电层2100上，且介电层2081可设置在导电层2101和导电层2100之间。导电层2102可设置在导电层2101上，且介电层2082可设置在导电层2102和导电层2101之间。
在图5的电子装置12中，导电层2100可包括一导线2120、一导电线段2200和一导电线段2201，导电层2101可包括一导线2122、一导电线段2202和一导电线段2203，且导电层2102可包括一导电线段2204。连接件102可包括一开口2180、一开口2181、一开口2182及一开口2183。
在图5中，开口2180可位于介电层2080内，使得导电线段2200和导电线段2201无法电性连接到接触垫2062。因此，在形成导电层2100之后，可通过检测得到开口2180(或可称为断裂位置或断路位置)，并可利用激光移除开口2180中的一部分的介电层2080以暴露出接触垫2062的表面。在此使用的激光可与第一实施例中的激光124(或激光116)具有不同的能量，或可与第一实施例中的激光124(或激光116)使用不同种类的激光。接着，可进行如图1中的步骤S102至步骤S110以形成图6中的一连接线段2140，进而使得一导线2121可通过连接线段2140电性连接至接触垫2062。
在图5中，开口2181可位于介电层2081内，使得导电线段2202和导电线段2203无法电性连接到导电线段2201。因此，在形成导电层2101之后，可通过检测得到开口2181(或可称为断裂位置或断路位置)，并可利用激光移除开口2181中的一部分的介电层2081以暴露出导电线段2201的表面。接着，可进行如图1中的步骤S102至步骤S110以形成图6中的一连接线段2141，进而使得一导线2123可通过连接线段2141电性连接至导线2121。
在图5中，开口2182可位于介电层2082内，使得导电线段2204无法电性连接到导电线段2203。因此，在形成导电层2102之后，可通过检测得到开口2182(或可称为断路位置)，并可利用激光移除开口2182中的一部分的介电层2082及除开口2182上的一部分的导电层2102，以暴露出导电线段2203的表面。接着，可进行如图1中的步骤S102至步骤S110以形成图6中的一连接线段2142，进而使得一导线2125可通过连接线段2142电性连接至导线2123。
在图5中，开口2183可位于导电层2102内，使得图6中一导线2125和一导线2124电性短路。因此，在本实施例中，在形成导电层2102之后，可检测连接件102的导电层2102以得到开口2183(或可称为一预定缺口位置或短路位置)。换言之，连接件102的导电层2102可包括导电线段2204(或可称为第三导电线段)，且一部分的导电线段2204设置在开口2183中。接着，可利用激光移除导电线段2204的所述部分以形成一缺口216，并于导电层2102形成图6中的一导线2124和一导线2125，且导线2124和导线2125可电性隔离。在此使用的激光可与第一实施例中的激光124(或激光116)具有不同的能量，或可与第一实施例中的激光124(或激光116)使用不同种类的激光。
在图6的电子装置14中，接触垫2060、导线2120、导线2122及导线2124可彼此电性连接，而接触垫2062、导线2121、导线2123及导线2125可彼此电性连接。接触垫2060、导线2120、导线2122及导线2124可与接触垫2062、导线2121、导线2123及导线2125电性隔离。
另如图5，电子装置12包括一接合垫(bonding pad)2220、一接合垫2221、一接合垫2222及一接合垫2223。接合垫的材料可包括金属或其他适合的导电材料，但不以此为限。接合垫2220、接合垫2221、接合垫2222及接合垫2223皆设置在导电线段2204上，使得这些接合垫皆与接触垫2060电性连接，而接合垫2222和接合垫2223则无法电性连接至接触垫2062。
然而，如图6，通过上述的制造方法可使得接合垫2220和接合垫2221设置在导线2124上，并可使得接合垫2220和接合垫2221通过导线2124、导线2122和导线2120电性连接至接触垫2060。此外，也可使得接合垫2222和接合垫2223设置在导线2125上，并可使得接合垫2222和接合垫2223通过导线2125、连接线段2142、导线2123、连接线段2141、导线2121和连接线段2140电性连接至接触垫2062。
请参考图7，其所示为本发明的第四实施例的测试部件的示意图。电子装置10(或电子装置14)还可包括多个测试部件设置在基板100上，所述测试部件和图3、图4或图6中的结构可设置在基板100的不同区域内，而且至少一些测试部件可和图3、图4或图6中的连接件102中的导电层电性连接，但不以此为限。
如图7，本实施例以测试部件3010至测试部件3016作为示例，但测试部件的数量不以图7所示为限。图7的测试部件可例如是测试元件组(test element group，TEG)，但不以此为限。测试部件3010或测试部件3011(或可称为第一测试部件)可包括多个导电垫302(或可称为第一导电垫)和多个连接线304(或可称为第一连接线)，连接线304可沿方向Y延伸，且导电垫302可通过连接线304彼此电性连接。
测试部件3010或测试部件3011的连接线304的线宽可和连接件102中的导电层中的导线的线宽相同，且测试部件3010的连接线304的线宽可和测试部件3011的连接线304的线宽不同。举例而言，测试部件3010的连接线304的线宽可大于测试部件3011的连接线304的线宽，测试部件3010的连接线304的线宽可约为5微米，而测试部件3011的连接线304的线宽可约为2微米，但不以此为限。
测试部件3013、测试部件3014、测试部件3015或测试部件3016可包括多个导电垫306、多个导电线段308和多个导电线段310，导电线段308和导电线段310可沿方向Y延伸，导电线段308可和其中一个导电垫306连接，导电线段310可和其中另一个导电垫306连接，且导电线段308可和导电线段310彼此分离。
测试部件3013(或可称为第二测试部件)还可包括多个连接线段312(或可称为第二连接线段)设置在导电线段308和导电线段310之间。连接线段312可沿方向Y延伸，连接线段312的一端可和导电线段308连接，而连接线段312的另一端可和导电线段310连接。因此，导电线段308和导电线段310可通过连接线段312彼此电性连接，进而使得测试部件3013的两个导电垫306(或可称为第二导电垫)可通过连接线段312彼此电性连接。
举例而言，连接线段312可通过第一实施例(如图1)中的制造方法来形成。在本实施例中，导电线段308和导电线段310的线宽可约为5微米，且连接线段312的线宽和导电线段308(或导电线段310)的线宽可大致相同，但不以此为限。
以图3的连接件102为例，导电层128(或可称为第一导电层)可包括图3的导电线段106和导电线段108，并可包括图7的测试部件3010和测试部件3011的导电垫302及连接线304以及测试部件3013的导电垫306，但不以此为限。图3的连接线段118和图7的连接线段312可例如由导电元件112固化后所修补形成，但不以此为限。此外，测试部件3014、测试部件3015或测试部件3016可由导电层128所形成，或可由连接件102中的其他导电层(未绘示)所形成。
举例而言，导电层128可例如是电镀铜，而连接线段118可例如是由含铜的金属墨水所形成。其中，导电层128的含氧量可和连接线段118的含氧量不同，或导电层128的含碳量可和连接线段118的含碳量不同。
如图7，测试部件3013还可包括多个探针接触垫(probe pin contact pad)314，且每个探针接触垫314可和一个导电垫306电性连接。举例而言，探针接触垫314可由导电层128所形成，并可以是导电垫306的一部分，但不以此为限。当图3的导电层128上还设置有多个介电层和多个导电层时，探针接触垫314可选择性地由最上层的导电层所形成，或可选择性地由最上层的导电层和导电层128之间的其中一导电层所形成，而这些导电层可电性连接至导电垫306。此外，测试部件3010或测试部件3011也可具有类似的探针接触垫。
本实施例的电子装置的制造方法可包括对测试部件3010(或测试部件3011)及测试部件3013进行阻值测量。例如，可通过导电垫302测量连接线304的阻值，并可通过导电垫306(或探针接触垫314)测量导电线段308、连接线段312和导电线段310的阻值。以此，可得知图3的连接件102中的导电线段106、连接线段118和导电线段108的阻值以及连接件102中由导电层128所形成的导线的阻值。通过监测阻值的差异，可避免修补后的电子装置因导线的阻值差异过大而造成产品的电性表现下降。
测试部件3012(或可称为第三测试部件)可包括多个导电垫316(或可称为第三导电垫)、多个导电线段318和多个导电线段320，导电线段318和导电线段320可沿方向Y延伸，导电线段318可和其中一个导电垫316连接，导电线段320可和其中另一个导电垫316连接，且导电线段318可和导电线段320彼此分离。
测试部件3012还可包括一延伸线段322，延伸线段322的一端可和其中一条导电线段318连接，即延伸线段322可和其中一个导电垫316电性连接。延伸线段322可在测试部件3012的导电线段320和剩余的导电线段318之间以及测试部件3013、测试部件3014、测试部件3015和测试部件3016的导电线段308和导电线段310之间沿着方向X延伸。延伸线段322可与测试部件3012的导电线段320和剩余的导电线段318彼此分离，且延伸线段322可与测试部件3013、测试部件3014、测试部件3015和测试部件3016的导电线段308和导电线段310彼此分离。
此外，由于延伸线段322的延伸方向和测试部件3013的连接线段312的延伸方向不同，因此在方向Z上，延伸线段322在基板100的表面100F的投影和连接线段312在基板100的表面100F的投影可部分重叠或交错。
以图3的连接件102为例，导电层126(或可称为第三导电层)可包括图7的测试部件3012的导电垫316、导电线段318、导电线段320以及延伸线段322，但不以此为限。另如图3，介电层130可设置在导电层126和导电层128之间或导电层126和连接线段118之间，但不以此为限。此外，导电层126也可例如是电镀铜，但不以此为限。
如图7，测试部件3012还可包括一探针接触垫324，探针接触垫324可和其中一个导电垫316电性连接，并可和延伸线段322电性连接。举例而言，探针接触垫324可由导电层126所形成，并可以是导电垫316的一部分，但不以此为限。当图3的导电层126上还设置有多个介电层和多个导电层时，探针接触垫324可选择性地由最上层的导电层所形成，或可选择性地由最上层的导电层和导电层126之间的其中一导电层所形成，而这些导电层可电性连接至导电垫316。
本实施例的电子装置的制造方法可包括对测试部件3013及测试部件3012进行导电测试。例如，可通过探针接触垫324和探针接触垫314测量测试部件3013和测试部件3012是否电性导通(即短路)。由于测试部件3013和测试部件3012是由不同的导电层所形成，且导电层之间具有介电层(如图3的介电层130)，因此，通过测试部件3013及测试部件3012之间的导电测试可得知连接件102中的介电层是否受制造方法中所使用的激光破坏。例如，当测试部件3013和测试部件3012是电性导通时可判定介电层已被激光所破坏，或可判定电子装置为不合格品并可调降激光的强度，以此可提升产品的合格率。此外，上述的阻值测量或导电测试中的电性数值可通过四点探针测量系统来测量，但不以此为限。
综上所述，在本发明的电子装置及其制造方法中，可通过热固化导电元件以解决连接件中的断路的问题，或可通过激光移除多余的导电材料以解决连接件中的短路的问题，进而可提升产品的合格率。此外，可通过监测测试部件的电性数值来判断修补后的电子装置是否符合规格，进而可提升产品的合格率。
以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种电子装置，其特征在于，包括：
一连接件包括：
一第一导电线段；
一第二导电线段；以及
一第一连接线段，所述第一导电线段通过所述第一连接线段电性连接所述第二导电线段，
其中，在一垂直投影方向上，所述第一连接线段具有一第一高度，所述第一导电线段具有一第二高度，且所述第一高度与所述第二高度不同。
2.如权利要求1所述的电子装置，其特征在于，所述第一高度对所述第二高度的一比值大于1并且小于或等于2.2。
3.如权利要求1所述的电子装置，其特征在于，所述第一连接线段的一表面粗糙度与所述第一导电线段或所述第二导电线段的一表面粗糙度不同。
4.如权利要求1所述的电子装置，其特征在于，所述第一连接线段的一部分覆盖所述第一导电线段的一表面，所述第一连接线段的所述部分具有一侧面，所述侧面和所述第一导电线段的所述表面之间具有一夹角，且所述夹角大于或等于30度并且小于90度。
5.如权利要求1所述的电子装置，其特征在于，所述第一连接线段包括：
一第一部分，设置在所述第一导电线段与所述第二导电线段之间，且所述第一部分具有一第一宽度；
一第二部分，设置在所述第一部分上；
一第三部分，部分覆盖所述第一导电线段的一表面；以及
一第四部分，部分覆盖所述第二导电线段的一表面，
其中所述第二部分设置于所述第三部分与所述第四部分之间，所述第三部分具有一第二宽度，且所述第二宽度对所述第一宽度的一比值大于0并且小于或等于0.1。
6.如权利要求1所述的电子装置，其特征在于，包括一保护层覆盖所述第一连接线段。
7.如权利要求6所述的电子装置，其特征在于，所述保护层具有一上表面，且所述上表面具有一弧角。
8.如权利要求6所述的电子装置，其特征在于，所述第一连接线段的一部分高于所述第一导电线段和所述第二导电线段，其中所述第一连接线段的所述部分具有一第三宽度，所述保护层具有一第四宽度，且所述第四宽度对所述第三宽度的一比值大于或等于1并且小于或等于1.3。
9.如权利要求1所述的电子装置，其特征在于，所述第一连接线段的一端电性连接所述第一导电线段，且所述第一连接线段连接所述第一导电线段的一连接处具有一弧形边缘。
10.如权利要求1所述的电子装置，其特征在于，所述第一连接线段的一含氧量与所述第一导电线段或所述第二导电线段的一含氧量不同。
11.如权利要求1所述的电子装置，其特征在于，所述第一连接线段的一含碳量与所述第一导电线段或所述第二导电线段的一含碳量不同。
12.一种电子装置的制造方法，其特征在于，包括：
提供一基板及一连接件，其中所述连接件设置在所述基板上；
检测所述连接件以得到一开口，其中所述连接件包括一第一导电线段和一第二导电线段，且所述开口位于所述第一导电线段和所述第二导电线段之间；
对应所述开口提供一导电元件；
固化所述导电元件以形成一第一连接线段；
去除所述导电元件中的一未固化部分；以及
对所述第一连接线段进行一激光修整，
其中所述第一导电线段通过所述第一连接线段电性连接所述第二导电线段。
13.如权利要求12所述的电子装置的制造方法，其特征在于，包括：
检测所述连接件以得到一预定缺口位置，其中所述连接件包括一第三导电线段，且一部分的所述第三导电线段设置在所述预定缺口位置中；以及
利用一激光移除所述第三导电线段的所述部分以形成一缺口。
14.如权利要求12所述的电子装置的制造方法，其特征在于，包括形成一保护层覆盖所述第一连接线段。
15.如权利要求14所述的封装元件的制造方法，其特征在于，所述保护层具有一上表面134S，且所述上表面具有一弧角。
16.如权利要求12所述的电子装置的制造方法，其特征在于，在一垂直投影方向上，所述第一连接线段具有一第一高度，所述第一导电线段具有一第二高度，且所述第一高度与所述第二高度不同。
17.如权利要求12所述的电子装置的制造方法，其特征在于，所述第一连接线段的一表面粗糙度与所述第一导电线段或所述第二导电线段的一表面粗糙度不同。
18.如权利要求12所述的电子装置的制造方法，其特征在于，所述第一连接线段的一部分覆盖所述第一导电线段的一表面，所述第一连接线段的所述部分具有一侧面，所述侧面和所述第一导电线段的所述表面之间具有一夹角，且所述夹角大于或等于30度并且小于90度。
19.如权利要求12所述的电子装置的制造方法，其特征在于，所述第一连接线段包括：
一第一部分，设置在所述第一导电线段与所述第二导电线段之间，且所述第一部分具有一第一宽度；
一第二部分，设置在所述第一部分上；
一第三部分，部分覆盖所述第一导电线段的一表面；以及
一第四部分，部分覆盖所述第二导电线段的一表面，
其中所述第二部分设置于所述第三部分与所述第四部分之间，所述第三部分具有一第二宽度，且所述第二宽度对所述第一宽度的一比值大于0并且小于或等于0.1。
20.如权利要求12所述的电子装置的制造方法，其特征在于，所述第一连接线段的一端电性连接所述第一导电线段，且所述第一连接线段连接所述第一导电线段的一连接处具有一弧形边缘。
CN202110896569.0A 2021-08-05 2021-08-05 电子装置及其制造方法 Pending CN115706336A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110896569.0A CN115706336A (zh) 2021-08-05 2021-08-05 电子装置及其制造方法
US17/528,167 US20230043187A1 (en) 2021-08-05 2021-11-16 Electronic device and manufacturing method thereof
TW111100523A TWI824375B (zh) 2021-08-05 2022-01-06 電子裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110896569.0A CN115706336A (zh) 2021-08-05 2021-08-05 电子装置及其制造方法

Publications (1)

Publication Number Publication Date
CN115706336A true CN115706336A (zh) 2023-02-17

Family

ID=85151887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110896569.0A Pending CN115706336A (zh) 2021-08-05 2021-08-05 电子装置及其制造方法

Country Status (3)

Country Link
US (1) US20230043187A1 (zh)
CN (1) CN115706336A (zh)
TW (1) TWI824375B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI243429B (en) * 2004-02-05 2005-11-11 Au Optronics Corp Thin film transistor array substrate and repairing method of the same
TWI337273B (en) * 2006-06-19 2011-02-11 Au Optronics Corp Repair structrue and active device array substrate
JP2008034567A (ja) * 2006-07-27 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法
US8432032B2 (en) * 2010-01-13 2013-04-30 Chia-Sheng Lin Chip package and fabrication method thereof
TWI751900B (zh) * 2021-01-29 2022-01-01 錼創顯示科技股份有限公司 可選擇性修補之微型發光二極體顯示器及其修補方法

Also Published As

Publication number Publication date
US20230043187A1 (en) 2023-02-09
TWI824375B (zh) 2023-12-01
TW202307981A (zh) 2023-02-16

Similar Documents

Publication Publication Date Title
CN107645824B (zh) 柔性电路板、覆晶薄膜模块和包括柔性电路板的电子设备
US8071399B2 (en) Method of manufacturing a semiconductor integrated circuit device
US9230938B2 (en) Method of manufacturing semiconductor device
US20100301884A1 (en) Thin-film probe sheet and method of manufacturing the same, probe card, and semiconductor chip inspection apparatus
US20100176831A1 (en) Probe Test Card with Flexible Interconnect Structure
KR100740026B1 (ko) 박막 프로브 시트 및 반도체 칩 검사 장치
JP2004095756A (ja) 半導体パッケージおよびその製造方法、並びに電子装置
JP2011197377A (ja) 表示装置及び表示装置の接続状況検査方法
JP5449719B2 (ja) 配線基板、ｉｃ電気特性検査用配線基板、及び配線基板の製造方法
KR101345308B1 (ko) 프로브카드
CN115706336A (zh) 电子装置及其制造方法
CN114373736A (zh) 制造电子装置的方法
US7504843B2 (en) Probe unit substrate
TWI299572B (en) Inspection device and method for manufacturing the same, method for manufacturing electro-optic device and method for manufacturing semiconductor device
KR20230078613A (ko) 전기 장치 검사용 프로브 헤드
KR102257278B1 (ko) 전기적 접속 장치
EP4002500A1 (en) Composite integrated film, composite integrated film supply wafer, and semiconductor composite device
KR101681652B1 (ko) 디스플레이 패널 검사용 프로브 필름, 이를 포함하는 프로브 블록과 프로브 유니트 그리고 그 프로브 필름의 제조방법
US7733104B2 (en) Low force interconnects for probe cards
JP2018119868A (ja) パワー半導体チップの電気特性測定装置および電気特性測定方法
US20230352387A1 (en) Built-In Serial Via Chain for Integrity Monitoring of Laminate Substrate
US20240071840A1 (en) Method for manufacturing electronic device
US20240110974A1 (en) Probe card and method for repairing probe card
WO2022208708A1 (ja) プローブカード
JP2007214217A (ja) 配線基板および配線基板を用いた半導体装置ならびに半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination