CN114373736A - 制造电子装置的方法 - Google Patents

制造电子装置的方法 Download PDF

Info

Publication number
CN114373736A
CN114373736A CN202111046991.3A CN202111046991A CN114373736A CN 114373736 A CN114373736 A CN 114373736A CN 202111046991 A CN202111046991 A CN 202111046991A CN 114373736 A CN114373736 A CN 114373736A
Authority
CN
China
Prior art keywords
circuit
layer
substrate
conductive
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111046991.3A
Other languages
English (en)
Inventor
陈嘉源
蔡宗翰
李冠锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Publication of CN114373736A publication Critical patent/CN114373736A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露提供一种制造电子装置的方法，包括以下步骤。提供基板，且基板具有第一表面、相对于第一表面的第二表面，以及位于第一表面与第二表面之间的侧表面。形成第一电路在第一表面上。形成第一保护层在第一电路上，其中第一电路的一部分被暴露。形成第二电路在第二表面上。使第二电路与第一电路的暴露部分电性连接。本揭露的制造电子装置的方法可提高良率或增加工艺便利性。

Description

制造电子装置的方法
技术领域
本揭露涉及一种制造电子装置的方法，尤其涉及一种可提高良率或增加工艺便利性的电子装置的制造方法。
背景技术
现今电子装置被广泛使用。随着电子产品的快速发展，对电子装置的显示质量的要求越来越高。
发明内容
本揭露是提供一种制造电子装置的方法，其可提高良率或增加工艺便利性。
根据本揭露的实施例，制造电子装置的方法包括以下步骤。提供基板，且基板具有第一表面、相对于第一表面的第二表面，以及位于第一表面与第二表面之间的侧表面。形成第一电路在第一表面上。形成第一保护层在第一电路上，其中第一电路的一部分被暴露。形成第二电路在第二表面上。使第二电路与第一电路的暴露部分电性连接。
为了使前述内容更容易理解，以下详细地描述伴有附图的若干实施例。
附图说明
包含附图以便进一步理解本揭露，且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例，并与描述一起用于解释本揭露的原理。
图1是根据本揭露一实施例的制造电子装置的方法的流程图；
图2A、图3A、图4A、图5A、图6A、图7A、图8A与图9A是根据本揭露一实施例的制造电子装置的方法的顶视示意图；
图2B、图3B、图4B、图5B、图6B、图7B、图8B与图9B是根据图2A至图9A的制造电子装置的方法沿着剖面线A-A'的剖面示意图；
图10是根据本揭露另一实施例的结构的剖面示意图；
图11是根据本揭露另一实施例的结构的顶视示意图；
图12是根据本揭露另一实施例的结构的顶视示意图；
图13是根据本揭露另一实施例的结构的剖面示意图；
图14是根据本揭露另一实施例的结构的剖面示意图；
图15是根据本揭露另一实施例的结构的顶视示意图；
图16是根据本揭露另一实施例的结构的顶视示意图。
附图标记说明
100：电子装置；
100a、100b、100c、100d、100e、100f、100g：结构；
110：基板；
110a、110b、110c、110d：区域；
111：第一表面；
112：第二表面；
113：侧表面；
114、115、116、117、1531、1532、1541、1542：边缘；
120、120d：第一电路；
1201：侧面；
121：晶体管；
121a：开关元件；
122：第一接合垫；
123：第二接合垫；
124、124a、124a’、124a”、124a”’、124b、124c、124d：第一导电垫；
124a1、124a2、124e1、124e2、124e3、124e4：冗余第一导电垫；
124’：测试垫；
125：第一信号线；
126：第二信号线；
127：第一钝化层；
128：第二钝化层；
129、129a：导线；
130：遮光元件；
131：缓冲层；
140：探针；
150、150’、150b：第一保护层；
150a：顶表面；
150a1：第一层；
150a2：第二层；
151、151b、151c、151d、151e、152、152b：第一开口；
153、154：第一切割道；
160：第二电路；
161：重分布层；
1611：第一导电元件；
1612：第二导电元件；
1613：导电通孔；
1614：第三钝化层；
1615：第四钝化层；
162：第三接合垫；
163、163a：第二导电垫；
164：侧面；
170：第二保护层；
171、172：第二开口；
173、174：第二切割道；
180、180e：连接图案；
181、184：上表面；
182、185：下表面；
183、183’：绝缘层；
190：发光元件；
192：模塑料；
AR：有源区域；
AR’：第一区域；
D1、H1、H2、H3、H4：距离；
GE：栅极；
GI：绝缘层；
L1：切割线；
PR：外围区域；
PR’：第二区域；
SD1：源极；
SD2：漏极；
S1～S14：步骤；
SE：半导体层；
A1、A2、A3、A4：面积；
X、Y、Z：方向；
W1、W2、W3、W4：宽度。
具体实施方式
通过参考以下的详细描述并同时结合附图可以理解本揭露，须注意的是，为了使读者能容易了解及为了附图的简洁，本揭露中的多张附图只绘出电子装置的一部分，且附图中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。
本揭露通篇说明书与所附的权利要求中会使用某些词汇来指称特定元件。本领域技术人员应理解，电子装置制造商可能会以不同的名称来指称相同的元件。本文并不意在区分那些功能相同但名称不同的元件。
在下文说明书与权利要求中，“包括”、“含有”以及“具有”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。因此，当在本揭露的描述中使用术语“包括”，“含有”和/或“具有”时，其指定了相应的特征、区域、步骤、操作和/或元件的存在，但不排除一个或多个相应的特征、区域、步骤、操作和/或元件的存在。
应了解到，当元件或膜层被称为在另一个元件或膜层“上”或“连接到”另一个元件或膜层时，它可以直接在此另一元件或膜层上或直接连接到此另一元件或层，或者两者之间存在有插入的元件或膜层(非直接情况)。相反地，当元件被称为“直接”在另一个元件或膜层“上”或“直接连接到”另一个元件或膜层时，两者之间不存在有插入的元件或膜层。
于文中，“约”、“大约”、“实质上”以及“大致上”之用语通常表示特征值在给定值或范围的20％内，或在给定值的10％、5％、3％、2％或1％或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“实质上”以及“大致上”的情况下，仍可隐含“约”、“大约”、“实质上”以及“大致上”的含义。
此外，用语“范围为第一数值至第二数值”、“范围介于第一数值至第二数值之间”表示所述范围包含第一数值、第二数值以及它们之间的其它数值。
本揭露的电子装置可以包括显示装置(display device)、天线装置(antennadevice)(例如液晶天线(liquid crystal antenna))、感测装置(sensing device)、发光装置(lighting device)、触控装置(touch device)、曲面装置(curved device)、任意形状装置(free shape display)、可弯折装置(bendable device)、可挠式装置(flexibledevice)、拼接装置(tiled device)或前述的组合，但不限于此。电子装置可以包括发光二极管(light-emitting diode；LED)、液晶(liquid crystal)、荧光(fluorescence)、磷光体(phosphor)、量子点(quantum dot，QD)、其他合适的材料或前述的组合，但是不限于此。发光二极管可以包括有机发光二极管(organic light emitting diode；OLED)、无机发光二极管(inorganic light emitting diode,mini LED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(QLED、QDLED)、其他适合的LED类型或上述的任意排列组合，但不以此为限。显示装置也可例如包括拼接显示装置(tiled displaydevice)，但不以此为限。天线装置可例如是液晶天线，但不以此为限。天线装置可例如包括天线拼接装置(tiled antenna device)，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。电子装置可以具有驱动系统(driving system)、控制系统(control system)、光源系统(light source system)、层架系统(shelf system)…等外围系统(peripheral systems)以支持显示装置、天线装置或拼接装置。下文将以电子装置说明本揭露内容，但本揭露不以此为限。
虽然术语第一、第二、第三…可用以描述多种组成元件，但组成元件并不以此术语为限。此术语仅用于区别说明书内单一组成元件与其他组成元件。权利要求中可不使用相同术语，而依照权利要求中组件宣告的顺序以第一、第二、第三…取代。因此，在下文说明书中，第一组成元件在权利要求中可能为第二组成元件。
在本揭露一些实施例中，关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。此外，用语“耦接”包含任何直接及间接的电性连接手段。
应当理解到，当元件或膜层被称为“电性)连接至”另一个元件或膜层时，它可以直接(电性)连接到此另一元件或膜层，或者两者之间存在有插入的元件或膜层。相反地，当元件被称为“直接(电性)连接至”另一个元件或膜层时，两者之间不存在有插入的元件或膜层。相反地，当元件被称为“放置在”或“形成在”A元件上时，它可以直接地放置在(或形成在)A元件上，或是可以通过其他元件间接地放置在(或形成在)A元件上。相反地，当元件被称为“置于”A元件与B元件之间时，它可以直接地置于A元件与B元件之间，或是可以通过其他元件间接地置于A元件与B元件之间。
须知悉的是，以下所举实施例可以在不脱离本揭露的精神下，将数个不同实施例中的技术特征进行替换、重组、混合以完成其他实施例。
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1是根据本揭露一实施例的制造电子装置的方法的流程图。图2A至图9A是根据本揭露一实施例的制造电子装置的方法的顶视示意图。图2B至图9B是根据图2A至图9A的制造电子装置的方法沿着剖面线A-A'的剖面示意图。为了清楚和便于描述附图，图2A至图9A省略了数个元件的图示。
请同时参照图1、图2A及图2B，在本实施例的制造电子装置的方法中，可以依序执行步骤S1、S2及S3。在步骤S1中，提供基板110。基板110具有第一表面111、相对于第一表面111的第二表面112，以及位于第一表面111与第二表面112之间的侧表面113。在本实施例中，基板110可以包括四个边缘114、115、116和117，其中边缘114相对于边缘115，且边缘116相对于边缘117。基板110包括足以用于制造电子装置的多个区域110a、110b、110c和110d的面积(图2A示例性地示出了四个区域，但不限于此)，且区域110a、110b、110c和110d的每一个在第一表面111上包括有源区域AR和外围区域PR，另一方面，区域110a、110b、110c和110d在第二表面111上可分别包括对应于有源区域AR的第一区域AR’(在图4A中示出)，和对应于外围区域PR的第二区域PR’(在图4A中示出)。外围区域PR位于对应于基板110的边缘114和边缘115的位置。在本实施例中，基板110可包括刚性基板(rigid substrate)、可挠式基板(flexible substrate)或其组合。例如，基板110的材料可包括玻璃、石英、蓝宝石、陶瓷、聚碳酸酯(PC)、聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、其他合适的基板材料或以上的组合，但不限于此。
在本实施例中，方向X、方向Y及方向Z彼此不同。方向X、方向Y及方向Z可以实质上彼此垂直。方向Y可以例如是基板110的法线方向，但本揭露不限于此。
在步骤S2中，形成第一电路120在基板110的第一表面111上。具体而言，在本实施例中，在形成第一电路120之前，在基板110的第一表面111上形成多个遮光元件130和覆盖遮光元件130的缓冲层131。接下来，在缓冲层131上形成第一电路120。第一电路120可以包括多个膜层、电子元件及导线，例如多个晶体管121、多个第一接合垫122、多个第二接合垫123、多个第一导电垫124和124a、多个第一信号线125、多个第二信号线126、绝缘层GI、第一钝化层127以及第二钝化层128，但不限于此。应当注意，多个第一接合垫122和多个第二接合垫123可以接收不同种类的信号。在一些实施例中，第一电路120可以包括一些其他电子元件，例如驱动器IC(driver IC)和/或传感器(sensor)。晶体管121包括栅极GE、半导体层SE、源极SD1与漏极SD2，以及作为栅绝缘层的绝缘层GI的一部分，但不限于此。多个第一接合垫122、多个第二接合垫123分别设置在基板110的有源区域AR中，并且多个第一导电垫124和124a分别设置在基板110的区域110a、110b、110c和110d的外围区域PR中。如图2B所示，在第一接合垫122的一侧(例如，右侧)与相邻的第一接合垫122的对应侧(例如，右侧)之间存在距离D1。应当注意，在一些实施例中，在两个相邻的第一接合垫122之间可以存在一个或多个居间的第二接合垫123。在本实施例中，距离D1例如是沿着方向X测量。应该注意的是，第一接合垫122、第二接合垫123、第一导电垫124和124a、第一信号线125及第二信号线126可以分别是单层结构或多层结构，于此不加以限制。
更具体地说，晶体管121设置在缓冲层131上，且半导体层SE是对应于遮光元件130设置。绝缘层GI设置在缓冲层131上，并且设置在栅极GE和半导体层SE之间。第一信号线125设置在缓冲层131上并且被绝缘层GI覆盖。第二信号线126和栅极GE设置在绝缘层GI上。在本揭露中，第一信号线125可以用于提供低压信号，并且第二信号线126可以用于提供测试信号，但本揭露不限于此。第一钝化层127设置在绝缘层GI上并且覆盖第二信号线126和栅极GE。第二钝化层128设置在第一钝化层127上。第一接合垫122、第二接合垫123、第一导电垫124和第一导电垫124a分别设置在第二钝化层128上。第一接合垫122电性连接到对应的晶体管121。第二接合垫123电性连接到对应的第一信号线125。第一导电垫124电性连接到对应的第二信号线126。此外，晶体管121、第一接合垫122和第二接合垫123设置在区域110a、110b、110c和110d的有源区域AR中。第一导电垫124和第一导电垫124a设置在区域110a、110b、110c和110d的外围区域PR中。
在步骤S3中，执行第一电路测试工艺。具体地，向第一电路120施加预定电压以测试在第一电路120中是否发生异常电路问题。例如，通过与探针140接触，将预定电压施加到第一电路120的第一导电垫124a(或第一导电垫124)。获得测试结果以确定在第一电路120中是否发生断路、短路和/或其他异常电路问题。
请同时参照图1、图3A及图3B，执行步骤S4。在步骤S4中，形成第一保护层150在第一电路120上，其中第一电路120的至少一部分(例如第一导电垫124和124a，但不限于此)被暴露。具体地，在本实施例中，第一保护层150覆盖第一电路120的多个晶体管121、多个第一接合垫122和多个第二接合垫123。但本揭露不限于此。第一保护层150具有远离第一电路120的顶表面150a。在基板110的第一表面111与第一保护层150的顶表面150a之间存在距离H1。在本实施例中，距离H1例如是基板110的第一表面111与第一保护层150的顶表面150a之间沿着方向Y测量的最大距离。
多个第一开口151和152与多个第一切割道153和154位于相邻于第一保护层150的位置。应当注意，在图3A中仅存在两个第一开口151和152与仅两个第一切割道153和154，但是第一开口和第一切割道的数量不限于此。第一开口151(或第一开口152)位于区域110a和区域110b(和/或区域110c和区域110d)的外围区域PR中，以至少暴露第一电路120的多个第一导电垫124(或第一导电垫124a)。在本实施例中，第一开口151和第一开口152是沟槽(trench)，但不限于此。在一些实施例中，第一开口是通孔(via hole)，如图11和图12所示。在本实施例中，第一开口151和第一开口152可以在平行于方向Z的方向上延伸，第一开口151暴露一个或多个第一导电垫124，且第一开口152暴露一个或多个第一导电垫124a。类似地，在一些实施例中，第一切割道153和/或第一切割道154可以暴露一个或多个导电垫(未示出)。
第一切割道154平行于方向X。第一切割道153平行于方向Z。第一切割道153与第一切割道154相交并且可以实质上彼此垂直。第一切割道153位于与相邻区域110a和110c之间的边界以及与相邻区域110b和110d之间的边界相对应的位置。第一切割道154位于与相邻区域110a和110b之间的边界以及与相邻区域110c和110d之间的边界相对应的位置。应当注意，两个区域之间的边界是预定切割线，以将两个区域分开。第一切割道153和154可以分别具有宽度。在本实施例中，第一切割道153具有宽度W1。距离D1大于第一切割道153的宽度W1。在本实施例中，宽度W1例如是沿着垂直于第一切割道153的延伸方向的方向测量的第一切割道153的最小宽度。该测量方法也适合于测量第一切割道154的宽度。
在本实施例中，例如，可以通过以下步骤形成第一保护层150：首先，在基板110的第一表面111上涂覆保护材料(未示出)，并且保护材料可以完全或部分覆盖第一电路120(例如，覆盖第一接合垫122、第二接合垫123、第一导电垫124和124a，但不限于此)；接着，可以对保护材料执行图案化工艺(patterning process)以形成第一保护层150、第一开口151和152以及第一切割道153和154。然后，可以在第一保护层150上执行烘烤工艺(bakingprocess)，以硬化第一保护层150的表面使其具有保护效果。
在一些实施例中，也可以例如通过以下步骤中形成第一保护层150：首先，例如通过丝网印刷法(screen printing method)将图案化的第一保护层150转移到基板110的第一表面111上，并且图案化的第一保护层150可以覆盖第一接合垫122和第二接合垫123，并暴露出第一导电垫124和124a以及区域110a、110b、110c和110d之间的边界；接着，可以在图案化的第一保护层150上进行烘烤工艺，以硬化图案化的第一保护层150的表面使其具有保护效果。在一些实施例中，图案化的第一保护层150的材料是烘烤型可剥离胶(baking typepeelable glue)，但不限于此。烘烤型可剥离胶具有快速硬化和可印刷性好的特性，当加热烘烤型可剥离胶以形成膜时，它可以抵抗酸和碱，并且可以通过激光剥离法(laserlifting off method)或其他合适的剥离方法剥离。
在本实施例中，第一保护层150可以是单层或多层结构，并且可以包括例如有机材料、无机材料或以上的组合，但不限于此。有机材料可以包括例如聚合物材料，例如聚酰亚胺树脂(polyimide resin)、环氧树脂(epoxy resin)、丙烯酸树脂(acrylic resin)、其他合适的材料或其组合。无机材料可包括例如氧化硅、氮化硅、氮氧化硅、上述材料中的至少两种的堆叠层、其他合适的材料或其组合。另外，当第一保护层150是多层结构时，外层可以较致密(例如，较高密度的材料)，而内层可以较松散(例如，较低密度的材料或多孔材料)，且可以在后续过程中分离第一保护层。在本实施例中，第一保护层150的厚度例如为2μm至20μm(2μm≤厚度≤20μm)，例如5μm、10μm或15μm，但不限于此。在一些实施例中，第一保护层150的材料还可包括光阻材料或疏松结构的无机材料，但不限于此。
请同时参照图1、图4A及图4B，依序执行步骤S5与S6。在步骤S5中，形成第二电路160在基板110的第二表面112上。具体地，第二电路160可以包括重分布层161、多个第三接合垫162以及多个第二导电垫163和163a，但不限于此。重分布层161包括多个第一导电元件1611、多个第二导电元件1612，多个导电通孔1613、第三钝化层1614和第四钝化层1615。多个第三接合垫162设置在基板110的第一区域AR’中，且多个第二导电垫163和163a设置在基板110的第二区域PR’中。在一些实施例中，第二电路160可以包括一些其他电子元件，例如驱动器IC和/或传感器，但不限于此。更具体地，多个第一导电元件1611设置在基板110的第二表面112上。第三钝化层1614设置在基板110的第二表面112上并覆盖第一导电元件1611。第二导电元件1612设置在第三钝化层1614上。应当注意，第一导电元件1611可以通过图案化膜层来形成，并且第二导电元件1612可以通过图案化膜层来形成，但本揭露不限于此。第四钝化层1615设置在第三钝化层1614上并覆盖第二导电元件1612。导电通孔1613穿透第三钝化层1614，且第一导电元件1611分别电性连接到对应的第二导电元件1612。第三接合垫162和第二导电垫163和163a分别设置在第四钝化层1615上，并且分别电性连接到对应的第二导电元件1612。另外，第三接合垫162设置在区域110a、110b、110c和110d的第一区域AR’中。第二导电垫163和163a设置在区域110a、110b、110c和110d的第二区域PR’中。多个第一导电垫124和124a可以在基板110的法线方向(例如，方向Y)上与第二导电垫163和163a重叠。具体地，在俯视图中，多个第一导电垫124和124a可以分别重叠超过其相应的第二导电垫163和163a的面积的50％，但不限于此。应当注意，每个第三接合垫162以及第二导电垫163和163a可以是单层结构或多层结构。
在步骤S6中，执行第二电路测试工艺。具体地，向第二电路160施加预定电压以测试在第二电路160中是否发生异常电路问题。例如，通过与探针140接触，将预定电压施加到第二电路160的第二导电垫163a(或第二导电垫163)。获得测试结果以确定在第二电路160中是否发生断路、短路和/或其他异常电路问题。
请同时参照图1、图5A及图5B，执行步骤S7。在步骤S7中，形成第二保护层170在第二电路160上，其中第二电路160的一部分被暴露。具体地，在本实施例中，第二保护层170可以覆盖第二电路160的重分布层161和多个第三接合垫162。在本实施例中，第二保护层170的形成步骤、结构或材料可以与第一保护层150相同或相似，因此在此不再赘述。
多个第二开口171和172与多个第二切割道173和174位于相邻于第二保护层150的位置。第二开口171(或第二开口172)位于区域110a和区域110b(或区域110c和区域110d)的外围区域PR中，以至少暴露第二电路160的多个第二导电垫163(或第二导电垫163a)。在本实施例中，第二开口171和第二开口172可以是沟槽(trench)，但不限于此。在本实施例中，第二开口171和第二开口172在平行于方向Z的方向上延伸。第二开口171暴露第二导电垫163，第二开口172暴露第二导电垫163a。类似地，在一些实施例中，第二切割道173和/或第二切割道174可以暴露一个或多个第二导电垫163。应当注意，在图5A中仅存在两个第二开口171和172与仅两个第二切割道173和174，但是第二开口和第二切割道的数量不限于此。
第二切割道174平行于方向X。第二切割道173平行于方向Z。第二切割道173与第二切割道174相交并且可以实质上彼此垂直。第二切割道173位于与相邻区域110a和110c之间的边界以及与相邻区域110b和110d之间的边界相对应的位置。第二切割道174位于与相邻区域110a和110b之间的边界以及与相邻区域110c和110d之间的边界相对应的位置。第一切割道153和154可以分别具有宽度。在本实施例中，第二切割道173和174分别具有宽度。距离D1大于第一切割道173的宽度W1。第二切割道173的宽度W2例如是沿着垂直于第二切割道173的延伸方向的方向测量的最小宽度。该测量方法也适合于测量第二切割道174的宽度。在本实施例中，多个第一切割道153和154可以在基板的法线方向(Y方向)上分别重叠于多个第二切割道173和174中的相应一个。更具体地，在基板110的法线方向(Y方向)上，第一切割道153(和/或第一切割道154)和第二切割道173(和/或第二切割道174)可以重叠超过50％，但不限于此。第一切割道153的宽度W1可以与第二切割道173的宽度W2不同。此外，在本实施例中，第一保护层150的面积A1可以大于第二保护层170的面积A2。更具体地说，形成在基板110的第一表面上的第一保护层150的面积A1大于形成在基板110的第二表面上的第二保护层170的面积A2。第一保护层150的宽度W3可以大于第二保护层170的宽度W4。在本实施例中，宽度W3例如是沿着方向X测量的第一保护层150的最大宽度。宽度W4例如是第二保护层170沿着方向X测量的最大宽度。
请同时参照图1、图5A-图6A及图5B-图6B，执行步骤S8。在步骤S8中，通过切割工具沿着第一切割道153和第一切割道154(或第二切割道173和第二切割道174)切割基板110，并且基板110的区域110a、110b、110c和110d中的每一个彼此分离。在本实施例中，第一切割道153的宽度W1大于切割工具的切割宽度。应当注意，在一些实施例中，可以执行额外的图案化工艺以暴露至少一个第二导电垫162，如图6B所示。
请同时参照图1、图7A及图7B，执行步骤S9和S10。在步骤9中，使第二电路160与第一电路120的暴露部分电性连接。例如，在本实施例中，第二电路160可以通过连接图案180电连接到第一电路120的暴露部分，但是不限于此。具体地，在本实施例中，连接图案180至少形成在基板110的侧表面113上，并且第二电路160可以通过连接图案180与第一电路120的暴露部分电连接。换句话说，连接图案180可以被视为基板110的侧表面113上的导电图案。在一些实施例中，连接图案180也可以设置在第一电路120的侧面1201和第二电路160的侧面164上。在一些实施例中，连接图案180的端部也可以设置在第一电路120和第二电路160上，以分别接触第一电路120的至少一个第一导电垫124a的上表面和第二电路160的至少一个第二导电垫163a的上表面，从而保护第一导电垫124a中的至少一个和第二导电垫163a中的至少一个免受损坏。应当注意，在一些实施例中，连接图案180可以仅接触至少一个第一导电垫124a的侧部(和/或至少一个第二导电垫163a的侧部)，而不接触其上表面。在其他实施例中，在连接图案180和第一导电垫124a中的至少一个(或第二导电垫163a中的至少一个)之间可以存在居中的导电元件，以形成电性连接。
此外，如图7B所示，当连接图案180接触第一电路120的至少一个第一导电垫124a的上表面和第二电路160的至少一个第二导电垫163a的上表面时，连接图案180具有距第二电路160最远的上表面181和距第一电路120最远的下表面182。更具体地说，上表面181可以是连接图案180的一部分的表面，该部分沿Y方向高于第二钝化层128，类似地，下表面182可以是连接图案180的另一部分的表面，该另一部分沿Y方向低于第四钝化层1615。在基板110的第一表面111与连接图案180的最高点之间存在距离H2。在本实施例中，基板110的第一表面111与第一保护层150的顶表面150a之间的距离H1可以大于距离H2。更具体地说，距离H1是沿Y方向测量的基板110的第一表面111与第一保护层150的顶表面150a之间的最大距离，距离H2是沿Y方向测量的基板110的第一表面111与连接图案180的最高点之间的最大距离。因此，当设置连接图案180时，第一保护层150可以用于保护连接图案180不被损坏。在一些实施例中，距离H1可以大于距离H2的1.1倍，但不限于此。在本实施例中，连接图案180的厚度为例如1μm至50μm(1μm≤厚度≤50μm)，但不限于此。连接图案180的材料可以包括诸如银、金、铜等的金属，并且该材料可以以淤浆状态存在、或者以形成在膜上的金属线存在、或者以与包含这些金属中的至少一种的纳米颗粒混合的胶态树脂存在，但不限于此。
在本实施例中，在形成连接图案180之后，可以在连接图案180的外部形成绝缘层183。更具体地，绝缘层183可以覆盖连接图案180的表面(例如，上表面181和下表面182)。绝缘层183可以是单层或多层结构，并且可以包括例如有机材料、无机材料或以上的组合，但不限于此。有机材料可以是例如全氟烷氧基烷烃(PFA)或树脂。无机材料可以是例如氧化硅或氮化硅。绝缘层183具有上表面184和下表面185，上表面184在连接图案180的上表面181上，下表面185在连接图案180的下表面182上。在基板110的第一表面111和绝缘层183的最高点之间沿方向Y测量有距离H3。在本实施例中，距离H1可以大于距离H3。在一些实施例中，距离H1可以大于距离H3的1.1倍，但不限于此。
在步骤S10中，执行第三电路测试工艺。具体地，将预定电压施加到第二电路160以测试在经由连接图案180从第二电路160到第一电路120的电连接中是否发生异常电路问题。例如，第三接合垫162的至少一部分可以通过上述额外的图案化工艺或具有更大宽度的第二切割道173和174暴露，并且通过与探针140接触，将预定电压施加到第二电路160的被暴露第三接合垫162上。获得测试结果以确定在经由连接图案180从第二电路160到第一电路120的电性连接中是否发生断路、短路或其他异常电路问题。
请同时参照图1、图8A及图8B，依序执行步骤S11和S12。在步骤S11中，移除第一保护层150，并且将多个发光元件190转移到基板110的第一表面111上，以电性连接第一电路120来形成面板。具体地，可以移除第一保护层150的全部或部分以暴露第一接合垫122和第二接合垫123。在移除第一保护层150并暴露第一接合垫122和第二接合垫123之后，发光元件190被转移并结合到第一电路120的第一接合垫122和第二接合垫123，并且每个发光元件190电性连接到相应的晶体管121和相应的第一信号线125。应当注意，在本揭露中，通过包括发光元件190和先前构建的结构来形成面板，该先前构建的结构可以包括基板110、第一电路120、第二电路160和连接图案180。在另一方面，有源区域AR和外围区域PR之间的边界可以被定义为所有最外发光元件的发光区域的最外端点的线连接。例如，如果面板中有一个矩形的发光元件阵列，最上一行的发光元件的发光区域的最高端点、最下一行的发光元件的发光区域的最低端点、最左列的发光元件的发光区域的最左端点、最右列的发光元件的发光区域的最右端点的线连接，可一起定义有源区域AR和外围区域PR之间的边界。
应当注意，在本实施例中，使用倒装芯片型LED作为发光元件190仅是示例，但是不限于此。存在各种类型的发光元件190，并且存在各种方法以在发光元件190中的一个与第一接合垫122和第二接合垫123中的至少一个之间形成电性连接。
在步骤S12中，执行第四电路测试工艺。具体地，预定电压被施加到第二电路160以测试在经由连接图案180和第一电路120从第二电路160到发光元件190的电性连接中是否发生异常电路问题。例如，通过与探针140接触，将预定电压施加到第二电路160的被暴露第三接合垫162。获得测试结果以确定在经由连接图案180和第一电路120从第二电路160到发光元件190的电性连接中是否发生断路、短路或其他异常电路问题。
请同时参照图1、图9A及图9B，依序执行步骤S13。在步骤S13中，执行封装工艺。具体地，可以在基板110的第一表面111上形成模塑料192以封装发光元件190、第一接合垫122、第二接合垫123和绝缘层183的上表面184。
最后，请参照图1，执行步骤S14。在步骤S14中，移除第二保护层170，并将至少一个集成电路(IC)(未示出)结合到基板110的第二表面112上且电性连接第二电路160以制造电子装置。具体地，在移除第二保护层170并暴露在先前步骤中未暴露的第三接合垫162之后，将至少一个集成电路粘结到第二电路160的第三接合垫162，以电性连接到第二电路160的对应的第三接合垫162。应当注意，在本揭露中，电子装置可以被定义为包括至少一个在上述步骤S1至S13中形成的面板，以及结合到该面板上的至少一个集成电路。在本实施例中，尽管制造电子装置100的方法从基板110开始，然后在形成第二保护层170之后将基板110切割成数片，但不限于此。在一些实施例中，制造电子装置100的方法可以在不切割的情况下执行。即，可以根据步骤S1-S7和步骤S9-S14来制造电子装置，并省略步骤S8。
在本实施例的电子装置100的制造方法中，尽管保护层(例如，第一保护层150和第二保护层170)分别形成在基板110的第一表面111和第二表面112上，但不限于此。在一些实施例中，保护层也可以仅形成在基板110的第一表面111或第二表面112上，即，可以仅形成一个保护层(例如，第一保护层150或第二保护层170)。
简而言之，在本实施例的制造电子装置的方法中，在制造电子装置100期间，通过在第一电路120上形成第一保护层150和/或在第二电路160上形成第二保护层170，可以保护第一电路120和/或第二电路160不受损坏。通过在基板110的侧表面113上布置连接图案180并且延伸连接图案180以与第一导电垫124a中的至少一个和第二导电垫163a中的至少一个电性连接，设置在基板110的第一表面111上的第一电路120可以电性连接到设置在基板110的第二表面112上的第二电路160。通过在连接图案180上形成绝缘层183，可以保护连接图案180在制造电子装置100期间不受损坏。因此，本实施方式的制造电子装置的方法具有提高良率或增加工艺便利性的效果。
为了说明，下面将列出其他实施例。需要说明的是，以下各实施例均采用上述各实施例的元件元件和部分，相同的附图标记表示相同或相似的元件，并省略对相同技术内容的描述。对于省略部分的描述，可以参考前述实施例，在此不再赘述。
图10是根据本揭露另一实施例的结构的剖面示意图。请同时参照图3B及图10，本实施例中的结构100a与图3B中的结构相似。本实施例的结构100a与图3B中的结构的差异主要在于：结构100a的第一保护层150’是两层结构。
具体地，第一保护层150’可以包括第一层150a1和第二层150a2。第一层150a1设置在第一电路120上，并且第二层150a2设置在第一层150a1上。在本实施例中，第二层150a2可以比第一层150a1更致密(例如，更高的密度)，并且第一保护层150’可以稍后分离。
图11是根据本揭露另一实施例的结构的顶视示意图。请同时参照图3A及图11，本实施例中的结构100b与图3A中的结构相似。本实施例的结构100b与图3A中的结构的差异主要在于：与结构100b的第一保护层150b相邻的第一开口151b和152b是通孔(via hole)。
具体地，一个第一开口151b可以对应于一个第一导电垫124，并且一个第一开口152b可以对应于一个第一导电垫124a，但不限于此，在其他实施例中，一个第一开口151b(或一个第一开口152b)可以对应于一个以上的第一导电垫。
在基板110的法线方向(Y方向)上，第一开口151b(或第一开口152b一个)的一个重叠于一个对应的第一导电垫124(或第一导电垫124a)。各个第一开口151b(或第一开口152b)的面积A3可以大于对应的第一导电垫124(或第一导电垫124a)的面积A4，且面积A3可以小于区域110c的面积。在本实施例中，各个第一开口151b(或第一开口152b)的面积A3可以大于对应的第一导电垫124(或第一导电垫124a)的面积A4的1.3倍，但不限于此。
图12是根据本揭露另一实施例的结构的顶视示意图。请同时参照图11及图12，图12中的结构100c与图11中的结构100b相似。本实施例的结构100c与结构100b的差异主要在于：结构100c还包括多个第一导电垫124b、124c和124d以及多个第一开口151c、151d和151e。
具体地，在基板110的法线方向(Y方向)上，第一开口151c重叠并暴露出第一导电垫124b，第一开口151b重叠并暴露出第一导电垫124，第一开口152b重叠并暴露出第一导电垫124a，第一开口151d重叠并暴露出第一导电垫124c，第一开口151e重叠并暴露出第一导电垫124d。另外，第一导电垫124b和第一开口151c位于对应于基板110的边缘116和边缘117的位置。第一导电垫124a和第一开口152b位于对应于基板110的边缘115的位置。第一导电垫124c和第一开口151d位于对应于第一切割道153的边缘1531和1532的位置。第一导电垫124d和第一开口151e位于对应于第一切割道154的边缘1541和1542的位置。
图13是根据本揭露另一实施例的结构的剖面示意图。请同时参照图3B及图13，本实施例中的结构100d与图3B中的结构相似。本实施例的结构100d与图3B中的结构的差异主要在于：结构100d的第一电路120d还包括多个测试垫124’和多个开关元件121a。
在本实施例中，多个测试垫124’和多个开关元件121a设置在第一导电垫124和124a的外围上，并且第一导电垫124和124a位于测试垫124’和第一接合垫122之间。多个开关元件121a可以被视为晶体管，但是不限于此。多个开关元件121a电性连接到多个测试垫124’以及多个第一导电垫124和124a。在本实施例中，由于第一电路120很复杂，测试垫124’和开关元件121a的设计可用于简化后续的电路测试工艺(诸如第一电路测试工艺，但不限于此)。在完成第一电路测试工艺或形成第二电路160之后，可使用切割工具沿切割线L1移除多个测试垫124’和多个开关元件121a。
图14是根据本揭露另一实施例的结构的剖面示意图。请同时参照图7B及图14，本实施例中的结构100e与图7B中的结构相似。本实施例的结构100e与图7B中的结构的差异主要在于：结构100e的绝缘层183’覆盖第一保护层150的一部分和/或第二保护层170的一部分。
具体地，绝缘层183’覆盖第一保护层150的顶表面150a和/或第二保护层170远离第二电路160的表面170a。在本实施例中，沿着Y方向，基板110的第一表面111与第一保护层150的顶表面150a之间的距离H1可以小于基板110的第一表面111与绝缘层183’的最高点之间的距离H4，并且可以确保绝缘层183’提供的保护效果。在本实施例中，绝缘层183’具有倒锥形(如虚线圆所示)，并且倒锥形设置在第一保护层150(或第二保护层170)的一部分上，且第一保护层150(或第二保护层170)可以在随后的制造过程中容易地分离。
图15是根据本揭露另一实施例的结构的顶视示意图。请同时参照图7A及图15，本实施例中的结构100f与图7A中的结构相似。本实施例的结构100f与图7A中的结构的差异主要在于：结构100f的第一电路120f还包括冗余第一导电垫124a1和124a2以及导线129和129a。
具体地，导线129可以电性连接到第一导电垫124a和冗余第一导电垫124a1，导线129a可以电性连接到第一导电垫124’和冗余第一导电垫124a2。第一导电垫124a、冗余第一导电垫124a1、第一导电垫124’和冗余第一导电垫124a2分别电性连接到相应的连接图案180。因此，当第一导电垫124a(或第一导电垫124’)损坏时，冗余第一导电垫124a1(或冗余第一导电垫124a2)可用于替换损坏的第一导电垫124a(或第一导电垫124’)来传输信号。
图16是根据本揭露另一实施例的结构的顶视示意图。请同时参照图7A及图16，本实施例中的结构100g与图7A中的结构相似。本实施例的结构100g与图7A中的结构的差异主要在于：结构100g的第一电路120g还包括第一导电垫124a’、124a”和124a”’，以及冗余第一导电垫124e1、124e2、124e3和124e4。
在本实施例中，第一导电垫124a，124a’，124a”和124a”’设置在区域110c的边缘110c1上，并且冗余第一导电垫124e1、124e2、124e3和124e4设置在区域110c的边缘110c2上。边缘110c1可以相邻于边缘110c2，但不限于此。第一导电垫124a(或第一导电垫124a’、124a”或124a”’)电性连接到冗余第一导电垫124e1(或冗余第一导电垫124e2、124e3或124e4)，且第一导电垫124a(或第一导电垫124a’、124a”或124a”’)和冗余第一导电垫124e1(或冗余第一导电垫124e2、124e3或124e4)电性连接至相同的信号。第一导电垫124a、第一导电垫124a’、第一导电垫124a”和第一导电垫124a”’分别电性连接到相应的连接图案180。冗余第一导电垫124e1、冗余第一导电垫124e2、冗余第一导电垫124e3和冗余第一导电垫124e4分别电性连接到相应的连接图案180e。因此，当第一导电垫124a(或第一导电垫124a’、124a”或124a”’)损坏时，冗余第一导电垫124e1(或冗余第一导电垫124e2、124e3或124e4)可用于替换损坏的第一导电垫124a(或第一导电垫124a’、124a”或124a”’)来传输信号。
综上所述，在本实施例的制造电子装置的方法中，通过在第一电路上形成第一保护层和/或在第二电路上形成第二保护层，可以保护第一电路和/或第二电路在制造电子装置期间不受损坏。通过将连接图案布置在基板的侧面上，设置在基板的第一表面上的第一电路可以电性连接到设置在基板的第二表面上的第二电路。通过在连接图案上形成绝缘层，可以保护连接图案在制造电子装置期间免受损坏。因此，本实施方式的制造电子装置的方法具有提高良率或增加工艺便利性的效果。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (5)

1.一种制造电子装置的方法，其特征在于，包括：
提供基板，所述基板具有第一表面、相对于所述第一表面的第二表面，以及位于所述第一表面与所述第二表面之间的侧表面；
形成第一电路在所述第一表面上；
形成第一保护层在所述第一电路上，其中所述第一电路的一部分被暴露；
形成第二电路在所述第二表面上；以及
使所述第二电路与所述第一电路的所述暴露部分电性连接。
2.根据权利要求1所述的方法，其特征在于，还包括：
形成连接图案在所述侧表面上，其中所述第二电路通过所述连接图案与所述第一电路的所述暴露部分电性连接。
3.根据权利要求1所述的方法，其特征在于，还包括：
移除所述第一保护层，并将多个发光元件转移到所述基板的所述第一表面上且电性连接所述第一电路。
4.根据权利要求1所述的方法，其特征在于，还包括：
形成第二保护层在所述第二电路上，其中所述第二电路的一部分被暴露。
5.根据权利要求4所述的方法，其特征在于，还包括：
移除第二保护层，并将集成电路接合到基板的第二表面上且电性连接第二电路。
CN202111046991.3A 2020-10-15 2021-09-07 制造电子装置的方法 Pending CN114373736A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/070,929 2020-10-15
US17/070,929 US20220123188A1 (en) 2020-10-15 2020-10-15 Method of manufacturing electronic device

Publications (1)

Publication Number Publication Date
CN114373736A true CN114373736A (zh) 2022-04-19

Family

ID=81137824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111046991.3A Pending CN114373736A (zh) 2020-10-15 2021-09-07 制造电子装置的方法

Country Status (2)

Country Link
US (2) US20220123188A1 (zh)
CN (1) CN114373736A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869816B2 (en) * 2021-07-26 2024-01-09 Excellence Opto. Inc. LED package with multiple test pads and parallel circuit elements
KR20230167181A (ko) * 2022-05-30 2023-12-08 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5577965B2 (ja) * 2010-09-02 2014-08-27 ソニー株式会社 半導体装置、および、その製造方法、電子機器
CN110910774A (zh) * 2019-11-04 2020-03-24 深圳市华星光电半导体显示技术有限公司 显示面板、制造方法以及拼接显示面板
US11972989B2 (en) * 2019-11-29 2024-04-30 Boe Technology Group Co., Ltd. Display substrate and method for detecting broken fanout wire of display substrate
KR20220018122A (ko) * 2020-08-05 2022-02-15 삼성디스플레이 주식회사 타일형 표시 장치
US11366179B2 (en) * 2020-10-15 2022-06-21 Innolux Corporation Method of manufacturing electronic device

Also Published As

Publication number Publication date
US20230387375A1 (en) 2023-11-30
US20220123188A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
US20230387375A1 (en) Method of manufacturing electronic device
JP7394533B2 (ja) 電子装置
KR20200141933A (ko) 전자 장치 및 타일식 전자 장치
US11789066B2 (en) Method for manufacturing electronic device having a seed layer on a substrate
US20240036122A1 (en) Electronic device
US20200395286A1 (en) Electronic device
US20210400819A1 (en) Circuit structure and fabrication method thereof
CN112581861B (zh) 可挠式显示设备
US20240047393A1 (en) Electronic substrate and electronic device
US20240130040A1 (en) Conductive film and test component
US20230411272A1 (en) Electronic device and manufacturing method thereof
US20240237207A1 (en) Circuit board
US20230131442A1 (en) Electronic device
US20240120304A1 (en) Electronic device and manufacturing method thereof
US20240194652A1 (en) Light emitting device and manufacturing method thereof
US20240071840A1 (en) Method for manufacturing electronic device
EP4131373A2 (en) Package device
US20240145461A1 (en) Modulation device
US20240186476A1 (en) Electronic devices and manufacturing method thereof
CN115831923A (zh) 电子装置及其制作方法
TW202416486A (zh) 電子裝置及其製造方法
CN114864773A (zh) 发光二极管显示装置及其制造方法
CN116230675A (zh) 电子装置及其制作方法
CN118315389A (zh) 电子装置及其制造方法
CN113972308A (zh) 电子基板以及电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination