CN115694374A - 一种运算放大器电路、运算放大器及包络跟踪电源 - Google Patents

Abstract

本发明涉及模拟电路技术领域，尤其涉及一种运算放大器电路、运算放大器及包络跟踪电源，其包括差分输入级、输出级以及AB类输出级反馈控制环路；其中差分输入级包括NPN晶体管Q₁与Q₂，Q₁与Q₂的发射区分别对应联通负反馈电阻R₁与R₂；输出级包括NPN晶体管Q₁₄和Q₁₅；AB类输出级反馈控制环路包括PNP晶体管Q₃、Q₄、Q₅以及NPN晶体管Q₆、Q₇、Q₈、Q₉、Q₁₀、Q₁₁、Q₁₂、Q₁₃，本公开大大减少了运算放大电路的总谐波失真，同时优化了整体功耗，得到了与互补双极工艺性能相当的高压宽带运算放大器以及相关运算放大电路。

Description

一种运算放大器电路、运算放大器及包络跟踪电源

技术领域

本发明涉及模拟集成电路技术领域，尤其涉及一种运算放大器电路、运算放大器及包络跟踪电源。

背景技术

本部分中的陈述仅提供与本公开有关的背景信息并且不构成现有技术。

实现高压宽带运算放大器的主要方式是采用性能优越的高压互补双极工艺进行电路设计，互补双极工艺将高性能NPN晶体管和PNP晶体管集成在同一芯片上，PNP晶体管采用与NPN晶体管类似的全纵向结构，具有特征频率高，大电流下增益衰减小等显著特点，但是目前互补双极工艺很难获得，基本处于被国外公司垄断的境地，基于此，采用单片集成工艺可以在一定程度解决此问题，但是现有的单片集成工艺普遍采用PNP晶体管，进而导致PNP晶体管用于输出级传输大电流将产生严重的问题，用于输出级也将对电路的带宽造成影响，同时就算采用PNP和NPN晶体管的双极轨到轨输出级结构也难以实现宽带运算放大器。

如何采用全NPN晶体管实现高宽带以及得到大电流输出是本领域技术人员亟待解决的问题之一。

发明内容

发明人通过研究发现：单片集成工艺可以将Bipolar、CMOS和DMOS集成在一块芯片上，可以提供耐压较高的器件用于电路设计，缺点是单片集成工艺工艺中的PNP晶体管，不论是横向还是纵向结构，其性能比NPN晶体管都要差很多。

鉴于此，本公开的目的在于提供一种运算放大器电路、运算放大器及包络跟踪电源，通过配置全NPN晶体管外加AB类输出级反馈控制环路，来解决现有技术的运算放大器无法实现高带宽以及同时输出大电流的问题。

据本公开的一个方面，提供一种运算放大器电路，包括差分输入级、输出级以及AB类输出级反馈控制环路；其中差分输入级包括NPN晶体管Q₁与Q₂，所述Q₁与所述Q₂的发射区分别对应联通负反馈电阻R₁与R₂；所述输出级包括NPN晶体管Q₁₄和Q₁₅；所述AB类输出级反馈控制环路包括PNP晶体管Q₃、Q₄、Q₅以及NPN晶体管Q₆、Q₇、Q₈、Q₉、Q₁₀、Q₁₁、Q₁₂、Q₁₃，所述Q₁₂、Q₁₃、Q₁₄、Q₁₅具有相同的基区与发射区电压。

需要说明的是，发明人在针对现有技术进行日常使用的过程中，发觉从硅材料本身的特性及构成的PN结特性来考虑，PNP型三极管不容易做成高电压的，在生产工艺方面，NPN型三极管更适合做成大功率三极管，基于此，发明人结合现有技术的缺陷，将差分输入级、输出级以及AB类输出级反馈控制环路进行融合，提高了运放的工作带宽，减小电路的总谐波失真，同时优化了整体功耗。

本公开的一些实施例中，所述Q₁与所述Q₂为差分输入对。

本公开的一些实施例中，所述PNP晶体管Q₃、Q₄、Q₅组成镜像电流源，其中所述Q₃、Q₄为所述Q₁、Q₂的有源负载。

本公开的一些实施例中，所述Q₃、Q₄被配置镜像Q₅的电流。

本公开的一些实施例中，所述NPN晶体管Q₁₄、Q₁₅的基区分别与所述Q₃、Q₄的集电区对应连接。

本公开的一些实施例中，所述Q₁₄被配置为电压跟随连接方式，所述Q₁₅被配置为反相放大连接方式；所述Q₁₄、Q₁₅的基区与所述Q₃、Q₄的集电区连接。

本公开的一些实施例中，所述NPN晶体管Q₆、Q₇、Q₈配置为采用二极管连接方式。

本公开的一些实施例中，所述Q₁₀与所述Q₁₁构成电流选择电路且所述Q₁₀和所述Q₁₁的基区分别与所述Q₇和所述Q₈的发射区对应相连。

据本公开的另一个方面，提供一种运算放大器，包括上述任意一项公开的运算放大器电路。

据本公开的再一个方面，提供一种包络跟踪电源，包括上述公开的运算放大器。

本公开与目前公开的技术相比，具有如下的优点和有益效果：本公开采用全NPN晶体管配合AB类输出级反馈控制的方法，大大减少了运算放大电路的总谐波失真，同时优化了整体功耗；同时本公开通过采用基于BCD工艺，得到了与互补双极工艺性能相当的高压宽带运算放大器以及相关运算放大电路。

附图说明

为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明的电路结构示意图；

图2是本发明的AB类输出级反馈控制原理图。

其中，图2中的I₁₄和I₁₅分别是输出级NPN晶体管Q₁₄和Q₁₅的工作电流；I_OUT是Q₁₄和Q₁₅净输出电流；I_Q是当两个输出级晶体管电流相等时，流过的电流是静态电流；I_M是当一个输出级晶体管电流大于I_Q时，另一个输出级晶体管电流趋近最小的电流；图2中虚线和实线的交点处的数字0代表净输出电流为零，输出级偏置在静态电流I_Q。

具体实施方式

请一并参考说明附图1-附图2，本实施例提供了一种运算放大器电路、运算放大器及包络跟踪电源，该运算放大器电路、运算放大器及包络跟踪电源已经处于实际测试使用阶段，并且已经初步提高了运放的工作带宽。

之后参考附图来更全面地描述本发明，在附图中示出了本发明的说明性实施例。但是，本发明还以许多不同的形式体现并且不应当理解为限制于这里叙述的实施例。相反，这些实施例被提供以便本公开充分和完整，并且将本发明的范围完全传递给本领域技术人员。

将会理解的是，当元件被称之为“耦合到”、“连接到”或“响应于”另一个元件时，它可能直接耦合到、连接到或响应于其它元件，或者中间元件也可以存在。相比之下，当元件被称之为“直接耦合到”、“直接连接到”或“直接响应于”另一个元件时，不存在中间元件。相同的编号通篇是指相同的元件。如这里所使用的，术语“和/或”包括一个或多个关联的所列出项的任何和所有组合并且可以用“/”来缩写。

还将理解的是，尽管术语第一、第二等可以在这里用来描述各种元件，但这些元件不应当被这些术语限制。这些术语只用来区别一个元件与另一个元件。

这里所使用的术语只用于描述特定实施例的目的而不试图限制本发明。如这里所使用的，单数形式“一”、“一个”和“该”旨在也包括多数形式，除非上下文清楚指明不是这样。将进一步理解，术语“包括”和“包含”当在这里使用时规定了所阐明特征、步骤、操作、元素和/或部件的存在，但是不排除一个或多个其它特征、步骤、操作、元素、部件和/或其组合的存在或添加。

除非相反定义，这里使用的所有术语(包括技术和科学术语)具有与本发明所属技术领域的普通技术人员通常理解的相同的含义。将进一步理解，诸如在常用词典里所定义的术语应当被解释为具有与其在相关领域的上下文中的意思相一致的意思，并且将不按照理想化的或非常正式意思来解释，除非特意在这里这样定义。

参考根据本发明的实施例的方法、系统和计算机程序产品的框图和流程图来在下面的部分描述本发明。将会理解，框图或流程图的方框以及框图或流程图中方框的组合可以至少部分地由计算机程序指令来实现。这些计算机程序指令可以被提供给一个或多个企业、应用、个人、普遍和/或嵌入式计算机系统，使得经由计算机系统执行的该指令创建用于实现方框图的一个或多个方框中规定的功能/动作的装置、模块、设备、方法。也可以在其它实施例中使用通用计算机系统和/或专用硬件的组合。

这些计算机程序指令还可存储在计算机系统的存储器中，以命令计算机系统以特定的方式工作，使得存储在存储器中的指令产生包括实现一个或多个方框中规定的功能/动作的计算机可读程序代码的制造物品。计算机程序指令还可以加载到计算机系统中以使一系列操作步骤由计算机系统执行，从而产生计算机实现的进程，使得在处理器上执行的指令提供用于实现一个或多个方框中规定的功能/动作的步骤。由此，框图和/或流程图的给定的一个或多个方框为方法、计算机程序产品和/或系统提供(结构的和/或装置加功能的)支持。

还应当注意，在一些替换实施方式中，在流程图中标注的功能/动作可能不是按流程图标注的顺序发生的。例如接连示出的两个方框可以事实上基本并发地执行，或者这些方框有时以相反的顺序执行，这取决于所涉及的功能/动作。最后，一个或多个方框的功能可以是单独的或与其它方框的功能组合。

实施例

本实施例至少包括如下内容：一种运算放大器电路，包括差分输入级、输出级以及AB类输出级反馈控制环路，其中运算放大器电路可以应用在正电源VCC、负电源VSS以及单电源上。

参考说明附图1，进一步理解如下：差分输入级包括NPN晶体管Q₁与Q₂，Q₁与Q₂为差分输入对，Q₁与Q₂的发射区分别对应联通负反馈电阻R₁与R₂；输出级包括NPN晶体管Q₁₄和Q₁₅；AB类输出级反馈控制环路包括PNP晶体管Q₃、Q₄、Q₅以及NPN晶体管Q₆、Q₇、Q₈、Q₉、Q₁₀、Q₁₁、Q₁₂、Q₁₃。

其中，PNP晶体管Q₃、Q₄、Q₅组成镜像电流源，Q₃和Q₄镜像Q₅的电流，而Q₅流过的电流与Q₁₄和Q₁₅的电流有关，Q₅与Q₃和Q₄镜像进而可以改变Q₃和Q₄的电流，而NPN晶体管Q₁₄、Q₁₅的基区分别与Q₃、Q₄的集电区对应连接，因此实现了对输出级晶体管的反馈控制。

进一步的，继续参考说明附图1，NPN晶体管Q₆、Q₇和Q₈是二极管连接形式的晶体管，Q₆的基极发射极电压V_BE由基准电流I₂决定，Q₇的基极发射极电压V_BE由流过Q₁₃的电流决定，Q₈的基极发射极电压V_BE由流过Q₁₂的电流决定，Q₁₂与Q₁₄的电流成比例，Q₁₃与Q₁₅的电流成比例，Q₁₀和Q₁₁构成电流选择电路，Q₁₂和Q₁₃的集电区电流流过二极管连接形式的NPN晶体管Q₇和Q₈产生不同的压降，Q₁₀和Q₁₁的发射区和集电区分别连接在一起，Q₁₀和Q₁₁流过电流的大小由基区电压决定，而Q₁₀和Q₁₁的基区与Q₇和Q₈的发射区连接在一起，Q₇和Q₈的发射区电压与流过的电流有关，较大的电流导致较低的发射区电压，从而影响Q₁₀和Q₁₁的导通，Q₁₀和Q₁₁中高的基区电压将使其导通，对应的是Q₇和Q₈中高的发射区电压，也就是Q₁₂和Q₁₃中较小的输出级镜像电流，因此Q₁₀和Q₁₁导通由输出级控制，Q₁₀和Q₁₁中导通的晶体管与Q₉构成电流比较器，比较的是参考电流和输出级镜像电流，具体为：

当输出级镜像电流小于参考电流时，Q₁₀和Q₁₁中导通的晶体管流过的电流增加导致流过Q₅的电流增加，又因为Q₃、Q₄镜像Q₅的电流，因此流过Q₃和Q₅的电流增加导致Q₁₄和Q₁₅的基区电流增加，从而导致输出级镜像电流增加。

当输出级镜像电流大于参考电流时，Q₁₀和Q₁₁中导通的晶体管流过的电流减小导致流过Q₅的电流减小，Q₃、Q₄镜像Q₅的电流，因此流过Q₃和Q₅的电流减小导致Q₁₄和Q₁₅的基区电流减小，从而导致输出级镜像电流减小。进一步的，Q₃、Q₄镜像Q₅的电流，而Q₅流过的电流与Q₁₄和Q₁₅电流有关，Q₅与Q₃、Q₄镜像进而可以改变Q₃、Q₄的电流，而输出级晶体管Q₁₄和Q₁₅的基区与Q₃、Q₄的集电区连接，进而实现了对输出级晶体管的控制。

进一步的，继续参考说明附图1，可以理解的是，Q₁₂、Q₁₃、Q₁₄、Q₁₅具有相同的基区与发射区电压，因此Q₁₂和Q₁₃的集电区分别与Q₁₄、Q₁₅的集电区电流成比例。在基区发射区电压相同的情况下，晶体管集电区电流与发射区面积成比例。Q₁₂和Q₁₃的集电区电流流过二极管连接形式的NPN晶体管Q₇和Q₈产生不同的压降，从而驱动Q₁₀和Q₁₁构成的最小电流选择电路，Q₁₀和Q₁₁的共射节点电压由较高的基区电压决定，Q₁₀和Q₁₁构成电流选择电路，Q₁₂和Q₁₃的集电区电流流过二极管连接形式的NPN晶体管Q₇和Q₈产生不同的压降，Q₁₀和Q₁₁的发射区和集电区分别连接在一起，Q₁₀和Q₁₁流过电流的大小由基区电压决定，而Q₁₀和Q₁₁的基区与Q₇和Q₈的射极连接在一起，Q₇和Q₈的发射区电压与流过的电流有关，较大的电流导致较低的射极电压，从而影响Q₁₀和Q₁₁的导通，Q₁₀和Q₁₁中高的基区电压将使其导通，对应的是Q₇和Q₈中高的发射区电压，也就是Q₁₂和Q₁₃中较小的输出级镜像电流。

而最小选择电路Q₁₀和Q₁₁的基区电压与流过二极管连接形式的Q₇和Q₈的电流有关，Q₁₀和Q₁₁的基极与Q₇和Q₈的发射区相连，Q₇和Q₈是二极管连接方式，Q₇和Q₈的基区发射区电压与流过的电流有关，较大的电流导致较大的基区发射区电压，意味着更低的射极电压，Q₇和Q₈流过的电流分别是输出级晶体管的镜像电流，Q₇和Q₈的发射区电压将影响Q₁₀和Q₁₁的导通，因此最小选择电路的输出由较小的输出级晶体管Q₁₄或Q₁₅的集电区电流控制。

再进一步的是，可以理解为，NPN晶体管Q₁₀和Q₁₁与Q₉形成差分输入对，NPN晶体管Q₆和电流源I₂产生一个基区电压作为差分对Q₉的输入，AB类输出反馈控制环路通过比较Q₉～Q₁₁的基区电压控制镜像电流镜Q₃～Q₅,进而调节输出级晶体管Q₁₄和Q₁₅的基区电流，确定静态工作电流。

其中需要说明的是，AB类输出反馈控制环路由PNP晶体管Q₃～Q₅、NPN晶体管Q₆～Q₁₃构成；Q₃和Q₄镜像Q₅的电流，而流过Q₅的电流与Q₁₄和Q₁₅电流有关，Q₅与Q₃和Q₄镜像进而可以改变Q₃和Q₄的电流，而输出级晶体管Q₁₄和Q₁₅的基极与Q₃和Q₄的集电区连接，进而可以改变输出级晶体管的基区电流，

为了更好地说明与理解，现针对AB类输出反馈控制环路的原理进行说明，请参考说明附图2，可以理解为：其中I₁₄和I₁₅分别是输出级NPN晶体管Q₁₄和Q₁₅的工作电流，I_M是最小工作电流，输出级是AB类工作方式，当一个输出级晶体管完全打开时，另一个输出级晶体管流过最小工作电流I_M，为了减小AB类输出级失真，应该避免晶体管Q₁₄和Q₁₅进入关断状态，最好的办法是使其工作在静态工作偏置电流I_Q下，进一步，可以参考如下电流关系表达式进行理解：

I₁₄I₁₅-(I₁₄+I₁₅)·I_M＝I_Q·(I_Q-2I_M)

在上式中，选取I_M＝0.5I_Q，得到：

I₁₄I₁₅＝(I₁₄+I₁₅)·I_M

从上式中，可以得到说明附图2所示的AB类输出曲线，当两个输出级晶体管电流相等时，流过的电流是静态电流I_Q，随着输入信号的变化，当一个输出级晶体管电流大于I_Q时，另一个输出级晶体管电流趋近最小电流I_M；同时，从可以从说明附图2中看出，输出级晶体管Q₁₄和Q₁₅的电流与最小电流I_M有固定关系，参考说明附图2的曲线。

同时，本申请为了更好进行理解，针对于上述运算放大器电路，本申请公开了一种应用上述任意一项公开的运算放大器电路的运算放大器，运算放大器电路的各个器件封装为一整体。

当然，本申请还公开了一种应用上述运算放大器的包络跟踪电源，该包络跟踪电源相较于现有技术中的包络跟踪电源而言，具有更高的压摆率。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可，同时以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种运算放大器电路，其特征在于，包括差分输入级、输出级以及AB类输出级反馈控制环路；其中差分输入级包括NPN晶体管Q₁与Q₂，所述Q₁与所述Q₂的发射区分别对应联通负反馈电阻R₁与R₂；所述输出级包括NPN晶体管Q₁₄和Q₁₅；所述AB类输出级反馈控制环路包括PNP晶体管Q₃、Q₄、Q₅以及NPN晶体管Q₆、Q₇、Q₈、Q₉、Q₁₀、Q₁₁、Q₁₂、Q₁₃，所述Q₁₂、Q₁₃、Q₁₄、Q₁₅具有相同的基区与发射区电压。

2.根据权利要求1所述的运算放大器电路，其特征在于，所述Q₁与所述Q₂为差分输入对。

3.根据权利要求1所述的运算放大器电路，其特征在于，所述PNP晶体管Q₃、Q₄、Q₅组成镜像电流源，其中所述Q₃、Q₄为所述Q₁、Q₂的有源负载。

4.根据权利要求3所述的运算放大器电路，其特征在于，所述Q₃、Q₄被配置镜像Q₅的电流。

5.根据权利要求3或4所述的运算放大器电路，其特征在于，所述NPN晶体管Q₁₄、Q₁₅的基区分别与所述Q₃、Q₄的集电区对应连接。

6.根据权利要求5所述的运算放大器电路，其特征在于，所述Q₁₄被配置为电压跟随连接方式，所述Q₁₅被配置为反相放大连接方式；所述Q₁₄、Q₁₅的基区与所述Q₃、Q₄的集电区连接。

7.根据权利要求1所述的运算放大器电路，其特征在于，所述NPN晶体管Q₆、Q₇、Q₈配置为采用二极管连接方式。

8.根据权利要求7所述的运算放大器电路，其特征在于，所述Q₁₀与所述Q₁₁构成电流选择电路且所述Q₁₀和所述Q₁₁的基区分别与所述Q₇和所述Q₈的发射区对应相连。

9.一种运算放大器，其特征在于，包括权利要求2-8任意一项所述的运算放大器电路。

10.一种包络跟踪电源，其特征在于，包括权利要求9所述的运算放大器。

Images