CN115694374B - 一种运算放大器电路、运算放大器及包络跟踪电源 - Google Patents
一种运算放大器电路、运算放大器及包络跟踪电源 Download PDFInfo
- Publication number
- CN115694374B CN115694374B CN202211432528.7A CN202211432528A CN115694374B CN 115694374 B CN115694374 B CN 115694374B CN 202211432528 A CN202211432528 A CN 202211432528A CN 115694374 B CN115694374 B CN 115694374B
- Authority
- CN
- China
- Prior art keywords
- operational amplifier
- output stage
- amplifier circuit
- current
- npn transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Amplifiers (AREA)
Abstract
本发明涉及模拟电路技术领域,尤其涉及一种运算放大器电路、运算放大器及包络跟踪电源,其包括差分输入级、输出级以及AB类输出级反馈控制环路;其中差分输入级包括NPN晶体管Q1与Q2,Q1与Q2的发射区分别对应联通负反馈电阻R1与R2;输出级包括NPN晶体管Q14和Q15;AB类输出级反馈控制环路包括PNP晶体管Q3、Q4、Q5以及NPN晶体管Q6、Q7、Q8、Q9、Q10、Q11、Q12、Q13,本公开大大减少了运算放大电路的总谐波失真,同时优化了整体功耗,得到了与互补双极工艺性能相当的高压宽带运算放大器以及相关运算放大电路。
Description
技术领域
本发明涉及模拟集成电路技术领域,尤其涉及一种运算放大器电路、运算放大器及包络跟踪电源。
背景技术
本部分中的陈述仅提供与本公开有关的背景信息并且不构成现有技术。
实现高压宽带运算放大器的主要方式是采用性能优越的高压互补双极工艺进行电路设计,互补双极工艺将高性能NPN晶体管和PNP晶体管集成在同一芯片上,PNP晶体管采用与NPN晶体管类似的全纵向结构,具有特征频率高,大电流下增益衰减小等显著特点,但是目前互补双极工艺很难获得,基本处于被国外公司垄断的境地,基于此,采用单片集成工艺可以在一定程度解决此问题,但是现有的单片集成工艺普遍采用PNP晶体管,进而导致PNP晶体管用于输出级传输大电流将产生严重的问题,用于输出级也将对电路的带宽造成影响,同时就算采用PNP和NPN晶体管的双极轨到轨输出级结构也难以实现宽带运算放大器。
如何采用全NPN晶体管实现高宽带以及得到大电流输出是本领域技术人员亟待解决的问题之一。
发明内容
发明人通过研究发现:单片集成工艺可以将Bipolar、CMOS和DMOS集成在一块芯片上,可以提供耐压较高的器件用于电路设计,缺点是单片集成工艺工艺中的PNP晶体管,不论是横向还是纵向结构,其性能比NPN晶体管都要差很多。
鉴于此,本公开的目的在于提供一种运算放大器电路、运算放大器及包络跟踪电源,通过配置全NPN晶体管外加AB类输出级反馈控制环路,来解决现有技术的运算放大器无法实现高带宽以及同时输出大电流的问题。
据本公开的一个方面,提供一种运算放大器电路,包括差分输入级、输出级以及AB类输出级反馈控制环路;其中差分输入级包括NPN晶体管Q1与Q2,所述Q1与所述Q2的发射区分别对应联通负反馈电阻R1与R2;所述输出级包括NPN晶体管Q14和Q15;所述AB类输出级反馈控制环路包括PNP晶体管Q3、Q4、Q5以及NPN晶体管Q6、Q7、Q8、Q9、Q10、Q11、Q12、Q13,所述Q12、Q13、Q14、Q15具有相同的基区与发射区电压。
需要说明的是,发明人在针对现有技术进行日常使用的过程中,发觉从硅材料本身的特性及构成的PN结特性来考虑,PNP型三极管不容易做成高电压的,在生产工艺方面,NPN型三极管更适合做成大功率三极管,基于此,发明人结合现有技术的缺陷,将差分输入级、输出级以及AB类输出级反馈控制环路进行融合,提高了运放的工作带宽,减小电路的总谐波失真,同时优化了整体功耗。
本公开的一些实施例中,所述Q1与所述Q2为差分输入对。
本公开的一些实施例中,所述PNP晶体管Q3、Q4、Q5组成镜像电流源,其中所述Q3、Q4为所述Q1、Q2的有源负载。
本公开的一些实施例中,所述Q3、Q4被配置镜像Q5的电流。
本公开的一些实施例中,所述NPN晶体管Q14、Q15的基区分别与所述Q3、Q4的集电区对应连接。
本公开的一些实施例中,所述Q14被配置为电压跟随连接方式,所述Q15被配置为反相放大连接方式;所述Q14、Q15的基区与所述Q3、Q4的集电区连接。
本公开的一些实施例中,所述NPN晶体管Q6、Q7、Q8配置为采用二极管连接方式。
本公开的一些实施例中,所述Q10与所述Q11构成电流选择电路且所述Q10和所述Q11的基区分别与所述Q7和所述Q8的发射区对应相连。
据本公开的另一个方面,提供一种运算放大器,包括上述任意一项公开的运算放大器电路。
据本公开的再一个方面,提供一种包络跟踪电源,包括上述公开的运算放大器。
本公开与目前公开的技术相比,具有如下的优点和有益效果:本公开采用全NPN晶体管配合AB类输出级反馈控制的方法,大大减少了运算放大电路的总谐波失真,同时优化了整体功耗;同时本公开通过采用基于BCD工艺,得到了与互补双极工艺性能相当的高压宽带运算放大器以及相关运算放大电路。
附图说明
为了更清楚地说明本申请实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明的电路结构示意图;
图2是本发明的AB类输出级反馈控制原理图。
其中,图2中的I14和I15分别是输出级NPN晶体管Q14和Q15的工作电流;IOUT是Q14和Q15净输出电流;IQ是当两个输出级晶体管电流相等时,流过的电流是静态电流;IM是当一个输出级晶体管电流大于IQ时,另一个输出级晶体管电流趋近最小的电流;图2中虚线和实线的交点处的数字0代表净输出电流为零,输出级偏置在静态电流IQ。
具体实施方式
请一并参考说明附图1-附图2,本实施例提供了一种运算放大器电路、运算放大器及包络跟踪电源,该运算放大器电路、运算放大器及包络跟踪电源已经处于实际测试使用阶段,并且已经初步提高了运放的工作带宽。
之后参考附图来更全面地描述本发明,在附图中示出了本发明的说明性实施例。但是,本发明还以许多不同的形式体现并且不应当理解为限制于这里叙述的实施例。相反,这些实施例被提供以便本公开充分和完整,并且将本发明的范围完全传递给本领域技术人员。
将会理解的是,当元件被称之为“耦合到”、“连接到”或“响应于”另一个元件时,它可能直接耦合到、连接到或响应于其它元件,或者中间元件也可以存在。相比之下,当元件被称之为“直接耦合到”、“直接连接到”或“直接响应于”另一个元件时,不存在中间元件。相同的编号通篇是指相同的元件。如这里所使用的,术语“和/或”包括一个或多个关联的所列出项的任何和所有组合并且可以用“/”来缩写。
还将理解的是,尽管术语第一、第二等可以在这里用来描述各种元件,但这些元件不应当被这些术语限制。这些术语只用来区别一个元件与另一个元件。
这里所使用的术语只用于描述特定实施例的目的而不试图限制本发明。如这里所使用的,单数形式“一”、“一个”和“该”旨在也包括多数形式,除非上下文清楚指明不是这样。将进一步理解,术语“包括”和“包含”当在这里使用时规定了所阐明特征、步骤、操作、元素和/或部件的存在,但是不排除一个或多个其它特征、步骤、操作、元素、部件和/或其组合的存在或添加。
除非相反定义,这里使用的所有术语(包括技术和科学术语)具有与本发明所属技术领域的普通技术人员通常理解的相同的含义。将进一步理解,诸如在常用词典里所定义的术语应当被解释为具有与其在相关领域的上下文中的意思相一致的意思,并且将不按照理想化的或非常正式意思来解释,除非特意在这里这样定义。
参考根据本发明的实施例的方法、系统和计算机程序产品的框图和流程图来在下面的部分描述本发明。将会理解,框图或流程图的方框以及框图或流程图中方框的组合可以至少部分地由计算机程序指令来实现。这些计算机程序指令可以被提供给一个或多个企业、应用、个人、普遍和/或嵌入式计算机系统,使得经由计算机系统执行的该指令创建用于实现方框图的一个或多个方框中规定的功能/动作的装置、模块、设备、方法。也可以在其它实施例中使用通用计算机系统和/或专用硬件的组合。
这些计算机程序指令还可存储在计算机系统的存储器中,以命令计算机系统以特定的方式工作,使得存储在存储器中的指令产生包括实现一个或多个方框中规定的功能/动作的计算机可读程序代码的制造物品。计算机程序指令还可以加载到计算机系统中以使一系列操作步骤由计算机系统执行,从而产生计算机实现的进程,使得在处理器上执行的指令提供用于实现一个或多个方框中规定的功能/动作的步骤。由此,框图和/或流程图的给定的一个或多个方框为方法、计算机程序产品和/或系统提供(结构的和/或装置加功能的)支持。
还应当注意,在一些替换实施方式中,在流程图中标注的功能/动作可能不是按流程图标注的顺序发生的。例如接连示出的两个方框可以事实上基本并发地执行,或者这些方框有时以相反的顺序执行,这取决于所涉及的功能/动作。最后,一个或多个方框的功能可以是单独的或与其它方框的功能组合。
实施例
本实施例至少包括如下内容:一种运算放大器电路,包括差分输入级、输出级以及AB类输出级反馈控制环路,其中运算放大器电路可以应用在正电源VCC、负电源VSS以及单电源上。
参考说明附图1,进一步理解如下:差分输入级包括NPN晶体管Q1与Q2,Q1与Q2为差分输入对,Q1与Q2的发射区分别对应联通负反馈电阻R1与R2;输出级包括NPN晶体管Q14和Q15;AB类输出级反馈控制环路包括PNP晶体管Q3、Q4、Q5以及NPN晶体管Q6、Q7、Q8、Q9、Q10、Q11、Q12、Q13。
其中,PNP晶体管Q3、Q4、Q5组成镜像电流源,Q3和Q4镜像Q5的电流,而Q5流过的电流与Q14和Q15的电流有关,Q5与Q3和Q4镜像进而可以改变Q3和Q4的电流,而NPN晶体管Q14、Q15的基区分别与Q3、Q4的集电区对应连接,因此实现了对输出级晶体管的反馈控制。
进一步的,继续参考说明附图1,NPN晶体管Q6、Q7和Q8是二极管连接形式的晶体管,Q6的基极发射极电压VBE由基准电流I2决定,Q7的基极发射极电压VBE由流过Q13的电流决定,Q8的基极发射极电压VBE由流过Q12的电流决定,Q12与Q14的电流成比例,Q13与Q15的电流成比例,Q10和Q11构成电流选择电路,Q12和Q13的集电区电流流过二极管连接形式的NPN晶体管Q7和Q8产生不同的压降,Q10和Q11的发射区和集电区分别连接在一起,Q10和Q11流过电流的大小由基区电压决定,而Q10和Q11的基区与Q7和Q8的发射区连接在一起,Q7和Q8的发射区电压与流过的电流有关,较大的电流导致较低的发射区电压,从而影响Q10和Q11的导通,Q10和Q11中高的基区电压将使其导通,对应的是Q7和Q8中高的发射区电压,也就是Q12和Q13中较小的输出级镜像电流,因此Q10和Q11导通由输出级控制,Q10和Q11中导通的晶体管与Q9构成电流比较器,比较的是参考电流和输出级镜像电流,具体为:
当输出级镜像电流小于参考电流时,Q10和Q11中导通的晶体管流过的电流增加导致流过Q5的电流增加,又因为Q3、Q4镜像Q5的电流,因此流过Q3和Q5的电流增加导致Q14和Q15的基区电流增加,从而导致输出级镜像电流增加。
当输出级镜像电流大于参考电流时,Q10和Q11中导通的晶体管流过的电流减小导致流过Q5的电流减小,Q3、Q4镜像Q5的电流,因此流过Q3和Q5的电流减小导致Q14和Q15的基区电流减小,从而导致输出级镜像电流减小。进一步的,Q3、Q4镜像Q5的电流,而Q5流过的电流与Q14和Q15电流有关,Q5与Q3、Q4镜像进而可以改变Q3、Q4的电流,而输出级晶体管Q14和Q15的基区与Q3、Q4的集电区连接,进而实现了对输出级晶体管的控制。
进一步的,继续参考说明附图1,可以理解的是,Q12、Q13、Q14、Q15具有相同的基区与发射区电压,因此Q12和Q13的集电区分别与Q14、Q15的集电区电流成比例。在基区发射区电压相同的情况下,晶体管集电区电流与发射区面积成比例。Q12和Q13的集电区电流流过二极管连接形式的NPN晶体管Q7和Q8产生不同的压降,从而驱动Q10和Q11构成的最小电流选择电路,Q10和Q11的共射节点电压由较高的基区电压决定,Q10和Q11构成电流选择电路,Q12和Q13的集电区电流流过二极管连接形式的NPN晶体管Q7和Q8产生不同的压降,Q10和Q11的发射区和集电区分别连接在一起,Q10和Q11流过电流的大小由基区电压决定,而Q10和Q11的基区与Q7和Q8的射极连接在一起,Q7和Q8的发射区电压与流过的电流有关,较大的电流导致较低的射极电压,从而影响Q10和Q11的导通,Q10和Q11中高的基区电压将使其导通,对应的是Q7和Q8中高的发射区电压,也就是Q12和Q13中较小的输出级镜像电流。
而最小选择电路Q10和Q11的基区电压与流过二极管连接形式的Q7和Q8的电流有关,Q10和Q11的基极与Q7和Q8的发射区相连,Q7和Q8是二极管连接方式,Q7和Q8的基区发射区电压与流过的电流有关,较大的电流导致较大的基区发射区电压,意味着更低的射极电压,Q7和Q8流过的电流分别是输出级晶体管的镜像电流,Q7和Q8的发射区电压将影响Q10和Q11的导通,因此最小选择电路的输出由较小的输出级晶体管Q14或Q15的集电区电流控制。
再进一步的是,可以理解为,NPN晶体管Q10和Q11与Q9形成差分输入对,NPN晶体管Q6和电流源I2产生一个基区电压作为差分对Q9的输入,AB类输出反馈控制环路通过比较Q9~Q11的基区电压控制镜像电流镜Q3~Q5,进而调节输出级晶体管Q14和Q15的基区电流,确定静态工作电流。
其中需要说明的是,AB类输出反馈控制环路由PNP晶体管Q3~Q5、NPN晶体管Q6~Q13构成;Q3和Q4镜像Q5的电流,而流过Q5的电流与Q14和Q15电流有关,Q5与Q3和Q4镜像进而可以改变Q3和Q4的电流,而输出级晶体管Q14和Q15的基极与Q3和Q4的集电区连接,进而可以改变输出级晶体管的基区电流,
为了更好地说明与理解,现针对AB类输出反馈控制环路的原理进行说明,请参考说明附图2,可以理解为:其中I14和I15分别是输出级NPN晶体管Q14和Q15的工作电流,IM是最小工作电流,输出级是AB类工作方式,当一个输出级晶体管完全打开时,另一个输出级晶体管流过最小工作电流IM,为了减小AB类输出级失真,应该避免晶体管Q14和Q15进入关断状态,最好的办法是使其工作在静态工作偏置电流IQ下,进一步,可以参考如下电流关系表达式进行理解:
I14I15-(I14+I15)·IM=IQ·(IQ-2IM)
在上式中,选取IM=0.5IQ,得到:
I14I15=(I14+I15)·IM
从上式中,可以得到说明附图2所示的AB类输出曲线,当两个输出级晶体管电流相等时,流过的电流是静态电流IQ,随着输入信号的变化,当一个输出级晶体管电流大于IQ时,另一个输出级晶体管电流趋近最小电流IM;同时,从可以从说明附图2中看出,输出级晶体管Q14和Q15的电流与最小电流IM有固定关系,参考说明附图2的曲线。
同时,本申请为了更好进行理解,针对于上述运算放大器电路,本申请公开了一种应用上述任意一项公开的运算放大器电路的运算放大器,运算放大器电路的各个器件封装为一整体。
当然,本申请还公开了一种应用上述运算放大器的包络跟踪电源,该包络跟踪电源相较于现有技术中的包络跟踪电源而言,具有更高的压摆率。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可,同时以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (7)
1.一种运算放大器电路,其特征在于,包括差分输入级、输出级以及AB类输出级反馈控制环路;其中差分输入级包括NPN晶体管Q1与Q2,所述Q1与所述Q2的发射区分别对应联通负反馈电阻R1与R2;所述输出级包括NPN晶体管Q14和Q15;所述AB类输出级反馈控制环路包括PNP晶体管Q3、Q4、Q5以及NPN晶体管Q6、Q7、Q8、Q9、Q10、Q11、Q12、Q13,所述Q12、Q13、Q14、Q15具有相同的基区与发射区电压;
所述NPN晶体管Q6、Q7、Q8配置为采用二极管连接方式,所述Q10与所述Q11构成电流选择电路且所述Q10和所述Q11的基区分别与所述Q7和所述Q8的发射区对应相连,所述Q14被配置为电压跟随连接方式,所述Q15被配置为反相放大连接方式;所述Q14、Q15的基区与所述Q3、Q4的集电区连接。
2.根据权利要求1所述的运算放大器电路,其特征在于,所述Q1与所述Q2为差分输入对。
3.根据权利要求1所述的运算放大器电路,其特征在于,所述PNP晶体管Q3、Q4、Q5组成镜像电流源,其中所述Q3、Q4为所述Q1、Q2的有源负载。
4.根据权利要求3所述的运算放大器电路,其特征在于,所述Q3、Q4被配置镜像Q5的电流。
5.根据权利要求3或4所述的运算放大器电路,其特征在于,所述NPN晶体管Q14、Q15的基区分别与所述Q3、Q4的集电区对应连接。
6.一种运算放大器,其特征在于,包括权利要求2-5任意一项所述的运算放大器电路。
7.一种包络跟踪电源,其特征在于,包括权利要求6所述的运算放大器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211432528.7A CN115694374B (zh) | 2022-11-16 | 2022-11-16 | 一种运算放大器电路、运算放大器及包络跟踪电源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211432528.7A CN115694374B (zh) | 2022-11-16 | 2022-11-16 | 一种运算放大器电路、运算放大器及包络跟踪电源 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115694374A CN115694374A (zh) | 2023-02-03 |
CN115694374B true CN115694374B (zh) | 2023-07-07 |
Family
ID=85054059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211432528.7A Active CN115694374B (zh) | 2022-11-16 | 2022-11-16 | 一种运算放大器电路、运算放大器及包络跟踪电源 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115694374B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114513177A (zh) * | 2021-12-31 | 2022-05-17 | 贵州振华风光半导体股份有限公司 | 一种基于双极型放大器的超低偏置电流设计方法及其电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5374897A (en) * | 1993-10-21 | 1994-12-20 | National Semiconductor Corporation | Balanced, high-speed differential input stage for Op-amps |
US5568090A (en) * | 1995-07-25 | 1996-10-22 | Elantec, Inc. | Amplifier circuit with dynamic output stage biasing |
US5736899A (en) * | 1996-05-15 | 1998-04-07 | Bowers; Derek F. | Fully differential voltage controlled operational transconductance amplifier |
US20020063599A1 (en) * | 1999-12-21 | 2002-05-30 | Priscilla Escobar-Bowser | Efficient all NPN high output class AB output stage with latchup free boosting scheme |
CN110943705A (zh) * | 2020-01-02 | 2020-03-31 | 电子科技大学 | 一种基于双极型工艺的轨到轨输入与输出运算放大器 |
-
2022
- 2022-11-16 CN CN202211432528.7A patent/CN115694374B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114513177A (zh) * | 2021-12-31 | 2022-05-17 | 贵州振华风光半导体股份有限公司 | 一种基于双极型放大器的超低偏置电流设计方法及其电路 |
Also Published As
Publication number | Publication date |
---|---|
CN115694374A (zh) | 2023-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6429700B1 (en) | Driver circuit with output common mode voltage control | |
US8390379B2 (en) | Amplifier input stage and slew boost circuit | |
JPH08204470A (ja) | 演算増幅器 | |
US20020089377A1 (en) | Constant transconductance differential amplifier | |
JPH08250941A (ja) | 低歪差動増幅回路 | |
US6005439A (en) | Unity gain signal amplifier | |
Kothapalli et al. | Comparative Experimental Analysis of different Op-amps using 180nm CMOS Technology | |
US7920026B2 (en) | Amplifier output stage with extended operating range and reduced quiescent current | |
US6414552B1 (en) | Operational transconductance amplifier with a non-linear current mirror for improved slew rate | |
US4004245A (en) | Wide common mode range differential amplifier | |
JP4265865B2 (ja) | 能動負荷回路 | |
CN115694374B (zh) | 一种运算放大器电路、运算放大器及包络跟踪电源 | |
US6657496B2 (en) | Amplifier circuit with regenerative biasing | |
US6759903B2 (en) | Amplifier | |
US6614280B1 (en) | Voltage buffer for large gate loads with rail-to-rail operation and preferable use in LDO's | |
US6914485B1 (en) | High voltage supply sensing high input resistance operational amplifier input stage | |
US6781462B2 (en) | Power amplifier | |
JP7224387B2 (ja) | 増幅回路 | |
US5055796A (en) | CMOS output stage | |
JPS6282704A (ja) | 増幅回路 | |
US6831501B1 (en) | Common-mode controlled differential gain boosting | |
US5963093A (en) | Class AB output stage wih reduced distortion | |
JPH03214808A (ja) | 電圧比較回路 | |
US11742812B2 (en) | Output pole-compensated operational amplifier | |
US20220094307A1 (en) | Amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |