CN110943705A - 一种基于双极型工艺的轨到轨输入与输出运算放大器 - Google Patents
一种基于双极型工艺的轨到轨输入与输出运算放大器 Download PDFInfo
- Publication number
- CN110943705A CN110943705A CN202010000781.XA CN202010000781A CN110943705A CN 110943705 A CN110943705 A CN 110943705A CN 202010000781 A CN202010000781 A CN 202010000781A CN 110943705 A CN110943705 A CN 110943705A
- Authority
- CN
- China
- Prior art keywords
- rail
- tube
- collector
- npn
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明提出一种基于双极型工艺的单电源、低功耗、轨到轨输入与输出的运算放大器,属于模拟集成电路技术领域,具体包括:偏置电路、输入级、增益级、输出级和频率补偿网络。偏置电路采用双极型峰值电流源提供微安级偏置电流;输入级采用互补差分对结构实现轨到轨共模输入,利用交叉导通法实现输入级恒定跨导;增益级与输入级构成折叠式cascode结构,来自输入级的信号经过源极跟随器作为增益级差分对的输入信号;输出级采用AB类轨到轨输出,以提供扩展性的输出电流沉(sinking current)和输出电流源(sourcing current)能力;频率补偿网络为运放提供充足的相位裕度,实现稳定的单位增益带宽。
Description
技术领域
本发明涉及模拟集成电路技术领域,具体是一种基于双极型工艺的轨到轨输入与输出运算放大器。
背景技术
近年来,随着深亚微米和超深亚微米技术的发展,CMOS器件的尺寸不断减小,MOSFET按比例缩小的原则使得集成电路的工作电压越来越低,电源电压的降低带来的严重问题是运算放大器能够处理的最大信号幅度变小,导致信噪比减小,增大了噪声对电路的影响,使运算放大器的精度变差。轨到轨运算放大器可以提高输入输出范围,在电源电压降低的同时并不增加噪声对运算放大器的影响。此外,双极型器件低噪声、低失配的优势使得BJT工艺在高性能、高精度等专用运算放大器中占据着重要地位。本发明提出了一种基于双极型工艺的轨到轨输入与输出运算放大器。
发明内容
本发明要解决的技术问题是基于双极型工艺,提供一种单电源、低功耗、轨到轨输入与输出运算放大器。
本发明的技术方案是:
一种基于双极型工艺的单电源、低功耗、轨到轨输入与输出运算放大器,电路结构包括偏置电路、输入级、增益级、输出级和频率补偿网络。
偏置电路采用双极型峰值电流源,为下一级通路QB4-QB6提供微安级偏置电流,将晶体管QB6和QB4的基极电压VB1和VB2作为运算放大器输入级、增益级和输出级的偏置电压,为运算放大器提供合适的参考电压。
输入级采用互补差分对Q1-Q2、Q3-Q4,实现轨到轨输入共模电压,两个输入端均串联一个限流电阻,当输入电压比较大时,可以保护输入级电路;输入端接入两个方向相反的钳位二极管,可以使两个输入端电压差不超过二极管的阈值电压;输入级利用交叉导通法实现恒定的跨导,保证了运算放大器单位增益带宽等频率特性。电阻R4和PNP管Q5构成输入级偏置电流源,偏置电流大小受偏置电压VB1的控制。PNP管Q6起一个开关作用,当Q6开启时,将抽取偏置电流源的电流,再通过NPN管Q6-Q7组成的镜像电流源镜像到Q3-Q4的发射极,为NPN差分对提供偏置电流。
增益级主要组成部分有PNP管Q20-Q21和NPN管Q22-Q23构成的cascode、NPN管Q32-Q33和PNP管Q34-Q35构成的差分对以及Q26-Q27和Q41-Q42组成的源极跟随器,来自输入级的信号经源极跟随器作为增益级差分对的输入信号。Cascode结构中的两个集电极之间接了一个密勒补偿电容C4和一个调零电阻R16,给运算放大器提供一定的频率补偿。
输出级采用PNP管Q43和NPN管Q44组成AB类输出级,实现轨到轨输出摆幅,可以提供扩展性的输出电流。正电源轨VCC和输出级晶体管Q43的基极之间接一个二极管,输出晶体管Q44的基极和负电源轨VSS之间接一个二极管。
频率补偿网络为运放提供充足的相位裕度,实现稳定的单位增益带宽,保证运算放大器的频率特性。
运算放大器输入级、增益级和输出级的限流电阻和钳位二极管能产生限流保护作用,当输入级的输入电压差过大或者输出级短路时,可以保护内部电路的元器件,防止运算放大器发生永久性损坏。
附图说明
图1为基于双极型工艺的轨到轨输入与输出运算放大器整体电路图;
图2为基于双极型工艺的轨到轨输入与输出运算放大器偏置电路;
图3为基于双极型工艺的轨到轨输入与输出运算放大器输入级电路;
图4为基于双极型工艺的轨到轨输入与输出运算放大器增益级电路;
图5为基于双极型工艺的轨到轨输入与输出运算放大器输出级电路;
图6为基于双极型工艺的轨到轨输入与输出运算放大器频率补偿模型;
图7为基于双极型工艺的轨到轨输入与输出运算放大器的幅频特性和相频特性。
具体实施方式
为使本发明的上述特征和优点更加清晰,下面结合附图对本发明的具体实施方式做详细的说明。
图1为本发明提出的基于双极型工艺的轨到轨输入与输出运算放大器的整体电路图,整体电路分为五个部分:第一部分为运算放大器偏置电路,如图2所示;第二部分为运算放大器输入级电路,如图3所示;第三部分为运算放大器增益级电路,如图4所示;第四部分为运算放大器输出级电路,如图5所示;第五部分为运算放大器频率补偿模型,如图6所示。
图2为基于双极型工艺的轨到轨输入与输出运算放大器偏置电路,PNP管QB1的发射极接正电源轨VCC,集电极接电阻RB1的正端,电阻RB1的负端接负电源轨VSS,流过QB1的偏置电流与电源电压相关,QB1的电流大小可以表示为:
IB1=(VDD-VEB1)/RB1
PNP管QB2的基极与QB1的基极相连,发射极接电阻RB4的负端,电阻RB4的正端接正电源轨VCC,构成电流镜电路,将流过QB1的电流按一定比例镜像到QB2通路,流过晶体管QB2的电流作为峰值电流源的输入电流,用来产生下一级通路的偏置电流,QB2的电流大小可以表示为:
IB2=IS*exp[(VEB1-IB2*RB4)/VT]
其中,IS是晶体管的反向饱和电流;VT是热电压,在室温下,VT近似为26mV。
NPN管QB3的发射极接负电源轨VSS,基极接电阻RB2的正端,集电极接电阻RB2的负端和NPN管QB4的基极,构成双极型峰值电流源,通过改变电阻RB2的阻值大小可以为下一级通路提供微安级的偏置电流,电阻RB3为负反馈电阻,可以降低电源电压的影响。通过峰值电流源可以得到流过NPN管QB4的电流,QB4的电流大小可以表示为:
IB4=IB2*exp[(-IB2*RB2)/VT]
晶体管QB6的基极电压VB1和QB4的基极电压VB2作为运算放大器输入级、增益级和输出级的偏置电压。VB1用来给运算放大器提供电流源电路,VB2用来给Q6提供偏置电压,完成输入级PNP导通和NPN导通的状态切换。
图3为基于双极型工艺的轨到轨输入与输出运算放大器输入级电路,输入级采用互补差分对结构,实现轨到轨输入共模电压,再利用交叉导通法实现输入级恒定跨导,输入级采用电阻作为负载。
PNP管Q1-Q2和NPN管Q3-Q4为两对互补型的差分对,电阻R4、R14和PNP管Q5构成输入级晶体管的偏置电流源,提供大小为IBIAS的偏置电流,VB6是Q6的基极偏置电压,晶体管Q6可以看作一个电流开关,它决定了流过PNP差分对Q1-Q2和NPN差分对Q3-Q4的偏置电流大小,当Q6开启时,流过Q6的电流通过NPN管Q7、Q8和电阻R19、R20组成的电流镜,镜像到NPN差分对Q3-Q4的发射极,为NPN差分对导通提供所需的偏置电流,具体的工作原理如下:
当输入共模电压VINCM<VB6时:晶体管Q6关闭,Q6不会从偏置电流源抽取任何电流,故提供给NPN型差分对Q3-Q4的偏置电流大小为0,偏置电流源的电流完全提供给PNP型差分对Q1-Q2,从而Q1-Q2差分对完全开启,Q3-Q4差分对完全关闭,此时输入级跨导只由PNP型差分对决定,总跨导gmotal满足下式:
当输入共模电压VINCM>VB6时:晶体管Q6开启,Q6会抽取偏置电流源所有的电流,并通过Q7-Q8电流镜将其提供给NPN型差分对Q3-Q4,故提供给PNP型差分对Q1-Q2的偏置电流大小为0,从而Q3-Q4差分对完全开启,Q1-Q2差分对完全关闭,此时输入级跨导只由NPN型差分对决定,总跨导gmotal满足下式:
当输入共模电压VINCM≈VB6时,晶体管Q6开启,Q6会抽取偏置电流源的一部分电流,所抽取的电流大小为IBIAS/k(k>1),并通过Q7-Q8电流镜将该电流提供给NPN型差分对Q3-Q4,流过PNP型差分对Q1-Q2的偏置电流大小为(k-1)IBIAS/k,从而Q1-Q2差分对和Q3-Q4差分对均为开启状态,两对差分对流过的电流总和为IBIAS,此时输入级跨导由NPN型差分对和PNP型差分对一起决定,总跨导gmotal满足下式:
可见,当输入共模电压处于负电源轨VSS到正电源轨VCC之间时,不管是仅PNP差分对导通、仅NPN差分对导通,还是两对差分对均导通,输入级的跨导都保持恒定值,这样可以保证运算放大器的单位增益带宽积等频率特性。
由于轨到轨输入共模电压的电路特性,PNP型差分对采用对称的电阻R21和R22作为负载,NPN型差分对采用对称的电阻R3和R5作为负载,电路流片后,可以对负载电阻进行修调,以减小输入失调电压。
图4为基于双极型工艺的轨到轨输入与输出运算放大器增益级电路,其中,晶体管Q20、Q21、Q22和Q23与输入级构成折叠式cascode结构;PNP管Q26和NPN管Q27、PNP管Q41和NPN管Q42分别构成两对源极跟随器,基极分别接Q21-Q23的集电极和Q20-Q22的集电极;NPN管Q32和NPN管Q33构成NPN型差分对,电阻R11、PNP管Q30和Q31构成该差分对的电流源负载;PNP管Q34和PNP管Q35构成PNP型差分对,电阻R28、NPN管Q36和Q37构成该差分对的电流源负载。来自输入级的信号经过cascode后再通过源极跟随器,作为两个差分对的输入信号。
两个差分放大器的发射极之间接一个电阻R17,当晶体管Q20、Q21的集电极电压相差太大时,此电阻可以限制差分对流过的电流,起到保护运算放大器的作用;同时,电阻R17也能给输出级提供电流。
图5为基于双极型工艺的轨到轨输入与输出运算放大器输出级电路,采用PNP管Q43和NPN管Q44组成AB类输出级,可以提供轨到轨输出电压摆幅,当输出电压达到最大或者最小时,其中的一个晶体管饱和,输出电压的限制主要是晶体管的饱和压降,可以实现VSS+Vsat≤VOUT≤VCC-Vsat的输出摆幅。
晶体管Q43和Q44组成AB类输出级可以提高输出电流沉(sinking current)和输出电流源(sourcing current)能力。输出电流沉由PNP晶体管Q43提供,输出电流源由NPN晶体管Q44提供,输出电流沉和输出电流源的大小主要由输出晶体管Q43、Q44的并联个数决定,而两个差分对中间的电阻R17决定了Q43、Q44的电流大小,所以可以通过增加Q43、Q44的并联个数或者减小电阻R17的阻值大小提供输出级的电流能力。
图6为基于双极型工艺的轨到轨输入与输出运算放大器频率补偿模型,其中,电容CM1、CM2、CM3均为密勒补偿电容,将运算放大器产生的两个极点分开,使一个极点靠近低频,另一个极点靠近高频。在电路中,具体表现为:增益级的cascode两端接一个密勒补偿电容C4和一个调零电阻R16,将一个非主极点往左移,并且提供一个高频的零点;源极跟随器Q26、Q27的基极与输出级Q43、Q44的集电极之间接一个嵌套式密勒补偿电容,将主极点与cascode提供的比较近的非主极点拉开。
图7为基于双极型工艺的轨到轨输入与输出运算放大器的幅频特性和相频特性,从图中可以看出,运放的低频增益为144.5dB,相位裕度为58.23度,单位增益带宽为3.01MHz。在低功耗的情况下,本发明提出的运算放大器的性能已足够优异。
本领域的普通技术人员将会意识到,这里所述的实施例是为了帮助读者理解本发明的原理,应被理解为本发明的低功耗、轨到轨输入与输出并不局限于这样的特别陈述和实例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形,这些变形后的电路仍能保持与本发明相似的特性。
Claims (6)
1.一种基于双极型工艺的轨到轨输入与输出运算放大器,其特征在于,运算放大器采用双极工艺,电路主要由偏置级、输入级、增益级、输出级和频率补偿网络构成。
2.根据权利要求2所述的一种基于双极型工艺的轨到轨输入与输出运算放大器,其特征在于,所述偏置电路包括:PNP管QB1、QB2与电阻RB1、RB4构成电流镜电路,其中,晶体管QB1的基极与集电极短接,发射极接正电源轨VCC,集电极接电阻RB1的正端,QB2的基极接QB1的基极,发射极接电阻RB4的负端,集电极接电阻RB2的正端与QB3的基极;NPN管QB3、QB4和电阻RB2构成双极型峰值电流源,其中,QB3的集电极接电阻RB2的负端和QB4的基极,发射极接负电源轨VSS,NPN管QB4的集电极接QB5的基极和QB6的集电极,发射极接电阻RB3的正端;QB6和QB4的基极电压VB1和VB2作为运算放大器输入级、增益级和输出级的偏置电压。
3.根据权利要求2所述的一种基于双极型工艺的轨到轨输入与输出运算放大器,其特征在于,所述输入级包括:输入级由两对相互匹配的PNP管和NPN管组成,分别是PNP管Q1和Q2、NPN管Q3和Q4;在输入管的基极分别串联适当阻值的限流电阻和方向相反的二极管,可以在承受较大的差分电压时保护输入晶体管,进一步保护运算放大器;电阻R14的正端接偏置电压VB1,与电阻R4、PNP管Q5构成输入级的偏置电流源;PNP管Q6、NPN管Q7、NPN管Q8、电阻R15、电阻R19和电阻R20在NPN差分管开启时为输入级提供偏置电流;PNP管Q1的集电极接电阻R21的正端和PNP管Q17的基极;PNP管Q2的集电极接电阻R22的正端和PNP管Q13的基极;NPN管Q3的集电极接电阻R3的负端和NPN管Q12的集电极;NPN管Q4的集电极接电阻R5的负端和NPN管Q16的集电极。
4.根据权利要求3所述的一种基于双极型工艺的轨到轨输入与输出运算放大器,其特征在于,所述增益级包括:PNP管Q20的发射极接NPN管Q4的集电极,集电极接NPN管Q22的集电极;PNP管Q21的发射极接NPN管Q3的集电极,集电极接NPN管Q23的发射极;晶体管Q20、Q21、Q22和Q23构成cascode结构;PNP管Q26和NPN管Q27、PNP管Q41和NPN管Q42构成两对源极跟随器,基极分别接Q21-Q23的集电极和Q21-Q23的集电极;NPN管Q32和Q33构成NPN型差分对,电阻R11、PNP管Q30和Q31构成该差分对的电流源负载;PNP管Q34和Q35构成PNP型差分对,电阻R28、NPN管Q36和Q37构成该差分对的电流源负载。
5.根据权利要求4所述的一种基于双极型工艺的轨到轨输入与输出运算放大器,其特征在于,所述输出级包括:PNP管Q43的发射极接正电源轨VCC,集电极接NPN管Q44的集电极,基极接Q33的集电极;Q44的发射极接负电源轨VSS,基极接Q35的集电极。
6.根据权利要求5所述的一种基于双极型工艺的轨到轨输入与输出运算放大器,其特征在于,所述频率补偿网络包括:电容C1、电容C2、电容C3、电容C4和电阻R16,电容C1两端分别接PNP管Q43的基极和集电极,电容C2两端分别接NPN管Q44的基极和集电极,电容C4和电阻R16串联,两端分别接在PNP管Q20和Q21的集电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010000781.XA CN110943705A (zh) | 2020-01-02 | 2020-01-02 | 一种基于双极型工艺的轨到轨输入与输出运算放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010000781.XA CN110943705A (zh) | 2020-01-02 | 2020-01-02 | 一种基于双极型工艺的轨到轨输入与输出运算放大器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110943705A true CN110943705A (zh) | 2020-03-31 |
Family
ID=69913346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010000781.XA Pending CN110943705A (zh) | 2020-01-02 | 2020-01-02 | 一种基于双极型工艺的轨到轨输入与输出运算放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110943705A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111697935A (zh) * | 2020-06-30 | 2020-09-22 | 湘潭大学 | 一种低压轨到轨输入输出运算放大器 |
CN115225044A (zh) * | 2022-09-05 | 2022-10-21 | 深圳市微源半导体股份有限公司 | 轨到轨输出运放的保护电路及显示屏 |
CN115694374A (zh) * | 2022-11-16 | 2023-02-03 | 杭州芯正微电子有限公司 | 一种运算放大器电路、运算放大器及包络跟踪电源 |
CN115765656A (zh) * | 2022-12-22 | 2023-03-07 | 电子科技大学 | 一种高压侧电流检测放大器 |
CN113972906B (zh) * | 2021-10-28 | 2023-09-12 | 中国电子科技集团公司第二十四研究所 | 宽带电平位移电路及其设计方法 |
CN117134713A (zh) * | 2023-08-02 | 2023-11-28 | 北京伽略电子股份有限公司 | 一种带修调的高增益快响应误差放大器及其控制方法 |
-
2020
- 2020-01-02 CN CN202010000781.XA patent/CN110943705A/zh active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111697935A (zh) * | 2020-06-30 | 2020-09-22 | 湘潭大学 | 一种低压轨到轨输入输出运算放大器 |
CN111697935B (zh) * | 2020-06-30 | 2021-06-25 | 湘潭大学 | 一种低压轨到轨输入输出运算放大器 |
CN113972906B (zh) * | 2021-10-28 | 2023-09-12 | 中国电子科技集团公司第二十四研究所 | 宽带电平位移电路及其设计方法 |
CN115225044A (zh) * | 2022-09-05 | 2022-10-21 | 深圳市微源半导体股份有限公司 | 轨到轨输出运放的保护电路及显示屏 |
CN115225044B (zh) * | 2022-09-05 | 2023-01-06 | 深圳市微源半导体股份有限公司 | 轨到轨输出运放的保护电路及显示屏 |
CN115694374A (zh) * | 2022-11-16 | 2023-02-03 | 杭州芯正微电子有限公司 | 一种运算放大器电路、运算放大器及包络跟踪电源 |
CN115765656A (zh) * | 2022-12-22 | 2023-03-07 | 电子科技大学 | 一种高压侧电流检测放大器 |
CN115765656B (zh) * | 2022-12-22 | 2023-08-18 | 电子科技大学 | 一种高压侧电流检测放大器 |
CN117134713A (zh) * | 2023-08-02 | 2023-11-28 | 北京伽略电子股份有限公司 | 一种带修调的高增益快响应误差放大器及其控制方法 |
CN117134713B (zh) * | 2023-08-02 | 2024-02-13 | 北京伽略电子股份有限公司 | 一种带修调的高增益快响应误差放大器及其控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110943705A (zh) | 一种基于双极型工艺的轨到轨输入与输出运算放大器 | |
US7298210B2 (en) | Fast settling, low noise, low offset operational amplifier and method | |
CN110011627B (zh) | 一种宽输入范围高共模抑制比运算跨导放大器 | |
WO2017211134A1 (zh) | 两级运算放大器 | |
CN114285385B (zh) | 一种运算放大器输入电流的抵消电路 | |
CN109462381A (zh) | 一种适用于深亚微米cmos工艺的运算电流放大器 | |
GB2477572A (en) | A class AB wideband high-power current output push-pull amplifier | |
US6788143B1 (en) | Cascode stage for an operational amplifier | |
CN111585516B (zh) | 一种带输出箝位功能的运算放大器 | |
EP4362327A1 (en) | Bias circuit and power amplifier | |
JPH04227106A (ja) | 高周波数クロス接合折返しカスコード回路 | |
CN112202427A (zh) | 一种翻转点可调的比较器 | |
CN201323554Y (zh) | 增益辅助放大电路 | |
CN111756343B (zh) | 一种高速运放轨到轨输出电路 | |
CN113630096B (zh) | 高速全差分放大器的轨到轨输出电路及高速全差分放大器 | |
JPH04307804A (ja) | 単位利得最終段 | |
Budyakov et al. | Design of bipolar differential opamps with unity gain bandwidth up to 23 GHz | |
Malavolta et al. | A self-biased operational amplifier of constant gm for 1.5 V rail-to-rail operation in 130nm CMOS | |
US10658992B1 (en) | Operational transconductance amplifier | |
Kai et al. | A 168 dB high gain folded cascode operational amplifier for Delta-Sigma ADC | |
US6469578B1 (en) | Differential current mode gain stage and methods of using the same | |
CN106712731B (zh) | 一种运算放大器 | |
US5122759A (en) | Class-A differential amplifier and method | |
TW202110082A (zh) | 運算放大器 | |
US11121688B2 (en) | Amplifier with dual current mirrors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200331 |