CN115692505A - 半导体器件及其制造方法、操作方法 - Google Patents
半导体器件及其制造方法、操作方法 Download PDFInfo
- Publication number
- CN115692505A CN115692505A CN202211456089.3A CN202211456089A CN115692505A CN 115692505 A CN115692505 A CN 115692505A CN 202211456089 A CN202211456089 A CN 202211456089A CN 115692505 A CN115692505 A CN 115692505A
- Authority
- CN
- China
- Prior art keywords
- gate layer
- layer
- semiconductor device
- floating gate
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 158
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 238000002955 isolation Methods 0.000 claims abstract description 100
- 230000005641 tunneling Effects 0.000 claims abstract description 40
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 238000011017 operating method Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 559
- 239000011810 insulating material Substances 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 238000005530 etching Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000003860 storage Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种半导体器件及其制造方法、操作方法，半导体器件包括：形成有沟槽的衬底；第一隔离层，形成于沟槽的底壁上；浮栅层，形成于沟槽中的第一隔离层上，浮栅层与沟槽侧壁之间夹有隧穿氧化层；控制栅层，形成于浮栅层上，且控制栅层与浮栅层之间夹有栅间介质层；漂移区，形成于沟槽外围的衬底中；源极区，形成于沟槽外围的漂移区中，源极区与浮栅层之间夹有部分所述隧穿氧化层；漏极区，形成于源极区远离沟槽一侧的所述漂移区中。本发明的技术方案使得无需在控制栅上连接栅极驱动电路来控制LDMOS器件的开和关，从而使得对LDMOS器件的开和关操作的复杂度降低以及DC‑DC转换器等中的电路设计的复杂度降低。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法、操作方法。
背景技术
功率器件在汽车电子、消费类电子等领域应用十分广泛，主要用作DC-DC转换器、电源管理、稳压器等。在传统的DC-DC转换器中，主要采用横向扩散金属氧化物半导体(LDMOS，laterally-diffused MOS)作为开关电路，但是，LDMOS的栅极上需要连接栅极驱动电路来控制LDMOS的开和关，而栅极驱动电路很复杂，导致对LDMOS的开和关操作的复杂度增大，且导致DC-DC转换器中的电路设计的复杂度增大。
因此，如何对控制LDMOS的开和关的方式进行改进是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法、操作方法，使得无需在控制栅上连接栅极驱动电路来控制LDMOS器件的开和关，从而使得对LDMOS器件的开和关操作的复杂度降低，且使得DC-DC转换器等中的电路设计的复杂度降低。
为实现上述目的，本发明提供了一种半导体器件
衬底，所述衬底中形成有沟槽；
第一隔离层，形成于所述沟槽的底壁上；
浮栅层，形成于所述沟槽中的所述第一隔离层上，所述浮栅层与所述沟槽侧壁之间夹有隧穿氧化层；
控制栅层，形成于所述浮栅层上，且所述控制栅层与所述浮栅层之间夹有栅间介质层，所述控制栅层与所述沟槽侧壁之间夹有第二隔离层；
漂移区，形成于所述沟槽外围的所述衬底中；
源极区，形成于所述沟槽外围的所述漂移区中，所述源极区与所述浮栅层之间夹有部分所述隧穿氧化层；
漏极区，形成于所述源极区远离所述沟槽一侧的所述漂移区中。
可选地，所述半导体器件还包括：
阱区，形成于所述沟槽外围的所述漂移区中，所述阱区包围所述源极区。
可选地，所述隧穿氧化层的厚度小于所述第二隔离层的厚度。
可选地，所述浮栅层与所述控制栅层相对的表面具有尖角。
可选地，所述半导体器件为对称结构，所述漂移区、所述源极区和所述漏极区环绕所述沟槽。
可选地，所述浮栅层和所述控制栅层的纵向剖面形状分别为方形和T形，所述控制栅层的“|”部分的两侧分别形成有一个所述浮栅层；或者，所述浮栅层和所述控制栅层的纵向剖面形状分别为相匹配的凸形和凹形；或者，所述浮栅层和所述控制栅层的纵向剖面形状均为方形。
可选地，所述半导体器件为非对称结构，所述漂移区、所述源极区和所述漏极区至少位于所述沟槽的一侧。
可选地，所述浮栅层和所述控制栅层的纵向剖面形状分别为方形和L形，L形的所述控制栅层的内侧面向所述浮栅层；或者，所述浮栅层和所述控制栅层的纵向剖面形状均为L形，L形的所述浮栅层的内侧面向L形的所述控制栅层的内侧；或者，所述浮栅层和所述控制栅层的纵向剖面形状均为方形。
本发明还提供一种半导体器件的制造方法，包括：
提供一衬底，所述衬底中形成有沟槽；
形成第一隔离层于所述沟槽的底壁上；
形成隧穿氧化层和浮栅层，所述浮栅层形成于所述沟槽中的所述第一隔离层上，所述隧穿氧化层夹于所述浮栅层与所述沟槽侧壁之间；
形成栅间介质层、第二隔离层和控制栅层，所述控制栅层形成于所述浮栅层上，且所述栅间介质层夹于所述控制栅层与所述浮栅层之间，所述第二隔离层夹于所述控制栅层与所述沟槽侧壁之间；
形成漂移区于所述沟槽外围的所述衬底中；
形成源极区和漏极区于所述沟槽外围的所述漂移区中，所述源极区与所述浮栅层之间夹有部分所述隧穿氧化层，所述漏极区形成于所述源极区远离所述沟槽一侧的所述漂移区中。
可选地，在形成所述漂移区于所述沟槽外围的所述衬底中之后且在形成所述源极区和所述漏极区于所述沟槽外围的所述漂移区中之前，所述半导体器件的制造方法还包括：
形成阱区于所述沟槽外围的所述漂移区中，所述阱区包围所述源极区。
可选地，所述隧穿氧化层的厚度小于所述第二隔离层的厚度。
可选地，所述浮栅层与所述控制栅层相对的表面具有尖角。
本发明还提供一种半导体器件的操作方法，包括：对所述的半导体器件执行编程操作、擦除操作和读取操作。
可选地，当所述漂移区、所述源极区和所述漏极区的掺杂类型为P型时，对所述半导体器件执行编程操作、擦除操作和读取操作的步骤包括：
于所述控制栅层施加第一正电压且于所述源极区施加第一负电压，所述漏极区浮空，以对所述半导体器件执行编程操作；
于所述控制栅层施加第二正电压，且所述源极区和所述漏极区接地，以对所述半导体器件执行擦除操作；或者，采用紫外线照射所述半导体器件，以对所述半导体器件执行擦除操作；
于所述漏极区施加第二负电压，且所述源极区接地，所述控制栅层浮空或接地，以对所述半导体器件执行读取操作。
可选地，当所述漂移区、所述源极区和所述漏极区的掺杂类型为N型时，对所述半导体器件执行编程操作、擦除操作和读取操作的步骤包括：
于所述控制栅层施加第三负电压且于所述源极区施加第三正电压，所述漏极区浮空，以对所述半导体器件执行编程操作；
于所述控制栅层施加第四负电压，且所述源极区和所述漏极区接地，以对所述半导体器件执行擦除操作；或者，采用紫外线照射所述半导体器件，以对所述半导体器件执行擦除操作；
于所述漏极区施加第四正电压，且所述源极区接地，所述控制栅层浮空或接地，以对所述半导体器件执行读取操作。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器件，由于浮栅层和控制栅层形成于衬底的沟槽中，且漂移区、源极区和漏极区形成于所述沟槽外围的所述衬底中，使得将存储器件与LDMOS器件集成在一起，进而使得所述半导体器件本身具备存储电荷的功能，从而使得通过控制半导体器件中的浮栅层中的电子(LDMOS器件为PLDMOS器件时)或空穴(LDMOS器件为NLDMOS器件时)数量即可实现对LDMOS器件的开和关的控制，而无需在所述控制栅上连接栅极驱动电路来控制LDMOS器件的开和关，从而使得对LDMOS器件的开和关操作的复杂度降低，且使得DC-DC转换器等中的电路设计的复杂度降低。
2、本发明的半导体器件的制造方法，通过将浮栅层和控制栅层形成于衬底的沟槽中，且形成漂移区、源极区和漏极区于所述沟槽外围的所述衬底中，使得将存储器件与LDMOS器件集成在一起，进而使得所述半导体器件本身具备存储电荷的功能，从而使得通过控制半导体器件中的浮栅层中的电子(LDMOS器件为PLDMOS器件时)或空穴(LDMOS器件为NLDMOS器件时)数量即可实现对LDMOS器件的开和关的控制，而无需在所述控制栅上连接栅极驱动电路来控制LDMOS器件的开和关，从而使得对LDMOS器件的开和关操作的复杂度降低，且使得DC-DC转换器等中的电路设计的复杂度降低。
3、本发明的半导体器件的操作方法，对所述半导体器件的编程操作、擦除操作和读取操作均是通过外界加压实现，使得通过调整所施加电压的大小即可实现所述浮栅层中的电子(LDMOS器件为PLDMOS器件时)或空穴(LDMOS器件为NLDMOS器件时)数量可调，进而使得沟道的反型程度可调，从而使得LDMOS器件的阈值电压能够连续可调，LDMOS器件的阈值电压的可控性更好，实现了存储器件与LDMOS器件的完美融合。
附图说明
图1是本发明一实施例的半导体器件的版图；
图2a～图2c是图1所示的半导体器件沿AA’方向的剖面示意图；
图3是本发明一实施例的半导体器件的版图；
图4a～图4c是图3所示的半导体器件沿BB’方向的剖面示意图；
图5是本发明一实施例的半导体器件的制造方法的流程图。
其中，附图1～图5的附图标记说明如下：
11-衬底；111-沟槽隔离结构；12-沟槽；121-第一隔离层；122-氧化层；123-浮栅层；124-绝缘材料层；125-控制栅层；126-侧墙；13-漂移区；14-阱区；15-源极区；16-漏极区；17-金属硅化物层；18-层间介质层；181-导电插塞；182-金属层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图对本发明提出的半导体器件及其制造方法、操作方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供了一种半导体器件，包括：衬底，所述衬底中形成有沟槽；第一隔离层，形成于所述沟槽的底壁上；浮栅层，形成于所述沟槽中的所述第一隔离层上，所述浮栅层与所述沟槽侧壁之间夹有隧穿氧化层；控制栅层，形成于所述浮栅层上，且所述控制栅层与所述浮栅层之间夹有栅间介质层，所述控制栅层与所述沟槽侧壁之间夹有第二隔离层；漂移区，形成于所述沟槽外围的所述衬底中；源极区，形成于所述沟槽外围的所述漂移区中，所述源极区与所述浮栅层之间夹有部分所述隧穿氧化层；漏极区，形成于所述源极区远离所述沟槽一侧的所述漂移区中。
下面参阅图1～图4c更为详细的介绍本实施例提供的半导体器件。
所述衬底11中形成有沟槽12。
所述衬底11的材质可以为本领域技术人员熟知的任意合适的材料。
所述衬底11可以为体衬底或者SOI(Semiconductor On Insulator，绝缘体上半导体)衬底，所述体衬底例如为硅、锗、GaN等半导体领域常用的衬底，所述SOI衬底例如为绝缘体上硅或绝缘体上锗衬底。SOI衬底包括下层衬底、绝缘埋层和上层半导体层。
所述第一隔离层121形成于所述沟槽12的底壁上。
所述衬底11中还可形成有用于形成沟槽隔离结构111的环形沟槽，所述沟槽隔离结构111用于起到隔离作用，所述环形沟槽环绕所述沟槽12。其中，当所述半导体器件为对称结构时，如图1所示，所述沟槽12位于所述环形沟槽(即所述沟槽隔离结构111所在的位置)所环绕区域的中心，所述沟槽12与所述环形沟槽未连通；当所述半导体器件为非对称结构时，如图3所示，所述沟槽12的一侧与所述环形沟槽连通。其中，所述对称结构是指以所述沟槽12在平行于所述衬底11顶面方向的中心线(即图1中所示的CC’)沿着垂直于所述衬底11顶面方向延伸形成的对称面呈对称结构。
优选的，所述沟槽12和所述环形沟槽的深度相同。
当所述衬底11为SOI衬底时，优选所述沟槽12和所述环形沟槽贯穿所述上层半导体层后暴露出所述绝缘埋层，使得所述第一隔离层121与所述绝缘埋层接触，且所述沟槽隔离结构111与所述绝缘埋层接触。
如图1和图3所示，所述沟槽12的横截面(即在平行于所述衬底11顶面的方向上)形状可以为长方形。
所述浮栅层123形成于所述沟槽12中的所述第一隔离层121上，所述浮栅层123与所述沟槽12侧壁之间夹有隧穿氧化层。
其中，所述浮栅层123可以覆盖部分或全部的所述第一隔离层121，所述浮栅层123的顶面低于所述衬底11的顶面。
在图2a～图2c和图4a～图4c所示的实施例中，所述沟槽12的侧壁上形成有氧化层122，所述浮栅层123与所述沟槽12侧壁之间的所述氧化层122作为所述隧穿氧化层。其中，需要说明的是，当所述半导体器件为非对称结构时，所述沟槽12与所述环形沟槽连通一侧的侧壁上未形成所述氧化层122。
并且，所述浮栅层123与所述沟槽12侧壁之间以外的氧化层122可以保留或者被刻蚀去除。
所述控制栅层125形成于所述浮栅层123上，且所述控制栅层125与所述浮栅层123之间夹有栅间介质层，所述控制栅层125与所述沟槽12侧壁之间夹有第二隔离层。
其中，在图2a～图2c和图4a～图4c所示的实施例中，所述浮栅层123的表面和所述沟槽12的侧壁上形成有绝缘材料层124，若所述浮栅层123仅覆盖部分的所述第一隔离层121，则所述绝缘材料层124还可形成于未被覆盖的所述第一隔离层121上，所述控制栅层125与所述浮栅层123之间的绝缘材料层124作为所述栅间介质层；其中，若所述浮栅层123与所述沟槽12侧壁之间以外的氧化层122被保留，则所述控制栅层125与所述沟槽12侧壁之间的绝缘材料层124和氧化层122共同构成所述第二隔离层；若所述浮栅层123与所述沟槽12侧壁之间以外的氧化层122被刻蚀去除，则所述控制栅层125与所述沟槽12侧壁之间的绝缘材料层124作为所述第二隔离层。需要说明的是，所述第二隔离层不仅限于上述的组成。
优选地，所述浮栅层123与所述控制栅层125相对的表面具有尖角，此时，所述半导体器件可以为对称结构或非对称结构。在图2a～图2b以及图4a～图4b所示的实施例中，尖角均为L形的拐角(即尖角为直角)，所述控制栅层125具有至少一个L形的内拐角，所述浮栅层123具有至少一个L形的外拐角，所述控制栅层125的内拐角与所述浮栅层123的外拐角相对设置。本领域技术人员可以理解的是，尖角不仅限于图2a～图2b以及图4a～图4b所示的L形的拐角，也可以是其他设计，比如鸟嘴状、或其他非直角状。
其中，在一些实施例中，当所述半导体器件为对称结构时，如图2a所示，所述浮栅层123和所述控制栅层125的纵向剖面(即在垂直于所述衬底11顶面的方向上的剖面)形状分别为方形和T形，T形的所述控制栅层125在垂直于所述衬底11顶面方向上的中心线为对称结构的对称轴，T形的所述控制栅层125的“|”部分的两侧分别对称地形成有一个所述浮栅层123，所述浮栅层123仅覆盖部分的所述第一隔离层121，T形的所述控制栅层125的“|”部分与所述第一隔离层121之间还可形成有所述绝缘材料层124，T形的所述控制栅层125具有两个L形的内拐角，两个所述浮栅层123分别具有一个L形的外拐角，所述控制栅层125的两个内拐角分别与两个所述浮栅层123的外拐角相对设置；或者，所述浮栅层123和所述控制栅层125的纵向剖面形状分别为相匹配的凸形和凹形，其中，所述浮栅层123为凸形且所述控制栅层125为凹形，或者，所述浮栅层123为凹形且所述控制栅层125为凸形，以所述浮栅层123为凸形且所述控制栅层125为凹形为例，如图2b所示，凸形的所述浮栅层123的凸出部分延伸进入凹形的所述控制栅层125的凹陷部分中，所述浮栅层123与所述控制栅层125在垂直于所述衬底11顶面方向上的中心线的连线为对称结构的对称轴，所述浮栅层123覆盖全部的所述第一隔离层121，所述控制栅层125的凹陷部分具有两个L形的内拐角，所述浮栅层123的凸出部分具有两个L形的外拐角。
或者，在另一些实施例中，当所述半导体器件为非对称结构时，如图4a所示，所述浮栅层123和所述控制栅层125的纵向剖面形状分别为方形和L形，所述浮栅层123仅覆盖部分的所述第一隔离层121，所述控制栅层125的底部与所述第一隔离层121之间还可形成有所述绝缘材料层124，L形的所述控制栅层125的内侧面向所述浮栅层123，使得所述控制栅层125的内拐角与所述浮栅层123的外拐角相对设置；或者，如图4b所示，所述浮栅层123和所述控制栅层125的纵向剖面形状均为L形，所述浮栅层123仅覆盖部分的所述第一隔离层121，L形的所述浮栅层123的内侧面向L形的所述控制栅层125的内侧。
需要说明的是，所述浮栅层123和所述控制栅层125的形状不仅限于图2a～图2b和图4a～图4b所示的实施例，在其他实施例中，所述浮栅层123的纵向剖面形状可以为具有至少两个梳齿的梳形，所述控制栅层125的纵向剖面形状可以为具有至少三个梳齿的梳形，所述浮栅层123的梳齿插入所述控制栅层125的相邻两个梳齿的间隙中，此时，所述控制栅层125的凹陷部分具有至少四个L形的内拐角，所述浮栅层123的凸出部分具有至少四个L形的外拐角；或者，所述浮栅层123与所述控制栅层125相对的表面的尖角为锐角或钝角。
另外，在其他实施例中，所述浮栅层123与所述控制栅层125相对的表面可以不具有尖角，此时，所述半导体器件也可以为对称结构或非对称结构。其中，当所述半导体器件为对称结构时，如图2c所示，所述浮栅层123和所述控制栅层125的纵向剖面形状均为方形，所述浮栅层123覆盖全部的所述第一隔离层121，所述浮栅层123与所述控制栅层125在垂直于所述衬底11顶面方向上的中心线的连线为对称结构的对称轴；或者，当所述半导体器件为非对称结构时，如图4c所示，所述浮栅层123和所述控制栅层125的纵向剖面形状均为方形，所述浮栅层123仅覆盖部分的所述第一隔离层121。
并且，当所述半导体器件为对称结构时，如图2a～图2c所示，所述浮栅层123与所述沟槽12的每个侧壁之间均形成有所述隧穿氧化层，所述控制栅层125与所述沟槽12的每个侧壁之间均形成有所述第二隔离层；当所述半导体器件为非对称结构时，由于所述沟槽12的一侧与所述环形沟槽连通，所述浮栅层123仅覆盖部分的所述第一隔离层121，如图4a～图4c所示，使得仅所述沟槽12未与所述环形沟槽连通一侧的侧壁与所述浮栅层123之间夹有所述隧穿氧化层，所述沟槽12与所述环形沟槽连通一侧的侧壁与所述浮栅层123、所述控制栅层125之间可以夹有所述第二隔离层。
所述绝缘材料层124的材质可以为氧化硅、氮氧化硅或氮化硅等绝缘材料中的至少一种，例如所述绝缘材料层124为氧化硅/氮化硅/氧化硅的叠层结构。
所述控制栅层125的顶面与所述衬底11的顶面齐平，或者，所述控制栅层125的顶面低于所述衬底11的顶面，此时，所述控制栅层125的侧壁上无需形成侧墙；或者，所述控制栅层125的顶面高于所述衬底11的顶面，此时，如图2a～2c以及图4a～图4c所示，所述控制栅层125高于所述衬底11顶面的部分的侧壁上形成有侧墙126。
优选的，所述隧穿氧化层的厚度小于所述第二隔离层的厚度，所述隧穿氧化层的厚度小于所述栅间介质层的厚度。
优选的，所述隧穿氧化层的厚度为
所述第二隔离层的厚度不小于
所述栅间介质层的厚度为
所述漂移区13形成于所述沟槽12外围的所述衬底11中，所述漂移区13形成于所述沟槽隔离结构111所环绕的所述衬底11中。
所述源极区15形成于所述沟槽12外围的所述漂移区13中，所述漏极区16形成于所述源极区15远离所述沟槽12一侧的所述漂移区13中。
所述半导体器件还包括：
阱区14，形成于所述沟槽12外围的所述漂移区13中，所述阱区14包围所述源极区15。其中，所述源极区15下方的所述阱区14区域为所述半导体器件的纵向沟道。
其中，所述源极区15形成于阱区14中，所述源极区15与所述沟槽12的部分侧壁接触，所述漏极区16可以与所述沟槽填充结构111接触，所述漏极区16与所述阱区14未接触。
并且，所述源极区15从所述衬底11的顶面向所述衬底11的内部延伸，使得所述源极区15与所述控制栅层125之间夹有所述第二隔离层，且所述源极区15与所述浮栅层123之间夹有部分所述隧穿氧化层。
优选的，所述漂移区13的离子掺杂浓度可以为5E12cm-3～1E13cm-3，所述阱区14的离子掺杂浓度可以为1E13cm-3-3E13cm-3，所述源极区15和所述漏极区16的离子掺杂浓度可以为1e19cm-3～1E21cm-3。
当所述半导体器件为对称结构时，如图1和图2a～图2c所示，所述漂移区13、所述阱区14、所述源极区15和所述漏极区16环绕所述沟槽12。
当所述半导体器件为非对称结构时，如图3和图4a～图4c所示，所述漂移区13、所述阱区14、所述源极区15和所述漏极区16至少形成于所述沟槽12的靠近所述浮栅层123一侧的衬底11中，所述浮栅层123与所述沟槽12的未形成有所述漂移区13、所述阱区14、所述源极区15和所述漏极区16一侧的侧壁之间还可夹有所述第二隔离层。
所述半导体器件还包括：
金属硅化物层17，形成于所述源极区15、所述漏极区16和所述控制栅层125上，所述金属硅化物层17中的金属可以包括钨、铁、镍、钴、铂和钛中的一种或两种以上的组合；
层间介质层18，形成于所述衬底11上，所述层间介质层18将所述金属硅化物层17、所述阱区14和所述漂移区13等掩埋在内；
导电插塞181，形成于所述源极区15、所述漏极区16和所述控制栅层125上的金属硅化物层17上，所述导电插塞181贯穿所述层间介质层18；
包含金属层182在内的金属互连结构形成于所述层间介质层18上，所述金属层182与所述导电插塞181电连接。
所述漂移区13、所述源极区15和所述漏极区16为第一掺杂类型，所述阱区14为第二掺杂类型；所述第一掺杂类型为P型，所述第二掺杂类型为N型，或者，所述第一掺杂类型为N型，所述第二掺杂类型为P型。所述衬底11的掺杂类型为P型。
在本发明的半导体器件中，由于所述浮栅层123和所述控制栅层125形成于衬底11的沟槽12中，且漂移区13、源极区15和漏极区16形成于所述沟槽12外围的所述衬底11中，使得将存储器件(Flash或EEPROM)与LDMOS器件集成在一起，所述半导体器件同时具备存储器件和LDMOS器件的功能，进而使得所述半导体器件本身具备存储电荷的功能，通过向所述源极区15和所述控制栅层125施加偏置电压使得电子(LDMOS器件为PLDMOS器件时)或空穴(LDMOS器件为NLDMOS器件时)从所述源极区15经所述源极区15与所述浮栅层123之间所夹的所述隧穿氧化层穿过后进入所述浮栅层123中来实现编程操作，且通过向所述控制栅层125施加高压使得电子(LDMOS器件为PLDMOS器件时)或空穴(LDMOS器件为NLDMOS器件时)从所述浮栅层123中移动到所述控制栅层125中来实现擦除操作，从而使得通过控制半导体器件中的浮栅层123中的电子数量或空穴数量即可实现对LDMOS器件的开和关的控制，而无需在所述控制栅125上连接栅极驱动电路来控制LDMOS器件的开和关，从而使得对LDMOS器件的开和关操作的复杂度降低，且使得DC-DC转换器等中的电路设计的复杂度降低。
其中，当所述第一掺杂类型为P型，所述第二掺杂类型为N型时，LDMOS器件为PLDMOS器件，使得所述半导体器件集成有存储器件与PLDMOS器件；当所述第一掺杂类型为N型，所述第二掺杂类型为P型时，LDMOS器件为NLDMOS器件，使得所述半导体器件集成有存储器件与NLDMOS器件。
并且，由于所述隧穿氧化层的厚度小于所述第二隔离层的厚度，使得在执行编程操作时，电子或空穴能够从所述源极区15中经所述源极区15与所述浮栅层123之间所夹的所述隧穿氧化层穿过后进入所述浮栅层123中(即图2a～图2c和图4a～图4c中的所述源极区15指向所述浮栅层123中的箭头)，而不会经所述源极区15与所述控制栅层125之间所夹的所述第二隔离层穿过，进而能够避免电子或空穴从所述源极区15与所述控制栅层125之间所夹的所述第二隔离层处泄露。
并且，当所述浮栅层123与所述控制栅层125相对的表面不具有尖角时，所述浮栅层123中的电子或空穴穿过所述栅间介质层后进入到所述控制栅层125中来实现擦除操作；当所述浮栅层123与所述控制栅层125相对的表面具有尖角时，由于尖角处凹凸不平，容易发生电场集中，使得在尖角处产生电场增强效应，进而使得电子或空穴更加容易从所述浮栅层123的尖角处穿过所述栅间介质层向所述控制栅层125的尖角处移动(即图2a～图2b和图4a～图4b中的所述浮栅层123指向所述控制栅层125中的箭头)，从而使得半导体器件的擦除操作更加容易执行。
并且，在本发明中，所述浮栅层123和所述控制栅层125是形成于衬底11中的沟槽12中，相比形成于衬底11顶面上，使得栅极占用的器件面积减小；尤其当所述半导体器件为对称结构时，相当于两个LDMOS器件共用一个存储器件(即共用同一个沟槽12中的所述浮栅层123和所述控制栅层125)，使得在实现两个器件的功能的同时，节省了一个存储器件的面积，从而使得半导体器件的面积进一步减小。
综上所述，本发明提供的半导体器件，包括：衬底，所述衬底中形成有沟槽；第一隔离层，形成于所述沟槽的底壁上；浮栅层，形成于所述沟槽中的所述第一隔离层上，所述浮栅层与所述沟槽侧壁之间夹有隧穿氧化层；控制栅层，形成于所述浮栅层上，且所述控制栅层与所述浮栅层之间夹有栅间介质层，所述控制栅层与所述沟槽侧壁之间夹有第二隔离层；漂移区，形成于所述沟槽外围的所述衬底中；源极区，形成于所述沟槽外围的所述漂移区中，所述源极区与所述浮栅层之间夹有部分所述隧穿氧化层；漏极区，形成于所述源极区远离所述沟槽一侧的所述漂移区中。本发明的半导体器件使得无需在控制栅上连接栅极驱动电路来控制LDMOS器件的开和关，进而使得对LDMOS器件的开和关操作的复杂度降低，且使得DC-DC转换器等中的电路设计的复杂度降低。
本发明一实施例提供一种半导体器件的制造方法，参阅图5，图5是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S1、提供一衬底，所述衬底中形成有沟槽；
步骤S2、形成第一隔离层于所述沟槽的底壁上；
步骤S3、形成隧穿氧化层和浮栅层，所述浮栅层形成于所述沟槽中的所述第一隔离层上，所述隧穿氧化层夹于所述浮栅层与所述沟槽侧壁之间；
步骤S4、形成栅间介质层、第二隔离层和控制栅层，所述控制栅层形成于所述浮栅层上，且所述栅间介质层夹于所述控制栅层与所述浮栅层之间，所述第二隔离层夹于所述控制栅层与所述沟槽侧壁之间；
步骤S5、形成漂移区于所述沟槽外围的所述衬底中；
步骤S6、形成源极区和漏极区于所述沟槽外围的所述漂移区中，所述源极区与所述浮栅层之间夹有部分所述隧穿氧化层，所述漏极区形成于所述源极区远离所述沟槽一侧的所述漂移区中。
下面参阅图1～图4c更为详细的介绍本实施例提供的半导体器件的制造方法。
按照步骤S1，提供一衬底11，所述衬底11中形成有沟槽12。
所述衬底11的材质可以为本领域技术人员熟知的任意合适的材料。
所述衬底11可以为体衬底或者SOI(Semiconductor On Insulator，绝缘体上半导体)衬底，所述体衬底例如为硅、锗、GaN等半导体领域常用的衬底，所述SOI衬底例如为绝缘体上硅或绝缘体上锗衬底。SOI衬底包括下层衬底、绝缘埋层和上层半导体层。
所述衬底11中还可形成有用于形成沟槽隔离结构111的环形沟槽，所述沟槽隔离结构111用于起到隔离作用，所述环形沟槽环绕所述沟槽12。其中，当所述半导体器件为对称结构时，如图1所示，所述沟槽12位于所述环形沟槽(即所述沟槽隔离结构111所在的位置)所环绕区域的中心，所述沟槽12与所述环形沟槽未连通；当所述半导体器件为非对称结构时，如图3所示，所述沟槽12的一侧与所述环形沟槽连通。其中，所述对称结构是指以所述沟槽12在平行于所述衬底11顶面方向的中心线(即图1中所示的CC’)沿着垂直于所述衬底11顶面方向延伸形成的对称面呈对称结构。
通过对所述衬底11进行刻蚀形成所述沟槽12和所述环形沟槽。且优选所述沟槽12和所述环形沟槽同时形成，所述沟槽12和所述环形沟槽的深度相同。
当所述衬底11为SOI衬底时，优选所述沟槽12和所述环形沟槽贯穿所述上层半导体层后暴露出所述绝缘埋层。
如图1和图3所示，所述沟槽12的横截面(即在平行于所述衬底11顶面的方向上)形状可以为长方形。
按照步骤S2，形成第一隔离层121于所述沟槽12的底壁上。
其中，其步骤可以包括：首先，沉积绝缘材料于所述沟槽12中，并且，优选同时沉积绝缘材料于所述环形沟槽中，绝缘材料将所述沟槽12和所述环形沟槽填满，以在所述环形沟槽中形成沟槽隔离结构111；然后，刻蚀去除所述沟槽12中的部分绝缘材料，保留所述沟槽12底壁上的绝缘材料作为所述第一隔离层121。
按照步骤S3，形成隧穿氧化层和浮栅层123，所述浮栅层123形成于所述沟槽12中的所述第一隔离层121上，所述隧穿氧化层夹于所述浮栅层123与所述沟槽12侧壁之间。
其中，所述浮栅层123可以覆盖部分或全部的所述第一隔离层121，所述浮栅层123的顶面低于所述衬底11的顶面。
形成所述隧穿氧化层和所述浮栅层123的步骤可以包括：首先，形成氧化层122于所述沟槽12的侧壁上，且优选采用热氧化工艺形成所述氧化层122；然后，沉积多晶硅填满所述沟槽12，并刻蚀去除部分多晶硅，以形成所述浮栅层123，所述浮栅层123与所述沟槽12侧壁之间的所述氧化层122作为所述隧穿氧化层。其中，可以根据所需形成的所述浮栅层123的形状的不同，选择合适的刻蚀工艺，例如图2a～图2b、图4a和图4c所示的实施例中的所述浮栅层123可以通过两次刻蚀多晶硅形成，图2c所示的实施例中的所述浮栅层123可以通过一次刻蚀多晶硅形成，图4b所示的实施例中的所述浮栅层123可以通过三次刻蚀多晶硅形成。
其中，需要说明的是，由于所述环形沟槽中形成有所述沟槽隔离结构111，当所述半导体器件为非对称结构时，所述沟槽12与所述环形沟槽连通一侧的侧壁上未形成所述氧化层122。
并且，所述浮栅层123与所述沟槽12侧壁之间以外的氧化层122可以保留或者被刻蚀去除。为节省工艺成本，附图所示的所述浮栅123和所述沟槽12侧壁之间以外的氧化层122均保留了。
按照步骤S4，形成栅间介质层、第二隔离层和控制栅层125，所述控制栅层125形成于所述浮栅层123上，且所述栅间介质层夹于所述控制栅层125与所述浮栅层123之间，所述第二隔离层夹于所述控制栅层125与所述沟槽12侧壁之间。
优选地，形成所述栅间介质层、所述第二隔离层和所述控制栅层125的步骤包括：首先，形成绝缘材料层124于所述浮栅层123的表面和所述沟槽12的侧壁上，若所述浮栅层123仅覆盖部分的所述第一隔离层121，则所述绝缘材料层124还可形成于未被覆盖的所述第一隔离层121上，所述绝缘材料层124未将所述沟槽12填满；然后，沉积所述控制栅层125填满所述沟槽12，所述控制栅层125与所述浮栅层123之间的绝缘材料层124作为所述栅间介质层；其中，若所述浮栅层123与所述沟槽12侧壁之间以外的氧化层122被保留，则所述控制栅层125与所述沟槽12侧壁之间的绝缘材料层124和氧化层122共同构成所述第二隔离层；若所述浮栅层123与所述沟槽12侧壁之间以外的氧化层122被刻蚀去除，则所述控制栅层125与所述沟槽12侧壁之间的绝缘材料层124作为所述第二隔离层。采用上述方法形成所述栅间介质层和所述第二隔离层能够简化工艺；需要说明的是，所述第二隔离层的形成方法不仅限于上述的情况，在其他实施例中，可以先在所述浮栅层123表面沉积形成所述栅极介质层，再在所述控制栅层125与所述沟槽12侧壁之间沉积形成所述第二隔离层。
优选地，所述浮栅层123与所述控制栅层125相对的表面具有尖角，此时，所述半导体器件可以为对称结构或非对称结构。在图2a～图2b以及图4a～图4b所示的实施例中，尖角均为L形的拐角(即尖角为直角)，所述控制栅层125具有至少一个L形的内拐角，所述浮栅层123具有至少一个L形的外拐角，所述控制栅层125的内拐角与所述浮栅层123的外拐角相对设置。其中，具体的示例参见上述对本发明的半导体器件中的说明，在此不再赘述。
另外，在其他实施例中，所述浮栅层123与所述控制栅层125相对的表面可以不具有尖角，此时，所述半导体器件也可以为对称结构或非对称结构。其中，具体的示例参见上述对本发明的半导体器件中的说明，在此不再赘述。
并且，当所述半导体器件为对称结构时，如图2a～图2c所示，所述浮栅层123与所述沟槽12的每个侧壁之间均形成有所述隧穿氧化层，所述控制栅层125与所述沟槽12的每个侧壁之间均形成有所述第二隔离层；当所述半导体器件为非对称结构时，由于所述沟槽12的一侧与所述环形沟槽连通，所述浮栅层123仅覆盖部分的所述第一隔离层121，如图4a～图4c所示，使得仅所述沟槽12未与所述环形沟槽连通一侧的侧壁与所述浮栅层123之间夹有所述隧穿氧化层，所述沟槽12与所述环形沟槽连通一侧的侧壁与所述浮栅层123、所述控制栅层125之间可以夹有所述第二隔离层。
所述绝缘材料层124的材质可以为氧化硅、氮氧化硅或氮化硅等绝缘材料中的至少一种，例如所述绝缘材料层124为氧化硅/氮化硅/氧化硅的叠层结构。
所述控制栅层125的顶面与所述衬底11的顶面齐平，或者，所述控制栅层125的顶面低于所述衬底11的顶面，此时，所述控制栅层125的侧壁上无需形成侧墙；或者，所述控制栅层125的顶面高于所述衬底11的顶面，此时，如图2a～2c以及图4a～图4c所示，所述半导体器件的制造方法还包括：形成侧墙126于所述控制栅层125高于所述衬底11顶面的部分的侧壁上。
优选的，所述隧穿氧化层的厚度小于所述第二隔离层的厚度，所述隧穿氧化层的厚度小于所述栅间介质层的厚度。
优选的，所述隧穿氧化层的厚度为
所述第二隔离层的厚度不小于
所述栅间介质层的厚度为
按照步骤S5，形成漂移区13于所述沟槽12外围的所述衬底11中，所述漂移区13形成于所述沟槽隔离结构111所环绕的所述衬底11中。
按照步骤S6，形成源极区15和漏极区16于所述沟槽12外围的所述漂移区13中，所述漏极区16形成于所述源极区15远离所述沟槽12一侧的所述漂移区13中。
并且，在形成所述漂移区13于所述沟槽12外围的所述衬底11中之后且在形成所述源极区15和所述漏极区16于所述沟槽12外围的所述漂移区13中之前，所述半导体器件的制造方法还包括：
形成阱区14于所述沟槽12外围的所述漂移区13中，所述阱区14包围所述源极区15。其中，所述源极区15下方的所述阱区14区域为所述半导体器件的纵向沟道。
其中，所述源极区15形成于阱区14中，所述源极区15与所述沟槽12的部分侧壁接触，所述漏极区16可以与所述沟槽填充结构111接触，所述漏极区16与所述阱区14未接触。
并且，所述源极区15从所述衬底11的顶面向所述衬底11的内部延伸，使得所述源极区15与所述控制栅层125之间夹有所述第二隔离层，且所述源极区15与所述浮栅层123之间夹有部分所述隧穿氧化层。
可以采用离子注入工艺形成所述漂移区13、所述阱区14、所述源极区15和所述漏极区16。
优选的，所述漂移区13的离子掺杂浓度可以为5E12cm-3～1E13cm-3，所述阱区14的离子掺杂浓度可以为1E13cm-3-3E13cm-3，所述源极区15和所述漏极区16的离子掺杂浓度可以为1e19cm-3～1E21cm-3。
当所述半导体器件为对称结构时，如图1和图2a～图2c所示，所述漂移区13、所述阱区14、所述源极区15和所述漏极区16环绕所述沟槽12。
当所述半导体器件为非对称结构时，如图3和图4a～图4c所示，所述漂移区13、所述阱区14、所述源极区15和所述漏极区16至少形成于所述沟槽12的靠近所述浮栅层123一侧的衬底11中，所述浮栅层123与所述沟槽12的未形成有所述漂移区13、所述阱区14、所述源极区15和所述漏极区16一侧的侧壁之间还可夹有所述第二隔离层。
另外，所述半导体器件的制造方法还包括：
形成金属硅化物层17于所述源极区15、所述漏极区16和所述控制栅层125上，所述金属硅化物层17中的金属可以包括钨、铁、镍、钴、铂和钛中的一种或两种以上的组合；
形成层间介质层18覆盖于所述衬底11上，所述层间介质层18将所述金属硅化物层17、所述阱区14和所述漂移区13等掩埋在内；
形成导电插塞181于所述源极区15、所述漏极区16和所述控制栅层125上的金属硅化物层17上，所述导电插塞181贯穿所述层间介质层18；
形成包含金属层182在内的金属互连结构于所述层间介质层18上，所述金属层182与所述导电插塞181电连接。
所述漂移区13、所述源极区15和所述漏极区16为第一掺杂类型，所述阱区14为第二掺杂类型；所述第一掺杂类型为P型，所述第二掺杂类型为N型，或者，所述第一掺杂类型为N型，所述第二掺杂类型为P型。所述衬底11的掺杂类型为P型。
本发明的半导体器件的制造方法通过将所述浮栅层123和所述控制栅层125形成于衬底11的沟槽12中，且形成漂移区13、源极区15和漏极区16于所述沟槽12外围的所述衬底11中，使得将存储器件(Flash或EEPROM)与LDMOS器件集成在一起，所述半导体器件同时具备存储器件和LDMOS器件的功能，进而使得所述半导体器件本身具备存储电荷的功能，通过向所述源极区15和所述控制栅层125施加偏置电压使得电子(LDMOS器件为PLDMOS器件时)或空穴(LDMOS器件为NLDMOS器件时)从所述源极区15经所述源极区15与所述浮栅层123之间所夹的所述隧穿氧化层穿过后进入所述浮栅层123中来实现编程操作，且通过向所述控制栅层125施加高压使得电子(LDMOS器件为PLDMOS器件时)或空穴(LDMOS器件为NLDMOS器件时)从所述浮栅层123中移动到所述控制栅层125中来实现擦除操作，从而使得通过控制半导体器件中的浮栅层123中的电子数量或空穴数量即可实现对LDMOS器件的开和关的控制，而无需在所述控制栅125上连接栅极驱动电路来控制LDMOS器件的开和关，从而使得对LDMOS器件的开和关操作的复杂度降低，且使得DC-DC转换器等中的电路设计的复杂度降低。
其中，当所述第一掺杂类型为P型，所述第二掺杂类型为N型时，LDMOS器件为PLDMOS器件，使得所述半导体器件集成有存储器件与PLDMOS器件；当所述第一掺杂类型为N型，所述第二掺杂类型为P型时，LDMOS器件为NLDMOS器件，使得所述半导体器件集成有存储器件与NLDMOS器件。
并且，由于所述隧穿氧化层的厚度小于所述第二隔离层的厚度，使得在执行编程操作时，电子或空穴能够从所述源极区15中经所述源极区15与所述浮栅层123之间所夹的所述隧穿氧化层穿过后进入所述浮栅层123中(即图2a～图2c和图4a～图4c中的所述源极区15指向所述浮栅层123中的箭头)，而不会经所述源极区15与所述控制栅层125之间所夹的所述第二隔离层穿过，进而能够避免电子或空穴从所述源极区15与所述控制栅层125之间所夹的所述第二隔离层处泄露。
并且，当所述浮栅层123与所述控制栅层125相对的表面不具有尖角时，所述浮栅层123中的电子或空穴穿过所述栅间介质层后进入到所述控制栅层125中来实现擦除操作；当所述浮栅层123与所述控制栅层125相对的表面具有尖角时，由于尖角处凹凸不平，容易发生电场集中，使得在尖角处产生电场增强效应，进而使得电子或空穴更加容易从所述浮栅层123的尖角处穿过所述栅间介质层向所述控制栅层125的尖角处处移动(即图2a～图2b和图4a～图4b中的所述浮栅层123指向所述控制栅层125中的箭头)，从而使得半导体器件的擦除操作更加容易执行。
并且，在本发明中，所述浮栅层123和所述控制栅层125是形成于衬底11中的沟槽12中，相比形成于衬底11顶面上，使得栅极占用的器件面积减小；尤其当所述半导体器件为对称结构时，相当于两个LDMOS器件共用一个存储器件(即共用同一个沟槽12中的所述浮栅层123和所述控制栅层125)，使得在实现两个器件的功能的同时，节省了一个存储器件的面积，从而使得半导体器件的面积进一步减小。
综上所述，本发明提供的半导体器件的制造方法，包括：提供一衬底，所述衬底中形成有沟槽；形成第一隔离层于所述沟槽的底壁上；形成隧穿氧化层和浮栅层，所述浮栅层形成于所述沟槽中的所述第一隔离层上，所述隧穿氧化层夹于所述浮栅层与所述沟槽侧壁之间；形成栅间介质层、第二隔离层和控制栅层，所述控制栅层形成于所述浮栅层上，且所述栅间介质层夹于所述控制栅层与所述浮栅层之间，所述第二隔离层夹于所述控制栅层与所述沟槽侧壁之间；形成漂移区于所述沟槽外围的所述衬底中；形成源极区和漏极区于所述沟槽外围的所述漂移区中，所述源极区与所述浮栅层之间夹有部分所述隧穿氧化层，所述漏极区形成于所述源极区远离所述沟槽一侧的所述漂移区中。本发明的半导体器件的制造方法使得无需在控制栅上连接栅极驱动电路来控制LDMOS器件的开和关，进而使得对LDMOS器件的开和关操作的复杂度降低，且使得DC-DC转换器等中的电路设计的复杂度降低。
本发明一实施例提供一种半导体器件的操作方法，包括：对所述的半导体器件执行编程操作、擦除操作和读取操作。
所述半导体器件的结构参见上述介绍，在此不再赘述。
当所述漂移区13、所述源极区15和所述漏极区16的掺杂类型为P型，且所述阱区14的掺杂类型为N型时，LDMOS器件为PLDMOS器件，对所述半导体器件执行编程操作、擦除操作和读取操作的步骤包括：
于所述控制栅层125施加第一正电压且于所述源极区15施加第一负电压，所述漏极区16浮空(即所述漏极区16不接入电路中)，使得电子从所述源极区15注入进入所述浮栅层123中，以实现对所述半导体器件执行编程操作。其中，当对所述半导体器件执行编程操作时，所述浮栅层123中电子积累，所述阱区14中的沟道反型，使得PLDMOS器件开启，所述源极区15和所述漏极区16之间产生大电流。
其中，当向所述控制栅层125施加第一正电压时，所述浮栅层123会耦合得到一正电压。优选的，所述第一正电压耦合到所述浮栅层123时的耦合系数范围为0.6～0.8。
由于所述源极区15与所述浮栅层123之间夹有所述隧穿氧化层，即在平行于所述衬底11顶面的方向上所述源极区15与所述浮栅层123的部分区域重叠，使得在所述控制栅层125和所述源极区15施加偏置电压之后，在所述源极区15与所述浮栅层123的重叠区域的衬底11表面形成深耗尽区，且深耗尽区中的能带弯曲很严重，当能带弯曲超过衬底11的材质的禁带宽度时会产生带带隧穿电子-空穴对，其中的空穴被所述源极区15收集，电子在深耗尽区的高电场的作用下加速，获得足够高的能量，并在所述隧穿氧化层的电场的帮助下穿过所述源极区15与所述浮栅层123之间所夹的所述隧穿氧化层注入到所述浮栅层123中。
其中，优选的，所述第一正电压的范围为3V～5V，所述第一负电压的范围为-8V～-5.5V。其中，于所述源极区15施加所述第一负电压时的脉冲宽度优选为10μs。
于所述控制栅层125施加第二正电压，且所述源极区15和所述漏极区16接地，使得电子从所述浮栅层123中穿过所述栅间介质层后进入所述控制栅层125中，以实现对所述半导体器件执行擦除操作。其中，当对所述半导体器件执行擦除操作时，所述浮栅层123中电子缺失，所述阱区14中的沟道处于积累状态，沟道关闭，使得PLDMOS器件关断，所述源极区15和所述漏极区16之间电流很小。
其中，当所述浮栅层123与所述控制栅层125相对的表面具有尖角时，由于尖角处凹凸不平，容易发生电场集中，使得在所述浮栅层123的尖角处和所述控制栅层125的尖角处产生电场增强效应，进而使得电子更加容易从所述浮栅层123的尖角处穿过所述栅间介质层向所述控制栅层125的尖角处移动(即图2a～图2b和图4a～图4b中的所述浮栅层123指向所述控制栅层125中的箭头)，从而使得半导体器件的擦除操作更加容易执行。此时，优选所述第二正电压的范围为15V～20V。
当所述浮栅层123与所述控制栅层125相对的表面不具有尖角(如图2c和图4c所示的实施例)时，由于不存在电场增强效应，因此，此时施加在所述控制栅层125上的所述第二正电压应大于图2a～图2b和图4a～图4b所示的实施例中施加在所述控制栅层125上的所述第二正电压，使得此时能够向电子提供足够的能量移动到所述控制栅层125中，此时，优选所述第二正电压的范围为18V～20V。
并且，于所述控制栅层125施加第二正电压时的脉冲宽度优选为10ms。
或者，采用紫外线照射所述半导体器件，使得所述浮栅层123中的电子能够吸收紫外线照射提供的能量，进而使得电子能够越过所述栅间介质层的势垒后进入到所述控制栅层125中，以实现对所述半导体器件执行擦除操作。
于所述漏极区16施加第二负电压，且所述源极区15接地，所述控制栅层125浮空或接地，以对所述半导体器件执行读取操作。其中，所述第二负电压的范围可以为-20V～-2V。
另外，当所述漂移区13、所述源极区15和所述漏极区16的掺杂类型为N型，且所述阱区14的掺杂类型为P型时，LDMOS器件为NLDMOS器件，对所述半导体器件执行编程操作、擦除操作和读取操作的步骤包括：
于所述控制栅层125施加第三负电压且于所述源极区15施加第三正电压，所述漏极区16浮空，以对所述半导体器件执行编程操作；其中，优选的，第三负电压的范围为-5V～-3V，第三正电压的范围为5.5V～8V。
于所述控制栅层125施加第四负电压，且所述源极区15和所述漏极区16接地，以对所述半导体器件执行擦除操作；其中，优选的，当所述浮栅层123与所述控制栅层125相对的表面具有尖角时，第四负电压的范围为-12V～-8V；当所述浮栅层123与所述控制栅层125相对的表面不具有尖角时，第四负电压的范围为-20V～-18V。
或者，采用紫外线照射所述半导体器件，以对所述半导体器件执行擦除操作；
于所述漏极区16施加第四正电压，且所述源极区15接地，所述控制栅层125浮空或接地，以对所述半导体器件执行读取操作。其中，所述第四正电压的范围可以为10V～100V。
并且，当LDMOS器件为NLDMOS器件时，对所述半导体器件执行编程和擦除操作的说明参见上述LDMOS器件为PLDMOS器件时的说明，且与LDMOS器件为PLDMOS器件的区别在于，LDMOS器件为NLDMOS器件时是使得空穴从所述源极区15移动进入所述浮栅层123中来实现对所述半导体器件执行编程操作，且使得空穴从所述浮栅层123中穿过所述栅间介质层后进入所述控制栅层125中来实现对所述半导体器件执行擦除操作。
从上述内容可知，对所述半导体器件的编程操作、擦除操作和读取操作均是通过外界加压实现，那么，通过调整所施加电压的大小即可使得所述浮栅层中的电子(LDMOS器件为PLDMOS器件时)或空穴(LDMOS器件为NLDMOS器件时)数量可调，进而使得沟道的反型程度可调，从而使得LDMOS器件的阈值电压能够连续可调，LDMOS器件的阈值电压的可控性更好，实现了存储器件与LDMOS器件的完美融合。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (15)
1.一种半导体器件，其特征在于，包括：
衬底，所述衬底中形成有沟槽；
第一隔离层，形成于所述沟槽的底壁上；
浮栅层，形成于所述沟槽中的所述第一隔离层上，所述浮栅层与所述沟槽侧壁之间夹有隧穿氧化层；
控制栅层，形成于所述浮栅层上，且所述控制栅层与所述浮栅层之间夹有栅间介质层，所述控制栅层与所述沟槽侧壁之间夹有第二隔离层；
漂移区，形成于所述沟槽外围的所述衬底中；
源极区，形成于所述沟槽外围的所述漂移区中，所述源极区与所述浮栅层之间夹有部分所述隧穿氧化层；
漏极区，形成于所述源极区远离所述沟槽一侧的所述漂移区中。
2.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：
阱区，形成于所述沟槽外围的所述漂移区中，所述阱区包围所述源极区。
3.如权利要求1所述的半导体器件，其特征在于，所述隧穿氧化层的厚度小于所述第二隔离层的厚度。
4.如权利要求1所述的半导体器件，其特征在于，所述浮栅层与所述控制栅层相对的表面具有尖角。
5.如权利要求1所述的半导体器件，其特征在于，所述半导体器件为对称结构，所述漂移区、所述源极区和所述漏极区环绕所述沟槽。
6.如权利要求5所述的半导体器件，其特征在于，所述浮栅层和所述控制栅层的纵向剖面形状分别为方形和T形，所述控制栅层的“|”部分的两侧分别形成有一个所述浮栅层；或者，所述浮栅层和所述控制栅层的纵向剖面形状分别为相匹配的凸形和凹形；或者，所述浮栅层和所述控制栅层的纵向剖面形状均为方形。
7.如权利要求1所述的半导体器件，其特征在于，所述半导体器件为非对称结构，所述漂移区、所述源极区和所述漏极区至少位于所述沟槽的一侧。
8.如权利要求7所述的半导体器件，其特征在于，所述浮栅层和所述控制栅层的纵向剖面形状分别为方形和L形，L形的所述控制栅层的内侧面向所述浮栅层；或者，所述浮栅层和所述控制栅层的纵向剖面形状均为L形，L形的所述浮栅层的内侧面向L形的所述控制栅层的内侧；或者，所述浮栅层和所述控制栅层的纵向剖面形状均为方形。
9.一种半导体器件的制造方法，其特征在于，包括：
提供一衬底，所述衬底中形成有沟槽；
形成第一隔离层于所述沟槽的底壁上；
形成隧穿氧化层和浮栅层，所述浮栅层形成于所述沟槽中的所述第一隔离层上，所述隧穿氧化层夹于所述浮栅层与所述沟槽侧壁之间；
形成栅间介质层、第二隔离层和控制栅层，所述控制栅层形成于所述浮栅层上，且所述栅间介质层夹于所述控制栅层与所述浮栅层之间，所述第二隔离层夹于所述控制栅层与所述沟槽侧壁之间；
形成漂移区于所述沟槽外围的所述衬底中；
形成源极区和漏极区于所述沟槽外围的所述漂移区中，所述源极区与所述浮栅层之间夹有部分所述隧穿氧化层，所述漏极区形成于所述源极区远离所述沟槽一侧的所述漂移区中。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，在形成所述漂移区于所述沟槽外围的所述衬底中之后且在形成所述源极区和所述漏极区于所述沟槽外围的所述漂移区中之前，所述半导体器件的制造方法还包括：
形成阱区于所述沟槽外围的所述漂移区中，所述阱区包围所述源极区。
11.如权利要求9所述的半导体器件的制造方法，其特征在于，所述隧穿氧化层的厚度小于所述第二隔离层的厚度。
12.如权利要求9所述的半导体器件的制造方法，其特征在于，所述浮栅层与所述控制栅层相对的表面具有尖角。
13.一种半导体器件的操作方法，其特征在于，包括：对如权利要求1～8中任一项所述的半导体器件执行编程操作、擦除操作和读取操作。
14.如权利要求13所述的半导体器件的操作方法，其特征在于，当所述漂移区、所述源极区和所述漏极区的掺杂类型为P型时，对所述半导体器件执行编程操作、擦除操作和读取操作的步骤包括：
于所述控制栅层施加第一正电压且于所述源极区施加第一负电压，所述漏极区浮空，以对所述半导体器件执行编程操作；
于所述控制栅层施加第二正电压，且所述源极区和所述漏极区接地，以对所述半导体器件执行擦除操作；或者，采用紫外线照射所述半导体器件，以对所述半导体器件执行擦除操作；
于所述漏极区施加第二负电压，且所述源极区接地，所述控制栅层浮空或接地，以对所述半导体器件执行读取操作。
15.如权利要求13所述的半导体器件的操作方法，其特征在于，当所述漂移区、所述源极区和所述漏极区的掺杂类型为N型时，对所述半导体器件执行编程操作、擦除操作和读取操作的步骤包括：
于所述控制栅层施加第三负电压且于所述源极区施加第三正电压，所述漏极区浮空，以对所述半导体器件执行编程操作；
于所述控制栅层施加第四负电压，且所述源极区和所述漏极区接地，以对所述半导体器件执行擦除操作；或者，采用紫外线照射所述半导体器件，以对所述半导体器件执行擦除操作；
于所述漏极区施加第四正电压，且所述源极区接地，所述控制栅层浮空或接地，以对所述半导体器件执行读取操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211456089.3A CN115692505A (zh) | 2022-11-21 | 2022-11-21 | 半导体器件及其制造方法、操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211456089.3A CN115692505A (zh) | 2022-11-21 | 2022-11-21 | 半导体器件及其制造方法、操作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115692505A true CN115692505A (zh) | 2023-02-03 |
Family
ID=85054381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211456089.3A Pending CN115692505A (zh) | 2022-11-21 | 2022-11-21 | 半导体器件及其制造方法、操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115692505A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1189919A (zh) * | 1995-07-05 | 1998-08-05 | 西门子公司 | 制造只读存储器单元阵列的方法 |
| US20070004134A1 (en) * | 1996-05-29 | 2007-01-04 | Vora Madhukar B | Vertically integrated flash EPROM for greater density and lower cost |
| CN103247626A (zh) * | 2013-05-02 | 2013-08-14 | 复旦大学 | 一种半浮栅器件及其制造方法 |
| CN104637945A (zh) * | 2013-11-08 | 2015-05-20 | 苏州东微半导体有限公司 | 半浮栅存储器及其制造方法和半浮栅存储器阵列 |
| CN108447866A (zh) * | 2018-03-06 | 2018-08-24 | 武汉新芯集成电路制造有限公司 | 浮栅器件及其制作方法 |
| CN109166924A (zh) * | 2018-08-28 | 2019-01-08 | 电子科技大学 | 一种横向mos型功率半导体器件及其制备方法 |
-
2022
- 2022-11-21 CN CN202211456089.3A patent/CN115692505A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1189919A (zh) * | 1995-07-05 | 1998-08-05 | 西门子公司 | 制造只读存储器单元阵列的方法 |
| US20070004134A1 (en) * | 1996-05-29 | 2007-01-04 | Vora Madhukar B | Vertically integrated flash EPROM for greater density and lower cost |
| CN103247626A (zh) * | 2013-05-02 | 2013-08-14 | 复旦大学 | 一种半浮栅器件及其制造方法 |
| CN104637945A (zh) * | 2013-11-08 | 2015-05-20 | 苏州东微半导体有限公司 | 半浮栅存储器及其制造方法和半浮栅存储器阵列 |
| CN108447866A (zh) * | 2018-03-06 | 2018-08-24 | 武汉新芯集成电路制造有限公司 | 浮栅器件及其制作方法 |
| CN109166924A (zh) * | 2018-08-28 | 2019-01-08 | 电子科技大学 | 一种横向mos型功率半导体器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9825049B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| CN106952920B (zh) | 半导体器件及其制造方法 | |
| KR100274491B1 (ko) | 스페이서 플래쉬 셀 공정 | |
| EP0777902B1 (en) | Electrically erasable and programmable read only memory with non-uniform dielectric thickness | |
| JP6239093B2 (ja) | 自己整列浮遊及び消去ゲートを有する不揮発性メモリセル及びその製造方法 | |
| US7315057B2 (en) | Split gate non-volatile memory devices and methods of forming same | |
| US7602008B2 (en) | Split gate non-volatile memory devices and methods of forming the same | |
| US8405140B2 (en) | Nonvolatile semiconductor memory device and manufacturing method therefor | |
| CN107851657B (zh) | 具有浮栅、字线、擦除栅的分裂栅非易失性存储器单元 | |
| US5923063A (en) | Double density V nonvolatile memory cell | |
| US7320913B2 (en) | Methods of forming split-gate non-volatile memory devices | |
| JP2008530771A (ja) | 多重データを保存するための電気的に書換え可能な非揮発性メモリセル及びその製造方法 | |
| US9601615B2 (en) | High voltage double-diffused MOS (DMOS) device and method of manufacture | |
| US6521944B1 (en) | Split gate memory cell with a floating gate in the corner of a trench | |
| KR100621563B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| CN216871979U (zh) | 三栅极mos晶体管以及电子电路 | |
| JP2013168576A (ja) | 半導体装置および半導体装置の製造方法 | |
| SG184616A1 (en) | Semiconductor memory device and method formanufacturing same | |
| KR100732629B1 (ko) | 비휘발성 메모리 장치 및 그 형성 방법 | |
| CN115692505A (zh) | 半导体器件及其制造方法、操作方法 | |
| TW201707149A (zh) | 半導體裝置及其製造方法 | |
| KR20080069481A (ko) | 매몰형 스플릿 게이트를 구비한 불휘발성 메모리소자 및 그제조방법 | |
| CN115732503A (zh) | 半导体器件及其制造方法 | |
| JP2009135373A (ja) | 不揮発性半導体記憶装置 | |
| JPH04167472A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Applicant after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Applicant before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |
|
| CB02 | Change of applicant information |