CN115692411A - 一种堆叠式增强型GaN HEMT器件及其制备方法 - Google Patents

Abstract

本发明涉及一种堆叠式增强型GaN HEMT器件及其制备方法，所述器件采用背栅SOILDMOS与D‑mode GaN HEMT形成堆叠式Cascode结构，实现增强型。本发明的阈值电压由背栅SOILDMOS决定，可以通过调节硅离子注入和BOX层厚度实现增强型，同时相比于传统系统级封装(SystemInaPackage，SIP)的cascade增强型GaN器件，本发明提出的堆叠式结构实现了SOC(SystemOnaChip)，减小了寄生参数，节约了芯片面积，降低了器件成本，更有利于器件的高频、小型化应用。

Description

一种堆叠式增强型GaN HEMT器件及其制备方法

技术领域

本发明属于微电子与固体电子学技术领域，特别涉及一种堆叠式增强型GaN HEMT器件及其制备方法。

背景技术

D-mode GaN HEMT具有方块电阻小、可靠性高、制作工艺简单等优点，在大功率、工业级功率系统中由广泛的应用前景，但由于其常开的特性，对驱动电路的要求较高，增加了系统复杂度，在电力电子系统中的应用受到限制。通常D-mode HEMT通过级联一个E-modeSiMOSFET形成外部E-mode的cascode结构来使用，但这种级联一般是将独立的Si器件和GaNHEMT封装在一起实现外部增强型，即SIP结构，如图1所示。该结构存在寄生效应大、封装工艺复杂、两个器件匹配度不高等问题，不利于D-mode GaN器件的应用推广。

发明内容

本发明所要解决的技术问题是提供一种堆叠式增强型GaN HEMT器件及其制备方法，有效解决了SIP结构带来的寄生效应大的问题。

本发明提供了一种堆叠式增强型GaN HEMT器件，所述器件采用背栅SOILDMOS与D-mode GaN HEMT形成堆叠式Cascode结构；具体的，由下至上包括SOI衬底、AIN成核层、AlGaN缓冲层、GaN沟道层、AlGaN势垒层和SiNx介质层。

所述D-mode GaN HEMT的源极和漏极为欧姆接触电极，栅极下方含SiNx介质层形成MIS栅结构。

所述背栅SOILDMOS通过在SOI衬底背面制备栅电极形成。

所述SOI衬底通过离子注入形成N⁺有源区、P阱和N漂移区。

LDMOS的源极与HEMT的栅极相连，LDMOS的漏极与HEMT的源极相连，形成Cascode结构；LDMOS的源极和栅极分别作为Cascode结构的源极和栅极，HEMT的漏极作为Cascode的漏极。

本发明还提供了一种堆叠式增强型GaN HEMT器件的制备方法，包括：

(1)将SOI衬底通过离子注入形成N⁺有源区、P阱和N漂移区；

(2)通过SOI衬底从上至下依次生长SiNx介质层、AlGaN势垒层、i-GaN沟道层、缓冲层、AlN成核层；

(3)在SiNx介质层表面光刻形成GaN HEMT源漏欧姆接触区域；

(4)在SiNx介质层表面光刻形成栅电极区域；

(5)采用ICP刻蚀方法刻蚀N⁺有源区上方的GaN，形成深槽，在刻蚀的深槽内沉积LDMOS管的源漏金属；

(6)沉积SiO₂介质将步骤(5)刻蚀的深槽填平，并采用CMP工艺将介质层磨平；

(7)刻蚀LDMOS源漏金属以及HEMT的源极、栅电极上方的介质层，形成通孔；

(8)分别连接LDMOS的源极与HEMT的栅极，LDMOS的漏极和HEMT的源极；

(9)在SOI衬底背面沉积金属，经退火后形成背栅电极。

电气结构示意图如图3所示，按照电学性能分析，该结构的阈值电压由LDMOS的阈值电压决定，可通过顶层硅离子注入和BOX层厚度调节，因此该结构可以实现与硅器件相当的阈值电压和工作点，兼容硅功率器件的驱动芯片，另一方面，器件的耐压、开关和导通性能由HEMT决定，可以充分发挥GaN功率器件的优势，具备高的开关频率和大的转换效率(开关频率可达MHz，转换效率达到95％以上)，有利于小型化和高功率密度应用。

有益效果

本发明的阈值电压由背栅SOILDMOS决定，可以通过调节硅离子注入和BOX层厚度实现增强型，同时相比于传统系统级封装(SystemInaPackage，SIP)的cascade增强型GaN器件，本发明提出的堆叠式结构实现了SOC(SystemOnaChip)，减小了寄生参数，节约了芯片面积，降低了器件成本，更有利于器件的高频、小型化应用。

附图说明

图1为常用的GaN cascade SIP示意图；

图2为本发明的堆叠式增强型GaN HEMT器件的结构示意图；

图3为本发明的堆叠式增强型GaN HEMT器件的电气结构示意图；

图4a-j为本发明的堆叠式增强型GaN HEMT器件的制备工艺流程图。

具体实施方式

下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。

实施例1

由图2所示，本实施例提供了一种堆叠式增强型GaN HEMT器件，所述器件采用背栅SOILDMOS与D-mode GaN HEMT形成堆叠式Cascode结构；具体的，由下至上包括SOI衬底、AIN成核层、AlGaN缓冲层、GaN沟道层、AlGaN势垒层和SiNx介质层。所述D-mode GaN HEMT的源极和漏极为欧姆接触电极，栅极下方含SiNx介质层形成MIS栅结构。所述背栅SOILDMOS通过在SOI衬底背面制备栅电极形成。所述SOI衬底通过离子注入形成N⁺有源区、P阱和N漂移区。LDMOS的源极与HEMT的栅极相连，LDMOS的漏极与HEMT的源极相连，形成Cascode结构；LDMOS的源极和栅极分别作为Cascode结构的源极和栅极，HEMT的漏极作为Cascode的漏极。

如图4a-j所示，本实施例还提供了一种堆叠式增强型GaN HEMT器件的制备方法，包括：

(1)SOI顶层硅离子注入：在P型顶层硅分3次注入分别形成N漂移区、N⁺有源区和P⁺区。(2)SOI衬底上GaN材料外延：利用SOI基GaN外延技术，从上至下依次生长SiNx介质层、AlGaN势垒层、i-GaN沟道层、缓冲层、AlN成核层。

(3)GaNHEMT源漏姆接触制备：光刻形成SiNx刻蚀区域，RIE刻蚀SiNx层，光刻形成源漏欧姆接触区域，淀积Ti/Al/Ni/Au金属层，lift-off形成欧姆接触电极，850℃N2 30S退火后形成欧姆接触。

(4)GaNHEMT栅电极制备：光刻形成栅电极区域，淀积Ni/Au金属层，lift-off形成栅电极，450℃N₂退火。

(5)GaN沟槽刻蚀：采用ICP刻蚀方法将顶层硅N⁺有源区上方的GaN刻蚀掉，形成深槽。(6)LDMOS源漏电极淀积：在步骤(5)刻蚀的深槽内沉积LDMOS管的源漏金属。

(7)介质沉积：沉积SiO2介质将步骤(5)刻蚀的深槽填平，并采用CMP工艺将介质层磨平。

(8)通孔：刻蚀LDMOS源漏金属以及HEMT源、栅极金属上方的介质层，形成通孔。

(9)金属互连：沉积Al等互连金属，将LDMOS的源极与HEMT的栅极、LDMOS的漏极和HEMT的源极分别连接。

(10)背栅制作：在衬底背面沉积W/Al等金属，经400℃退火后形成背栅电极。

Claims (6)

1.一种堆叠式增强型GaN HEMT器件，其特征在于：所述器件采用背栅SOILDMOS与D-mode GaN HEMT形成堆叠式Cascode结构；具体的，由下至上包括SOI衬底、AIN成核层、AlGaN缓冲层、GaN沟道层、AlGaN势垒层和SiNx介质层。

2.根据权利要求1所述的堆叠式增强型GaN HEMT器件，其特征在于：所述D-mode GaNHEMT的源极和漏极为欧姆接触电极，栅极下方含SiNx介质层形成MIS栅结构。

3.根据权利要求1所述的堆叠式增强型GaN HEMT器件，其特征在于：所述背栅SOILDMOS通过在SOI衬底背面制备栅电极形成。

4.根据权利要求1所述的堆叠式增强型GaN HEMT器件，其特征在于：所述SOI衬底通过离子注入形成N⁺有源区、P阱和N漂移区。

5.根据权利要求1所述的堆叠式增强型GaN HEMT器件，其特征在于：LDMOS的源极与HEMT的栅极相连，LDMOS的漏极与HEMT的源极相连，形成Cascode结构；LDMOS的源极和栅极分别作为Cascode结构的源极和栅极，HEMT的漏极作为Cascode的漏极。

6.一种堆叠式增强型GaN HEMT器件的制备方法，包括：

(1)将SOI衬底通过离子注入形成N⁺有源区、P阱和N漂移区；

(2)通过SOI衬底从上至下依次生长SiNx介质层、AlGaN势垒层、i-GaN沟道层、缓冲层、AlN成核层；

(3)在SiNx介质层表面光刻形成GaN HEMT源漏欧姆接触区域；

(4)在SiNx介质层表面光刻形成栅电极区域；

(5)采用ICP刻蚀方法刻蚀N⁺有源区上方的GaN，形成深槽，在刻蚀的深槽内沉积LDMOS管的源漏金属；

(6)沉积SiO₂介质将步骤(5)刻蚀的深槽填平，并采用CMP工艺将介质层磨平；

(7)刻蚀LDMOS源漏金属以及HEMT的源极、栅电极上方的介质层，形成通孔；

(8)分别连接LDMOS的源极与HEMT的栅极，LDMOS的漏极和HEMT的源极；

(9)在SOI衬底背面沉积金属，经退火后形成背栅电极。

Images