CN115668500A - 固体摄像装置、像素驱动方法和电子设备 - Google Patents

固体摄像装置、像素驱动方法和电子设备 Download PDF

Info

Publication number
CN115668500A
CN115668500A CN202180036246.2A CN202180036246A CN115668500A CN 115668500 A CN115668500 A CN 115668500A CN 202180036246 A CN202180036246 A CN 202180036246A CN 115668500 A CN115668500 A CN 115668500A
Authority
CN
China
Prior art keywords
transfer transistor
transistor
photoelectric conversion
semiconductor substrate
drive signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180036246.2A
Other languages
English (en)
Inventor
椎原由宇
山本敦彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN115668500A publication Critical patent/CN115668500A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明提供了一种固体摄像装置(1)，其包括具有多个像素(20)的像素阵列(2)，所述多个像素(20)各者包括：光电转换部(210)，其以与半导体基板(100)的基板正面(100a)间隔开的方式埋入所述半导体基板中；存储部(215)，其用于保持由所述光电转换部(210)生成的电荷；第一传输晶体管(211)、第二传输晶体管(212)和第三传输晶体管(213)，它们串联地连接在所述光电转换部(210)与所述存储部(215)之间；累积部(216)，其用于累积从所述存储部(215)传输过来的电荷；以及遮光部(222)，其覆盖所述存储部(215)的面向所述半导体基板(100)的基板背面(100b)侧的部分，并且在所述光电转换部(210)与所述基板正面(100a)之间具有开口(222c)。

Description

固体摄像装置、像素驱动方法和电子设备
技术领域
本发明涉及固体摄像装置、像素驱动方法和电子设备。
背景技术
例如，专利文献1揭示了一种方法，即：在包括光电转换部和用于暂时性地保持光电转换部中所累积的电荷的存储部的固体摄像装置中，设置有遮光部以便减少光朝着存储部的泄漏。
引用文献列表
专利文献
专利文献1：国际公开WO 2016/136486A
发明内容
本发明要解决的技术问题
为了确保光电转换部与用于将光电转换部中的电荷传输至存储部的传输晶体管之间的连接，需要在遮光部中设置开口。理想的是，将存储部布置得远离该开口。然而，在这种情况下，就增大了光电转换部与存储部之间的距离，从而难以确保传输晶体管的电位梯度。当为了确保电位梯度而缩短光电转换部与存储部之间的距离时，泄漏至存储部的光就会增多，并且寄生光灵敏度(PLS：parasitic light sensitivity)就会劣化。
本发明的一个方面是抑制PLS劣化。
解决技术问题的技术方案
根据本发明一个方面的固体摄像装置包括具有多个像素的像素阵列，所述多个像素各者包括：光电转换部，其以与半导体基板的基板正面间隔开的方式埋入所述半导体基板中；存储部，其用于保持由所述光电转换部生成的电荷；第一传输晶体管、第二传输晶体管和第三传输晶体管，它们串联地连接在所述光电转换部与所述存储部之间；累积部，其用于累积从所述存储部传输过来的电荷；以及遮光部，其覆盖所述存储部的面向所述半导体基板的基板背面侧的部分，并且在所述光电转换部与所述基板正面之间具有开口。
根据本发明一个方面的像素驱动方法是用于驱动多个像素的像素驱动方法。所述多个像素各者包括：光电转换部，其以与半导体基板的基板正面间隔开的方式埋入所述半导体基板中；存储部，其用于保持由所述光电转换部生成的电荷；第一传输晶体管、第二传输晶体管和第三传输晶体管，它们串联地连接在所述光电转换部与所述存储部之间；累积部，其用于累积从所述存储部传输过来的电荷；以及遮光部，其覆盖所述存储部的面向所述半导体基板的基板背面侧的部分，并且在所述光电转换部与所述基板正面之间具有开口。所述像素驱动方法包括：驱动所述第一传输晶体管、所述第二传输晶体管和所述第三传输晶体管，以使得将累积于所述光电转换部中的电荷经由所述第一传输晶体管、所述第二传输晶体管和所述第三传输晶体管传输至所述存储部。
根据本发明一个方面的电子设备是配备有固体摄像装置的电子设备，所述固体摄像装置包括具有多个像素的像素阵列，所述多个像素各者包括：光电转换部，其以与半导体基板的基板正面间隔开的方式埋入所述半导体基板中；存储部，其用于保持由所述光电转换部生成的电荷；第一传输晶体管、第二传输晶体管和第三传输晶体管，它们串联地连接在所述光电转换部与所述存储部之间；累积部，其用于累积从所述存储部传输过来的电荷；以及遮光部，其覆盖所述存储部的面向所述半导体基板的基板背面侧的部分，并且在所述光电转换部与所述基板正面之间具有开口。
附图说明
图1是示出了根据实施方案的固体摄像装置的示意性构造的示例的图。
图2是示出了像素的电路构造的示例的图。
图3是示意性示出了像素的构成要素的布局的示例的图。
图4是示意性示出了像素的构成要素的布局的示例的图。
图5是示意性示出了像素的构成要素的布局的示例的图。
图6是示意性示出了像素的构成要素的布局的示例的图。
图7是示出了模拟结果的示例的图表。
图8是示出了驱动信号的时序图的示例的图。
图9是示出了驱动信号的时序图的示例的图。
图10是示出了电位图的示例的图。
图11是示出了电位图的示例的图。
图12是示出了电位图的示例的图。
图13是示出了电位图的示例的图。
图14是示出了固体摄像装置中所执行的处理(像素驱动方法)的示例的流程图。
图15是示意性示出了像素的构成要素的布局示例的图。
图16是示意性示出了像素的构成要素的布局示例的图。
图17是示意性示出了像素的构成要素的布局示例的图。
图18是示意性示出了像素的构成要素的布局示例的图。
图19是示出了像素的电路构造的示例的图。
图20是示意性示出了像素的构成要素的布局示例的图。
图21是示意性示出了像素的构成要素的布局示例的图。
图22是示出了像素的电路构造示例的图。
图23是示意性示出了像素的构成要素的布局示例的图。
图24是示意性示出了像素的构成要素的布局示例的图。
图25是示出了像素的电路构造示例的图。
图26是示出了驱动信号的时序图的示例的图。
图27是示出了驱动信号的时序图的示例的图。
图28是示意性示出了像素的构成要素的布局示例的图。
图29是示出了驱动信号的时序图的示例的图。
图30是示出了驱动信号的时序图的示例的图。
图31是示出了驱动信号的时序图的示例的图。
图32是示意性示出了像素的构成要素的布局示例的图。
图33是示出了驱动信号的时序图的示例的图。
图34是示意性示出了像素的构成要素的布局示例的图。
图35是示意性示出了像素的构成要素的布局示例的图。
图36是示出了电子设备的示意性构造的示例的图。
具体实施方案
下文中，将参照附图来详细说明本发明的实施方案。在以下各个实施方案中，相同的部分将会被赋予相同的附图标记，因而会省略重复说明。
将根据以下项目顺序来说明本发明。
1.第一实施方案
2.第二实施方案
3.第三实施方案
4.第四实施方案
5.第五实施方案
6.第六实施方案
7.第七实施方案
8.第八实施方案
9.适用例
10.效果
1.第一实施方案
图1是示出了根据实施方案的固体摄像装置的示意性构造的示例的图。固体摄像装置1例如是CMOS(互补金属氧化物半导体：complementary metal oxide semiconductor)图像传感器。固体摄像装置1是全局快门方式的固体摄像装置。在全局快门方式中，以所有像素的曝光的开始时序及结束时序一致的方式进行曝光。固体摄像装置1可以是背面照射型固体摄像装置。
图1所示的固体摄像装置1包括像素阵列2、垂直驱动电路部3、水平驱动电路部4、列处理部5、信号处理部6、数据存储部7和系统控制部8。这些构成要素设置在半导体基板(例如，硅晶片或芯片)上。
像素阵列2包括多个像素20。多个像素20被布置成二维状。稍后将参照图2以及后续图来说明像素20的细节。
垂直驱动电路部3通过向多个像素20各者供给驱动信号来对多个像素20以行单位进行驱动。被驱动的像素20的像素信号以出现在垂直信号线VSL中的方式被保持。垂直驱动电路部3被构造为包括移位寄存器和地址解码器等。
水平驱动电路部4通过向多个像素20各者供给驱动信号来对多个像素20以列单位进行驱动(选择)。被驱动的像素20的像素信号出现在垂直信号线VSL中，并且被传输至列处理部5以进行处理。水平驱动电路部4被构造为包括寄存器和地址解码器等。
如上所述，由于固体摄像装置1是全局快门方式的固体摄像装置，因此垂直驱动电路部3和水平驱动电路部4对多个像素20各者以曝光期间一致的方式进行驱动。
列处理部5对通过垂直驱动电路部3和水平驱动电路部4的驱动而出现在垂直信号线VSL中的像素信号进行处理。主要处理的示例是AD转换处理。通过AD转换处理可将像素信号作为数字信号而获得。也可以执行相关双采样(CDS)处理。列处理部5可以设置有对应于每一像素列的单位电路。单位电路根据水平驱动电路部4的驱动而被选择。
信号处理部6通过对由列处理部5获得的像素信号执行运算处理等来生成图像信号。信号处理部6被构造为包括用于处理数字信号的逻辑电路等。
数据存储部7暂时性地存储由信号处理部6执行的处理等所需的数据。
系统控制部8执行固体摄像装置1的整体控制。例如，系统控制部8控制由垂直驱动电路部3和水平驱动电路部4执行的驱动的时序、由列处理部5和信号处理部6执行的处理的时序等。系统控制部8被构造为包括时序生成器。
图2是示出了像素的电路构造的示例的图。图2示出了像素21和像素24这两个像素的电路构造。如稍后将会参照图3所说明的，像素24是与像素21相隔两个像素的像素。
像素21包括PD(光电二极管)210、第一传输晶体管211、第二传输晶体管212、第三传输晶体管213、第四传输晶体管214、MEM(存储部)215、FD(浮动扩散区域)216、放大晶体管217、选择晶体管218、排出晶体管219和复位晶体管220。
PD 210是光电转换部，其产生且累积与所接收到的光量对应的电荷。PD 210中累积的电荷通过串联在PD 210和MEM 215之间的第一传输晶体管211、第二传输晶体管212和第三传输晶体管213传输至MEM 215。MEM 215经由第一传输晶体管211、第二传输晶体管212和第三传输晶体管213连接至PD 210。MEM 215是用于暂时性地存储从PD 210传输过来的电荷的存储部。
保持于MEM 215中的电荷通过第四传输晶体管214传输至FD 216。FD 216是将从MEM 215传输过来的电荷转换为电信号(电压信号)并且输出该电信号的浮动扩散区域。该电信号被放大晶体管217读出并且经由选择晶体管218输出至垂直信号线VSL。在该示例中，恒定电流源Is连接至垂直信号线VSL，由此构成源极随耦器电路。
排出晶体管219将PD 210复位为电源VDD。此外，从PD 210溢出的电荷被排出至电源VDD。复位晶体管220将MEM 215和FD 216复位为电源VDD。
驱动信号被施加到除放大晶体管217之外的晶体管(图2的示例中的栅极)。在本发明中，可以将施加至第一传输晶体管、第二传输晶体管、第三传输晶体管、第四传输晶体管、选择晶体管、排出晶体管和复位晶体管的驱动信号称为驱动信号TZ1、驱动信号TZ2、驱动信号TRX、驱动信号TRG、驱动信号SEL、驱动信号OFG和驱动信号RST。在这些驱动信号中，将施加至像素21的第一传输晶体管211、第二传输晶体管212、第三传输晶体管213、第四传输晶体管214和排出晶体管219的驱动信号分别称为且图示为驱动信号TZ11、驱动信号TZ21、驱动信号TRX1、驱动信号TRG1和驱动信号OFG1，以便区分施加至与像素21对应的晶体管的驱动信号和施加至与像素24对应的晶体管的驱动信号。利用垂直驱动电路部3(图1)供给驱动信号TZ11、驱动信号TZ21、驱动信号TRX1、驱动信号TRG1、驱动信号RST和驱动信号OFG1。利用水平驱动电路部4(图1)供给驱动信号SEL。
像素24包括PD 240、第一传输晶体管241、第二传输晶体管242、第三传输晶体管243、第四传输晶体管244、MEM 245和排出晶体管249。此外，像素24与像素21共用FD 216、放大晶体管217、选择晶体管218和复位晶体管220。因为像素24的构成要素类似于像素21的对应构成要素，因此将不再重复说明。注意，将施加至第一传输晶体管241、第二传输晶体管242、第三传输晶体管243、第四传输晶体管244和排出晶体管249的驱动信号分别称为且图示为驱动信号TZ14、驱动信号TZ24、驱动信号TRX4、驱动信号TRG4和驱动信号OFG4。
将参照图3至图6说明像素的构成要素的布局。图3至图6是示意性示出了像素的构成要素的布局示例的图。在图中，将半导体基板称为且图示为半导体基板100。图中还示出了XYZ坐标系。半导体基板100的厚度方向相当于Z轴方向。从半导体基板100的基板背面100b去往基板正面100a的方向相当于正Z轴方向。半导体基板100的面方向对应于X轴方向和Y轴方向(XY平面方向)。
图3和图4示意性示出了在沿着Z轴方向观察时像素的构成要素的布局示例。由于在平面图中观察半导体基板100时PD与MEM等重叠，因此在图3和图4中分别示出了PD和MEM等。
图3示意性示出了PD的平面布局的示例。图3示出了在基板面方向(在该示例中，Y轴方向)上并排设置着的四个PD。在这四个PD之中，两个PD是上面参照图2所述的像素21的PD 210和像素24的PD 240。像素24是与像素21相隔两个像素的像素，因此PD 240设置在隔着另外两个PD与PD 210相对的一侧处。位于PD 210内部的栅极VG是对应于PD 210的第一传输晶体管211的栅极。在各个其他PD内部也设置有对应的第一传输晶体管的栅极。
图4示意性示出了MEM的平面布局的示例。对应于PD 210和PD 240的诸如MEM等构成要素在Y轴方向上并排设置着。与它们相邻地(在正X轴方向上)，对应于另外两个PD的诸如MEM等构成要素在Y轴方向上并排设置着。在它们之间，有遮光膜(对应于稍后说明的图5和图6的遮光部222)。下文中，将说明对应于PD 210和PD 240的诸如MEM等构成要素。在平面布局中，MEM 215和MEM 245与第三传输晶体管213和第三传输晶体管243重叠，因此MEM 215和MEM 245由虚线表示。两个FD 216通过配线(未图示)而被连接，以构成如上文中参照图2所述的一个FD 216。各构成要素内部所示出的正方形部分表示栅极电极(多晶硅栅极)。
在本实施方案中，像素21的第一传输晶体管211、第二传输晶体管212和第三传输晶体管213在Y轴方向上并排布置着。关于像素24的第一传输晶体管241、第二传输晶体管242和第三传输晶体管243，也同样如此。对于其他部分，可通过与图2的像素的电路构造的对比来进行理解。
图5和图6示意性示出了在沿着X轴方向和Y轴方向观察时像素的构成要素的布局示例。图5示意性示出了大致沿着图3和图4的线V-V观察的布局。图6示意性示出了大致沿着图3和图4的线VI-VI观察的布局。为了便于说明，也一起示出了位于深度方向上不同位置处的若干构成要素。
在半导体基板100的基板背面100b上，依次设置有由树脂等形成的彩色滤光器225和芯片上透镜226。彩色滤光器225允许具有与像素21对应的颜色(例如，RGB中的任意一种)的波长的光通过。来自被摄体的光通过芯片上透镜226和彩色滤光器225，并且入射至半导体基板100的基板背面100b。换言之，固体摄像装置1(图1)是背面照射型固体摄像装置。
PD 210是以与基板正面100a间隔开的方式埋入半导体基板中的埋入型PD。例如，半导体基板100是p型半导体基板，并且PD 210作为沿着Z轴方向夹在p型半导体区域之间的n型杂质区域而被形成。
第一传输晶体管211设置在PD 210的基板正面100a侧。第二传输晶体管212在Y轴方向上与第一传输晶体管211并排设置着。第三传输晶体管213在Y轴方向上与第二传输晶体管212并排设置着。这些传输晶体管是具有位于基板正面100a上的栅极的传输栅。栅极隔着绝缘层(氧化膜等)而被设置在基板正面100a上。然而，第一传输晶体管211是这样的纵型晶体管：其中，位于基板正面100a上的栅极沿着Z轴方向延伸至半导体基板100的内部。在图中，将第一传输晶体管211的栅极称为且图示为栅极VG(垂直栅极)。
MEM 215设置在第三传输晶体管213的基板背面100b侧。例如，MEM 215在第三传输晶体管213下方的部分(负Z轴方向侧的部分)中作为n型杂质区域而被形成。
FD 216经由第四传输晶体管214连接至MEM 215。第四传输晶体管214与第二传输晶体管212和第三传输晶体管213类似地也是传输栅。例如，FD 216作为n型杂质区域而被形成。
遮光部222是将PD 210和MEM 215隔开的遮光膜，并且被形成得覆盖MEM 215的至少一部分。遮光部222的材料的示例是金属。
遮光部222包括第一部分222a、第二部分222b和开口222c。第一部分222a沿着X轴方向和Y轴方向延伸，且覆盖MEM 215的面向基板背面100b侧的部分(负Z轴方向侧的部分)。第二部分222b从第一部分222a的边缘沿着Z轴方向延伸，且覆盖MEM 215的侧部。开口222c位于PD 210和基板正面100a之间。开口222c具有用于确保第一传输晶体管211与PD 210之间的连接所需的尺寸。在该示例中，开口222c具有能够让第一传输晶体管211的栅极VG穿过的尺寸。第一传输晶体管211的栅极VG穿过开口222c延伸至PD 210。
配线经由接触部连接至各个晶体管的栅极。多个接触部之中的一个接触部由接触部C的附图标记表示。多条配线之中的一条配线由配线W的附图标记表示。由于接触部C和配线W位于基板正面100a侧，因此它们不会阻挡来自被摄体的光向PD 210的入射。因此，来自被摄体的光被高效地转换为电荷。图5和6图所示的其他构成要素可通过与图2至图4的对比来进行理解。
上述像素21包括了在PD 210与MEM 215之间在Y轴方向上并排设置着的三个传输晶体管，即第一传输晶体管211、第二传输晶体管212和第三传输晶体管213。因此，例如，与仅设置两个传输晶体管的情况相比，在确保了从PD 210到MEM 215的传输晶体管的电位梯度的同时，可以将MEM 215设置得远离开口222c。由于MEM 215被布置得远离开口222c，因此可以抑制光通过开口222c泄漏至MEM 215，从而能够抑制PLS劣化。将参照图7来说明对PLS劣化的抑制(PLS的改善)。
图7是示出了模拟结果的示例的图表。该图表的横轴表示MEM后退率(％)，并且纵轴表示PLS改善度(dB)。MEM后退率＝0％是指例如在图6所示的布局中不存在第二传输晶体管212并且由于不存在第二传输晶体管212而将第三传输晶体管213和MEM 215靠近开口222c布置着的情况下MEM 215的位置。将该位置处的PLS确定为PLS改善度度＝0dB。MEM 215离开口222c越远，MEM后退率就越大。从图表可以看出，PLS也随着MEM后退率的增大而得到改善。
将参照图8和图9来说明驱动上述像素21的示例。图示的驱动是如上文所述的以全局快门方式进行的驱动。
图8和图9是示出了驱动信号的时序图的示例的图。图8示出了在将PD 210中累积的电荷传输至并保持在MEM 215的操作下(在全局传输操作时)的驱动信号的示例。注意，不仅像素21而且任何像素都以相同方式被驱动。因此，尽管是供给至像素21的驱动信号，但是下面将会作为驱动信号TZ1、驱动信号TZ2、驱动信号TRX、驱动信号TRG、驱动信号SEL、驱动信号OFG和驱动信号RST来进行说明。最初，排出晶体管219的驱动信号OFG和第一传输晶体管211的驱动信号TZ1处于接通状态，从而复位PD 210。
在时刻tl处，关断第一传输晶体管211的驱动信号TZl，曝光开始。在后续的时刻t2处，将驱动信号OFG也关断。
在时刻t3处，接通第二传输晶体管212的驱动信号TZ2、第三传输晶体管213的驱动信号TRX、第四传输晶体管214的驱动信号TRG和复位晶体管220的驱动信号RST。在后续的时刻t4处、时刻t5处、时刻t6处和时刻t7处，依次关断驱动信号TZ2、驱动信号TRX、驱动信号TRG和驱动信号RST。结果，MEM 215被复位。
在时刻t8处，接通第一传输晶体管211的驱动信号TZ11、第二传输晶体管212的驱动信号TZ21和第三传输晶体管213的驱动信号TRX，曝光结束。
在时刻t9处、时刻t10处和时刻t11处，依次关断第一传输晶体管211的驱动信号TZ1、第二传输晶体管212的驱动信号TZ2和第三传输晶体管213的驱动信号TRX。结果，在曝光时段期间累积于PD 210中的电荷被传输至并且保持在MEM 215中。注意，稍后将参照图10至图13来说明全局传输操作时的电位图。
图9示出了在读取MEM 215中所累积的电荷的操作下(滚动读取操作时)的驱动信号的示例。始终接通驱动信号OFG。在时刻t21处，接通复位晶体管220的驱动信号RST，并且在时刻t22处，关断驱动信号RST。结果，FD 216被复位。
在时刻t23处，将第四传输晶体管214的驱动信号TRG接通，并且在后续的时刻t24处，将驱动信号TRG关断。结果，保持在MEM 215中的电荷被传输至FD 216。如上文中参照图2所述，传输至FD 216的电荷被转换为电信号，并且经由放大晶体管217、选择晶体管218和垂直信号线VSL作为像素信号被输出。
图10至图13是示出了全局传输操作时的电位图的示例的图。如图10所示，当把第一传输晶体管211的驱动信号TZ1、第二传输晶体管212的驱动信号TZ2和第三传输晶体管213的驱动信号TRX全部关断(Off)时，以电荷不会从PD 210朝着其他部件移动的方式形成了电位差(电势差)。因此，电荷被累积在PD 210中。如图11所述，当将驱动信号TZ1、驱动信号TZ2和驱动信号TRX全部接通时，上述电位差被消除，并且PD 210中累积的电荷朝着MEM215移动。如图12和图13所示，当依次关断驱动信号TZ1和驱动信号TZ2时，根据第一传输晶体管211、第二传输晶体管212和第三传输晶体管213的电位梯度而将电荷传输至MEM 215并且予以保持。
将参照流程图说明像素驱动。图14是示出了在固体摄像装置中执行的处理(像素驱动方法)的示例的流程图。例如，通过由系统控制部8(图1)控制垂直驱动电路部3和水平驱动电路部4来执行该处理。与上述图7和图8所述类似，供给至像素21的驱动信号将会作为驱动信号TZ1、驱动信号TZ2、驱动信号TRX、驱动信号TRG、驱动信号SEL、驱动信号OFG和驱动信号RST来进行说明。最初，排出晶体管219的驱动信号OFG和第一传输晶体管211的驱动信号TZ1处于接通状态，从而复位PD 210。
在步骤S1中，开始曝光。例如，如上面参照图8所述的那样，关断第一传输晶体管211的驱动信号TZ1和排出晶体管219的驱动信号OFG。结果，在PD 210中开始累积电荷。
在步骤S2中，开始存储部的复位。例如，如上参照图8所说明的，接通第二传输晶体管212的驱动信号TZ2、第三传输晶体管213的驱动信号TRX、第四传输晶体管214的驱动信号TRG和复位晶体管220的驱动信号RST。结果，MEM 215被复位为电源VDD。
在步骤S3中，结束存储部的复位。例如，如上参照图8所说明的，依次关断第二传输晶体管212的驱动信号TZ2、第三传输晶体管213的驱动信号TRX、第四传输晶体管214的驱动信号TRG和复位晶体管220的驱动信号RST。
在步骤S4中，结束曝光。例如，如上参照图8所说明的，接通第一传输晶体管211的驱动信号TZ1、第二传输晶体管212的驱动信号TZ2和第三传输晶体管213的驱动信号TRX。
在步骤S5中，将光电转换部中累积的电荷传输至存储部并且保持在存储部中。例如，如上参照图8所说明的，依次关断第一传输晶体管211的驱动信号TZ1、第二传输晶体管212的驱动信号TZ2和第三传输晶体管213的驱动信号TRX。PD 210中累积的电荷被传输至并且被保持在MEM 215中。
在步骤S6中，将存储部中保持的电荷传输至累积部。例如，如上参照图9所说明的，将驱动信号RST接通和关断，从而复位FD 216。通过将驱动信号TRG接通和关断，将MEM 215中保持的电荷传输至FD 216。
在步骤S7中，获取像素信号。例如，如上参照图2所说明的，将与FD 216中累积的电荷对应的电信号经由放大晶体管217、选择晶体管218和垂直信号线VSL作为像素信号输出。
在步骤S7的处理完成之后，流程图的处理结束。例如，通过该处理，可以驱动固体摄像装置1的像素阵列2的多个像素20各者。
根据第一实施方案，通过设置有三个传输晶体管，即，第一传输晶体管211、第二传输晶体管212和第三传输晶体管213，可以将MEM 215布置得远离遮光部222的开口222c。因此，能够抑制PLS劣化。在能够实现类似效果的范围内，可以构想出除上述第一实施方案之外的各种实施方案。下文中，关于一些实施方案，将会针对与第一实施方案的不同之处进行具体说明。
2.第二实施方案
第二实施方案的不同之处在于：像素晶体管设置在与PD及MEM不同的另外的半导体基板上。
图15至图18是示意性示出了像素的构成要素的布局的图。图15和图16示意性示出了在沿着Z轴方向观察时像素的构成要素的布局示例。由于PD的布局与第一实施方案(图3)的布局类似，因此这里将不再重复其说明。图17和图18示意性示出了当大致沿着图15的线XVII和线XVIII观察(从Y轴方向和X轴方向观察)时像素的构成要素的布局示例。
在像素21A和像素24A的构成要素中，第一传输晶体管211和第一传输晶体管241、第二传输晶体管212和第二传输晶体管242、第三传输晶体管213A和第三传输晶体管243A、第四传输晶体管214和第四传输晶体管244、MEM 215A和MEM 245A、FD 216A、排出晶体管219以及排出晶体管249设置在半导体基板101(第一半导体基板)上。关于剩余的两个像素也同样如此。
在像素21A和像素24A的构成要素中，选择晶体管218A和复位晶体管220A设置在半导体基板102(第二半导体基板)上。选择晶体管218A和复位晶体管220A是输出与FD 216A中累积的电荷对应的电压的像素晶体管。半导体基板102是与半导体基板101不同的另外的基板。
半导体基板101和半导体基板102例如通过Cu-Cu连接(接合)而层叠起来。设置在半导体基板101和半导体基板102上的构成要素经由设置在半导体基板101的基板正面101a和半导体基板102的基板正面102a上的接触部C及配线W而连接起来。注意，将半导体基板101和半导体基板102的基板背面分别称为且图示为基板背面101b和基板背面102b。
像素21A的第三传输晶体管213A和MEM 215A的面积大于像素21的第三传输晶体管213和MEM 215(图4等)的面积。这是因为，与半导体基板100(图4等)不同的是，半导体基板101可以运用未设置有选择晶体管218和复位晶体管220的空间。关于像素24A的第四传输晶体管214A和MEM 215A也同样如此。注意，与FD 216(图4等)不同的是，FD 216A集中地设置在一个地方。
根据第二实施方案，与设置在半导体基板102上的像素晶体管(例如，选择晶体管218A和复位晶体管220A)的面积相应地，可以增大设置在半导体基板101上的MEM 215A的面积。
以上说明了如下一种面对面(face-to-face)结构：其中，设置在半导体基板101的基板正面101a上的多晶硅栅极(接触部C)和设置在半导体基板102的基板正面102a上的多晶硅栅极(接触部C)以彼此面对的方式彼此接合。然而，可以采用面对背(face-to-back)结构。此外，尽管上述示例说明了像素21的构成要素之中的选择晶体管218和复位晶体管220被设置在半导体基板102上的情况，但是可以与选择晶体管218和复位晶体管220一起或者代替选择晶体管218和复位晶体管220而将各种其他构成要素设置在半导体基板102上。在下面的实施方案中，将说明与第二实施方案类似地设置有层叠基板结构的情况。
3.第三实施方案
在第三实施方案中，在Y轴方向上并排设置了多个第二传输晶体管。
图19是示出了像素的电路构造的示例的图。图19所示的像素21B与像素21A(图15等)的不同之处在于：代替第二传输晶体管212而设置了第二传输晶体管212B1和第二传输晶体管212B2。向第二传输晶体管212B1施加驱动信号TZ21。向第二传输晶体管212B1施加驱动信号TZ31。类似地，像素24B包括分别被施加有驱动信号TZ24和驱动信号TZ34的第二传输晶体管242B1和第二传输晶体管242B2。
图20和图21是示意性示出了像素的构成要素的布局的图。图20示意性示出了在沿着Z轴方向观察时像素的构成要素的布局示例。图21示意性示出了大致沿着图20的线XXI观察(沿着X轴方向观察)时像素的构成要素的布局示例。在Y轴方向上，第二传输晶体管212B2设置在第二传输晶体管212B1和第三传输晶体管213A之间。
若将追加到像素21的第二传输晶体管的数量和驱动信号一般化，那么在m是追加的第二传输晶体管的数量的情况下，将驱动信号表示为驱动信号TZi1(i＝m+2)。
根据第三实施方案，由于设置了多个第二传输晶体管，因此可以将MEM 215A布置得更远离开口222c。因此，能够进一步提高对PLS劣化的抑制效果。
4.第四实施方案
在第四实施方案中，在Y轴方向上并排设置了多个第三传输晶体管。
图22是示出了像素的电路构造的示例的图。图22所示的像素21C与像素21A(图15等)的不同之处在于：代替第三传输晶体管213而设置了第三传输晶体管213C1和第三传输晶体管213C2，并且代替MEM215A而设置了MEM 215C。向第三传输晶体管213C1施加驱动信号TRX11。向第三传输晶体管213C2施加驱动信号TRX21。类似地，像素24C包括：分别被施加有驱动信号TRX14和驱动信号TRX24的第三传输晶体管243C1和第三传输晶体管243C2；以及MEM 245C。
图23和图24是示意性示出了像素的构成要素的布局的图。图23示意性示出了在沿着Z轴方向观察时像素的构成要素的布局示例。图24示意性示出了大致沿着图23的VVIV线观察(沿着X轴方向观察)时像素的构成要素的布局示例。在Y轴方向上，第三传输晶体管213C2被设置为：以隔着第三传输晶体管213C1跟第二传输晶体管212相对的方式与第三传输晶体管213C1连接。在该示例中，MEM 215C设置在比第三传输晶体管213C1更靠近第三传输晶体管213C2的位置处。
若将追加到像素21的第三传输晶体管的数量和驱动信号一般化，那么在n是追加的第三传输晶体管的数量的情况下，将驱动信号表示为驱动信号TRXjl(j＝n+2)。
根据第四实施方案，由于设置了多个第三传输晶体管，因此可以将MEM 215C配置得更远离开口222c。因此，能够进一步提高对PLS劣化的抑制效果。此外，通过增加针对于MEM 215C而设置的晶体管的数量(使栅极多段化)，能够提高MEM 215C的饱和特性。
5.第五实施方案
在第五实施方案中，将相应的多个第二传输晶体管和多个第三传输晶体管中的相应传输晶体管连接至共用的驱动信号线。例如，在第三实施方案中所述的驱动信号TZi1和第四实施方案中所述的驱动信号TRXj1的驱动信号中的相应驱动信号上，使用了共用的驱动信号。
图25是示出了像素的电路构造的示例的图。图25所示的像素21D与像素21C(图22)的不同之处在于：进一步设置有晶体管228，并且第二传输晶体管212的驱动信号TZ21的配线和第三传输晶体管213C2的驱动信号TRX21的配线是共用的。晶体管228是设置在第二传输晶体管212和第三传输晶体管213之间的防回流晶体管。将施加至晶体管228的驱动信号称为且图示为驱动信号TRY1。类似地，像素24D与像素24C(图22)的不同之处在于：像素24D还包括晶体管258，并且第二传输晶体管242的驱动信号TZ24的配线和第三传输晶体管243C2的驱动信号TRX24的配线是共用的。将施加至晶体管258的驱动信号称为且图示为驱动信号TRY2。
图26和图27是示出了驱动信号的时序图的示例的图。图26示出了在存储部被复位之后的驱动信号的示例。驱动信号TRY是通过将上述驱动信号TRY1和驱动信号TRY2一般化而获得的。
在时刻t31处，接通第二传输晶体管212的驱动信号TZ2、晶体管228的驱动信号TRY、第三传输晶体管213C1的驱动信号TRX1、第三传输晶体管213C2的驱动信号TRX2、第四传输晶体管214的驱动信号TRG和复位晶体管220的驱动信号RST，从而开始复位MEM 215C。在时刻t32处、时刻t33处、时刻t35处、时刻t36处、时刻t37处和时刻t38处依次关断这些驱动信号。由于驱动信号TZ2和驱动信号TRX2是相同的信号，因此在将驱动信号TZ2关断时的时刻t32处也关断了驱动信号TRX2。在将驱动信号TRX1关断时的时刻t35前后的从时刻t34至时刻t36的期间，接通驱动信号TRX2，并且也接通了驱动信号TZ2。在此期间之前的时刻t33处，关断驱动信号TRY，因此防止了电荷回流。
在时刻t39处，接通第一传输晶体管211的驱动信号TZ1、第二传输晶体管212的驱动信号TZ21、晶体管228的驱动信号TRY、第三传输晶体管213C1的驱动信号TRX1以及第三传输晶体管213C2的驱动信号TRX2，曝光结束。在时刻t40至时刻t43处依次关断这些驱动信号，并且PD 210中累积的电荷被传输至MEM215C并被保持在该MEM215C中。在时刻t44处，为滚动读出操作而将驱动信号OFG接通。
图27示出了滚动读出操作时的驱动信号的示例。在时刻t51处接通驱动信号RST并且在时刻t52处将其关断，从而复位了FD 216。在时刻t53处，接通驱动信号TRX1和驱动信号TRG，并且在时刻t54处，接通驱动信号TRX2。驱动信号TZ2也一起被接通。在后续的时刻t55至时刻t57，依次关断驱动信号TRX1、驱动信号TRX2和驱动信号TRG。在时刻t56处，也将驱动信号TZ2与驱动信号TRX2一起关断。因此，MEM215C中保持的电荷被传输至FD 216A。
尽管上面已经说明了驱动信号TZ21和驱动信号TRX21的配线共用化的示例，但是任意的驱动信号TZi1的配线和驱动信号TXj1的配线是可以共用化的。例如，在驱动信号TZi1和驱动信号TXj1之中，满足i＝j的驱动信号的配线是共用化的。
根据第五实施方案，由于通过将一部分传输晶体管的驱动配线共用化，就可以减少配线的数量，因此能够提高配线布局的自由度，并且也能够预期通过短路故障的减少来提高成品率。此外，由于可以减少驱动器的数量，因此电路规模也缩小了。
6.第六实施方案
在第六实施方案中，传输晶体管下方的部分也用作PD。
图28是示意性示出了像素的构成要素的布局的图。图28示意性示出了在沿着X轴方向观察时像素的构成要素的布局示例。在所示的像素21E中，PD 210E包括主体210Ea、延伸部210Eb(第一延伸部)和延伸部210Ec(第二延伸部)。主体210Ea可以与上面所说明的PD210类似地构造而成。延伸部210Eb从主体部210Ea沿着Z轴方向延伸至基板正面100a下方的部分。延伸部210Ec从延伸部210Eb的前端部沿着Y轴方向延伸。延伸部210Ec的前端到达第二传输晶体管212下方的部分。当电荷从主体210Ea溢出时，所溢出的电荷被累积在延伸部210Eb和延伸部210Ec中。
图29和图30是示出了驱动信号的时序图的示例的图。图29示出了全局传输操作时的驱动信号的示例。最初，驱动信号TZ1和驱动信号OFG处于接通状态，并且包括第二传输晶体管212下方的部分的PD 210E被耗尽。在时刻t61处，关断驱动信号TZ1，开始曝光。在后续的时刻t62处，关断驱动信号OFG。
在时刻t63处，接通驱动信号TRG和驱动信号RST，并且在时刻t63处和时刻t64处，依次关断这两个信号。结果，MEM 215A被复位。此时，驱动信号TRX和驱动信号TZ1保持为关断状态。由于不将驱动信号TRX和驱动信号TZ1接通，因此累积在第一传输晶体管211和第二传输晶体管212下方的部分中亦即累积在PD 210E的延伸部210Eb和延伸部210Ec中的电荷不会被复位。
在时刻t66处，接通驱动信号TZ1、驱动信号TZ2和驱动信号TRX，并且在时刻t67至时刻t69处，依次关断这三个信号。结果，与累积在PD 210E的主体210Ea中的电荷一起，累积在延伸部210Eb和延伸部210Ec中的电荷也被传输至并且保持在MEM 215A中。
图30示出了在滚动读出操作时的驱动信号的示例。与上述图9的时刻t21到时刻t24类似，在时刻t71到时刻t74处，通过接通和关断驱动信号RST来复位FD 216A，并且通过接通和关断驱动信号TRG将MEM215A中保持的电荷传输至FD 216A，并且用作像素信号的基础。
尽管示例已经说明了将第一传输晶体管211和第二传输晶体管212这两个传输晶体管下方的部分用作PD的情况，但是n个(n为3以上的整数)传输晶体管下方的部分可以用作PD。在n＝3的情况下，如图31所示，也存在有驱动信号TZ3。在存储部被复位之前的时刻t81到时刻t83，不仅关断驱动信号OFG和驱动信号TZ1而且关断驱动信号TZ2。因此，各个传输晶体管下方的部分被耗尽并且用作PD。
根据第六实施方案，由于传输晶体管下方的部分也可以用作PD，因此能够提高PD的饱和特性(PDQs)。
7.第七实施方案
在第七实施方案中，传输晶体管下方的部分用作第二存储部。
图32是示意性示出了像素的构成要素的布局的图。图32示意性示出了在沿着X轴方向观察时像素的构成要素的布局示例。在所示的像素21F中，MEM 215F设置在第一传输晶体管211和第二传输晶体管212下方。MEM 215F是这样的第二存储部：其经由第一传输晶体管211和第二传输晶体管212连接至PD 210，且保持从PD 210传输过来的电荷。MEM 215F例如作为在第二传输晶体管212下方的n型杂质区域而被形成。MEM 215F在可容许的PLS范围内可设置为比MEM 215A更靠近PD210。在MEM 215A和MEM 215F中的一者中溢出的电荷被累积在另一者中。
图33是示出了驱动信号的时序图的示例的图。图33示出了滚动读出操作时的驱动信号的示例。在时刻t91处接通驱动信号RST，并且在时刻t92处关断驱动信号RST。结果，FD216A被复位。
在时刻t93处接通驱动信号TRX和驱动信号TRG，并且在时刻t94处和时刻t95处依次关断这两个信号。由于不仅施加有驱动信号TRG而且还施加有驱动信号TRX，因此不仅保持于MEM 215A中的电荷而且保持于MEM 215F中的电荷也被传输至FD 216。
尽管该示例说明了第一传输晶体管211和第二传输晶体管212这两个传输晶体管下方的部分被用作第二存储部的情况，但是n个(n是3以上的整数)传输晶体管下方的部分可以用作第二存储部。在这种情况下，在全局传输操作时，将n个传输晶体管的栅极接通从而传输电荷。
根据第七实施方案，由于设置了MEM 215F，因此与仅设置MEM215A的情况相比，能够提高存储部的饱和特性。
8.第八实施方案
在第八实施方案中，第一传输晶体管不具有沿着Z轴方向延伸的栅极VG。代替地，PD形成了电位梯度，以使得PD中累积的电荷易于沿着Z轴方向移动。
图34和图35是示意性示出了像素的构成要素的布局的图。图34示意性示出了在沿着Z轴方向观察时像素的构成要素的布局示例。图35示意性示出了大致沿着图34的线XXXV观察(沿着X轴方向观察)时像素的构成要素的布局示例。注意，PD的布局与第一实施方案(图3)的不同之处在于：不具有相当于栅极VG的部分。在所示的像素21G中，第一传输晶体管211G不具有上述栅极VG(图5、图6等)，并且仅在基板正面101a上具有栅极。另一方面，PD210G包括主体210Ga和延伸部210Gb。主体210Ga可以具有与上述PD 210相同的构造。延伸部210Gb从主体210Ga穿过遮光部222的开口222c延伸至基板正面101a下方的部分。PD 210G形成了电位梯度，以使得电荷朝着延伸部210Gb的前端移动。电位梯度例如是借助于N型杂质的浓度梯度而被赋予的。利用电位梯度而朝着延伸部210Gb的前端部移动的电荷经由第一传输晶体管211G、第二传输晶体管212和第三传输晶体管213A被传输至MEM215A。
根据第八实施方案，由于第一传输晶体管211G不具有栅极VG，因此与此相应地可以缩短PD 210G与MEM 215A之间的有效距离。因此，使用较少数量的传输栅就可以将MEM215A布置得远离开口222c，因此能够抑制PLS劣化。
9.适用例
根据上述各个实施方案的固体摄像装置可以通过安装在例如电子设备上来得以使用。将参照图36来说明电子设备。
图36是示出了电子设备的示意性构造的示例的图。所示的电子设备9是相机。电子设备9包括摄像透镜91、固体摄像装置1、处理器92和存储部93。
摄像透镜91会聚入射光并且使入射光在固体摄像装置1上成像。然而，亦可以使用除透镜之外的光学系统。如上所述，固体摄像装置1将入射至光接收表面的光转换为电信号(执行光电转换)并且生成图像信号(图像数据)。处理器92控制固体摄像装置1。例如，处理器92处理由固体摄像装置1生成的图像信号。此外，处理器92执行电子设备9所需的各种处理。在电子设备9是如上所述的相机的情况下，处理器92可以执行诸如自动曝光(AE)和自动对焦(AF)等处理。存储部93存储由固体摄像装置1生成的图像信号。此外，存储部93存储由处理器92执行的处理所需的各种数据。
10.效果
例如，上面所说明的固体摄像装置1特指为如下所述。如参照图1至图14等所说明的，固体摄像装置1具有包括多个像素20的像素阵列2。关于多个像素20各者，以像素21作为示例进行说明。像素21包括PD210、MEM 215、第一传输晶体管211、第二传输晶体管212、第三传输晶体管213、FD 216和遮光部222。PD 210是以与半导体基板100的正面100a间隔开的方式埋入该半导体基板中的光电转换部。MEM 215是保持由PD 210产生的电荷的存储部。第一传输晶体管211、第二传输晶体管212和第三传输晶体管213是串联地连接在PD 210和MEM215之间的传输晶体管。FD 216是累积从MEM 215传输过来的电荷的累积部。遮光部222覆盖MEM 215的面向半导体基板100的基板背面101b侧的部分，并且在PD 210与基板正面100a之间具有开口222c。第一传输晶体管211可以设置成比PD 210更靠近半导体基板100的基板正面100a侧。第二传输晶体管212可以在半导体基板100的基板面方向(例如，Y轴方向)上与第一传输晶体管211并排设置着。第三传输晶体管213可以在基板面方向上与第二传输晶体管212并排设置着。
根据上述固体摄像装置1，像素21具有设置于PD 210至MEM215之间具有第一传输晶体管211、第二传输晶体管212和第三传输晶体管213这三个传输晶体管。因此，例如，与仅设置两个传输晶体管的情况相比，在能够确保PD 210至PD 215的传输晶体管的电位梯度的同时，还能够将MEM 215布置得远离开口222c。由于MEM 215被布置得远离开口222c，因此可以抑制光通过开口222c泄漏至MEM 215，从而能够抑制PLS劣化。
如参照图15至图18等所说明的，可行的是，固体摄像装置1还可以包括把与FD 216中累积的电荷对应的电压进行输出的像素晶体管(例如，选择晶体管218A和复位晶体管220A)，并且像素晶体管可以设置在与半导体基板101不同的另外的半导体基板102中。因此，相应地，能够增大设置在半导体基板101中的MEM 215A的面积。
如参照图19至图21等所说明的，可以设置诸如第二传输晶体管212B1和第二传输晶体管212B2等多个第二传输晶体管。因此，相应地，可以将MEM 215A设置得更远离开口222c。因此，能够进一步提高抑制PLS劣化的效果。
如参照图22至图24等所说明的，可以设置诸如第三传输晶体管213C1和第三传输晶体管213C2等多个第三传输晶体管。因此，相应地，可以将MEM 215C布置得更远离开口222c。因此，能够进一步提高抑制PLS劣化的效果。此外，通过增加针对MEM 215C而设置的晶体管的数量(使栅极多段化)，可以提高MEM 215C的饱和特性。
如参照图25至图27等所说明的，例如，第二传输晶体管212和第三传输晶体管213C2可以连接至共用的驱动信号线。由于一部分传输晶体管的驱动配线是共用的，因此可以减少配线的数量。因此，可以提高配线布局的自由度，并且还可以预期由于减少了短路故障因而实现成品率的提高。此外，由于可以减少驱动器的数量，因此可以缩小电路规模。
如参照图28至图31等所说明的，PD 210E可以穿过遮光部222的开口222c延伸至基板正面101a下方的部分，并且进一步沿着Y轴方向延伸。在这种情况下，由于第一传输晶体管211和第二传输晶体管212下方的部分也可以用作PD，因此能够提高PD的饱和特性(PDQs)。
如参照图32、图33等所说明的，固体摄像装置1还可以包括经由第一传输晶体管211和第二传输晶体管212连接至PD 210并且保持从PD210传输过来的电荷的MEM 215F(第二存储部)。由于设置了MEM 215F，因此与仅设置MEM 215A的情况相比，能够提高存储部的饱和特性。
如参照图5和图6等所说明的，第一传输晶体管211可以具有穿过遮光部222的开口222c延伸至PD 210的栅极VG。因此，累积于PD 210中的电荷容易由第一传输晶体管211传输。
如参照图34、图35等所说明的，可行的是，PD 210G可以穿过遮光部222的开口222c延伸至基板正面101a下方的部分，并且可以形成电位梯度。在这种情况下，由于第一传输晶体管211G可以不设置有栅极VG，因此与其相应地可以缩短PD 210G和MEM 215A之间的有效距离。因此，使用较少数量的传输栅就可以将MEM 215A布置得远离开口222c，从而能够抑制PLS劣化。
固体摄像装置1可以是背面照射型固体摄像装置，其中，来自被摄体的光朝着半导体基板100的基板背面100b入射。因此，来自被摄体的光能够被高效地转化为电荷。
参照图14等所说明的像素驱动方法也是本发明的一个方面。更具体地，在像素驱动方法中，驱动第一传输晶体管211、第二传输晶体管212和第三传输晶体管213，以使得累积在PD 210中的电荷经由第一传输晶体管211、第二传输晶体管212和第三传输晶体管213传输至MEM215(步骤S5)。通过该驱动方法，类似于上述固体摄像装置1，同样能够抑制PLS劣化。
参照图36等所说明的电子设备9也是本发明的一个方面。更具体地，根据电子设备9，通过搭载有固体摄像装置1，能够抑制PLS劣化。
注意，本发明所记载的效果仅仅是示例并且不限于所公开的内容。可能存在其他效果。
上面对本发明的实施方案进行了说明，但是本发明的技术范围不限于上述实施方案，并且可以在不脱离本发明的主旨的情况下进行各种变形。此外，可以适当地组合不同实施方案和变形例的构成要素。
注意，本说明书中所说明的各实施方案的效果仅仅是示例并且不限于此，并且可以提供其他效果。
注意，本技术还可以具有以下构造。
(1)一种固体摄像装置，其包括具有多个像素的像素阵列，所述多个像素各者包括：
光电转换部，其以与半导体基板的基板正面间隔开的方式埋入所述半导体基板中；
存储部，其用于保持由所述光电转换部生成的电荷；
第一传输晶体管、第二传输晶体管和第三传输晶体管，它们串联地连接在所述光电转换部与所述存储部之间；
累积部，其用于累积从所述存储部传输过来的电荷；以及
遮光部，其覆盖所述存储部的面向所述半导体基板的基板背面侧的部分，并且在所述光电转换部与所述基板正面之间具有开口。
(2)根据(1)所述的固体摄像装置，其中，
所述第一传输晶体管被设置得比所述光电转换部更靠近所述半导体基板的基板正面侧，
所述第二传输晶体管在所述半导体基板的基板面方向上与所述第一传输晶体管并排设置着，并且
所述第三传输晶体管在所述基板面方向上与所述第二传输晶体管并排设置着。
(3)根据(1)或(2)所述的固体摄像装置，还包括像素晶体管，其输出与累积于所述累积部中的电荷对应的电压，
其中所述像素晶体管设置在与所述半导体基板不同的半导体基板上。
(4)根据(1)至(3)中任一项所述的固体摄像装置，其中，
所述第二传输晶体管是多个第二传输晶体管。
(5)根据(1)至(4)中任一项所述的固体摄像装置，其中，
所述第三传输晶体管是多个第三传输晶体管。
(6)根据(1)至(5)中任一项所述的固体摄像装置，其中，
所述第二传输晶体管是多个第二传输晶体管，
所述第三传输晶体管是多个第三传输晶体管，并且
所述多个第二传输晶体管及所述多个第三传输晶体管之中的相应传输晶体管连接至共用的驱动信号线。
(7)根据(1)至(6)中任一项所述的固体摄像装置，其中，
所述光电转换部通过所述遮光部中的所述开口延伸至所述半导体基板的位于所述基板正面下方的部分，并且进一步沿着从所述第一传输晶体管到所述第二传输晶体管的方向延伸。
(8)根据(1)至(7)中任一项所述的固体摄像装置，还包括：
第二存储部，其经由所述第一传输晶体管及所述第二传输晶体管连接至所述光电转换部，并且用于保持从所述光电转换部传输过来的电荷。
(9)根据(1)至(8)中任一项所述的固体摄像装置，其中，
所述第一传输晶体管具有通过所述遮光部中的所述开口延伸至所述光电转换部的栅极。
(10)根据(1)至(9)中任一项所述的固体摄像装置，其中，
所述光电转换部通过所述遮光部中的所述开口延伸至所述半导体基板的位于所述基板正面下方的部分，并且形成电位梯度。
(11)根据(1)至(10)中任一项所述的固体摄像装置，其中，
来自被摄体的光朝着所述半导体基板的基板背面入射。
(12)一种用于驱动多个像素的像素驱动方法，
所述多个像素各者包括：
光电转换部，其以与半导体基板的基板正面间隔开的方式埋入所述半导体基板中；
存储部，其用于保持由所述光电转换部生成的电荷；
第一传输晶体管、第二传输晶体管和第三传输晶体管，它们串联地连接在所述光电转换部与所述存储部之间；
累积部，其用于累积从所述存储部传输过来的电荷；以及
遮光部，其覆盖所述存储部的面向所述半导体基板的基板背面侧的部分，并且在所述光电转换部与所述基板正面之间具有开口，所述像素驱动方法包括：
驱动所述第一传输晶体管、所述第二传输晶体管和所述第三传输晶体管，以使得将累积于所述光电转换部中的电荷经由所述第一传输晶体管、所述第二传输晶体管和所述第三传输晶体管传输至所述存储部。
(13)一种电子设备，其配备有固体摄像装置，所述固体摄像装置包括具有多个像素的像素阵列，所述多个像素各者包括：
光电转换部，其以与半导体基板的基板正面间隔开的方式埋入所述半导体基板中；
存储部，其用于保持由所述光电转换部生成的电荷；
第一传输晶体管、第二传输晶体管和第三传输晶体管，它们串联地连接在所述光电转换部与所述存储部之间；
累积部，其用于累积从所述存储部传输过来的电荷；以及
遮光部，其覆盖所述存储部的面向所述半导体基板的基板背面侧的部分，并且在所述光电转换部与所述基板正面之间具有开口。
附图标记列表
1：固体摄像装置
9：电子设备
20：像素
21：像素
24：像素
100：半导体基板
100a：基板正面
100b：基板背面
210：PD
211：第一传输晶体管
212：第二传输晶体管
213：第三传输晶体管
214：第四传输晶体管
215：MEM
216：FD
217：放大晶体管
218：选择晶体管
219：排出晶体管
220：复位晶体管

Claims (13)

1.固体摄像装置，其包括具有多个像素的像素阵列，所述多个像素各者包括：
光电转换部，其以与半导体基板的基板正面间隔开的方式埋入所述半导体基板中；
存储部，其用于保持由所述光电转换部生成的电荷；
第一传输晶体管、第二传输晶体管和第三传输晶体管，它们串联地连接在所述光电转换部与所述存储部之间；
累积部，其用于累积从所述存储部传输过来的电荷；以及
遮光部，其覆盖所述存储部的面向所述半导体基板的基板背面侧的部分，并且在所述光电转换部与所述基板正面之间具有开口。
2.根据权利要求1所述的固体摄像装置，其中，
所述第一传输晶体管被设置得比所述光电转换部更靠近所述半导体基板的基板正面侧，
所述第二传输晶体管在所述半导体基板的基板面方向上与所述第一传输晶体管并排设置着，并且
所述第三传输晶体管在所述基板面方向上与所述第二传输晶体管并排设置着。
3.根据权利要求1所述的固体摄像装置，还包括：
像素晶体管，其输出与累积于所述累积部中的电荷对应的电压，
其中所述像素晶体管设置在与所述半导体基板不同的半导体基板上。
4.根据权利要求1所述的固体摄像装置，其中，
所述第二传输晶体管是多个第二传输晶体管。
5.根据权利要求1所述的固体摄像装置，其中，
所述第三传输晶体管是多个第三传输晶体管。
6.根据权利要求1所述的固体摄像装置，其中，
所述第二传输晶体管是多个第二传输晶体管，
所述第三传输晶体管是多个第三传输晶体管，并且
所述多个第二传输晶体管及所述多个第三传输晶体管之中的相应传输晶体管连接至共用的驱动信号线。
7.根据权利要求1所述的固体摄像装置，其中，
所述光电转换部穿过所述遮光部中的所述开口延伸至所述半导体基板的位于所述基板正面下方的部分，并且进一步沿着从所述第一传输晶体管到所述第二传输晶体管的方向延伸。
8.根据权利要求1所述的固体摄像装置，还包括：
第二存储部，其经由所述第一传输晶体管及所述第二传输晶体管连接至所述光电转换部，并且用于保持从所述光电转换部传输过来的电荷。
9.根据权利要求1所述的固体摄像装置，其中，
所述第一传输晶体管具有穿过所述遮光部中的所述开口延伸至所述光电转换部的栅极。
10.根据权利要求1所述的固体摄像装置，其中，
所述光电转换部穿过所述遮光部中的所述开口延伸至所述半导体基板的位于所述基板正面下方的部分，并且形成电位梯度。
11.根据权利要求1所述的固体摄像装置，其中，
来自被摄体的光朝着所述半导体基板的基板背面入射。
12.用于驱动多个像素的像素驱动方法，
所述多个像素各者包括：
光电转换部，其以与半导体基板的基板正面间隔开的方式埋入所述半导体基板中；
存储部，其用于保持由所述光电转换部生成的电荷；
第一传输晶体管、第二传输晶体管和第三传输晶体管，它们串联地连接在所述光电转换部与所述存储部之间；
累积部，其用于累积从所述存储部传输过来的电荷；以及
遮光部，其覆盖所述存储部的面向所述半导体基板的基板背面侧的部分，并且在所述光电转换部与所述基板正面之间具有开口，所述像素驱动方法包括：
驱动所述第一传输晶体管、所述第二传输晶体管和所述第三传输晶体管，以将累积于所述光电转换部中的电荷经由所述第一传输晶体管、所述第二传输晶体管和所述第三传输晶体管传输至所述存储部。
13.电子设备，其配备有固体摄像装置，所述固体摄像装置包括具有多个像素的像素阵列，所述多个像素各者包括：
光电转换部，其以与半导体基板的基板正面间隔开的方式埋入所述半导体基板中；
存储部，其用于保持由所述光电转换部生成的电荷；
第一传输晶体管、第二传输晶体管和第三传输晶体管，它们串联地连接在所述光电转换部与所述存储部之间；
累积部，其用于累积从所述存储部传输过来的电荷；以及
遮光部，其覆盖所述存储部的面向所述半导体基板的基板背面侧的部分，并且在所述光电转换部与所述基板正面之间具有开口。
CN202180036246.2A 2020-05-27 2021-05-10 固体摄像装置、像素驱动方法和电子设备 Pending CN115668500A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-092163 2020-05-27
JP2020092163 2020-05-27
PCT/JP2021/017628 WO2021241175A1 (ja) 2020-05-27 2021-05-10 固体撮像装置、画素駆動方法及び電子機器

Publications (1)

Publication Number Publication Date
CN115668500A true CN115668500A (zh) 2023-01-31

Family

ID=78723369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180036246.2A Pending CN115668500A (zh) 2020-05-27 2021-05-10 固体摄像装置、像素驱动方法和电子设备

Country Status (4)

Country Link
US (1) US20230209225A1 (zh)
CN (1) CN115668500A (zh)
TW (1) TWI782509B (zh)
WO (1) WO2021241175A1 (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057423A (ja) * 1999-08-18 2001-02-27 Nec Corp 電荷転送装置
JP2013084785A (ja) * 2011-10-11 2013-05-09 Sony Corp 固体撮像装置、撮像装置
JP2013098446A (ja) * 2011-11-04 2013-05-20 Sony Corp 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
JP6004665B2 (ja) * 2012-02-17 2016-10-12 キヤノン株式会社 撮像装置、および撮像システム。
KR101377063B1 (ko) * 2013-09-26 2014-03-26 (주)실리콘화일 기판 적층형 이미지 센서의 글로벌 셔터를 위한 픽셀회로
KR102286111B1 (ko) * 2014-08-21 2021-08-04 삼성전자주식회사 단위 픽셀, 상기 단위 픽셀을 포함하는 이미지 센서, 및 상기 단위 픽셀을 포함하는 이미지 처리 시스템
KR102263042B1 (ko) * 2014-10-16 2021-06-09 삼성전자주식회사 픽셀, 상기 픽셀을 포함하는 이미지 센서, 및 상기 픽셀을 포함하는 이미지 처리 시스템
US10163964B2 (en) * 2015-03-18 2018-12-25 Sony Corporation Solid-state imaging element, imaging device, and electronic device
US10072974B2 (en) * 2016-06-06 2018-09-11 Semiconductor Components Industries, Llc Image sensors with LED flicker mitigaton global shutter pixles
US10469775B2 (en) * 2017-03-31 2019-11-05 Semiconductor Components Industries, Llc High dynamic range storage gate pixel circuitry
US10484624B2 (en) * 2017-07-10 2019-11-19 Semiconductor Components Industries, Llc Imaging sensors with per-pixel control
JP2019029693A (ja) * 2017-07-25 2019-02-21 キヤノン株式会社 撮像装置、撮像システム、移動体
JP2019169501A (ja) * 2018-03-22 2019-10-03 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器
JP2020009883A (ja) * 2018-07-06 2020-01-16 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
JP2020027903A (ja) * 2018-08-15 2020-02-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP2020047616A (ja) * 2018-09-14 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
TWI701823B (zh) * 2018-10-01 2020-08-11 力晶積成電子製造股份有限公司 影像感測器及其製造方法

Also Published As

Publication number Publication date
WO2021241175A1 (ja) 2021-12-02
TWI782509B (zh) 2022-11-01
US20230209225A1 (en) 2023-06-29
TW202147587A (zh) 2021-12-16

Similar Documents

Publication Publication Date Title
EP3308400B1 (en) Back-side illuminated pixels with interconnect layers
CN111526305B (zh) 成像器件和电子装置
US9723235B2 (en) Solid-state imaging device and driving method thereof, and electronic apparatus
JP4677258B2 (ja) 固体撮像装置及びカメラ
US9917120B2 (en) Pixels with high dynamic range and a global shutter scanning mode
EP3171408A1 (en) Stacked-chip imaging systems
US10002902B2 (en) Solid-state imaging element, method of manufacturing the same, and imaging device for reducing thickness of photoelectric conversion film
WO2015125611A1 (ja) 固体撮像素子および製造方法、並びに電子機器
US11044432B2 (en) Imaging element and electronic device
US9419040B2 (en) Image pickup apparatus, semiconductor device, and electronic device including a buried portion disposed adjacent to a bonding portion, and method for manufacturing the same
JP2017147353A (ja) 固体撮像装置
CN115668500A (zh) 固体摄像装置、像素驱动方法和电子设备
WO2011067879A1 (ja) 固体撮像素子
JP2020065272A (ja) 撮像素子
JP2019135792A (ja) 固体撮像装置
US20230420468A1 (en) Photoelectric conversion device
US20230038959A1 (en) Photoelectric conversion device
WO2022102404A1 (ja) 固体撮像素子、電子機器および固体撮像素子の制御方法
US20150334330A1 (en) Solid-state image capture device and image capture device
JP6541513B2 (ja) 撮像装置、および、撮像システム
JP2024004794A (ja) 光電変換装置、機器、積層体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination