CN115599459A - 一种跨电源域多处理器运行装置及其通信方法 - Google Patents

一种跨电源域多处理器运行装置及其通信方法 Download PDF

Info

Publication number
CN115599459A
CN115599459A CN202211593045.5A CN202211593045A CN115599459A CN 115599459 A CN115599459 A CN 115599459A CN 202211593045 A CN202211593045 A CN 202211593045A CN 115599459 A CN115599459 A CN 115599459A
Authority
CN
China
Prior art keywords
processor
channel
memory
idle
shared memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211593045.5A
Other languages
English (en)
Other versions
CN115599459B (zh
Inventor
包兆华
田伟
张来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipintelli Technology Co Ltd
Original Assignee
Chipintelli Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipintelli Technology Co Ltd filed Critical Chipintelli Technology Co Ltd
Priority to CN202211593045.5A priority Critical patent/CN115599459B/zh
Publication of CN115599459A publication Critical patent/CN115599459A/zh
Application granted granted Critical
Publication of CN115599459B publication Critical patent/CN115599459B/zh
Priority to US18/237,623 priority patent/US11921563B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline, look ahead using a slave processor, e.g. coprocessor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一种跨电源域多处理器运行装置及其通信方法，所述运行装置包括至少两个处理器，每个处理器连接有一个与内存连接的处理器通道，所述处理器通道包括读通道和写通道；所述运行装置还包括内存和控制各个处理器通道的接口解析单元，所述内存包括共享内存单元和每个处理器的专用内存，所述运行装置还包括对共享内存分配的内存分配单元，及用于检测处理器状态和接收数据传输命令的检测唤醒单元。本发明在处理接收端处于休眠状态的处理器时，可先将信息保存到共享内存中等待处理器完全唤醒后按照优先级进行处理，使用的共享内存根据唤醒处理器数量进行动态分配,提高了内存及处理器间通信效率。

Description

一种跨电源域多处理器运行装置及其通信方法
技术领域
本发明属于集成电路技术领域，具体涉及一种跨电源域多处理器运行装置及其通信方法。
背景技术
目前，随着数字技术在图像处理、语音识别、工业自动化、汽车自动驾驶、智能家居等各个领域的应用，各类业务对处理器性能要求的不断提升，单核处理器由于需要处理的进程过多不能满足需求，因此现在要处理相对复杂的任务，往往采用多核来进行处理，伴随而来的问题是如果多个处理器之间不能有效的同步信息，就不能够发挥多核处理器的优势，不能够达到想要的效果。
另外随着芯片工艺的不断发展功耗也不断增大，功耗也越来越成为人们关注的重点，多电源域的设计是解决功耗增大问题的有效途径之一。CN106371937A公开了一种多处理器处理方法,但存在以下不足：
1.CN106371937A专利采用队列的方式对信息进行传递，在存取的时候使用一个处理器参与，但是处理的信息有先后顺序，不同的信息是对于需求端来说是有优先级的，如果有优先级高的信息不能得到优先处理，不利于处理器提升处理器之间的效率；
2.在多个处理器之间使用共享内存，在多电源域设计中会有的处理器因为功耗需求关闭电源域，如果关闭的处理器在通信中仍然占有内存，不利于提升内存的使用效率；
3.在现有的方案中，在处理器发送给其他处理器信息时，其他处理器一定是在工作状态，而在多电源域电路中极有可能所通信的处理器是在休眠状态，常规的做法是使用中断唤醒接收端的目标处理器，再给接收端的目标处理器发送信息，唤醒需要一定的时间，发送端的源处理器需要等到接收端的目标处理器处于工作状态后才发送信息，在唤醒的这段时间应该得到有效的利用；
4.在多个处理器之间相互通信，现有的技术中单个处理器只能通过一个数据通道进行信息的存取，在存在一个处理器和多个处理器之间同时通信的情况下需要等待，在三个及以上处理器同时通信时不能满足通信需求。
发明内容
为克服现有技术存在的缺陷，本发明公开了一种跨电源域多处理器运行装置及其通信方法。
本发明所述跨电源域多处理器运行装置，包括至少两个处理器，每个处理器连接有一个与内存连接的处理器通道，所述处理器通道包括读通道和写通道；所述运行装置还包括内存和控制各个处理器通道的接口解析单元，所述内存包括共享内存单元和每个处理器的专用内存，所述运行装置还包括对共享内存分配的内存分配单元，及用于检测处理器状态和接收数据传输命令的检测唤醒单元。
优选的，所述内存分配单元与所述检测唤醒单元信号连接。
优选的，所述读通道和写通道各自包括两条通道。
本发明还公开了一种跨电源域多处理器通信方法，包括如下步骤：
S1.接收命令，确认需要通信的源处理器和目标处理器，检测源处理器和目标处理器是否处于工作状态；
S2.唤醒处于休眠状态的处理器；
S3.源处理器准备要交互的数据信息；
S4.内存分配单元为唤醒的目标处理器及源处理器在共享内存单元中分配共享内存；源处理器将要交互的数据信息存储到目标处理器的专用内存或者共享内存中；
S5. 读通道空闲时，则拉高目标处理器的处理器通道中读通道读空闲占用位；占用读通道用于目标处理器从内存中读取源处理器准备的数据；读通道不空闲则等待直至空闲；
S6.目标处理器监测到用于接收数据的读通道占用位被拉高，则从读通道读取出源处理器存到专用内存或者共享内存中的数据信息；
S7.数据读取完成后，则拉低读通道的读空闲占用位；
写通道空闲时，拉高目标处理器的处理器通道中写通道的写空闲占用位，将处理后返回的信息通过写通道写到源处理器分配的共享内存中；写通道不空闲则等待直至空闲；
S8.源处理器监测到目标处理器的处理器通道中写通道的写空闲占用位拉高后，源处理器从分配给自身的共享内存中读取出返回的信息，并拉低写空闲占用位；
S9. 等待下次任务。
优选的，所述S2步骤中，如果源处理器和目标处理器均处于休眠状态，则由检测唤醒单元唤醒；如果其中一个处于工作状态，则由处于工作状态的处理器唤醒处于休眠状态的处理器。
优选的，所述S4步骤中，源处理器优先将要交互的数据信息存储到共享内存中，若共享内存占满，则存储到目标处理器的专用内存中。
优选的，所述S5和S7步骤中，等待通道空闲时，将通信请求交由接口解析单元进行排队，接口解析单元对通信请求的优先级进行判别，等到通道空闲后优先分配优先级高的请求进行通信。
本发明所述跨电源域多处理器运行装置中每个处理器都有多个信息通道,并对未处理信息进行优先级认定，在处理接收端休眠状态的处理器时，可先将信息保存到共享内存中等待处理器完全唤醒后按照优先级进行处理，使用的共享内存根据唤醒处理器数量进行动态分配,提高了内存及处理器间通信效率。
附图说明
图1给出本发明所述跨电源域多处理器运行装置的一种具体实施方式示意图；
图2给出本发明所述跨电源域多处理器运行装置通信方法的一种具体实施方式示意图。
具体实施方式
下面对本发明的具体实施方式作进一步的详细说明。
本发明所述跨电源域多处理器运行装置的一种具体实施方式如图1所示，由需要通信的多个处理器、对各个处理器接口进行解析的接口解析单元、多个处理器通道、内存分配单元、共享内存、各个处理器的专用内存组成。
接口解析单元负责解析处理器的接口，各个处理器通过解析接口连接到共享内存中进行数据的交互。
接口解析单元主要的功能有：
连接各个处理器，检查各个处理器所在的电源域是否处于工作状态，电源域正常工作，则处理器处于唤醒状态，否则认为处理器处于休眠状态；并根据处理器的唤醒状态通知内存分配单元，对共享内存进行分配。
各个处理器通道的占用释放由接口解析单元进行处理，通知目标处理器进行数据信息的读取和写入；
当目标处理器处于休眠状态时，为待处理的数据信息设置优先级，当目标处理器唤醒后按高优先级到低优先级的顺序进行数据的处理。
为各个处理器分配数据信息读取写入用的处理器通道。
处理器通道为各个处理器进行数据读取提供通道，每个处理器通道有第一通道、第二通道、第三通道和第四通道四个子通道。其中第一通道和第二通道作为发送通道，使用该通道时该处理器视为源处理器，通过第一或第二通道向目标处理器发起的通信请求，之后等待目标处理器响应；第三通道和第四通道作为接收通道，使用该通道时该处理器视为目标处理器，通过第三或第四通道接收源处理器发起的通信请求，监听其他向所属处理器发送的通信请求。
内存分配单元负责对处于工作状态的处理器进行共享内存动态分配，如果只有两个处理器处于工作状态，则将共享内存分为两部分用于两个工作状态的处理器使用，以充分提升内存的使用效率。
内存分配单元对休眠状态的处理器不分配共享内存，发送控制信号使休眠处理器在唤醒之前将数据存储到该处理器的专用内存。
在处理器处于工作状态时，共享内存和专用内存都可以使用，优先使用共享内存进行存储。
由源处理器和任意一个目标处理器的一个具体数据交互过程分为以下三种情况：
1.源处理器与目标处理器都处于休眠状态；
2.源处理器处于工作状态状态，目标处理器处于休眠状态；
3.源处理器与目标处理器都处于工作状态；
各个实施例中，每个处理器共有四个通信通道，其中第一和第二通道为接收通道，用于接收信息；第三和第四通道为发送通道，用于发送信息。各个通道是否可用由接口解析单元进行统一管理。
实施例1
当目标处理器为通信接收方，且源处理器及目标处理器都为休眠状态时：
如图2所示，具体通信方法包括以下步骤：
步骤S1.唤醒源处理器及目标处理器；
唤醒可由系统设置的唤醒源执行，一般表现为机制如外部中断、外部事件，或由内部计时器以及电压管理单元等执行唤醒操作。
步骤S2.源处理器准备要交互的数据信息；
步骤S3.源处理器检查目标处理器的状态，等待目标处理器被唤醒，唤醒后源处理器的第三通道或第四通道可以使用，如果目标处理器未被唤醒，则等待目标处理器唤醒；
步骤S4. 内存分配单元为唤醒的目标处理器及源处理器在共享内存单元分配属于各自处理器的内存；
源处理器将要交互的数据信息通过第三通道或者第四通道存储到目标处理器的专用内存或者为目标处理器分配的共享内存中；
步骤S5.拉高源处理器第三通道或者第四通道读空闲占用位；读空闲占用位拉高代表该通道被占用，其他处理器或进程不能再使用该通道进行通信；占用源处理器第三或者第四通道用于源处理器从内存中读取目标处理器返回的数据，并拉高目标处理器的第一或者第二通道的读空闲占用位；
步骤S6.目标处理器监测到用于接收处理的第一或者第二通道读空闲占用位被拉高，则从占用位被拉高的第一或者第二通道读取出源处理器存到共享内存或专用内存中通信的内容。
步骤S7.当数据读取完成后，则拉低目标处理器被占用通道的读空闲占用位，表明数据读取完成，并拉高目标处理器被占用的写空闲占用位，将目标处理器处理后的信息通过目标处理器被占用的第一或者第二通道写到源处理器分配的共享内存中，并拉高源处理器的用于本次通信的通道写占用位，表明目标处理器返回的信息已经准备完成；
步骤S8.当源处理器监测到用于本次通信的第三或者第四通道写空闲占用位拉高后，表明目标处理器处理收到发送的信息并返回了信息，表明通信完成，源处理器读取出返回后的信息完成通信任务，并拉低源处理器用于本次通信的通道（即第三或者第四通道）的写空闲占用位，释放本次被占用的通道；
步骤S9.等待下次任务。
实施例2
当目标处理器为通信的接收方，且源处理器处于工作状态，目标处理器处于休眠状态：
步骤S1.源处理器准备要交互的数据信息并存储到目标处理器的专用内存；
步骤S2.源处理器唤醒目标处理器；
步骤S3.内存分配单元为唤醒的目标处理器及源处理器在共享内存中分配属于各自处理器的内存；
步骤S4.源处理器检查目标处理器的第一通道或第二通道是否被全部占用，如果没有空闲通道则等待目标处理器出现通道空闲再进行通信；
步骤S5.目标处理器第一通道或者第二通道空闲后，拉高源处理器第三通道或者第四通道的读空闲占用位，占用源处理器的第三通道或者第四通道用于源处理器从内存中读取目标处理器准备的数据，并拉高目标处理器用于接收数据的第一通道或者第二通道的读空闲占用位；
步骤S6.目标处理器监测到用于接收其他处理器的的第一或者第二通道读空闲占用位被拉高，则从被占用通道读取出源处理器存到源处理器专用内存中的内容。
步骤S7.目标处理器读取完成后，则拉低目标处理器被占用的通道的读空闲占用位，表明数据读取完成，并拉高源处理器被用本次通信通道的写空闲占用位，并将目标处理器处理后的信息写到源处理器的共享内存中；
步骤S8. 当源处理器监测到用于本次通信的通道写空闲占用位拉高后，表明目标处理器处理收到发送的信息并返回了信息，表明通信完成，源处理器读取出返回后的信息完成通信任务，并拉低本次通信使用通道的读和写通道占用位，释放通道；
步骤S9. 等待下次任务。
实施例3
当目标处理器为通信的接收方，且源处理器处于工作状态，目标处理器也处于工作状态
步骤s2_1.源处理器准备要交互的数据信息并存储到目标处理器的专用内存或者共享内存；
步骤s2_2. 源处理器检查目标处理器的第一通道或第二通道是否被全部占用，如果没有空闲通道则等待通道空闲进行通信，并将通信请求交由接口解析单元进行排队，接口解析单元对通信请求的优先级进行判别，等到通道空闲后优先分配优先级高的请求进行通信；
步骤s2_3 目标处理器分配到通道后，例如分配到目标处理器的第一通道，拉高目标处理器的第一通道，并拉高源处理器的第三通道读占用位，占用第三通道用于源处理器从内存中读取目标处理器返回的数据；
步骤s2_4 目标处理器监测到用于接收其他处理器数据的通道占用位被拉高，则从占用的通道读取出源处理器存到共享内存或者专用内存中的内容。
步骤s2_5 目标处理器读取完成后，则拉低目标处理器通道的读空闲占用位，表明数据读取完成，并拉高源处理器第三通道的写空闲占用位，并将处理后的信息写到源处理器的共享内存中；
步骤s2_6 当源处理器监测到用于本次通信通道写空闲占用位拉高后，表明目标处理器处理收到发送的信息并返回了信息，表明通信完成，源处理器读取出返回后的信息完成通信任务，并拉低第三通道的读和写通道占用位通道，释放通道；
步骤2_7 等待下次任务。
本发明所述跨电源域多处理器运行装置中每个处理器都有多个信息通道,并对未处理信息进行优先级认定，在处理接收端休眠状态的处理器时，可先将信息保存到共享内存中等待处理器处于工作状态后按照优先级进行处理，使用的共享内存根据处于工作状态的处理器数量进行动态分配,提高了内存及处理器间通信效率。
前文所述的为本发明的各个优选实施例，各个优选实施例中的优选实施方式如果不是明显自相矛盾或以某一优选实施方式为前提，各个优选实施方式都可以任意叠加组合使用，所述实施例以及实施例中的具体参数仅是为了清楚表述发明人的发明验证过程，并非用以限制本发明的专利保护范围，本发明的专利保护范围仍然以其权利要求书为准，凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (7)

1.一种跨电源域多处理器运行装置，其特征在于,包括至少两个处理器，每个处理器连接有一个与内存连接的处理器通道，所述处理器通道包括读通道和写通道；所述运行装置还包括内存和控制各个处理器通道的接口解析单元，所述内存包括共享内存单元和每个处理器的专用内存，所述运行装置还包括对共享内存分配的内存分配单元，及用于检测处理器状态和接收数据传输命令的检测唤醒单元。
2.如权利要求1所述的跨电源域多处理器运行装置，其特征在于，所述内存分配单元与所述检测唤醒单元信号连接。
3.如权利要求1所述的跨电源域多处理器运行装置，其特征在于，所述读通道和写通道各自包括两条通道。
4.一种跨电源域多处理器通信方法，其特征在于，包括如下步骤：
S1.接收命令，确认需要通信的源处理器和目标处理器，检测源处理器和目标处理器是否处于工作状态；
S2.唤醒处于休眠状态的处理器；
S3.源处理器准备要交互的数据信息；
S4.内存分配单元为唤醒的目标处理器及源处理器在共享内存单元中分配共享内存；源处理器将要交互的数据信息存储到目标处理器的专用内存或者共享内存中；
S5. 读通道空闲时，则拉高目标处理器的处理器通道中读通道读空闲占用位；占用读通道用于目标处理器从内存中读取源处理器准备的数据；读通道不空闲则等待直至空闲；
S6.目标处理器监测到用于接收数据的读通道占用位被拉高，则从读通道读取出源处理器存到专用内存或者共享内存中的数据信息；
S7.数据读取完成后，则拉低读通道的读空闲占用位；
写通道空闲时，拉高目标处理器的处理器通道中写通道的写空闲占用位，将处理后返回的信息通过写通道写到源处理器分配的共享内存中；写通道不空闲则等待直至空闲；
S8.源处理器监测到目标处理器的处理器通道中写通道的写空闲占用位拉高后，源处理器从分配给自身的共享内存中读取出返回的信息，并拉低写空闲占用位；
S9. 等待下次任务。
5.如权利要求4所述的跨电源域多处理器通信方法，其特征在于，所述S2步骤中，如果源处理器和目标处理器均处于休眠状态，则由检测唤醒单元唤醒；如果其中一个处于工作状态，则由处于工作状态的处理器唤醒处于休眠状态的处理器。
6.如权利要求4所述的跨电源域多处理器通信方法，其特征在于，所述S4步骤中，源处理器优先将要交互的数据信息存储到共享内存中，若共享内存占满，则存储到目标处理器的专用内存中。
7.如权利要求4所述的跨电源域多处理器通信方法，其特征在于，所述S5和S7步骤中，等待通道空闲时，将通信请求交由接口解析单元进行排队，接口解析单元对通信请求的优先级进行判别，等到通道空闲后优先分配优先级高的请求进行通信。
CN202211593045.5A 2022-12-13 2022-12-13 一种跨电源域多处理器运行装置及其通信方法 Active CN115599459B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211593045.5A CN115599459B (zh) 2022-12-13 2022-12-13 一种跨电源域多处理器运行装置及其通信方法
US18/237,623 US11921563B1 (en) 2022-12-13 2023-08-24 Operating device of cross-power domain multiprocessor and communication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211593045.5A CN115599459B (zh) 2022-12-13 2022-12-13 一种跨电源域多处理器运行装置及其通信方法

Publications (2)

Publication Number Publication Date
CN115599459A true CN115599459A (zh) 2023-01-13
CN115599459B CN115599459B (zh) 2023-04-07

Family

ID=84854031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211593045.5A Active CN115599459B (zh) 2022-12-13 2022-12-13 一种跨电源域多处理器运行装置及其通信方法

Country Status (2)

Country Link
US (1) US11921563B1 (zh)
CN (1) CN115599459B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0251686A2 (en) * 1986-06-30 1988-01-07 Encore Computer Corporation Method and apparatus for sharing information between a plurality of processing units
JPH0355657A (ja) * 1989-07-25 1991-03-11 Nec Corp マルチタスク・マルチプロセッサシステムにおける共有メモリアクセス方式
CN101142543A (zh) * 2005-02-14 2008-03-12 高通股份有限公司 用于启用各个电源域的分布式馈电电源开关电路
CN101667144A (zh) * 2009-09-29 2010-03-10 北京航空航天大学 一种基于共享内存的虚拟机通信方法
CN101882127A (zh) * 2010-06-02 2010-11-10 湖南大学 一种多核心处理器
CN102446159A (zh) * 2010-10-12 2012-05-09 无锡江南计算技术研究所 多核处理器的数据管理方法及装置
CN103324599A (zh) * 2013-06-04 2013-09-25 北京创毅讯联科技股份有限公司 处理器间通信方法与系统级芯片
CN106371937A (zh) * 2016-08-31 2017-02-01 迈普通信技术股份有限公司 多核系统的核间通信方法及装置
CN109933438A (zh) * 2019-01-31 2019-06-25 西南电子技术研究所（中国电子科技集团公司第十研究所） 高速共享内存数据收发系统
CN110888831A (zh) * 2019-12-10 2020-03-17 北京智联安科技有限公司 一种多电源域异步通信装置
CN111124975A (zh) * 2019-12-27 2020-05-08 江苏芯盛智能科技有限公司 一种PCIe设备动态功耗节省方法以及低功耗PCIe设备
CN112100093A (zh) * 2020-08-18 2020-12-18 海光信息技术有限公司 保持多处理器共享内存数据一致性的方法和多处理器系统
CN113093899A (zh) * 2021-04-09 2021-07-09 思澈科技(上海)有限公司 一种跨电源域数据传输方法
CN214254414U (zh) * 2021-03-01 2021-09-21 成都海光集成电路设计有限公司 一种处理器芯片

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622631B1 (en) * 1983-12-30 1996-04-09 Recognition Int Inc Data processing system having a data coherence solution
US5666485A (en) * 1995-06-07 1997-09-09 Samsung Electronics Inc. Software driver for a system bus
KR100745369B1 (ko) * 2005-12-22 2007-08-02 삼성전자주식회사 포트상태 시그날링 기능을 갖는 멀티패쓰 억세스블 반도체메모리 장치
KR100887417B1 (ko) * 2007-04-11 2009-03-06 삼성전자주식회사 멀티 프로세서 시스템에서 불휘발성 메모리의 공유적사용을 제공하기 위한 멀티패쓰 억세스블 반도체 메모리장치
KR101608671B1 (ko) * 2009-12-16 2016-04-05 삼성전자주식회사 휴대 단말기의 프로세서 간 데이터 통신 방법 및 장치
US9678891B2 (en) * 2014-07-08 2017-06-13 Netronome Systems, Inc. Efficient search key controller with standard bus interface, external memory interface, and interlaken lookaside interface
US20220276828A1 (en) * 2019-08-09 2022-09-01 Allen Antony Power management and distributed audio processing techniques for playback devices

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0251686A2 (en) * 1986-06-30 1988-01-07 Encore Computer Corporation Method and apparatus for sharing information between a plurality of processing units
JPH0355657A (ja) * 1989-07-25 1991-03-11 Nec Corp マルチタスク・マルチプロセッサシステムにおける共有メモリアクセス方式
CN101142543A (zh) * 2005-02-14 2008-03-12 高通股份有限公司 用于启用各个电源域的分布式馈电电源开关电路
CN101667144A (zh) * 2009-09-29 2010-03-10 北京航空航天大学 一种基于共享内存的虚拟机通信方法
CN101882127A (zh) * 2010-06-02 2010-11-10 湖南大学 一种多核心处理器
CN102446159A (zh) * 2010-10-12 2012-05-09 无锡江南计算技术研究所 多核处理器的数据管理方法及装置
CN103324599A (zh) * 2013-06-04 2013-09-25 北京创毅讯联科技股份有限公司 处理器间通信方法与系统级芯片
CN106371937A (zh) * 2016-08-31 2017-02-01 迈普通信技术股份有限公司 多核系统的核间通信方法及装置
CN109933438A (zh) * 2019-01-31 2019-06-25 西南电子技术研究所（中国电子科技集团公司第十研究所） 高速共享内存数据收发系统
CN110888831A (zh) * 2019-12-10 2020-03-17 北京智联安科技有限公司 一种多电源域异步通信装置
CN111124975A (zh) * 2019-12-27 2020-05-08 江苏芯盛智能科技有限公司 一种PCIe设备动态功耗节省方法以及低功耗PCIe设备
CN112100093A (zh) * 2020-08-18 2020-12-18 海光信息技术有限公司 保持多处理器共享内存数据一致性的方法和多处理器系统
CN214254414U (zh) * 2021-03-01 2021-09-21 成都海光集成电路设计有限公司 一种处理器芯片
CN113093899A (zh) * 2021-04-09 2021-07-09 思澈科技(上海)有限公司 一种跨电源域数据传输方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A. NOWATZYK 等: "\"The S3.mp scalable shared memory multiprocessor\"" *
徐恪 等: ""一种基于总线的多处理器贡献内存机制"" *

Also Published As

Publication number Publication date
US11921563B1 (en) 2024-03-05
CN115599459B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CN1331065C (zh) 用于多线程处理机功率方式转变的方法和设备
CN1866230B (zh) 一种存储器仲裁器、处理器系统及存储器仲裁方法
CN107003948B (zh) 电子设备及用于控制其可共享的高速缓存存储器的方法
CN101203826A (zh) 动态总线暂停
US9612651B2 (en) Access based resources driven low power control and management for multi-core system on a chip
CN111221759B (zh) 一种基于dma的数据处理系统及方法
US8707071B2 (en) Power management method for controlling communication interface to enter/leave power-saving mode and related device thereof
CN110858187A (zh) 具有分布式信箱结构的多处理器系统及其处理器错误检查方法
CN102609380B (zh) 基于axi总线的sdram控制器写数据快速响应方法
CN112346834A (zh) 数据库的请求处理方法和装置、电子设备和介质
CN114610472B (zh) 异构计算中多进程管理方法及计算设备
CN112631969A (zh) 一种基于pcie接口的虚拟多通道数据传输方法和系统
CN113093899B (zh) 一种跨电源域数据传输方法
CN115599459B (zh) 一种跨电源域多处理器运行装置及其通信方法
US7558978B2 (en) Power management device for multiprocessor system and method thereof
CN116089049B (zh) 基于异步并行i/o请求的进程同步调度方法、装置以及设备
CN116893991A (zh) 一种axi协议下的存储模块转换接口及其转换方法
CN115328564B (zh) 一种异步输入输出线程处理器资源分配方法及装置
JP2002007316A (ja) 低消費電力コンピュータシステム
JP2002529850A (ja) システムにおける要求のスケジューリング
US11940948B2 (en) Electronic device having multiple processing units and multiple memory units, and processing method thereof
US10614001B1 (en) Memory control method, memory control apparatus, and image forming method that uses memory control method
US20060095905A1 (en) Method and apparatus for servicing threads within a multi-processor system
TWI823655B (zh) 適用於智慧處理器的任務處理系統與任務處理方法
JPH0675887A (ja) ポーリング間隔決定方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant