CN115552631B - 功率放大用半导体装置 - Google Patents

功率放大用半导体装置 Download PDF

Info

Publication number
CN115552631B
CN115552631B CN202180033776.1A CN202180033776A CN115552631B CN 115552631 B CN115552631 B CN 115552631B CN 202180033776 A CN202180033776 A CN 202180033776A CN 115552631 B CN115552631 B CN 115552631B
Authority
CN
China
Prior art keywords
field plate
source field
semiconductor device
power amplification
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180033776.1A
Other languages
English (en)
Other versions
CN115552631A (zh
Inventor
川岛克彦
神田裕介
宫岛贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of CN115552631A publication Critical patent/CN115552631A/zh
Application granted granted Critical
Publication of CN115552631B publication Critical patent/CN115552631B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H01L21/28593—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T asymmetrical sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

功率放大用半导体装置(11)具有形成在包括第1氮化物半导体层(201)和第2氮化物半导体层(202)的半导体层叠体(220)之上的源极电极(204)、漏极电极(205)及栅极电极(206)、以及形成在栅极电极(206)与漏极电极(205)之间的半导体层叠体(220)之上且被提供与源极电极(204)相同的电位的源场板(209)；源场板(209)是台阶状，即使为了电场缓和而将上级的长度LF2延长，也能抑制在源场板(209)和2DEG面(230)中产生的寄生电容Cds的增大。

Description

功率放大用半导体装置
技术领域
本发明涉及功率放大用半导体装置。
背景技术
利用异质结氮化镓(GaN)的场效应晶体管(以下也称作“HEMT：High ElectronMobility Transistor”，高电子迁移率晶体管)由于通过压电效应而在异质结界面附近产生的二维电子气(以下也称作“2DEG：Two Dimensional Electron Gas”)的高迁移率所带来的高速动作性、以及发挥了具有比较宽的带隙的GaN的特征的高耐压特性，从而作为面向高频的高输出功率放大用半导体装置(功率放大器件)受到期待。
作为利用GaN的HEMT特有的课题，可以举出与高电压施加前相比高电压施加后的导通电阻的值上升的现象即电流崩塌(current collapse)的发生。以下，简单地说明电流崩塌。由漏极电极与栅极电极之间的高电场产生的热电子在半导体内部、设在半导体上部的绝缘膜内部、以及半导体与绝缘膜的界面处存在的俘获能级处被俘获，俘获能级带负电。结果，对于2DEG的行进载流子即电子而言，带负电的俘获能级由于是相同的电荷所以排斥，2DEG的电子载流子浓度减小，导通电阻上升。
为了抑制利用GaN的HEMT的电流崩塌，通常采用在栅极电极与漏极电极之间设置与源极电极同电位的场板(field plate)电极(以下称作源场板(source field plate))的构造。通过该构造，在栅极电极与漏极电极之间产生的电场被源场板分散，栅极电极与漏极电极之间的电场被缓和。
在专利文献1中，记载了在栅极电极与漏极电极之间配置第2场板电极(相当于本发明的源场板)、并且以一部分潜入到栅极电极的伞下的方式配置第1场板电极的构造。根据该构造，电场最高的栅极电极的漏极侧的端部比潜入的第1场板电极的栅极电极侧端部靠漏极电极侧，所以能够将栅极电极的漏极侧的端部用第1场板电极从下侧覆盖。由此，能够提高电场缓和的效果。
现有技术文献
专利文献
专利文献1：国际公开第2014/050054号
发明内容
发明要解决的课题
但是，在专利文献1所记载的构造中，由于第1场板电极的下表面位于比栅极电极的伞部的底面低的高度，所以与半导体层接近。因此，有在半导体层的2DEG面与第1场板电极的下表面之间产生的寄生电容比较大的问题。
即，由于2DEG面的一端与漏极电极连接，所以在2DEG面与第1场板电极之间产生的寄生电容成为漏极－源极间的寄生电容(以下称作Cds)。
电容值与电极面积成正比，与电极间间隔成反比。在专利文献1所记载的构造中，由于第1场板电极的下表面与半导体层接近，所以电极间间隔较窄，Cds增大。
另一方面，由于Cds是给HEMT的耗电带来影响的寄生电容，所以Cds的增大带来耗电的增加。
因此，本发明的目的在于，提供能够兼顾由源场板带来的电场缓和以及Cds的抑制的功率放大用半导体装置。
用来解决课题的手段
本发明的一技术方案的功率放大用半导体装置，具有：衬底；第1氮化物半导体层，形成在上述衬底之上；第2氮化物半导体层，形成在上述第1氮化物半导体层之上，带隙比上述第1氮化物半导体层大；第1绝缘层，形成在上述第2氮化物半导体层之上；源极电极及漏极电极，相互隔开间隔而形成在上述第2氮化物半导体层之上；栅极电极，在上述源极电极与上述漏极电极之间，接触在上述第1绝缘层之上而形成，并且经由形成于上述第1绝缘层的第1开口部而与上述第2氮化物半导体层的上表面肖特基接合而形成；以及第1源场板，形成在上述栅极电极与上述漏极电极之间的上述第2氮化物半导体层之上，被提供与上述源极电极相同的电位；在作为上述衬底上表面的垂直方向的第1方向上，上述第1源场板的最下表面位置，与接触上述栅极电极的上述第1绝缘层的上表面位置相同或位于其上方；与上述栅极电极最接近的上述第1源场板侧面的上端位置比上述栅极电极的最上表面位置靠下方。
发明效果
提供能够兼顾由源场板带来的栅极电极与漏极电极之间的电场缓和、以及Cds的抑制的功率放大用半导体装置。
附图说明
图1A是表示实施方式1的功率放大用半导体装置的构造的剖视图。
图1B是表示实施方式2、4的功率放大用半导体装置的构造的剖视图。
图1C是表示实施方式2的功率放大用半导体装置的构造的剖视图。
图1D是表示实施方式3的功率放大用半导体装置的构造的剖视图。
图1E是表示实施方式5的功率放大用半导体装置的构造的剖视图。
图1F是表示实施方式6的功率放大用半导体装置的构造的剖视图。
图1G是表示实施方式7的功率放大用半导体装置的构造的剖视图。
图1H是表示实施方式8的功率放大用半导体装置的构造的剖视图。
图1I是表示实施方式8的功率放大用半导体装置的构造的剖视图。
图1J是说明实施方式2的功率放大用半导体装置的机理的图。
图1K是说明实施方式2的功率放大用半导体装置的机理的图。
图1L是说明实施方式2的功率放大用半导体装置的机理的图。
图1M是说明实施方式2的功率放大用半导体装置的机理的图。
图1N是说明实施方式2的功率放大用半导体装置的机理的图。
图2A是表示制造中途的实施方式1的功率放大用半导体装置的构造的剖视图。
图2B是表示制造中途的实施方式1的功率放大用半导体装置的构造的剖视图。
图2C是表示制造中途的实施方式1的功率放大用半导体装置的构造的剖视图。
图2D是表示制造中途的实施方式1的功率放大用半导体装置的构造的剖视图。
图2E是表示制造中途的实施方式1的功率放大用半导体装置的构造的剖视图。
图2F是表示制造中途的实施方式1的功率放大用半导体装置的构造的剖视图。
图2G是表示制造中途的实施方式1的功率放大用半导体装置的构造的剖视图。
图2H是表示制造中途的实施方式1的功率放大用半导体装置的构造的剖视图。
图2I是表示制造中途的实施方式1的功率放大用半导体装置的构造的剖视图。
图2J是表示制造中途的实施方式1的功率放大用半导体装置的构造的剖视图。
图2K是表示制造中途的实施方式1的功率放大用半导体装置的构造的剖视图。
图2L是表示制造中途的实施方式1的功率放大用半导体装置的构造的剖视图。
图2M是表示制造中途的实施方式1的功率放大用半导体装置的构造的剖视图。
图2N是表示制造中途的实施方式1的功率放大用半导体装置的构造的剖视图。
图2O是表示制造中途的实施方式1的功率放大用半导体装置的构造的剖视图。
图2P是表示制造中途的实施方式1的功率放大用半导体装置的构造的剖视图。
图2Q是表示制造中途的实施方式1的功率放大用半导体装置的构造的剖视图。
图2R是表示制造中途的实施方式1的功率放大用半导体装置的构造的剖视图。
图3A是表示制造中途的实施方式2的功率放大用半导体装置的构造的剖视图。
图3B是表示制造中途的实施方式2的功率放大用半导体装置的构造的剖视图。
图3C是表示制造中途的实施方式2的功率放大用半导体装置的构造的剖视图。
图3D是表示制造中途的实施方式2的功率放大用半导体装置的构造的剖视图。
图3E是表示制造中途的实施方式2的功率放大用半导体装置的构造的剖视图。
图3F是表示制造中途的实施方式2的功率放大用半导体装置的构造的剖视图。
图3G是表示制造中途的实施方式2的功率放大用半导体装置的构造的剖视图。
图3H是表示制造中途的实施方式2的功率放大用半导体装置的构造的剖视图。
图3I是表示制造中途的实施方式2的功率放大用半导体装置的构造的剖视图。
图3J是表示制造中途的实施方式2的功率放大用半导体装置的构造的剖视图。
图3K是表示制造中途的实施方式2的功率放大用半导体装置的构造的剖视图。
图3L是表示制造中途的实施方式2的功率放大用半导体装置的构造的剖视图。
图3M是表示制造中途的实施方式2的功率放大用半导体装置的构造的剖视图。
图3N是表示制造中途的实施方式2的功率放大用半导体装置的构造的剖视图。
图3O是表示制造中途的实施方式2的功率放大用半导体装置的构造的剖视图。
图3P是表示制造中途的实施方式2的功率放大用半导体装置的构造的剖视图。
图3Q是表示制造中途的实施方式2的功率放大用半导体装置的构造的剖视图。
图3R是表示制造中途的实施方式2的功率放大用半导体装置的构造的剖视图。
图4A是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4B是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4C是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4D是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4E是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4F是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4G是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4H是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4I是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4J是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4K是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4L是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4M是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4N是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4O是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4P是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4Q是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4R是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4S是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4T是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图4U是表示制造中途的实施方式5的功率放大用半导体装置的构造的剖视图。
图5A是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5B是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5C是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5D是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5E是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5F是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5G是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5H是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5I是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5J是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5K是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5L是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5M是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5N是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5O是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5P是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5Q是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5R是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5S是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5T是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
图5U是表示制造中途的实施方式6的功率放大用半导体装置的构造的剖视图。
具体实施方式
(实施方式1)
图1A的功率放大用半导体装置10是表示实施方式1的功率放大用半导体装置的构造的剖视图。
如图1A所示，功率放大用半导体装置具备衬底200、半导体层叠体220、源极电极204、漏极电极205、栅极电极206、源场板209、绝缘膜203A、绝缘膜203B和绝缘膜208。
衬底200例如在Si衬底上层叠缓冲层而构成。在衬底200的上部，使后述的半导体层叠体220外延生长。也可以代替Si衬底而是SiC衬底、蓝宝石衬底、金刚石衬底。也可以在使半导体层叠体220外延生长后，将原来的Si衬底剥离，改贴到其他衬底上。缓冲层例如是由AlN及AlGaN的多个层叠构造构成的氮化物半导体。除此以外，缓冲层也可以由GaN、AlGaN、AlN、InGaN、AlInGaN等III族氮化物半导体的单层或多层构成。
半导体层叠体220包括形成在衬底200上的第1氮化物半导体层201和形成在第1氮化物半导体层201上的第2氮化物半导体层202。
第1氮化物半导体层201是由氮化镓(GaN)构成的GaN沟道层。第1氮化物半导体层201例如能够由厚度200nm的无掺杂(i型)GaN构成。无掺杂(i型)是指在外延生长时没有有意地掺加杂质。另外，第1氮化物半导体层201并不限于GaN，也可以由InGaN、AlGaN、AlInGaN等III族氮化物半导体构成，此外也可以包含n型的杂质。
第2氮化物半导体层202是由氮化铝镓(AlxGa1－xN(0≦x≦1))构成的AlxGa1－xN势垒层(barrier layer)。第2氮化物半导体层202例如由厚度20nm、Al组成比为25％的无掺杂(i型)AlxGa1－xN构成。另外，第2氮化物半导体层202并不限于AlxGa1－xN，也可以由AlN、InGaN、AlInGaN等III族氮化物半导体构成，此外也可以包含n型的杂质。
在本实施方式中，第2氮化物半导体层202的带隙比第1氮化物半导体层201的带隙大。此外，由无掺杂(i型)AlxGa1－xN构成的第2氮化物半导体层202和由无掺杂(i型)GaN构成的第1氮化物半导体层201成为异质构造。即，第2氮化物半导体层202和第1氮化物半导体层201的界面为异质结，在第2氮化物半导体层202和第1氮化物半导体层201的界面形成有异质势垒。
结果，在第2氮化物半导体层202和第1氮化物半导体层201的异质界面的第1氮化物半导体层201侧产生2DEG，形成2DEG面230。
源极电极204形成在半导体层叠体220之上，包括欧姆部204A、阻挡金属部204B和布线204C。
漏极电极205形成在半导体层叠体220之上，包括欧姆部205A、阻挡金属部205B和布线205C。
栅极电极206形成在源极电极204与漏极电极205之间的半导体层叠体220之上，包括下部层206A和上部层206B。
该第1绝缘层203A之上的下部层206A通常被称作栅场板。
源场板209以不将栅极电极206覆盖的方式形成在栅极电极206与漏极电极205之间的半导体层叠体220之上。源场板209被提供与源极电极204相同的电位。
以下，将与第2氮化物半导体层202对置的源场板209的高度位置最低的下表面称作源场板最下表面。
<制造方法的说明>
接着，参照图2A～图2R说明功率放大用半导体装置10的制造方法。
图2A～图2R分别是表示制造中途的功率放大用半导体装置10的构造的剖视图。
首先，如图2A所示，在衬底200上，使第1氮化物半导体层201外延生长，接着使第2氮化物半导体层202外延生长，由此在衬底200上层叠第1氮化物半导体层201和第2氮化物半导体层202。
接着，如图2B所示，在第2氮化物半导体层202的上表面整面上，堆积由Si3N4构成的绝缘膜203A。
接着，如图2C所示，通过干式蚀刻开口，形成用来形成与半导体层叠体220欧姆接合的源极电极204的欧姆电极开口部240A、以及用来形成与半导体层叠体220欧姆接合的漏极电极205的欧姆电极开口部240B。
通过在将绝缘膜203A蚀刻后将第2氮化物半导体层202蚀刻、进而将第1氮化物半导体层201蚀刻直到2DEG面230显现，来进行该干式蚀刻开口。
接着，如图2D所示，在欧姆电极开口部240A形成欧姆部204A，在欧姆电极开口部240B形成欧姆部205A。
欧姆部204A和欧姆部205A都由相同的材料构成，例如是含有Ti、Al的材料。在包括欧姆电极开口部240A和欧姆电极开口部240B的区域在内的绝缘膜203A的整个上表面连续地用溅射法堆积了Ti、Al金属后，利用光刻，对欧姆部204A和欧姆部205A形成抗蚀剂掩模后，利用干式蚀刻，将欧姆部204A和欧姆部205A以外的部分去除，由此形成欧姆部204A和欧姆部205A。
此外，欧姆部204A和欧姆部205A也可以分别通过在欧姆电极开口部240A和欧姆电极开口部240B中利用蒸镀/剥离(lift-off)法堆积Ti、Al金属来形成。
在形成欧姆部204A和欧姆部205A之后，在超过500℃的高温下，使半导体层叠体220与Ti、Al金属发生合金反应，进行金属与半导体的欧姆接合。利用了在Ti与GaN的N反应的情况下容易N型化的性质。
接着，如图2E所示，在包括欧姆部204A和欧姆部205A的绝缘膜203A的整个上表面，堆积由Si3N4构成的绝缘膜203B。
接着，如图2F所示，将欧姆部204A和欧姆部205A用光致抗蚀剂掩模覆盖，将绝缘膜203B蚀刻去除，使绝缘膜203A露出。
接着，如图2G所示，在绝缘膜203A中，形成用来使下部层206A与第2氮化物半导体层202肖特基接合的栅极开口部250。在通过进行了抗蚀剂涂布的光刻使图案开口之后，将绝缘膜203A蚀刻去除，直到第2氮化物半导体层202的上表面露出为止，由此形成栅极开口部250。该蚀刻通常通过基于含有CF4的气体的Si3N4的干式蚀刻来实现，但也可以通过利用HF的湿式蚀刻实现。或者，也可以通过将上述干式蚀刻和上述湿式蚀刻合成的方法实现。
接着，如图2H所示，在包括绝缘膜203B和栅极开口部250在内的绝缘膜203A的整个上表面，将下部层206A和上部层206B连续地通过溅射法堆积。溅射法是通过使加速后的离子撞击想要向半导体衬底堆积的金属的靶材表面、向与靶材对置的半导体衬底的表面堆积所希望的金属材料的方法。
下部层206A需要与第2氮化物半导体层202肖特基接合。因此，下部层206A例如是包含TiN的金属。
上部层206B用来降低栅极电极206的整体的电阻值。因此，上部层206B例如是包含Al的金属。
这里，下部层206A的材料例子TiN是高耐热金属。因此，下部层206A也作为上部层206B与第2氮化物半导体层202之间的高温时的阻挡金属发挥功能。
接着，如图2I所示，在栅极电极206的形成区域，通过光刻的布图，形成仅上部层206B的希望的区域残留那样的图案的抗蚀剂掩模210A。
接着，如图2J所示，将没有形成抗蚀剂掩模210A的区域的上部层206B通过垂直地进行干式蚀刻而去除，在下部层206A露出的时间点停止干式蚀刻。
接着，如图2K所示，将抗蚀剂掩模210A例如用有机溶剂去除。
接着，如图2L所示，通过光刻的布图而形成抗蚀剂掩模210B，以将上部层206B和下部层206A中的希望的区域覆盖。
接着，如图2M所示，将下部层206A通过干式蚀刻去除。该蚀刻的结束点是绝缘膜203A露出之时。
接着，如图2N所示，将抗蚀剂掩模210B例如用有机溶剂去除。这里，抗蚀剂掩模210B可以如图2L所示那样，比栅极开口部250偏向漏极电极205侧而形成。
接着，如图2O所示，在包括绝缘膜203B、下部层206A和上部层206B在内的绝缘膜203A的整个上表面堆积绝缘膜208。
接着，如图2P所示，将源场板209形成在包括下部层206A和上部层206B的栅极电极206的绝缘膜208的平坦部上。例如，在向绝缘膜208的整个上表面连续地通过溅射法堆积了Ti、Al之后，利用光刻在希望的位置形成抗蚀剂掩模，将没有被抗蚀剂掩模覆盖的部分用干式蚀刻去除，由此形成源场板209。
接着，如图2Q所示，将欧姆部204A上的绝缘膜203B和绝缘膜208、以及欧姆部205A上的绝缘膜203B和绝缘膜208蚀刻开口，形成接触部270A和接触部270B。
接着，如图2R所示，在接触部270A之上和接触部270B之上，分别例如利用溅射/干式蚀刻法形成了由W、TiN等高熔点金属构成的阻挡金属部204B和阻挡金属部205B之后，在阻挡金属部204B和阻挡金属部205B之上，分别利用镀覆法形成例如由Au、Al、Cu构成的金属的布线204C和布线205C。
通过形成布线204C和布线205C，图1A所示的功率放大用半导体装置10完成。
这里，对栅极电极206的构造例进行补充说明。
在实施方式1中，设为栅极电极206包括下部层206A和上部层206B而进行了说明。但是，栅极电极206并不需要一定限定于包括下部层206A和上部层206B的构造例，例如，栅极电极206也可以是不具有层构造的构造(以下也称作“一体型构造”)。
一体型构造的栅极电极206的材料是能够使栅极电极206与第2氮化物半导体层202肖特基接合的金属材料即可，具体而言，例如是Ni、TiN、Pt、Pd、Cu、Ta、TaN、W、WSi、Al等即可。
在如实施方式1中说明的那样栅极电极206是包括下部层206A和上部层206B的结构的情况下，能够使下部层206A和上部层206B成为相互不同的材料。
以上是通过溅射/干式蚀刻法制造栅极电极206和源场板209的功率放大用半导体装置10的制造方法，但功率放大用半导体装置10也可以通过蒸镀/剥离法制造栅极电极206和源场板209。
蒸镀/剥离法是以下这样的方法：首先，以电极形成区域开口的方式形成光致抗蚀剂掩模，从其上层连续地蒸镀由Ni、Au构成的金属。在蒸镀炉之中，通过将想要向半导体衬底堆积的金属在真空中进行电阻加热或用电子束加热到熔点以上而溶解，从而堆积到半导体衬底上。接着，将上述光致抗蚀剂掩模用有机溶剂去除。此时，与上述光致抗蚀剂掩模一起，将光致抗蚀剂掩模上的上述电极也同时去除。通过该工序，在光致抗蚀剂掩模的开口部的栅极电极206部分，留下使下部层206A为Ni且使上部层206B为Au的栅极电极206。
蒸镀/剥离法还有在制造方法上简便以及对于半导体衬底的损伤也少的优点，但在尺寸精度这一点上溅射/干式蚀刻法更好。
<特征和效果>
通常，与面向高频的功率放大用半导体装置的低耗电特性相关较强的Cds，是在源场板与形成于对置的2DEG面230的电极之间产生的电容。该电容与电极间隔成反比，与电极面积成正比。
在本发明中，特征在于该源场板最下表面高度位置比栅场板下表面位置高，所以与专利文献1中的上述电极间隔相比间隔扩大。因此，在功率放大用半导体装置10的上述电极之间产生的电容，相比于专利文献1的上述电极之间产生的电容而言被减小。
这样，根据上述结构的功率放大用半导体装置10，能够兼顾由源场板带来的栅极电极与漏极电极之间的电场的缓和、以及Cds的抑制。
在功率放大用半导体装置10中，由于能够使栅极电极206的最上表面的高度HG比最接近于栅极侧的侧面的上端位置的高度HS高，所以能够减小栅极电阻Rg。这是因为，通常栅极电阻Rg与栅极电极的截面积成反比。
此外，该构造容易减小在栅极电极206的侧面与最接近于栅极侧的源场板209的侧面之间产生的寄生电容(以下称作Cgs)。
当前，在市面上广泛使用的使用GaN的通常的功率放大用半导体装置，通常是在将图1A中的栅极电极206的上表面部分用由Si3N4构成的绝缘膜进行保护之后、由源场板209将栅极电极206覆盖的构造。
此时，由于将栅极电极206的上表面覆盖的覆盖部的台阶覆盖(step coverage)的制造稳定性的问题，无法充分地提高栅极电极206的最上表面的高度。这是因为，如果提高，则发生裂纹等从而源场板的覆盖性产生问题，结果是，成为源场板的电阻成分的偏差原因。
由此，具有源场板209不将栅极电极206覆盖的形状的本发明的构造与通常的功率放大用半导体装置相比能够减小栅极电阻Rg。
因而，根据功率放大用半导体装置，与通常的功率放大用半导体装置相比，能够进一步提高高频带的增益特性。
另外，在图1A中，在由下部层206A构成的栅场板的漏极端部与源场板209的栅极侧端部之间有少量的间隙，但如果该间隙过宽则源场板的电场缓和效果变弱，不再能够忽视栅极/漏极间的寄生电容(以下称作Cgd)的增大，增益下降。
但是，如果上述的间隙例如是栅极开口部250的长度的程度，则电场分散能够通过源场板209的向图1A所示的X方向的长度调整来修正，所以不发生问题。这里，X方向是在剖视中从源极电极朝向漏极电极的方向。
(实施方式2)
图1B的功率放大用半导体装置11是表示实施方式2的功率放大用半导体装置的构造的剖视图。
如图1B所示，功率放大用半导体装置11具备衬底200、半导体层叠体220、源极电极204、漏极电极205、栅极电极206、源场板209、绝缘膜203A、绝缘膜203B和绝缘膜208B。
与图1A的功率放大用半导体装置10不同的点是，源场板209为台阶状的形状。
以下，在台阶状的源场板209中，将下级侧称作第1源场板，将上级侧称作第2源场板。
<制造方法>
接着，参照图3A～图3R说明功率放大用半导体装置11的制造方法。
图3A～图3R分别是表示制造中途的功率放大用半导体装置11的构造的剖视图。
到图3E为止与图2A至图2E的制造方法相同，所以省略说明。
在图3F中，在绝缘膜203B中形成包含栅极开口部250且比其大的开口部350。此时，距欧姆部205A近的开口部成为源场板209的下级和上级的边界。
接着，如图3G所示，为了使第2氮化物半导体层202露出而形成栅极开口部250。
接着，如图3H至图3N所示，通过与在实施方式1的图2H至图2N中说明的工序相同的制造方法，形成栅极电极206(206A、206B)。
然后，如图3O那样，整体地堆积绝缘膜208B。
接着，如图3P所示，将源场板209堆积。
接着，如图3Q至图3R所示，通过在与实施方式1的图2Q至图2R中说明的工序相同的制造方法，形成源极电极204、漏极电极205。
通过形成布线204C和布线205C，图1B所示的功率放大用半导体装置11完成。
<特征和效果>
参照图1N说明将源场板209做成台阶状的效果。
图1N表示X方向的电场分布以及在源场板209和半导体层叠体220的2DEG面230处产生的寄生电容Cds的比较。
图1N的(a)是没有源场板209的情况，图1N的(b)是配置有源场板209的情况，图1N的(c)是与图1N的(b)相比将源场板209在X方向上扩展了的情况，图1N的(d)是将源场板209做成台阶状的情况。
为了下部层206A的漏极侧端部(X2)的电场缓和，通常如图1N的(b)那样设置源场板209，但从下部层206A的漏极侧端部分散的电场此次成为在源场板209的漏极侧(X3)具有峰值那样的较宽的分布。
由此，如图1N的(c)那样源场板209的X方向的长度尽可能长时，下部层206A的漏极侧端部(X2)的电场缓和效果更强。
但是，由于源场板209变长，寄生电容Cds增大。
但是，如果如图1N的(d)那样源场板209的形状是台阶状，则源场板下表面中的漏极侧端位置的电场峰值被分散至第2源场板下表面的漏极侧端位置(X3)。此时，由于2DEG面230与第2源场板的下表面之间的距离变长，所以寄生电容Cds相比图1N的(c)减小。
即，本实施方式是兼顾了电场的缓和与寄生电容Cds的减小的构造。
接着，关于源场板209的优选的尺寸，利用图1B进行说明。即，是根据将源场板做成台阶状的效果机理演绎的关于X方向、Y方向的条件。
首先，说明X方向的源场板209的长度。
与将第1源场板的下表面的长度设为LF1、将第2源场板的下表面的长度设为LF2时的LF1与LF2的关系有关。
如前面说明的那样，为了减小寄生电容Cds，缩短距2DEG面230近的LF1是比较好的。另一方面，为了第1源场板漏极端的电场缓和，加长LF2是比较好的。即，优选的是LF1<LF2。
接着，说明Y方向的源场板209的高度。
在图1B中，将栅极电极206的最上表面的高度设为HG，将第1源场板的与栅极侧最接近的侧面的上端位置的高度设为HS1，将第2源场板的与栅极侧最接近的侧面的上端位置的高度设为HS2。
如在实施方式1中表示的那样，HG>HS1。
此外，当从栅极电极206的最上表面漏极侧端位置观察漏极电极205的最上表面栅极侧端位置时，被源场板209遮挡。即，在被源场板209屏蔽的情况下，对于栅极/漏极电极间的寄生电容Cgd的减小是有效的。即，优选的是HS2>HG。
接着，利用仰角说明由该第2源场板带来的屏蔽的效果。
参照图1J和图1K。这些图为了容易理解而图示了从栅极电极206的最上表面漏极侧端位置观察漏极电极205的最上表面栅极侧端位置的仰角。
图1J是第2源场板比较高的情况，图1K是第2源场板比较低的情况。
在图1J中，从栅极电极206的最上表面漏极侧端位置观察第2源场板的最上表面栅极侧端位置时的仰角θ1比从第2源场板的最上表面栅极侧端位置观察漏极电极205的最上表面栅极侧端位置时的仰角θ2大。即，如果使用仰角来表现则θ1>θ2。通过设为该关系，能够提高屏蔽效果。
另一方面，在图1K中，在考虑从栅极电极206的最上表面漏极侧端位置连结漏极电极的最上表面栅极侧端位置的直线时，可知第2源场板的最上表面没有遮挡该线。即，如果使用仰角来表现则θ1≦θ2。这样，屏蔽效果较弱。因而，优选的是θ1>θ2。
接着，利用图1L和图1M，说明与第1源场板和第2源场板的高度有关的条件。
图1L是第1源场板的高度与第2源场板的高度的差较大的情况，图1M是第1源场板的高度与第2源场板的高度的差较小的情况。
如果使用仰角来表现优选条件，则从第1源场板的下表面漏极侧端位置观察第2源场板的下表面漏极侧端位置时的仰角θ3比从与第2源场板的下表面漏极侧端位置最接近的第1氮化物半导体层和第2氮化物半导体层的界面位置观察漏极电极的最上表面栅极侧端位置时的仰角θ0小，即θ3<θ0。
以下，说明理由。
特别是在漏极电极的高电压区域中，2DEG面230中的没有被源场板209耗尽的部分是比图1L的点P3靠漏极电极205侧的部分。
点P3是从源场板209的漏极电极侧端部朝向2DEG面230引下的线与2DEG面230的交点。
计算的结果可知，将该点P3与漏极电极的最上表面栅极侧端位置的点P4连结的线上(仰角θ0)为等电场。
以该等电场线为基准线，与其平行的将源场板209的点P1与点P2连结的线上也为等电场。点P1表示源场板209的下级的漏极侧端部，点P2表示源场板209的上级的漏极侧端部。
即，想要降低电场峰值的点P1成为与点P2相同的电场，这样成为点P1的电场缓和不充分的状态。
另一方面，在图1M中，相对于将点P3与点P4连结的基准线平行的包含点P2的线成为将点P2与图中的点P5连结的线，在该线上为等电场。
当从上述基准线观察时，想要进行电场缓和的点P1在比将该点P2与点P5连结的线靠里侧(更远地)看到，即比点P2低电场。点P2是进行了点P1的电场缓和的状态。这是在对于源场板209的电场缓和观点上优选的形状条件。如果将该条件用仰角表现，则θ3<θ0。
另外，源场板209也可以是如图1C所示那样第1源场板(209A)和第2源场板(209B)分离的构造。
(实施方式3)
图1D的功率放大用半导体装置11B是表示实施方式3的功率放大用半导体装置的构造的剖视图。
如图1D所示，功率放大用半导体装置11B具备衬底200、半导体层叠体220、源极电极204、漏极电极205、栅极电极206、包括下层金属209C和上层金属209D的源场板209、绝缘膜203A、绝缘膜203B以及绝缘膜208B。
通过已经在实施方式1、实施方式2中描述过的源场板209的形成方法，在制造方法上，源场板209的第1源场板和第2源场板为相同的金属膜厚，是仅在第2源场板上追加另一工序、将金属堆积就能够容易地形成的构造。
例如，作为下层金属209C而使用堆积了TiN、AL、TiN的3层的金属，作为上层金属209D而使用低电阻金属AL。
作为源场板的作用，由于需要下层金属209C也是低电阻，所以下层金属209C的AL优选的是膜厚300nm以上。
<特征和效果>
在该图1D中，以仅在第2源场板之上具有比第2源场板低电阻率的金属层的构造为特征。
通过第1源场板的金属的高度较低的构造，减小了栅极金属的上部层206B的侧面与源场板209之间的寄生电容Cgs。
另一方面，通过第2源场板的金属的厚膜化，能得到低电阻的源场板209。
如果源场板209的电阻下降，则与源极电极204的接地变强，能得到高增益特性/高效率特性。
根据图1D可知，下层金属209C被堆积到由绝缘膜203A和绝缘膜203B形成的阶差之上。
所堆积的金属通常在堆积到阶差的平坦部时相比于堆积到阶差的侧壁部时更致密、电阻也更低、品质更好。
基于该理由，为了降低源场板209的电阻，在将下层金属209C厚膜化的情况下，将侧壁部的金属膜厚加厚效果较低，优选的是仅将品质好的平坦部加厚。基于该理由，仅对上级的第2源场板追加堆积作为厚膜低电阻金属的上层金属209D。
另外，下层金属209C和上层金属209D不需要如上述那样是不同种金属，也可以是同种金属。
例如，首先向下层金属209C堆积由AL构成的金属之后，作为上层金属209D而再次堆积AL即可。
(实施方式4)
图1B的功率放大用半导体装置11是表示实施方式4的功率放大用半导体装置的构造的剖视图。
如图1B所示，功率放大用半导体装置11具备衬底200、半导体层叠体220、源极电极204、漏极电极205、栅极电极206、源场板209、绝缘膜203A、绝缘膜203B和绝缘膜208B。
表1表示功率放大用半导体装置11的绝缘膜203B、208B的组合。
[表1]
组合 A B C
绝缘膜208B Si3N4 Si3N4 SiO2
绝缘膜203B Si3N4 SiO2 Si3N4
对实施方式2至3的功率放大用半导体装置的构造进行了说明的绝缘膜203B、208B是表1的绝缘膜的组合A的情况，下层的绝缘膜203B由Si3N4构成，上层的绝缘膜208B由Si3N4构成。
但是，只要是绝缘膜，并不需要一定是Si3N4，也可以是更低介电常数的SiO2。通常，Si3N4的相对介电常数约为7，SiO2的相对介电常数约为4，SiO2是低介电常数的绝缘膜。除此以外，作为低介电常数的绝缘膜，也有将O和N混晶的SiON，它也成为低介电常数膜的候选。在本说明书中以SiO2为例进行记述。
实施方式4是在表1的绝缘膜的组合B的情况下仅将上述下层的绝缘膜203B变更为SiO2的情况。制造方法与使用图3A至图3R说明的实施方式2的方法相同，省略说明。堆积温度条件、蚀刻时间条件随着膜质变更而发生，使用Si3N4、SiO2的通常的堆积、蚀刻条件即可。
<特征和效果>
通过该构造(图1B，表1的B的组合)，有能够进一步减小第2源场板与2DEG面230之间的寄生电容Cds的效果。
另外，在如图1B的表1的绝缘膜的组合C那样将绝缘膜203B设为Si3N4、将绝缘膜208B设为SiO2的情况下也能得到与上述同样的效果。
(实施方式5)
图1E的功率放大用半导体装置11C是表示实施方式5的功率放大用半导体装置的构造的剖视图。
如图1E所示，功率放大用半导体装置11C具备衬底200、半导体层叠体220、源极电极204、漏极电极205、栅极电极206、源场板209、绝缘膜203A、绝缘膜203B、绝缘膜203C和绝缘膜208B。
在该实施方式5中，首先，说明与在实施方式2中表示的台阶状的源场板构造的制造方法不同的其他制造方法。
该制造方法被称作侧壁工艺(sidewall process)。是在不使用制造生产率差、高成本的电子束(EB)描绘法形成0.25μm以下的微细栅极尺寸的情况下常采用的制造方法。
参照图4A～图4U进行说明。
图4A～图4U分别是表示制造中途的功率放大用半导体装置11C的构造的剖视图。
到图4E为止，与已经叙述的图2A至图2E的制造方法相同，省略说明。
如图4F所示，在形成栅极电极206的区域，用光致抗蚀剂进行布图，将绝缘膜203B、绝缘膜203A连续地蚀刻而形成开口部450。此时，直到半导体层叠体220最表面露出为止而进行。
接着，如图4G所示，整面地堆积绝缘膜203C。在开口部450的侧面(side)形成绝缘膜203C的壁(wall)。
接着，如图4H所示，以使形成栅极电极206的区域开口的方式形成抗蚀剂掩模400。
接着，如图4I所示，使用该抗蚀剂掩模400将绝缘膜203C蚀刻，直到绝缘膜203B的面显现为止。此时，如图4I那样，仅开口部450、203B、203A的侧面(side)的203C的壁(wall)残留。该侧壁间的尺寸相比原本的开口部450的尺寸相应于壁而缩短。
这样，实现微细化尺寸的制造方法是侧壁工艺。
如果用有机溶剂进行抗蚀剂掩模400的去除，则形成图4J那样的形状。
接着，如图4K至图4Q所示那样，通过已述的与图2H至图2N相同的制造方法，形成栅极电极206。
接着，如图4R所示，将绝缘膜208B整面地堆积。
接着，如图4S所示，将源场板209如图那样用已经说明的方法堆积。
接着，如图4T至图4U所示，通过与实施方式1的在图2Q至图2R中说明的工序相同的制造方法形成源极电极204、漏极电极205，功率放大用半导体装置11C完成。
<特征和效果>
在表2中表示绝缘膜208B和绝缘膜203C的组合的一例。
[表2]
组合 D E
绝缘膜208B Si3N4 Si3N4
绝缘膜203C Si3N4 SiO2
在如表2的绝缘膜的组合D那样下层的绝缘膜203C由Si3N4构成、上层的绝缘膜208B由Si3N4构成的情况下，与已经在实施方式2中叙述的图1B的表1的组合A在结果上没有变化，给出了形成相同构造的第2制造方法。
另一方面，在如表2的绝缘膜的组合E那样下层的绝缘膜203C由SiO2构成、上层的绝缘膜208B由Si3N4构成的情况下，在制造方法上，由于栅极电极206的侧面(侧壁部)为与绝缘膜203C相同的材料，所以SiO2形成在栅极电极206的侧面。
通过该构造，与栅极电极有关的寄生电容Cgs、Cgd减小，能得到高增益。
(实施方式6)
图1F的功率放大用半导体装置11D是表示实施方式6的功率放大用半导体装置的构造的剖视图。
如图1F所示，功率放大用半导体装置11D具备衬底200、半导体层叠体220、源极电极204、漏极电极205、栅极电极206、源场板209、绝缘膜203A、绝缘膜203B和绝缘膜208C。绝缘膜203A相当于第1绝缘层，绝缘膜208C相当于第2绝缘层。
接着，参照图5A～图5U对功率放大用半导体装置11D的制造方法进行说明。
图5A～图5U分别是表示制造中途的功率放大用半导体装置11D的构造的剖视图。
到形成栅极电极206为止，与已经叙述的图2A至图2N的制造方法相同，省略说明。
图5O表示在形成栅极电极206之后将由SiO2构成的绝缘膜208C整面地堆积的状态。
图5P是以使第1源场板开口部550开口的方式将光致抗蚀剂用的抗蚀剂掩模500布图的图。
接着，图5Q表示以光致抗蚀剂用的抗蚀剂掩模500为掩模、将绝缘膜208C蚀刻后的状态。例如，绝缘膜208C由于包含SiO2，所以如果用被缓冲的(缓冲)氢氟酸进行蚀刻，则由于其下层的绝缘膜203A是对于氢氟酸蚀刻速率较慢的Si3N4，所以能够选择地控制性良好地进行蚀刻加工。将绝缘膜208C蚀刻并将光致抗蚀剂去除后的状态是图5R。
接着，如果用与到此为止相同的方法形成源场板209，则成为图5S那样。在图5S中，源场板209的栅极侧成为将绝缘膜208C覆盖的构造是因为，与图5R的接触窗相比，源场板209的布图用的掩模是较大的尺寸。
如已述那样，如果在源极/漏极部上开设接触部并进行布线，则如图5U那样功率放大用半导体装置11D完成。
<特征和效果>
绝缘膜208C在第1源场板的下方具有开口部550，第1源场板成为经由开口部550而与绝缘膜203A接触的构造。此时，第1源场板的最下表面位置成为和下部层206A的与绝缘膜203A相接的下表面位置相同的高度位置。由此，下部层206A的漏极端位置的电场缓和效果变强。此外，由源场板209带来的Cgd减小效果也较大，能够实现由低Cgd带来的高增益化。
但是，作为权衡，上述最下表面位置由于与2DEG面230接近，所以寄生电容Cds容易增大。所以，如在实施方式2中叙述的那样，在此情况下，将源场板209最下表面的长度LF1缩短即可，变弱的电场缓和效果只要使台阶状的上级的第2源场板的长度LF2变长而进行修正即可。
即使使LF2变长，由于绝缘膜208C是低介电常数的膜，所以与半导体面的寄生电容Cds的增大也是缓慢的，不会牺牲效率特性。
这样，该功率放大用半导体装置11D的构造能够改善以往发生的Cgd和Cds的权衡，提供特性平衡优良的功率放大用半导体装置。
(实施方式7)
图1G的功率放大用半导体装置11E是表示实施方式7的功率放大用半导体装置的构造的剖视图。
如图1G所示，功率放大用半导体装置11E具备衬底200、半导体层叠体220、源极电极204、漏极电极205、栅极电极206、源场板209、绝缘膜203A、绝缘膜203B、绝缘膜208B和保护膜210。保护膜210是保护源场板209的绝缘膜。
利用实施方式3所述的制造方法，形成台阶状的源场板209之后，堆积例如由低介电常数的SiO2构成的绝缘膜210，由此能够形成功率放大用半导体装置11E。
<特征和效果>
台阶状的源场板209的上级侧的与Y方向平行的面对置于漏极电极205的与Y方向平行的面，在漏极电极接近的情况下，不再能够忽视电极彼此的寄生电容Cds。
源场板209的保护膜210通常由Si3N4构成，由于上述寄生电容Cds与相对介电常数成正比，所以上述保护膜的介电常数越低越好。因此，在实施方式7中，以将保护膜210从通常的Si3N4替换为低介电常数的SiO2的构造为特征。
今后，作为GaN FET的应用，不仅是面向目前为主流的频率6GHz以下的基站的功率放大器，在以更高频带的毫米波段应用的情况下，或者在面向移动终端进行更低电压的应用的情况下，栅极/漏极间距离被缩短，漏极电极接近于源场板209。
如果如实施方式7那样是寄生电容Cds不增加的绝缘膜构造，则在上述被缩短的栅极/漏极间距离下也能得到高效率特性，对于毫米波应用、面向移动终端的低电压应用是有效的。
(实施方式8)
图1H的功率放大用半导体装置10A是表示实施方式8的功率放大用半导体装置的构造的剖视图。
如图1H所示，功率放大用半导体装置10A具备衬底200、半导体层叠体220、源极电极204、漏极电极205、栅极电极206、源场板209、绝缘膜203A、绝缘膜203B和绝缘膜208。
这是在由下部层206A和形成在该下部层之上的比下部层低电阻率的上部层206B这两层构成的栅极电极206中，使下部层206A的X方向的长度向漏极侧非对称地变长的情况。例如，在说明了实施方式1的制造方法的图2L中，如果将图2L的下部层206A的布图用掩模即抗蚀剂掩模210B调整以使漏极侧变长，则能够向漏极侧非对称地变长。
<特定事项和效果>
此时，栅极电极206在漏极侧具有由下部层206A构成的突起部。上述突起部比源场板209的最下表面靠下方。通过该形状，由于电场最强的下部层206A的漏极侧端部被源场板209完全保护，所以电场缓和变得有效。
上述突起部向源场板209下部的进入量如图1H那样，成为从源场板209的栅极端位置到下部层206A的漏极端的长度LE。该长度LE不能超过源场板209的最下表面的长度LF1。这是因为，在超过的情况下，从半导体层叠体220来看源场板被有效地屏蔽而不再有效果。优选的是，上述突起部的进入量LE是源场板209的最下表面的长度LF1的一半以下。
另外，如图1I的功率放大用半导体装置11F所示，也可以在图1B所示的实施方式2的功率放大用半导体装置11中设置上述下部层206A的突起，能得到同样的效果。
(补充)
以上，基于实施方式1～实施方式8对本发明的一技术方案的功率放大用半导体装置进行了说明，但本发明并不限定于这些实施方式。只要不脱离本发明的主旨，对这些实施方式施以本领域技术人员想到的各种变形后的形态、或将不同实施方式的构成要素组合而构建的形态也包含在本发明的一个或多个技术方案的范围内。
产业上的可利用性
本发明能够广泛地用于功率放大用半导体装置。
标号说明
10、10A、11、11B、11C、11D、11E 11F 功率放大用半导体装置
200 衬底
201 第1氮化物半导体层
202 第2氮化物半导体层
203A、203B、203C、208、208B、208C 绝缘膜
210 保护膜
204 源极电极
204A、205A 欧姆部
204B、205B 阻挡金属部
204C、205C 布线
205 漏极电极
206 栅极电极
206A 下部层
206B 上部层
209、209A、209B 源场板
209C 下层金属
209D 上层金属
210A、210B、400、500 抗蚀剂掩模
220 半导体层叠体
230 2DEG面(二维电子气面)
240A、240B 欧姆电极开口部
250、350、450、550 开口部
270A、270B 接触部
HG、HS1、HS2 以半导体层叠体最上表面为原点时的电极高度
LF1、LF2 源场板的边的长度
θ0、θ1、θ2、θ3 表示电极的高度关系的仰角
P1、P2、P3、P4、P5 电极的顶点
X1、X2、X3 X方向的位置

Claims (17)

1.一种功率放大用半导体装置，其特征在于，
具有：
衬底；
第1氮化物半导体层，形成在上述衬底之上；
第2氮化物半导体层，形成在上述第1氮化物半导体层之上，带隙比上述第1氮化物半导体层大；
第1绝缘层，形成在上述第2氮化物半导体层之上；
源极电极及漏极电极，相互隔开间隔而形成在上述第2氮化物半导体层之上；
栅极电极，经由在上述源极电极与上述漏极电极之间的上述第1绝缘层中形成的第1开口部而与上述第2氮化物半导体层的上表面肖特基接合而形成；以及
第1源场板，形成在上述栅极电极与上述漏极电极之间的上述第2氮化物半导体层之上，被提供与上述源极电极相同的电位；
上述栅极电极具有被提供与上述栅极电极相同的电位的栅场板部，该栅场板部从上述第1开口部的上部向上述漏极电极的方向延伸而形成在上述第1绝缘层之上，
在作为上述衬底上表面的垂直方向的第1方向的高度位置关系上，
上述第1源场板具有栅极电极对置侧面，该栅极电极对置侧面的至少一部分相对于上述栅极电极的漏极电极侧侧面以相同的高度位置对置，
上述第1源场板的上述栅极电极对置侧面之中的最接近栅极电极对置侧面的上端位置比上述栅极电极的最上表面位置靠下方，上述最接近栅极电极对置侧面是包含当俯视上述衬底时与上述栅极电极的上述漏极电极侧侧面的间隔最小的最接近端在内的侧面，
上述第1源场板的最下表面位置比上述栅场板部的下表面位置靠上方。
2.如权利要求1所述的功率放大用半导体装置，其特征在于，
还在上述第1源场板与上述漏极电极之间具有被提供与上述源极电极相同的电位的第2源场板；
在上述第1方向上，上述第2源场板的上表面比上述第1源场板的上表面靠上方；
在上述第1方向上，上述第2源场板的下表面比上述第1源场板的最下表面靠上方。
3.如权利要求2所述的功率放大用半导体装置，其特征在于，
在上述第1方向上，上述第2源场板的上表面位置比上述栅极电极的最上表面位置靠上方。
4.如权利要求3所述的功率放大用半导体装置，其特征在于，
从上述栅极电极的最上表面漏极侧端位置观察上述第2源场板的最上表面栅极侧端位置时的仰角大于从上述第2源场板的最上表面栅极侧端位置观察上述漏极电极的最上表面栅极侧端位置时的仰角。
5.如权利要求2所述的功率放大用半导体装置，其特征在于，
上述第1源场板的上部与上述第2源场板的下部被连结。
6.如权利要求2所述的功率放大用半导体装置，其特征在于，
还在上述第2源场板之上具有比上述第2源场板低电阻率的金属层；
在上述第1源场板之上不具有上述金属层。
7.如权利要求2所述的功率放大用半导体装置，其特征在于，
在从上述栅极电极朝向上述漏极电极的第2方向上，上述第2源场板的下表面的长度比上述第1源场板的下表面的长度长。
8.如权利要求2所述的功率放大用半导体装置，其特征在于，
从上述第1源场板的下表面漏极侧端位置观察上述第2源场板的下表面漏极侧端位置时的仰角小于从与上述第2源场板的下表面漏极侧端位置最接近的上述第1氮化物半导体层和第2氮化物半导体层的界面位置观察上述漏极电极的最上表面栅极侧端位置时的仰角。
9.如权利要求2所述的功率放大用半导体装置，其特征在于，
还在上述第2源场板与上述第1绝缘层之间具有比上述第1绝缘层低介电常数的第2绝缘层。
10.如权利要求2所述的功率放大用半导体装置，其特征在于，
还在上述第1源场板与上述第1绝缘层之间具有比上述第1绝缘层低介电常数的第2绝缘层。
11.如权利要求9所述的功率放大用半导体装置，其特征在于，
还在上述第1开口部的周缘具有与上述第2绝缘层的构成材料相同材料的插入层。
12.如权利要求2所述的功率放大用半导体装置，其特征在于，
在上述第2源场板与上述漏极电极之间具有比上述第1绝缘层低介电常数的第2绝缘层。
13.如权利要求1所述的功率放大用半导体装置，其特征在于，
上述栅极电极包括下部层和形成在上述下部层之上的比上述下部层低电阻率的上部层。
14.如权利要求13所述的功率放大用半导体装置，其特征在于，
上述栅极电极具有在从上述栅极电极朝向上述漏极电极的第2方向上突出的突起部；
在上述衬底的平面视图中，上述突起部的上述漏极电极侧端位置比上述第1源场板下表面的上述栅极电极侧端位置靠上述漏极电极侧。
15.如权利要求14所述的功率放大用半导体装置，其特征在于，
在上述平面视图中，上述突起部的上述漏极电极侧端位置比上述第1源场板下表面的上述漏极电极侧端位置靠上述栅极电极侧。
16.如权利要求15所述的功率放大用半导体装置，其特征在于，
在上述平面视图中，上述第2方向上的上述突起部与上述第1源场板下表面的重叠的长度是上述第1源场板下表面的长度的1/2以下。
17.如权利要求14所述的功率放大用半导体装置，其特征在于，
上述突起部是上述下部层的一部分。
CN202180033776.1A 2020-05-13 2021-05-12 功率放大用半导体装置 Active CN115552631B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-084418 2020-05-13
JP2020084418 2020-05-13
PCT/JP2021/018033 WO2021230283A1 (ja) 2020-05-13 2021-05-12 電力増幅用半導体装置

Publications (2)

Publication Number Publication Date
CN115552631A CN115552631A (zh) 2022-12-30
CN115552631B true CN115552631B (zh) 2024-02-06

Family

ID=78524601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180033776.1A Active CN115552631B (zh) 2020-05-13 2021-05-12 功率放大用半导体装置

Country Status (5)

Country Link
US (1) US20230187529A1 (zh)
EP (1) EP4135010A4 (zh)
JP (1) JP7307856B2 (zh)
CN (1) CN115552631B (zh)
WO (1) WO2021230283A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114496802B (zh) * 2022-04-14 2022-06-24 北京智芯微电子科技有限公司 Ldmosfet器件的制作方法及ldmosfet器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194866A (zh) * 2010-03-02 2011-09-21 松下电器产业株式会社 场效应晶体管
CN104934476A (zh) * 2014-03-19 2015-09-23 株式会社东芝 半导体装置及其制造方法
JP2015170821A (ja) * 2014-03-10 2015-09-28 古河電気工業株式会社 窒化物半導体装置、電界効果トランジスタおよびカスコード接続回路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111985B2 (ja) 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
JP4385205B2 (ja) * 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4385206B2 (ja) 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP2006086398A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
EP2003686B1 (en) 2006-03-29 2011-06-15 NEC Corporation Field effect transistor
JP2008034522A (ja) 2006-07-27 2008-02-14 Oki Electric Ind Co Ltd 電界効果トランジスタ
US7800132B2 (en) * 2007-10-25 2010-09-21 Northrop Grumman Systems Corporation High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
JP2010278150A (ja) 2009-05-27 2010-12-09 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP5877967B2 (ja) 2011-07-19 2016-03-08 富士通株式会社 化合物半導体装置
JP2013157407A (ja) * 2012-01-27 2013-08-15 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
JP2014072391A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6268366B2 (ja) 2012-09-28 2018-01-31 パナソニックＩｐマネジメント株式会社 半導体装置
JP2015046445A (ja) 2013-08-27 2015-03-12 富士通株式会社 化合物半導体装置及びその製造方法
US10937900B2 (en) * 2016-01-29 2021-03-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11043563B2 (en) * 2018-03-12 2021-06-22 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
US20210043744A1 (en) 2018-03-12 2021-02-11 Sony Semiconductor Solutions Corporation Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
US10971615B2 (en) * 2018-08-08 2021-04-06 Qualcomm Incorporated High power performance gallium nitride high electron mobility transistor with ledges and field plates
JP2020113625A (ja) * 2019-01-10 2020-07-27 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
IT201900023475A1 (it) * 2019-12-10 2021-06-10 St Microelectronics Srl Transistore hemt includente regioni di field plate e relativo processo di fabbricazione

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194866A (zh) * 2010-03-02 2011-09-21 松下电器产业株式会社 场效应晶体管
JP2015170821A (ja) * 2014-03-10 2015-09-28 古河電気工業株式会社 窒化物半導体装置、電界効果トランジスタおよびカスコード接続回路
CN104934476A (zh) * 2014-03-19 2015-09-23 株式会社东芝 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN115552631A (zh) 2022-12-30
JP7307856B2 (ja) 2023-07-12
EP4135010A4 (en) 2023-10-04
JPWO2021230283A1 (zh) 2021-11-18
EP4135010A1 (en) 2023-02-15
WO2021230283A1 (ja) 2021-11-18
US20230187529A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
US10109713B2 (en) Fabrication of single or multiple gate field plates
CN101238561B (zh) 场效应晶体管
CN101238560B (zh) 场效应晶体管
WO2022174562A1 (en) Semiconductor device and method for manufacturing thereof
US8853749B2 (en) Ion implanted and self aligned gate structure for GaN transistors
US20220376085A1 (en) Methods of manufacturing high electron mobility transistors having improved performance
US20230095367A1 (en) Semiconductor device and method for manufacturing the same
US11594625B2 (en) III-N transistor structures with stepped cap layers
CN115552631B (zh) 功率放大用半导体装置
CN117015856A (zh) 具有至少部分地凹入的场板的场效应晶体管
US20230014905A1 (en) Semiconductor device and method of producing the same, and electronic device
CN113178480A (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN111048411A (zh) 半导体装置的制造方法
WO2023102744A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN111613666B (zh) 半导体组件及其制造方法
CN117981087A (zh) 降低漏电流的氮化镓半导体装置及其制造方法
CN112930587A (zh) 半导体装置、通信模块和半导体装置的制造方法
CN216213472U (zh) 半导体装置
US12009417B2 (en) High electron mobility transistors having improved performance
US20220376099A1 (en) High electron mobility transistors having improved performance
CN113924655B (zh) 半导体器件及其制造方法
KR20230137469A (ko) 3족-질화물 고-전자이동도 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant