CN115552522A - 存储器子系统制造模式 - Google Patents

存储器子系统制造模式 Download PDF

Info

Publication number
CN115552522A
CN115552522A CN202180024889.5A CN202180024889A CN115552522A CN 115552522 A CN115552522 A CN 115552522A CN 202180024889 A CN202180024889 A CN 202180024889A CN 115552522 A CN115552522 A CN 115552522A
Authority
CN
China
Prior art keywords
interface connector
pins
signal
memory
memory component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180024889.5A
Other languages
English (en)
Inventor
A·J·希伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115552522A publication Critical patent/CN115552522A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Information Transfer Systems (AREA)
  • Microcomputers (AREA)
  • Memory System (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

一种方法包含至少部分地基于经由接口连接器的数个保留引脚中的一者提供的第一信号而启用制造模式。所述方法可进一步包含响应于启用所述制造模式，经由所述接口连接器的数个其它引脚将第二信号提供到耦合到所述接口连接器的存储器组件。

Description

存储器子系统制造模式
技术领域
本公开的实施例大体上涉及存储器子系统，且更具体来说，涉及存储器子系统制造模式。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置存储器装置可例如为非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。
附图说明
根据下文给出的详细描述且根据本公开的各种实施例的附图将更加充分地理解本公开。
图1说明根据本公开的一些实施例的包含耦合到主机系统和存储器子系统的接口连接器的实例计算系统。
图2说明根据本公开的一些实施例的接口连接器的实例。
图3说明根据本公开的一些实施例的包含用于启用/停用制造模式的接口连接器的电路系统的实例。
图4说明根据本公开的一些实施例的在制造模式中操作存储器组件的实例方法的流程图。
图5为本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
本公开的各方面涉及用于在制造模式中操作存储器子系统的电路系统。存储器子系统可为存储装置、存储器模块，或存储装置与存储器模块的混合。下文结合图1以及其它图描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如存储数据的存储器装置)的存储器子系统。主机系统可提供要存储在存储器子系统处的数据，且可请求要从存储器子系统检索的数据。
在存储器子系统可供客户使用之前，制造商(例如，供应商)可能需要操作存储器子系统以测试和/或诊断存储器子系统，和/或向存储器子系统提供必要的软件(例如，固件)。为实现这一点，制造商可将存储器子系统耦合到制造商准备的主机系统，所述主机系统可引导存储器子系统置于制造模式中，在此期间，存储器子系统可被测试、诊断和/或装备有必要的固件(例如，固件图像)。更具体来说，制造商准备的主机系统可引导接口连接器以将特定信号提供到存储器子系统的存储器子系统控制器，其可使存储器子系统置于制造模式中。接口连接器用以将制造商准备的主机系统耦合到存储器子系统。
将来自接口连接器的信号提供到存储器子系统控制器可涉及利用数个引脚(例如，接口连接器的引脚)，且通常，控制存储器子系统的制造模式的启用的复杂性可取决于正被利用的接口连接器的引脚类型和/或引脚数目。举例来说，同时使用更多引脚和/或不同类型的引脚可增加用于启用制造模式的电路系统的复杂性，这可使得存储器子系统的制造的初始化或预初始化阶段费时和/或成本高。
本公开的各方面通过提供与先前方法相比控制制造模式的启用的更有效和/或更灵活的方法来解决以上和其它缺陷。举例来说，实施例可包含与常规方法相比经由较少引脚(例如，在一些实施中，单个引脚)控制制造模式。在一些实施例中，可使用相同类型的多个引脚，例如在先前方法中可能不使用的保留引脚，来实施制造模式。因而，本文中所描述的实施例可提供较不复杂的电路系统实施，这可降低与制造存储器子系统相关联的成本和/或可产生较不费时的制造阶段。此外，由于本文中所描述的一些实施例利用先前未用于制造模式的引脚(例如，保留引脚)，因此先前已用于启用制造模式的那些引脚可用于不同操作和/或功能。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)，或此类媒体的组合。
存储器子系统110可为存储装置、存储器模块，或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡，以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，运载工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与…耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，没有中间组件)，无论是有线还是无线的，包含例如电连接、光学连接、磁连接等连接。
主机系统120可包含处理器芯片组和由处理器芯片组执行的软件堆叠。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)，以及存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110以例如将数据写入到存储器子系统110和从存储器子系统110读取数据。
在一些实施例中，主机系统120可为经配置以(例如，引导存储器子系统110)测试、诊断和/或将固件(例如，固件105)提供到存储器子系统110的制造商的主机系统。要提供给存储器子系统110的固件105可为制造测试固件(例如，可允许测试和/或诊断存储器子系统110的制造测试固件)、操作系统固件，和/或需要在存储器子系统110可供客户使用(例如，从制造商购买存储器子系统的实体)之前加载到存储器子系统110(例如，存储器子系统控制器115)的固件。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接的SCSI(SAS)、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)、开放NAND快闪接口(ONFI)、双数据速率(DDR)、低功率双数据速率(LPDDR)或任何其它接口。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口以存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1说明存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
计算系统100可包含耦合到物理主机接口的接口连接器112。如本文所使用，术语“接口连接器”是指用各种通信协议中的特定一者(例如，上文结合物理主机接口所描述的通信协议中的一者)实施的物理连接器。接口连接器112可将从主机系统120接收到的命令转换为存取存储器装置130和/或存储器装置140的命令指令，以及将与存储器装置130和/或存储器装置140相关联的响应转换为主机系统120的信息。在一些实施例中，接口连接器112可为存储器子系统110的部分和/或嵌入于所述存储器子系统内。
在数个实施例中，接口连接器112可包含可用于在存储器子系统110与主机系统120之间的其它信号当中传送控制、地址和/或数据的数个引脚和/或不同类型的引脚。举例来说，接口连接器112可经由数个引脚将从主机系统120接收到的命令转换为命令指令(例如，呈各种信号的形式)以存取存储器装置130和/或存储器装置140，以及经由数个引脚将与存储器装置130和/或存储器装置140相关联的响应转换为主机系统120的信息(例如，呈各种信号的形式)。结合图2和图3描述关于如何利用数个引脚和不同类型的引脚来辅助存储器子系统110与主机系统120之间的通信的进一步细节。
存储器装置130和140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可为但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外，与许多基于快闪的存储器形成对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。
存储器装置130中的每一者可包含一或多个存储器单元阵列。一种类型的存储器单元，例如，单层级单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五层级单元(PLC)，可每单元存储多个位。在一些实施例中，存储器装置130中的每一者可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或此类存储器单元阵列的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可分组为可指用于存储数据的存储器装置的逻辑单元的页。对于一些类型的存储器(例如，NAND)，页可经分组以形成块。
虽然描述了非易失性存储器组件，例如3D交叉点非易失性存储器单元阵列和NAND型存储器(例如，2D NAND和3D NAND)，但存储器装置130可基于任何其它类型的非易失性存储器或存储装置，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器和电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或简称为控制器115)可与存储器装置130通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据，及其它此类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器，或其组合。硬件可包含具有专用(例如，硬译码)逻辑的数字电路系统以执行本文中所描述的操作。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等等)或其它合适的处理器。在一些实施例中，存储器子系统控制器115可经配置以经由NVMe接口为存储器子系统110(例如，主机系统120和/或存储器装置130和/或140)服务。
存储器子系统控制器115可为处理装置，其包含经配置以执行存储在本地存储器119中的指令的一或多个处理器(例如，处理器117)。在所说明的实例中，存储器子系统控制器115的本地存储器119包含经配置以存储指令以用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程和例程的嵌入式存储器。
在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等等的存储器寄存器。本地存储器119还可包含只读存储器(ROM)(例如，启动ROM)，以用于存储允许存储器子系统控制器115从主机系统102请求固件105的微码和/或指令。虽然图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，而是可依赖于外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。
一般来说，存储器子系统控制器115可从主机系统120接收命令或操作并且可将所述命令或操作转换为指令或适当命令，以实现对存储器装置130和/或存储器装置140的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、名称空间)与物理地址(例如，物理块地址)之间的地址转换。
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存器或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可从存储器子系统控制器115接收地址且对所述地址进行解码以存取存储器装置130和/或存储器装置140。
在一些实施例中，存储器装置130包含与存储器子系统控制器115一起操作以在存储器装置130的一或多个存储器单元上执行操作的本地媒体控制器135。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130为受管理存储器装置，其为与本地控制器(例如，本地控制器135)组合以在同一存储器装置封装内进行媒体管理的原始存储器装置。受管理存储器装置的实例为受管理NAND(MNAND)装置。
存储器子系统控制器113包含制造模式组件113，其可经配置以安排和/或执行与制造模式和/或启用/停用制造模式相关联的操作。尽管图1中为了不混淆图式而未展示，但制造模式组件113可包含各种电路系统以促进本文中所描述的操作。举例来说，制造模式组件113可包含呈ASIC、FPGA、状态机和/或可允许制造模式组件113安排和/或执行本文中所描述的操作的其它逻辑电路系统形式的专用电路系统。
如结合图2、图3和图4更详细地描述，制造模式组件113可经配置以确定存储器子系统110(例如，存储器子系统控制器115)是否需要置于制造模式中，其可基于存储器子系统控制器115当前是否包含固件(例如，固件105)而进一步确定。响应于确定存储器子系统110不包含固件，制造模式组件113可请求启用制造模式，使得存储器子系统控制器115可在制造模式期间装备有固件。当完成与制造模式相关联的操作(例如，固件105被接收并存储于存储器子系统控制器115中)时，制造模式组件113可进一步请求停用制造模式。
在一些实施例中，由制造模式组件113执行的操作可在存储器子系统110和/或存储器子系统控制器115的制造的初始化或预初始化阶段期间执行。因此，在一些实施例中，制造模式组件113可在制造期间和/或在制造存储器子系统110之后但在封装存储器子系统110之前执行本文中所描述的操作。然而，实施例不限于此，且在一些实施例中，制造模式组件113可在存储器子系统110的操作阶段期间执行本文中所描述的操作，以例如请求将固件105提供到存储器子系统110和/或存储器子系统控制器115。
在一些实施例中，存储器子系统控制器115包含制造模式组件113的至少一部分。举例来说，存储器子系统控制器115可包含处理器117(处理装置)，其经配置以执行存储在本地存储器119中以用于执行本文中所描述的操作的指令。在一些实施例中，制造模式组件113为主机系统110、应用程序或操作系统的一部分。
图2说明根据本公开的一些实施例的接口连接器212的实例。接口连接器212可类似于图1中所说明的接口连接器112。尽管实施例不限于利用特定类型的接口连接器，但图2中所说明的接口连接器212可为SFF-8639(还被称作U.2)和/或SFF-TA-1001(还被称作U.3)连接器。
接口连接器212可经配置以经由数个引脚与主机系统和/或装置通信，如图2中所说明。如本文所使用，术语“引脚”是指产生电端子且用于启用与其它装置的通信的物理接口。作为图2中所说明的非限制性实例，接口连接器212包含S1、…、S7(分别为230-1、…、230-7)、E1、…、E6(分别为232-1、…232-6)、P1、…、15(分别为236-1、…、236-15)、E7、…、E16(分别为232-7、…，232-16)、S8、…、S28(分别为230-8、…、230-28)以及E17、…、E25(分别为232-17、…、232-25)引脚。在数个实施例中，命令、地址和/或数据可经由接口连接器212的数个引脚以信号的形式进行通信。
根据一些方法，例如，如全球网络存储工业协会(SNIA)(原名为小外形规格(SFF)委员会)所定义，诸如接口连接器212之类的接口连接器可经配置以经由S15引脚(例如，引脚230-15，且还被称作主机端口类型(HPT)0引脚)、E16(引脚232-16，且还被称作HPT 1引脚)以及E25(引脚232-25，且还被称作双端口启用引脚)提供信号，以启用存储器子系统和/或存储器组件的制造模式。这些引脚可用于确定装置(例如，存储器子系统)与哪种类型的插槽相匹配、装置与哪种类型的主机协议相匹配和/或是否启用双端口模式。根据SFF-TA-1001规范，例如，S15引脚可用于区分经由接口连接器(例如，接口连接器212)耦合到主机系统的装置是SFF-8369SSD还是SFF-TA-1001SSD，E16引脚可用于区分装置经由接口连接器耦合到的主机协议是PCIe、Gen-Z还是未定义的主机协议，并且E25引脚可用于指示是否要启用双端口模式。基于由引脚S15、E16和E25指示的值(例如，“高”对应于逻辑“1”，且“低”对应于逻辑“0”)的组合的对应操作模式在表1中列出如下：
S15 E16 E25 装置操作模式
高 高 高 4个单端主机端口Quad PCIe
高 高 低 2个双端主机端口Quad PCIe
低 高 高 4个单端主机端口SFF-TA-1001
低 高 低 2个双端主机端口SFF-TA-1001
高 低 高 4个单端Gen-z
高 低 低 2个双端Gen-Z
低 低 高 4个单端未定义
低 低 低 制造模式
表1：操作模式
举例来说，如表1中所描述，S15和E16引脚可确证为高且E25引脚可确证为低，其指示主机系统利用PCIe主机协议，且经由接口连接器耦合到主机系统的存储器子系统为SFF-8639SDD而无需启用单端口模式。
如表1中进一步列出，可通过利用所有三个S15、E16和E25引脚来启用制造模式。举例来说，接口引脚S15、E16和E25可确证为低(例如，浮动)，其根据SINA指示制造模式的启用。
如本文所描述，利用不同类型的多个引脚(例如，S15、E16和E25)来启用制造模式可增加存储器子系统(例如，存储器子系统110)的电路系统的复杂性。相比之下，本文中所描述的实施例可利用相同类型的单个引脚和/或多个引脚(例如，保留引脚，例如保留的“P”引脚)来启用制造模式，这可降低与制造存储器子系统相关联的成本和/或使存储器子系统的制造阶段较不费时。如本文所使用，“保留引脚”是指根据特定规范或接口连接器类型不具有分配到其的专用目的的引脚。特别地，本文中所描述的实施例利用已用于提供5V的供电电压的P7、P8和/或P9引脚中的至少一者，利用所述至少一者，SFF-8369和SFF-TA-1001接口连接器不兼容(例如，因为它们与3.3V和/或12V兼容)。因此，通过利用尚未用于SFF-8369和SFF-TA-1001接口连接器的P引脚，本文中所描述的实施例可至少在制造模式期间使得S15、E16和E25用于其它操作和/或功能性。
图3说明根据本公开的一些实施例的包含用于启用/停用制造模式的接口连接器312的电路系统316的实例。电路系统316可为存储器子系统(例如，图1中所说明的存储器子系统)的一部分。接口连接器312可分别类似于图2和图3中所说明的接口连接器112和212，且可为SFF-8639(还被称作U.2)和/或SFF-TA-1001(还被称作U.3)连接器，但实施例不限于此。实例电路系统316还可包含可类似于存储器子系统控制器115的存储器子系统控制器315。
在图3中所说明的实施例中，逻辑门342耦合到存储器子系统控制器315且耦合到接口连接器312。在数个实施例中，逻辑门342可经配置以从接口连接器312和存储器子系统控制器315接收信号。在接口连接器312、逻辑门342和存储器子系统控制器315之间传送的信号本质上可为二进制的。举例来说，在逻辑门342处从接口连接器312接收到的信号341可对应于逻辑1(例如，高)或逻辑0(例如，低)，其中一个二进制值指示允许(例如，由图1中所说明的主机系统120)启用制造模式，而另一二进制值指示停用制造模式。举例来说，可将在逻辑门342处从存储器子系统控制器315接收到的被称作制造模式启用信号的信号345(MFG_MODE_EN)切换为高或低，以指示存储器子系统控制器315是否已请求制造模式。尽管实施例不限于此，但在此实例中，逻辑门342为与门。
信号341可经由接口连接器312的数个P引脚(例如图2中所说明的引脚236-1到236-15)中的至少一者提供到逻辑门342。将接口连接器312耦合到逻辑门342的数个P引脚可包含引脚P7(图2中所说明的236-7)、P8(图2中所说明的236-8)和/或P9(图2中所说明的236-9)。响应于接收到命令(例如，允许启用制造模式)，例如，P7、P8和P9引脚中的一者可确证为高，以将高信号提供到逻辑门342。然而，实施例不限于此，且P7、P8和/或P9引脚中的超过一个引脚可用于将信号提供到逻辑门342。举例来说，P7、P8和P9引脚中的两者或全部三者可将相应信号提供到逻辑门342以启用制造模式。
在一些实施例中，例如，P7、P8和/或P9引脚可用于提供例如5V等供电电压。对于与不同(例如，较低)供电电压(例如3.3V)兼容的那些存储器子系统，可将额外电阻/电阻器346添加到携载信号341的信号线，使得被供应到逻辑门342和/或存储器子系统控制器315的信号341不超过对应的电压容差限制。
所提供的信号的逻辑值可经由包含上拉电阻器343的开/漏电路系统进行调整，所述上拉电阻器可用以确保要知道的信号的状态。举例来说，响应于开-漏电路系统处于打开状态，上拉电阻器343可确保从P引脚提供的信号341为高(例如，逻辑“1”)，且响应于开-漏电路系统处于漏极状态，上拉电阻器343可确保从P引脚提供的信号341为低(例如，逻辑“0”)。
响应于来自存储器子系统控制器315和接口连接器312的信号均指示制造模式的启用(例如，高)，逻辑门342可将被称作开关信号的信号347(SIO_SELECT)提供到多路复用器348。信号347的状态(例如，高/低)可指示制造模式是否被启用。
响应于从逻辑门342接收到开关信号347(例如，高信号)，多路复用器348可经配置以将接口连接器312耦合到存储器子系统控制器315。举例来说，多路复用器348可将信号线349和340(经由数个E引脚耦合到接口连接器312)耦合到存储器子系统控制器315的信号线342和344(经由通用异步收/发器(UART)耦合到存储器子系统控制器315)。经由信号线349和340提供到存储器子系统控制器315的信号可经由数个E引脚从接口连接器312提供，例如E23和E24引脚(例如，图2中所说明的引脚232-23和232-24引脚)。当信号线342和344分别耦合到信号线349和340时，主机系统(例如，图1中所说明的主机系统120)可将固件(例如，图1中所说明的固件105)提供到存储器子系统控制器315(例如，经由引脚E23和E24)。
当停用制造模式(例如，信号341或345为低/解除确证的，使得信号347为低/解除确证的)时，多路复用器348可经配置以分别将信号线349和340(例如，经由E23和E24引脚耦合到接口连接器312)耦合(例如，维持耦合)到可被用作旁带通道的信号线343和347，所述旁带通道例如为系统管理总线(SMB)实施的旁带通道。举例来说，耦合到作为SMB旁带通道的信号线343的信号线349可用于传送数据(如图3中所说明的SMBDAT)，且耦合到作为SMB旁带通道的信号线347的信号线340可用于传送时钟信号(如图3中所说明的SMBCLK)。
图4说明根据本公开的一些实施例的在制造模式中操作存储器组件的实例方法的流程图450。在框452处，可至少部分地基于经由接口连接器(例如，分别在图1、图2和图3中所说明的接口连接器112、212和/或312)的数个保留引脚中的一者提供的第一信号来启用制造模式。如本文所描述，数个保留引脚可包含数个P引脚(例如，图2中所说明的P引脚236)，例如P7、P8和/或P9引脚(例如，图2中所说明的引脚236-7、236-8和/或236-9引脚)。与其中通过利用主机端口配置类型引脚(例如，E16、S15和/或E25引脚)来启用制造模式的一些方法相反，在框452处，接口连接器可经配置以在不利用主机端口配置类型引脚的情况下发射启用制造模式的信号。
在框454处，可响应于启用制造模式(例如，基于第一信号)而将第二信号提供到耦合到接口连接器的存储器组件。存储器组件可类似于存储器子系统(例如，图1中所说明的存储器子系统110)的组件中的一者，例如存储器子系统控制器(例如，分别在图1和图2中所说明的存储器子系统控制器115和/或315)。第二数目个引脚可包含例如接口连接器的数个E引脚(例如，图2中所说明的E引脚232)。
在一些实施例中，第二信号可包含要传送到存储器组件和/或存储器子系统的数据，且所述数据可包含从主机系统(例如，图1中所说明的主机系统110)提供的固件，例如制造测试固件、操作系统固件或其任何组合。
图5说明计算机系统541的实例机器，在所述计算机系统内可执行用于使得所述机器执行本文中所论述的方法中的任何一或多种的一组指令。在一些实施例中，计算机系统541可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统以执行与图1的制造模式组件113对应的操作)。在替代实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的能力进行操作。
所述机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设备、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定待由所述机器采取的动作的一组指令的另一机器。此外，虽然说明单个机器，但还应认为术语“机器”包含机器的集合，所述机器单独地或共同地执行一组(或多组)指令以执行本文中所论述的方法中的任何一或多种。
实例计算机系统541包含处理装置502、主存储器604(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等等)、静态存储器506(例如，快闪存储器、静态随机存取存储器(SRAM)等等)以及数据存储系统518，它们经由总线530彼此通信。
处理装置502表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置502还可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置502经配置以执行指令526以用于执行本文中所论述的操作和步骤。计算机系统541可进一步包含网络接口装置508以经由网络520通信。
数据存储系统518可包含机器可读存储媒体524(也被称作计算机可读媒体)，在所述机器可读存储媒体上存储有一或多组指令526或体现本文中所描述的方法或功能中的一或多个的软件。指令526还可在其由计算机系统541执行期间完全或至少部分地驻存在主存储器504内和/或处理装置502内，主存储器504和处理装置502也构成机器可读存储媒体。机器可读存储媒体524、数据存储系统518和/或主存储器504可对应于图1的存储器子系统110。
在一个实施例中，指令526包含用以实施对应于计算组件(例如，图1的计算组件113)的功能性的指令。所述指令可包含与用制造模式组件(例如，图1中的制造模式组件113)执行操作相关联的制造模式指令513。尽管在实例实施例中将机器可读存储媒体524展示为单个媒体，但是应认为术语“机器可读存储媒体”包含存储一或多组指令的单个媒体或多个媒体。还应认为术语“机器可读存储媒体”包含能够存储或编码供机器执行的一组指令且使得机器执行本公开的方法中的一或多种的媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示为数据处理领域的技术人员用以将其工作的主旨最有效地传达给本领域的其他技术人员的方式。本文的算法通常是指产生所要结果的操作的自洽序列。操作为要求对物理量进行物理控制的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。主要出于通用的原因，已经证明将这些信号称为位、值、元件、符号、字符、术语、数字等有时是便利的。
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅为应用于这些量的方便标签。本公开可指将计算机系统的寄存器和存储器内的表示为物理(电子)量的数据操控和变换为计算机系统存储器或寄存器或其它此类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文的操作的设备。此设备可出于预期目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储于计算机可读存储媒体中，所述计算机可读存储媒体如但不限于各自连接到计算机系统总线的包含软盘、光盘、CD-ROM和磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁性卡或光学卡的磁盘类型或适合于存储电子指令的媒体类型。
本文中呈现的算法和显示器并非在本质上与特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造用以执行所述方法更加专用的设备是便利的。将如下文描述中所示呈现用于多种这些系统的结构。另外，不参考特定编程语言来描述本公开。将了解，可使用各种编程语言来实施如本文中所描述的本公开的教示。
本公开可提供为计算机程序产品或软件，所述计算机程序产品或软件可包含其上存储有可用以对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如计算机)可读的形式存储信息的机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等等。
在前述说明书中，已参考本公开的特定实例实施例描述本公开的实施例。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本发明进行各种修改。因此，说明书和图式应被视为说明性的而非限制性的。

Claims (20)

1.一种方法，其包括：
至少部分地基于经由接口连接器的数个保留引脚中的一者提供的第一信号而启用制造模式；及
响应于启用所述制造模式，经由所述接口连接器的数个其它引脚将第二信号提供到耦合到所述接口连接器的存储器组件。
2.根据权利要求1所述的方法，其中所述数个保留引脚包括能用于将供电电压提供到所述存储器组件的引脚。
3.根据权利要求1所述的方法，其进一步包括在不使用所述接口连接器的主机端口配置类型引脚的情况下提供所述第一信号。
4.根据权利要求1所述的方法，其进一步包括在不使用所述接口连接器的数个E引脚的情况下提供所述第一信号。
5.根据权利要求1至4中任一权利要求所述的方法，其进一步包括经由所述第二信号将对应于固件的数据提供到所述存储器组件，其中所述固件对应于以下各者中的至少一者：
制造测试固件；
操作系统固件；或
其任何组合。
6.一种系统，其包括：
接口连接器，其包含数个保留引脚；及
多路复用器，其经由逻辑门耦合到所述接口连接器；
其中所述接口连接器经配置以经由所述数个保留引脚中的至少一者将第一信号提供到所述逻辑门；
其中所述逻辑门经配置以至少部分地基于所述第一信号而将开关信号提供到所述多路复用器；且
其中所述多路复用器经配置以将所述接口连接器耦合到存储器组件以启动制造模式，使得所述接口连接器经配置以在所述制造模式期间将第二信号提供到所述存储器组件。
7.根据权利要求6所述的系统，其中所述数个保留引脚包括数个P引脚。
8.根据权利要求6所述的系统，其中所述第二信号包括对应于制造测试固件的数据。
9.根据权利要求6至8中任一权利要求所述的系统，其中：
所述接口连接器包括能用于传送系统管理总线数据(SMBDAT)和系统管理总线时钟信号(SMBCLK)的数个引脚；且
所述接口连接器经配置以在所述制造模式期间经由所述数个引脚中的至少一者将所述第二信号提供到所述存储器组件。
10.根据权利要求9所述的系统，其中所述数个引脚包括数个E引脚。
11.根据权利要求9所述的系统，其中所述多路复用器经配置以将所述接口连接器耦合到所述存储器组件以启动所述制造模式，使得通用异步收/发器(UART)发射信号和UART接收信号从所述接口连接器传送到所述存储器组件。
12.根据权利要求6至8中任一权利要求所述的系统，其中所述多路复用器经配置以在不存在来自所述接口连接器的所述第一信号的情况下，将系统管理总线数据(SMBDAT)线和系统管理总线时钟(SMBCLK)线耦合到所述接口连接器。
13.根据权利要求6至8中任一权利要求所述的系统，其中所述接口连接器为外围组件互连高速(PCIe)连接器。
14.一种系统，其包括：
接口连接器，其经配置以经由所述接口连接器的数个保留引脚中的一者提供第一信号；及
存储器组件，其经由逻辑门耦合到所述接口连接器，其中所述存储器组件经配置以将第二信号提供到所述逻辑门，以将所述系统置于制造模式中；
其中响应于所述逻辑门经由所述数个保留引脚中的所述一者从所述逻辑门接收到所述第一信号，将所述系统置于所述制造模式中。
15.根据权利要求14所述的系统，其中所述接口连接器包括：
对应于所述数个保留引脚的第一组引脚；及
第二组引脚；
其中所述存储器组件经配置以在所述系统处于所述制造模式时经由所述接口连接器的所述第二组引脚中的至少一者接收对应于固件的数据。
16.根据权利要求15所述的系统，其中：
所述存储器组件经配置以响应于所述固件被接收并存储于所述存储器组件中而将第三信号提供到所述逻辑门；且
其中响应于所述逻辑门从所述存储器组件接收到所述第三信号而停用所述制造模式。
17.根据权利要求14至15中任一权利要求所述的系统，其进一步包括经由共享输入/输出(SIO)线耦合到所述逻辑门的多路复用器，且其中：
所述逻辑门经配置以响应于接收到来自所述存储器组件的所述第一信号和来自所述逻辑门的所述第二信号，经由所述SIO线将开关信号提供到所述多路复用器；且
所述多路复用器经配置以响应于接收到来自所述逻辑门的所述开关信号而将所述存储器组件耦合到所述接口连接器。
18.根据权利要求14至15中任一权利要求所述的系统，其中经由所述数个保留引脚中的所述一者将所述接口连接器耦合到所述存储器组件的数据线进一步耦合到外部上拉电阻器。
19.根据权利要求14至15中任一权利要求所述的系统，其中所述逻辑门为与门。
20.根据权利要求14至15中任一权利要求所述的系统，其中所述存储器组件为经配置以经由非易失性存储器高速(NVMe)接口为所述系统服务的控制器。
CN202180024889.5A 2020-04-02 2021-03-19 存储器子系统制造模式 Pending CN115552522A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/838,504 US11182312B2 (en) 2020-04-02 2020-04-02 Memory sub-system manufacturing mode
US16/838,504 2020-04-02
PCT/US2021/023121 WO2021202126A1 (en) 2020-04-02 2021-03-19 Memory sub-system manufacturing mode

Publications (1)

Publication Number Publication Date
CN115552522A true CN115552522A (zh) 2022-12-30

Family

ID=77921011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180024889.5A Pending CN115552522A (zh) 2020-04-02 2021-03-19 存储器子系统制造模式

Country Status (6)

Country Link
US (2) US11182312B2 (zh)
EP (1) EP4128233A4 (zh)
JP (1) JP7389273B2 (zh)
KR (1) KR20220157487A (zh)
CN (1) CN115552522A (zh)
WO (1) WO2021202126A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11182312B2 (en) * 2020-04-02 2021-11-23 Micron Technology, Inc. Memory sub-system manufacturing mode
KR20220032268A (ko) * 2020-09-07 2022-03-15 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11513980B2 (en) * 2021-01-21 2022-11-29 Silicon Motion, Inc. Method and apparatus for performing access management of memory device with aid of universal asynchronous receiver-transmitter connection

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994014106A1 (en) * 1992-12-14 1994-06-23 Honeywell Inc. A flexible method for building a recipe in a process control system
AU2662895A (en) * 1994-06-08 1996-01-04 Intel Corporation Disk drive connector interface for use on pci bus
US6237048B1 (en) * 1998-09-08 2001-05-22 International Business Machines Corporation Adapter card with vendor unique differentiation and customization using PCI sideband signals
US6690947B1 (en) * 1999-03-25 2004-02-10 Kantan Inc. Methods and apparatus for a flexible wireless communication and cellular telephone system
JP4302354B2 (ja) 2002-01-28 2009-07-22 富士通マイクロエレクトロニクス株式会社 半導体装置
US20040182675A1 (en) * 2003-01-17 2004-09-23 Long Richard M. Currency processing device having a multiple stage transport path and method for operating the same
JP2007041629A (ja) * 2003-11-04 2007-02-15 Renesas Technology Corp メモリカード及び半導体装置
US7668977B2 (en) * 2007-09-12 2010-02-23 Infineon Technologies Austria Ag Method for exchanging information between devices connected via a communication link
US8330420B2 (en) * 2009-04-10 2012-12-11 The Regents Of The University Of Michigan Dynamically reconfigurable framework for a large-scale battery system
US8824115B2 (en) * 2011-10-31 2014-09-02 Bosch Automotive Service Solutions Llc Vehicle communication component and process having active overvoltage protection
JP6056225B2 (ja) * 2012-03-22 2017-01-11 株式会社リコー 制御基板、制御システムおよびコピー処理方法
KR101986355B1 (ko) * 2012-09-14 2019-06-05 삼성전자주식회사 임베디드 멀티미디어 카드, 상기 임베디드 멀티미디어 카드를 포함하는 임베디드 멀티미디어 카드 시스템 및 상기 임베디드 멀티미디어 카드의 동작 방법
RU2628124C2 (ru) 2013-03-15 2017-08-15 Интел Корпорейшн Система памяти
US9165619B2 (en) 2013-04-30 2015-10-20 Qualcomm Incorporated Apparatus and method for reading data from multi-bank memory circuits
KR102291505B1 (ko) * 2014-11-24 2021-08-23 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US20160306006A1 (en) * 2015-04-16 2016-10-20 HGST, Inc. Self-testing a storage device via system management bus interface
JP6542075B2 (ja) 2015-08-28 2019-07-10 東芝メモリ株式会社 メモリシステム
CN105912488B (zh) * 2016-05-20 2019-02-05 英业达科技有限公司 计算机装置及其控制方法
US10331592B2 (en) * 2016-05-28 2019-06-25 Silicon Laboratories Inc. Communication apparatus with direct control and associated methods
US10044123B2 (en) * 2016-08-23 2018-08-07 American Megatrends, Inc. Backplane controller module using small outline dual in-line memory module (SODIMM) connector
WO2018119778A1 (en) * 2016-12-28 2018-07-05 Intel Corporation System and method for vector communication
US10338838B2 (en) * 2017-03-24 2019-07-02 Samsung Electronics Co., Ltd. Multi-mode NVMe over fabrics device for supporting CAN (controller area network) bus or SMBus interface
US10649940B2 (en) * 2018-03-05 2020-05-12 Samsung Electronics Co., Ltd. Modular system architecture for supporting multiple solid-state drives
US10409760B1 (en) 2018-03-09 2019-09-10 Samsung Electronics Co., Ltd. Adaptive interface high availability storage device
US10777295B2 (en) 2018-04-12 2020-09-15 Micron Technology, Inc. Defective memory unit screening in a memory system
WO2019240748A1 (en) * 2018-06-11 2019-12-19 Hewlett-Packard Development Company, L.P. Compactflash express (cfx) adapters
US20200004446A1 (en) 2018-06-29 2020-01-02 David Aaron Palmer Multi-level cell data load optimization
US11182312B2 (en) * 2020-04-02 2021-11-23 Micron Technology, Inc. Memory sub-system manufacturing mode
EP4138343B1 (en) * 2021-08-20 2024-02-21 STMicroelectronics Application GmbH Processing system, related integrated circuit, device and method

Also Published As

Publication number Publication date
KR20220157487A (ko) 2022-11-29
US20210311887A1 (en) 2021-10-07
JP2023520009A (ja) 2023-05-15
JP7389273B2 (ja) 2023-11-29
US12019567B2 (en) 2024-06-25
WO2021202126A1 (en) 2021-10-07
EP4128233A4 (en) 2024-04-17
EP4128233A1 (en) 2023-02-08
US11182312B2 (en) 2021-11-23
US20220075741A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
US12019567B2 (en) Memory sub-system manufacturing mode
US11682446B2 (en) Selective wordline scans based on a data state metric
US11669451B2 (en) Multi-plane switching of non-volatile memory
CN113326216B (zh) 存储器子系统控制器及相关方法和存储媒体
US11726690B2 (en) Independent parallel plane access in a multi-plane memory device
EP4018443A1 (en) Sequential slc read optimization
US20220107906A1 (en) Multiple Pin Configurations of Memory Devices
US11698747B2 (en) Pulse amplitude modulation (PAM) for multi-host support in a memory sub-system
US11699491B2 (en) Double interleaved programming of a memory device in a memory sub-system
US20220310164A1 (en) Memory device programming techinique using fewer latches
WO2022027578A1 (en) Memory overlay using host memory buffer
CN115273925B (zh) 存储器子系统刷新
US11733925B2 (en) Enabling multiple data capacity modes at a memory sub-system
US20240029778A1 (en) Bank selection for refreshing
US20230073503A1 (en) Security file system for a memory system
US20220405013A1 (en) Asynchronous interrupt event handling in multi-plane memory devices
US20230207028A1 (en) Managing an adaptive data path selection threshold for a memory sub-system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination