CN115551195A - 一种基于厚薄膜多层电路srd梳状谱发生器及其制备方法 - Google Patents

一种基于厚薄膜多层电路srd梳状谱发生器及其制备方法 Download PDF

Info

Publication number
CN115551195A
CN115551195A CN202211496272.6A CN202211496272A CN115551195A CN 115551195 A CN115551195 A CN 115551195A CN 202211496272 A CN202211496272 A CN 202211496272A CN 115551195 A CN115551195 A CN 115551195A
Authority
CN
China
Prior art keywords
metal coating
ceramic substrate
coating
metal
srd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211496272.6A
Other languages
English (en)
Other versions
CN115551195B (zh
Inventor
吴中军
丛楠
孙浩然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan SIP Electronic Technology Co Ltd
Original Assignee
Sichuan SIP Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan SIP Electronic Technology Co Ltd filed Critical Sichuan SIP Electronic Technology Co Ltd
Priority to CN202211496272.6A priority Critical patent/CN115551195B/zh
Publication of CN115551195A publication Critical patent/CN115551195A/zh
Application granted granted Critical
Publication of CN115551195B publication Critical patent/CN115551195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种基于厚薄膜多层电路SRD梳状谱发生器及其制备方法，属于梳状谱发生器技术领域，制备方法包括：在第一陶瓷基板顶面加工Cd、Cm、Ct、Lb和Rb、Lt、Lm、射频信号传输微带线、输出电容金属片；在第二陶瓷基板顶面加工第一地层、Cd、Cm、Ct、Lb和Rb、输出电容金属片；在第三陶瓷基板顶面加工Cd、Cm、Ct、Lb和Rb、输出电容金属片；在第四陶瓷基板顶面加工第二地层、Lb和Rb、输出电容金属片；将上述陶瓷基板依次叠合、对位，压合烧结成一体；将SRD组装于第一陶瓷基板顶面。得到高密度、高性能、高可靠性和轻重量、小体积的SRD梳状谱发生器。

Description

一种基于厚薄膜多层电路SRD梳状谱发生器及其制备方法
技术领域
本发明涉及梳状谱发生器技术领域，尤其涉及一种基于厚薄膜多层电路SRD梳状谱发生器及其制备方法。
背景技术
梳状谱发生器是一种在通信产品中常用的频率源器件，它可以产生基于基频的多次谐波。常用的梳状谱发生器一般采用SRD（阶跃恢复二极管）来实现，具有相位噪声贴近源的相位噪声按理论20log（N）恶化，稳定可靠的优点（N为倍频次数）。
一般梳状谱发生器采用偏置电路、SRD匹配电路、SRD激励电路组成，尤其是自偏置电路的梳状谱发生器，基本是无源器件，因此往往在实现时采用普通的贴片R、C、L元器件来实现，成本也较低。但是由于无线通信系统的发展趋势为小型化、低功耗和高稳定性，要求集成度越来越高，梳状谱发生器使用的元器件虽然也在小型化，但都是基于二维平面的缩小，无法实现质的突破，很难做到芯片级大小。
发明内容
为解决现有技术不足，本发明提供一种基于厚薄膜多层电路SRD梳状谱发生器及其制备方法，可以得到高密度、高性能、高可靠性和轻重量、小体积的SRD梳状谱发生器。
为了实现本发明的目的，拟采用以下方案：
一种基于厚薄膜多层电路SRD梳状谱发生器的制备方法，包括以下步骤：
提供一个第一陶瓷基板、一个第二陶瓷基板、至少一个第三陶瓷基板、一个第四陶瓷基板；
在第一陶瓷基板顶面加工形成Cd金属涂层、Cm金属涂层、Ct金属涂层、Lb和Rb金属涂层、Lt金属涂层、Lm金属涂层、射频信号传输微带线、输出电容金属片；
在第二陶瓷基板顶面加工形成第一地层、Cd金属涂层、Cm金属涂层、Ct金属涂层、Lb和Rb金属涂层、输出电容金属片；
在第三陶瓷基板顶面加工形成Cd金属涂层、Cm金属涂层、Ct金属涂层、Lb和Rb金属涂层、输出电容金属片；
在第四陶瓷基板顶面加工形成第二地层、Lb和Rb金属涂层、输出电容金属片；
其中，Lt金属涂层、Lm金属涂层采用薄膜电路工艺加工；Cd金属涂层、Cm金属涂层、Ct金属涂层、Lb和Rb金属涂层、射频信号传输微带线、输出电容金属片采用厚膜电路工艺加工；
将第一陶瓷基板、第二陶瓷基板、第三陶瓷基板、第四陶瓷基板自上而下依次叠合、对位，并通过压合烧结形成一体；
将SRD组装于第一陶瓷基板顶面。
进一步的，每一层的Cd金属涂层、Cm金属涂层、Ct金属涂层、Lb和Rb金属涂层、电容金属片分别一一对应。
进一步的，第一地层用作第二陶瓷基板对应的接地层，第二地层用作第四陶瓷基板对应的接地层。
一种基于厚薄膜多层电路SRD梳状谱发生器，采用所述的基于厚薄膜多层电路SRD梳状谱发生器的制备方法获得。
一种基于厚薄膜多层电路SRD梳状谱发生器，包括自上而下叠合烧制的一个第一陶瓷基板、一个第二陶瓷基板、至少一个第三陶瓷基板、一个第四陶瓷基板。
第一陶瓷基板顶面具有Cd金属涂层、Cm金属涂层、Ct金属涂层、Lb和Rb金属涂层、Lt金属涂层、Lm金属涂层、SRD、射频信号传输微带线、输出电容金属片；
第二陶瓷基板顶面具有第一地层、Cd金属涂层、Cm金属涂层、Ct金属涂层、Lb和Rb金属涂层、输出电容金属片；
第三陶瓷基板顶面具有Cd金属涂层、Cm金属涂层、Ct金属涂层、Lb和Rb金属涂层、输出电容金属片；
第四陶瓷基板顶面具有第二地层、Lb和Rb金属涂层、输出电容金属片；
其中，Lt金属涂层、Lm金属涂层通过薄膜电路工艺加工而成，Cd金属涂层、Cm金属涂层、Ct金属涂层、Lb和Rb金属涂层、射频信号传输微带线、输出电容金属片通过厚膜电路工艺加工而成。
进一步的，每一层的Cd金属涂层、Cm金属涂层、Ct金属涂层、Lb和Rb金属涂层、电容金属片分别一一对应。
进一步的，第一地层用作第二陶瓷基板对应的接地层，第二地层用作第四陶瓷基板对应的接地层。
本发明的有益效果在于：采用厚薄膜电路的优势来小型化SRD梳状谱发生器，其中，厚膜电路能制造多层互连电路，将元器件分成多个小的电容电感进行串并联，实现大的电容电感值，得到高密度的互连基片，实现了RCL器件及垂直互联，同时降低了体积；Lt金属涂层、Lm金属涂层通过薄膜电路工艺进行加工，可以实现高精度；通过第三陶瓷基板层数的调节和每层元器件的所占面积两个维度来控制元器件的值，可以做到最终SRD梳状谱发生器不同性能下仅高度上有差异，便于水平方向统一封装，实现标准化产品。综上，SRD梳状谱发生器具备高密度、高性能、高可靠性和轻重量、小体积等特性。
附图说明
图1为实施例的SRD梳状谱发生器结构爆炸图；
图2为实施例的第一陶瓷基板结构图；
图3为实施例的第二陶瓷基板结构图；
图4为实施例的第三陶瓷基板结构图；
图5为实施例的第四陶瓷基板结构图；
图6为实施例的SRD梳状谱发生器的制备方法流程图；
图7为实施例的SRD梳状谱发生器线路连接图；
附图标记说明：第一陶瓷基板-1、第二陶瓷基板-2、第三陶瓷基板-3、第四陶瓷基板-4、Cd金属涂层-11、Cm金属涂层-12、Ct金属涂层-13、Lb和Rb金属涂层-14、Lt金属涂层-15、Lm金属涂层-16、SRD-17、输出电容金属片-18、第一地层-21、第二地层-41。
具体实施方式
如图7所示，一般的SRD梳状谱发生器由一个偏置电阻Rb，一个偏置电感Lb，一个匹配电容Cm，一个匹配电感Lm，一个激励电容Ct和一个激励电感Lt及SRD构成，一般还需要在SRD梳状谱发生器输入输出端增加隔直电容Cd。SRD梳状谱发生器有Lt和Lm值较小，Lb值较大的特点。
如图6所示，本实施例提供了一种基于厚薄膜多层电路SRD梳状谱发生器的制备方法，包括以下步骤：
S100、如图2所示，提供一个第一陶瓷基板1，在第一陶瓷基板1顶面加工形成Cd金属涂层11、Cm金属涂层12、Ct金属涂层13、Lb和Rb金属涂层14、Lt金属涂层15、Lm金属涂层16、射频信号传输微带线、输出电容金属片18。
具体的，Lt金属涂层15、Lm金属涂层16对精度要求较高，所以Lt金属涂层15、Lm金属涂层16采用薄膜电路工艺进行加工，方便控制误差和提高Q值；Cd金属涂层11、Cm金属涂层12、Ct金属涂层13、Lb和Rb金属涂层14、射频信号传输微带线、输出电容金属片18通过厚膜电路工艺进行加工。
S200、如图3所示，提供一个第二陶瓷基板2，在第二陶瓷基板2顶面通过厚膜电路工艺加工形成第一地层21、Cd金属涂层11、Cm金属涂层12、Ct金属涂层13、Lb和Rb金属涂层14、输出电容金属片18，其中，第一地层21用作第二陶瓷基板2对应的接地层。
S300、如图4所示，提供至少一个第三陶瓷基板3，在第三陶瓷基板3顶面通过厚膜电路工艺加工形成Cd金属涂层11、Cm金属涂层12、Ct金属涂层13、Lb和Rb金属涂层14、输出电容金属片18。
S400、如图5所示，提供一个第四陶瓷基板4，在第四陶瓷基板4顶面通过厚膜电路工艺加工形成第二地层41、Lb和Rb金属涂层14、输出电容金属片18，其中，第二地层41用作第四陶瓷基板4对应的接地层。
注意，第一地层21、第二地层41可以将不同层不同元器件进行地隔离，也可以将同一层元器件进行地隔离，防止相互干扰。
S500、如图1所示，将第一陶瓷基板1、第二陶瓷基板2、第三陶瓷基板3、第四陶瓷基板4自上而下依次叠合、对位，并通过压合烧结形成一体，另外注意，在每层导线之间印刷介质，通过介质对各层导线进行电隔离，烧成的介质具有很高的绝缘电阻。
具体的，每一层的Lb和Rb金属涂层14对应，每一层的电容金属片18对应，第一陶瓷基板1、第二陶瓷基板2、第三陶瓷基板3上的Cd金属涂层11对应，第一陶瓷基板1、第二陶瓷基板2、第三陶瓷基板3上的Cm金属涂层12对应，第一陶瓷基板1、第二陶瓷基板2、第三陶瓷基板3上的Ct金属涂层13对应。
S600、将SRD 17组装于第一陶瓷基板1顶面，使用键合工艺进行连接。
通过厚膜电路工艺将Cd金属涂层11、Cm金属涂层12、Ct金属涂层13、Lb和Rb金属涂层14进行多层垂直化连接，将这些元器件分成多个小的电容电感进行串并联，实现大的电容电感值，同时降低了体积；对于频段较低，不便于多层化的元器件，可以采用贴片元器件替代，比如将SRD 17贴片在第一陶瓷基板1上，达到小型化和通用化。
另外注意，通过厚膜电路工艺加工形成偏置电阻Rb，将偏置电阻Rb印制在每一层陶瓷基板上，不影响水平的体积；也可以省去偏置电阻Rb，通过控制偏置电感Lb自身电阻来实现。
厚薄膜集成电路的关键优点之一是厚膜电路能制造多层互连电路，采用顺序印刷和烧成方法，同时兼顾了薄膜电路可以实现高精度的优点。在陶瓷基板上制造各层导体、介质和电阻器等，因此可以实现RCL器件及垂直互联，得到高密度的互连基片，同时兼顾了生产的成本。
通过上述方法的实施，可以获得一种基于厚薄膜多层电路SRD梳状谱发生器，SRD梳状谱发生器具备高密度、高性能、高可靠性和轻重量、小体积等明显优势。
本申请实施例的另一方面，如图1所示，提供一种基于厚薄膜多层电路SRD梳状谱发生器，包括自上而下叠合烧制的一个第一陶瓷基板1、一个第二陶瓷基板2、至少一个第三陶瓷基板3、一个第四陶瓷基板4。
具体的，第一陶瓷基板1顶面具有Cd金属涂层11、Cm金属涂层12、Ct金属涂层13、Lb和Rb金属涂层14、Lt金属涂层15、Lm金属涂层16、SRD 17、射频信号传输微带线、输出电容金属片18，其中，Lt金属涂层15、Lm金属涂层16采用薄膜电路工艺加工而成。
具体的，第二陶瓷基板2顶面具有第一地层21、Cd金属涂层11、Cm金属涂层12、Ct金属涂层13、Lb和Rb金属涂层14、输出电容金属片18。
具体的，第三陶瓷基板3顶面具有Cd金属涂层11、Cm金属涂层12、Ct金属涂层13、Lb和Rb金属涂层14、输出电容金属片18。
具体的，第四陶瓷基板4顶面具有第二地层41、Lb和Rb金属涂层14、输出电容金属片18。
更具体的，Cd金属涂层11、Cm金属涂层12、Ct金属涂层13、Lb和Rb金属涂层14、射频信号传输微带线、输出电容金属片18采用厚膜电路工艺加工而成。
采用厚薄膜电路的优势来小型化SRD梳状谱发生器，其中，厚膜电路能制造多层互连电路，实现RCL器件及垂直互联，得到高密度的互连基片，降低了体积；薄膜电路可以实现高精度；通过第三陶瓷基板3层数的调节和每层元器件的所占面积两个维度来控制元器件的值，可以做到最终SRD梳状谱发生器不同性能下仅高度上有差异，便于水平方向统一封装，实现标准化产品。综上，本实施例的SRD梳状谱发生器具备高密度、高性能、高可靠性和轻重量、小体积等明显优势。
以上实施例仅用于说明本发明的技术思想及特点，并不表示是唯一的或是限制本发明。本领域技术人员应理解，在不脱离本发明的范围情况下，对本发明进行的各种改变或同等替换，均属于本发明保护的范围。

Claims (7)

1.一种基于厚薄膜多层电路SRD梳状谱发生器的制备方法，其特征在于，包括以下步骤：
提供一个第一陶瓷基板（1）、一个第二陶瓷基板（2）、至少一个第三陶瓷基板（3）、一个第四陶瓷基板（4）；
在第一陶瓷基板（1）顶面加工形成Cd金属涂层（11）、Cm金属涂层（12）、Ct金属涂层（13）、Lb和Rb金属涂层（14）、Lt金属涂层（15）、Lm金属涂层（16）、射频信号传输微带线、输出电容金属片（18）；
在第二陶瓷基板（2）顶面加工形成第一地层（21）、Cd金属涂层（11）、Cm金属涂层（12）、Ct金属涂层（13）、Lb和Rb金属涂层（14）、输出电容金属片（18）；
在第三陶瓷基板（3）顶面加工形成Cd金属涂层（11）、Cm金属涂层（12）、Ct金属涂层（13）、Lb和Rb金属涂层（14）、输出电容金属片（18）；
在第四陶瓷基板（4）顶面加工形成第二地层（41）、Lb和Rb金属涂层（14）、输出电容金属片（18）；
其中，Lt金属涂层（15）、Lm金属涂层（16）采用薄膜电路工艺加工；Cd金属涂层（11）、Cm金属涂层（12）、Ct金属涂层（13）、Lb和Rb金属涂层（14）、射频信号传输微带线、输出电容金属片（18）采用厚膜电路工艺加工；
将第一陶瓷基板（1）、第二陶瓷基板（2）、第三陶瓷基板（3）、第四陶瓷基板（4）自上而下依次叠合、对位，并通过压合烧结形成一体；
将SRD（17）组装于第一陶瓷基板（1）顶面。
2.根据权利要求1所述的基于厚薄膜多层电路SRD梳状谱发生器的制备方法，其特征在于，每一层的Cd金属涂层（11）、Cm金属涂层（12）、Ct金属涂层（13）、Lb和Rb金属涂层（14）、电容金属片（18）分别一一对应。
3.根据权利要求1所述的基于厚薄膜多层电路SRD梳状谱发生器的制备方法，其特征在于，第一地层（21）用作第二陶瓷基板（2）对应的接地层，第二地层（41）用作第四陶瓷基板（4）对应的接地层。
4.一种基于厚薄膜多层电路SRD梳状谱发生器，其特征在于，采用如权利要求1~3中任意一项所述的基于厚薄膜多层电路SRD梳状谱发生器的制备方法获得。
5.一种基于厚薄膜多层电路SRD梳状谱发生器，其特征在于，包括自上而下叠合烧制的一个第一陶瓷基板（1）、一个第二陶瓷基板（2）、至少一个第三陶瓷基板（3）、一个第四陶瓷基板（4）；
第一陶瓷基板（1）顶面具有Cd金属涂层（11）、Cm金属涂层（12）、Ct金属涂层（13）、Lb和Rb金属涂层（14）、Lt金属涂层（15）、Lm金属涂层（16）、SRD（17）、射频信号传输微带线、输出电容金属片（18）；
第二陶瓷基板（2）顶面具有第一地层（21）、Cd金属涂层（11）、Cm金属涂层（12）、Ct金属涂层（13）、Lb和Rb金属涂层（14）、输出电容金属片（18）；
第三陶瓷基板（3）顶面具有Cd金属涂层（11）、Cm金属涂层（12）、Ct金属涂层（13）、Lb和Rb金属涂层（14）、输出电容金属片（18）；
第四陶瓷基板（4）顶面具有第二地层（41）、Lb和Rb金属涂层（14）、输出电容金属片（18）；
其中，Lt金属涂层（15）、Lm金属涂层（16）通过薄膜电路工艺加工而成，Cd金属涂层（11）、Cm金属涂层（12）、Ct金属涂层（13）、Lb和Rb金属涂层（14）、射频信号传输微带线、输出电容金属片（18）通过厚膜电路工艺加工而成。
6.根据权利要求5所述的基于厚薄膜多层电路SRD梳状谱发生器，其特征在于，每一层的Cd金属涂层（11）、Cm金属涂层（12）、Ct金属涂层（13）、Lb和Rb金属涂层（14）、电容金属片（18）分别一一对应。
7.根据权利要求5所述的基于厚薄膜多层电路SRD梳状谱发生器，其特征在于，第一地层（21）用作第二陶瓷基板（2）对应的接地层，第二地层（41）用作第四陶瓷基板（4）对应的接地层。
CN202211496272.6A 2022-11-28 2022-11-28 一种基于厚薄膜多层电路srd梳状谱发生器及其制备方法 Active CN115551195B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211496272.6A CN115551195B (zh) 2022-11-28 2022-11-28 一种基于厚薄膜多层电路srd梳状谱发生器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211496272.6A CN115551195B (zh) 2022-11-28 2022-11-28 一种基于厚薄膜多层电路srd梳状谱发生器及其制备方法

Publications (2)

Publication Number Publication Date
CN115551195A true CN115551195A (zh) 2022-12-30
CN115551195B CN115551195B (zh) 2023-03-14

Family

ID=84722172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211496272.6A Active CN115551195B (zh) 2022-11-28 2022-11-28 一种基于厚薄膜多层电路srd梳状谱发生器及其制备方法

Country Status (1)

Country Link
CN (1) CN115551195B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115720414A (zh) * 2023-01-10 2023-02-28 四川斯艾普电子科技有限公司 一种厚薄膜防打火电路板形成方法
CN115776763A (zh) * 2023-02-13 2023-03-10 四川斯艾普电子科技有限公司 一种厚薄膜电路基板平衡式限幅场放

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164110A (ja) * 1992-11-16 1994-06-10 Nippon Cement Co Ltd セラミック配線基板上へのＡｕ導体形成方法
JPH07135394A (ja) * 1993-11-09 1995-05-23 Ngk Spark Plug Co Ltd 厚膜コンデンサ付きセラミック配線基板及びその製造方法
JP2002016364A (ja) * 2000-06-28 2002-01-18 Hitachi Ltd コンデンサ内蔵セラミック多層基板及びその製造方法
JP2003078251A (ja) * 2001-06-18 2003-03-14 Tdk Corp セラミックチップ内蔵基板とその製造方法
JP2004087990A (ja) * 2002-08-28 2004-03-18 Kyocera Corp 複合体およびその製造方法、並びにセラミック基板の製造方法
JP2006005379A (ja) * 2005-09-05 2006-01-05 Kyocera Corp コンデンサ内蔵型積層セラミック回路基板
JP2007049107A (ja) * 2005-10-12 2007-02-22 Murata Mfg Co Ltd 複合セラミック基板
US20070209201A1 (en) * 2003-11-28 2007-09-13 Koutsaroff Ivoyl P Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
CN103077779A (zh) * 2013-01-11 2013-05-01 深圳顺络电子股份有限公司 一种厚电极器件的制作方法
US20190304693A1 (en) * 2018-03-27 2019-10-03 Tdk Corporation Multilayer ceramic electronic component
CN113178440A (zh) * 2021-03-29 2021-07-27 中国电子科技集团公司第四十三研究所 一种陶瓷基双面rdl 3d封装方法及结构
CN114188300A (zh) * 2021-12-03 2022-03-15 武汉利之达科技股份有限公司 一种薄膜厚膜混合集成陶瓷基板及其制备方法
CN216207195U (zh) * 2021-10-09 2022-04-05 广州九思科技有限公司 一种瞬间响应的陶瓷电容压力传感器

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164110A (ja) * 1992-11-16 1994-06-10 Nippon Cement Co Ltd セラミック配線基板上へのＡｕ導体形成方法
JPH07135394A (ja) * 1993-11-09 1995-05-23 Ngk Spark Plug Co Ltd 厚膜コンデンサ付きセラミック配線基板及びその製造方法
JP2002016364A (ja) * 2000-06-28 2002-01-18 Hitachi Ltd コンデンサ内蔵セラミック多層基板及びその製造方法
JP2003078251A (ja) * 2001-06-18 2003-03-14 Tdk Corp セラミックチップ内蔵基板とその製造方法
JP2004087990A (ja) * 2002-08-28 2004-03-18 Kyocera Corp 複合体およびその製造方法、並びにセラミック基板の製造方法
US20070209201A1 (en) * 2003-11-28 2007-09-13 Koutsaroff Ivoyl P Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
JP2006005379A (ja) * 2005-09-05 2006-01-05 Kyocera Corp コンデンサ内蔵型積層セラミック回路基板
JP2007049107A (ja) * 2005-10-12 2007-02-22 Murata Mfg Co Ltd 複合セラミック基板
CN103077779A (zh) * 2013-01-11 2013-05-01 深圳顺络电子股份有限公司 一种厚电极器件的制作方法
US20190304693A1 (en) * 2018-03-27 2019-10-03 Tdk Corporation Multilayer ceramic electronic component
CN113178440A (zh) * 2021-03-29 2021-07-27 中国电子科技集团公司第四十三研究所 一种陶瓷基双面rdl 3d封装方法及结构
CN216207195U (zh) * 2021-10-09 2022-04-05 广州九思科技有限公司 一种瞬间响应的陶瓷电容压力传感器
CN114188300A (zh) * 2021-12-03 2022-03-15 武汉利之达科技股份有限公司 一种薄膜厚膜混合集成陶瓷基板及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115720414A (zh) * 2023-01-10 2023-02-28 四川斯艾普电子科技有限公司 一种厚薄膜防打火电路板形成方法
CN115776763A (zh) * 2023-02-13 2023-03-10 四川斯艾普电子科技有限公司 一种厚薄膜电路基板平衡式限幅场放

Also Published As

Publication number Publication date
CN115551195B (zh) 2023-03-14

Similar Documents

Publication Publication Date Title
CN115551195B (zh) 一种基于厚薄膜多层电路srd梳状谱发生器及其制备方法
US3765082A (en) Method of making an inductor chip
US5197170A (en) Method of producing an LC composite part and an LC network part
JPH0716099B2 (ja) 多層回路パッケージ及びその製造方法
JP2006521073A (ja) 小型ｒｆストリップ線路線形位相フィルタ
US11710884B2 (en) Embedded waveguide including a substrate with a channel formed therein which includes conductive walls formed thereon and with solid via connections
JP4821302B2 (ja) セラミック多層基板及びその製造方法
CN101202274A (zh) 多芯片电子电路模块及制造方法
CN102314994A (zh) 薄型共模滤波器及其制造方法
US20010054472A1 (en) Manufacturing method for a laminated ceramic electronic component
US6236558B1 (en) Multilayer electronic part
JP2006196811A (ja) コンデンサおよびそれを用いた複合部品
JPH06252612A (ja) ストリップ線路内蔵回路基板
JP5294319B2 (ja) 積層チップバラン素子
CN217822790U (zh) 一种多层的电子元器件结构
US20200411250A1 (en) Ceramic Microelectronic Devices and Methods of their Manufacture
US20060171096A1 (en) Multilayer stack with compensated resonant circuit
JP2003110393A (ja) 積層ローパスフィルタ
JP2003283284A (ja) 平面化フィルタ
KR100481197B1 (ko) 내장형 세라믹 인덕터의 제조방법
JPH0878270A (ja) 積層コンデンサ基板
CN115021700A (zh) 一种基于ltcc技术的多层低通滤波器
JPH07245242A (ja) チップ型ｌｃ複合部品
TWI232473B (en) Multilayered LC filter module and preparation thereof
KR100537740B1 (ko) 유전체기판 적층형 전압제어발진기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant