CN115551170A - 电路板结构及电子设备 - Google Patents
电路板结构及电子设备 Download PDFInfo
- Publication number
- CN115551170A CN115551170A CN202110734967.2A CN202110734967A CN115551170A CN 115551170 A CN115551170 A CN 115551170A CN 202110734967 A CN202110734967 A CN 202110734967A CN 115551170 A CN115551170 A CN 115551170A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- via hole
- group
- pad
- board structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims description 19
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 238000004806 packaging method and process Methods 0.000 claims description 6
- 238000004891 communication Methods 0.000 abstract description 3
- 230000008054 signal transmission Effects 0.000 description 29
- 230000008878 coupling Effects 0.000 description 24
- 238000010168 coupling process Methods 0.000 description 24
- 238000005859 coupling reaction Methods 0.000 description 24
- 238000000034 method Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 22
- 230000008569 process Effects 0.000 description 20
- 238000012536 packaging technology Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 9
- 230000006872 improvement Effects 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 230000001154 acute effect Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本申请实施例提供一种电路板结构及电子设备,涉及通信设备技术领域,用于减小差分信号串扰。电路板结构包括:第一电路板,包括第一过孔组,一个第一过孔组用于传输一组差分信号,第一过孔组包括第一过孔和第二过孔;与第一电路板相对设置的第二电路板,包括第二过孔组,一个第二过孔组用于传输一组差分信号,第二过孔组包括第三过孔和第四过孔;在电路板结构所在平面上的投影,第一过孔组中第一过孔的中心点和第二过孔的中心点之间的连线为第一连线,第二过孔组中第三过孔的中心点和第四过孔的中心点之间的连线为第二连线;传输同一组差分信号的第一过孔组和第二过孔组构成一个传输单元,在至少部分传输单元中,第一连线和第二连线不平行。
Description
技术领域
本发明涉及通信设备技术领域,更具体的涉及一种电路板结构及电子设备。
背景技术
近年来,数通产品等电子设备的带宽以每2.5~3年增长4倍的趋势快速上升,随之带来电子设备芯片中的高速差分信号也呈每2.5~3年增长2倍的上升趋势。截止到2020年,芯片尺寸已突破90*90mm,可输出512通道(lane)高速差分信号。
然而,随着芯片中差分信号通道数量的不断增多以及信号速率的不断提升,差分信号在传输过程中的串扰现象愈加严重,进而导致差分信号在传送、接收过程中的准确性不高,对电子设备的性能产生不良影响。
发明内容
有鉴于此,本申请提供一种电路板结构及电子设备,用以减小差分信号在传输过程中的串扰。
本申请实施例提供一种电路板结构,包括:
第一电路板,包括多个第一过孔组,一个所述第一过孔组用于传输一组差分信号,所述第一过孔组包括用于传输所述差分信号中正压信号的第一过孔和用于传输所述差分信号中负压信号的第二过孔;
与所述第一电路板相对设置的第二电路板,包括多个第二过孔组,一个所述第二过孔组用于传输一组所述差分信号,所述第二过孔组包括用于传输所述差分信号中正压信号的第三过孔和用于传输所述差分信号中负压信号的第四过孔;
其中,在所述电路板结构所在平面上的投影,所述第一过孔组中所述第一过孔的中心点和所述第二过孔的中心点之间的连线为第一连线,所述第二过孔组中所述第三过孔的中心点和所述第四过孔的中心点之间的连线为第二连线;
用于传输同一组差分信号的所述第一过孔组和所述第二过孔组构成一个传输单元,在至少部分所述传输单元中,所述第一连线和所述第二连线互不平行。
不同组差分信号在电路板结构中传输时,差分信号在第一电路板的第一过孔组中传输时耦合产生的远端串扰为第一远端串扰,差分信号在第二电路板的第二过孔组中传输时耦合产生的远端串扰为第二远端串扰。
在本发明实施例中,通过对第一过孔组和第二过孔组中至少一者的排布方式进行调整,使至少部分传输单元中第一连线和第二连线互不平行,可以改变差分信号在第一过孔组和/或第二过孔组中的串扰耦合路径,继而改变第一过孔组和/或第二过孔组中用于传输正压信号的过孔和用于传输负压信号的过孔相互之间的单端串扰幅度,进而使得正压信号过孔的单端串扰和负压信号过孔的单端串扰叠加形成的串扰极性得以翻转,使第一远端串扰和第二远端串扰极性相反,两部分远端串扰叠加时不再进行最大程度的加和叠加,相较于现有技术,减小了差分信号在线路板结构中传输时所产生的总远端串扰的幅度,进而提高了差分信号在传送和接收过程中的准确性。
而且,本发明实施例仅需调整第一过孔组和/或第二过孔组的排布方式即可有效降低差分信号之间的串扰,无需改变芯片中用于传输差分信号的引脚的间距,因而也就无需减少芯片中差分信号的通道数量,同时无需增大芯片的封装尺寸,本发明实施例能够同时兼具降低差分信号串扰、保证芯片中较多差分信号通道数量以及保证较小芯片封装尺寸的效果。而且,本发明实施例也无需增加芯片中的接地引脚的数量以及在信号传输通路之间增加屏蔽结构,避免屏蔽结构占用扇出走线和扇出走线通道的设置空间,保证扇出走线的正常出线。
在一种实施方式中,所述第一连线和所述第二连线之间具有角度A,75°≤A≤105°。
当第一连线和第二连线之间的角度A在75°~105°范围内时,第一连线和第二连线趋近于垂直关系,此时,第一远端串扰和第二远端串扰极性相反的幅度成分更多,这样,第一远端串扰和第二远端串扰叠加时的相减幅度更大,进一步减小了差分信号在整个电路板结构的信号传输通路中产生的总串扰。
在一种实施方式中,所述电路板结构还包括连接部件组,所述连接部件组位于所述第一电路板与所述第二电路板之间,一个所述连接部件组用于传输一组所述差分信号,所述连接部件组包括第一连接部件和第二连接部件;
所述第一电路板还包括第一焊盘组,所述第一焊盘组包括第一焊盘和第二焊盘,所述第一焊盘分别与所述第一连接部件和所述第一过孔电连接,所述第二焊盘分别与所述第二连接部件和所述第二过孔电连接;
所述第二电路板还包括第二焊盘组,所述第二焊盘组包括第三焊盘和第四焊盘,所述第三焊盘分别与所述第一连接部件和所述第三过孔电连接,所述第四焊盘分别与所述第二连接部件和所述第四过孔电连接;
所述第一过孔在所述电路板结构所在平面上的正投影与所述第一焊盘在所述电路板结构所在平面上的正投影不交叠,所述第二过孔在所述电路板结构所在平面上的正投影与所述第二焊盘在所述电路板结构所在平面上的正投影不交叠,所述第一过孔与所述第一焊盘之间、所述第二过孔与所述第二焊盘之间分别通过第一辅助连接走线电连接;
和/或,所述第三过孔在所述电路板结构所在平面上的正投影与所述第三焊盘在所述电路板结构所在平面上的正投影不交叠,所述第四过孔在所述电路板结构所在平面上的正投影与所述第四焊盘在所述电路板结构所在平面上的正投影不交叠,所述第三过孔与所述第三焊盘之间、所述第四过孔与所述第四焊盘之间分别通过第二辅助连接走线电连接。
采用上述设置方式,第一过孔组和/或第二过孔组中的过孔与焊盘不交叠,过孔与焊盘之间可通过辅助连接走线电连接,此时,第一过孔组和/或第二过孔组中过孔的设置位置更为灵活,不再局限在焊盘所在位置处,进而通过对第一过孔组和/或第二过孔组中过孔的排布进行调整,使第一连线和第二连线互不平行。
进一步地,所述第一焊盘在所述电路板结构所在平面上的正投影、所述第一连接部件在所述电路板结构所在平面上的正投影和所述第二焊盘在所述电路板结构所在平面上的正投影交叠,所述第三焊盘在所述电路板结构所在平面上的正投影、所述第二连接部件在所述电路板结构所在平面上的正投影和所述第四焊盘在所述电路板结构所在平面上的正投影交叠。
此时,第一连接部件和第二连接部件可直接和与其对应的两个焊盘接触电连接,进而利用第一连接部件和第二连接部件实现第一电路板和第二电路板中过孔的电连接,在降低整体远端串扰的前提下,降低了电路板结构的工艺制程难度。
进一步地,所述第一连接部件和所述第二连接部件分别为焊球,或,所述第一连接部件和所述第二连接部件分别为插座端子。
当第一连接部件和第二连接部件为焊球时,连接部件具体可通过球栅阵列(Ballgrid Array,BGA)封装技术实现与焊盘的电连接,进而实现第一过孔与第三过孔的电连接,以及第二过孔与第四过孔的电连接。当第一连接部件和第二连接部件为插座端子时,插座端子具体可为金属弹片。插座端子具体可通过格栅阵列(Pin Grid Array,PGA)封装技术、触点阵列(Land Grid Array,LGA)封装技术、BGA封装技术和/或Pogo pin技术实现与第一电路板和第二电路板的电连接,进而实现第一过孔与第三过孔的电连接,以及第二过孔与第四过孔的电连接。
在一种实施方式中,多个所述传输单元中的多条所述第一连线相互平行、多条所述第二连线相互平行。
如此设置,不仅提高了电路板结构中过孔及连接部件排布的规整性,而且,任意相邻两个信号传输通路内传输的差分信号的串扰叠加情况趋于相同,提高了不同组差分信号的串扰一致性。
在一种实施方式中,所述第一电路板包括印制电路板、封装基板或类载板,所述第二电路板包括印制电路板、封装基板或类载板。
其中,印制电路板可为由刚性材料制作形成的刚性电路板或由柔性材料制作形成的柔性印制电路板,封装基板可由味之素堆积膜(Ajinomoto build-up film,ABF)等封装材料形成,类载板的工艺精度可介于印制电路板与封装基板之间。
基于同一发明构思,本发明实施例还提供了另一种电路板结构,包括:
第一电路板,包括多个第一过孔组,一个所述第一过孔组用于传输一组差分信号,所述第一过孔组包括用于传输所述差分信号中正压信号的第一过孔和用于传输所述差分信号中负压信号的第二过孔;
与所述第一电路板相对设置的第二电路板,包括多个第二过孔组,一个所述第二过孔组用于传输一组所述差分信号,所述第二过孔组包括用于传输所述差分信号中正压信号的第三过孔和用于传输所述差分信号中负压信号的第四过孔;
位于所述第一电路板与所述第二电路板之间的连接部件组,一个所述连接部件组用于传输一组所述差分信号,所述连接部件组包括第一连接部件和第二连接部件,所述第一连接部件分别与所述第一过孔和所述第三过孔电连接,所述第二连接部件分别与所述第二过孔和所述第四过孔电连接;
其中,在所述电路板结构所在平面上的投影,所述第一过孔组中所述第一过孔的中心点和所述第二过孔的中心点之间的连线为第一连线,所述连接部件组中所述第一连接部件的中心点和所述第二连接部件的中心点之间的连线为第三连线,所述第二过孔组中所述第三过孔的中心点和所述第四过孔的中心点之间的连线为第二连线;
用于传输同一组差分信号的所述第一过孔组、所述连接部件组和所述第二过孔组构成一个传输单元,在至少部分所述传输单元中,所述第一连线、所述第三连线和所述第二连线中的至少两者互不平行。
不同组差分信号在电路板结构中传输时,差分信号在第一电路板的第一过孔组中传输时耦合产生的远端串扰为第一远端串扰,差分信号在第二电路板的第二过孔组中传输时耦合产生的远端串扰为第二远端串扰,差分信号在连接部件组中传输时耦合产生的远端串扰为第三远端串扰。
在本发明实施例中,通过对第一过孔组、连接部件组和第二过孔组中至少一者的排布方式进行调整,使至少部分传输单元中第一连线、第二连线和第三连线的至少两者互不平行,可以改变差分信号在第一过孔组和/或连接部件组和/或第二过孔组中的串扰耦合路径,继而改变第一过孔组和/或连接部件组和/或第二过孔组中用于传输正压信号的过孔和用于传输负压信号的过孔相互之间的单端串扰幅度,进而使得正压信号过孔的单端串扰和负压信号过孔的单端串扰叠加形成的串扰极性得以翻转,使第一远端串扰、第二远端串扰和第三远端串扰中的至少两者极性相反,三部分远端串扰叠加时不再进行最大程度的加和叠加,相较于现有技术,减小了差分信号在线路板结构中传输时所产生的总远端串扰的幅度,进而提高了差分信号在传送和接收过程中的准确性。
而且,本发明实施例仅需调整第一过孔组和/或连接部件组和/或第二过孔组的排布方式即可有效降低差分信号之间的串扰,无需改变芯片中用于传输差分信号的引脚的间距,因而也就无需减少芯片中差分信号的通道数量,同时无需增大芯片的封装尺寸,本发明实施例能够同时兼具降低差分信号串扰、保证芯片中较多差分信号通道数量以及保证较小芯片封装尺寸的效果。而且,本发明实施例也无需增加芯片中的接地引脚的数量以及在信号传输通路之间增加屏蔽结构,避免屏蔽结构占用扇出走线和扇出走线通道的设置空间,保证扇出走线的正常出线。
在一种实施方式中,所述第一连线、所述第二连线和所述第三连线中互不平行的两条连线之间具有角度A,75°≤A≤105°。
当第一连线、第二连线和第三连线中互不平行的两条连线之间的角度A在75°~105°范围内时,互不平行的两条连线趋近于垂直关系,此时,两部分远端串扰极性相反的幅度成分更多,这样,两部分远端串扰叠加时的相减幅度更大,进一步减小了差分信号在整个电路板结构的信号传输通路中产生的总串扰。
在一种实施方式中,在至少部分所述传输单元中,所述第一连线和所述第二连线互不平行。
相较于连接部件组,第一电路板和第二电路板中用于传输差分信号的过孔较深,因此,差分信号在第一过孔组和第二过孔组内传输时产生的远端串扰的强度更大。若差分信号在第一过孔组和第二过孔组内的串扰耦合路径一致,第一远端串扰和第二远端串扰叠加时会进行最大程度的加和叠加,形成一个强度更大的串扰。为此,在本发明实施例中,通过改变第一过孔组和/或第二过孔组中过孔的排布方式,使第一连线和第二连线互不平行,可以使差分信号在第一过孔组和第二过孔组内的串扰耦合路径不一致,使第一远端串扰和第二远端串扰不再进行最大程度的加和叠加,进一步保证了整个信号传输通路中总串扰的有效降低。
进一步地,所述第一电路板还包括第一焊盘组,所述第一焊盘组包括第一焊盘和第二焊盘,所述第一焊盘分别与所述第一连接部件和所述第一过孔电连接,所述第二焊盘分别与所述第二连接部件和所述第二过孔电连接;
所述第二电路板还包括第二焊盘组,所述第二焊盘组包括第三焊盘和第四焊盘,所述第三焊盘分别与所述第一连接部件和所述第三过孔电连接,所述第四焊盘分别与所述第二连接部件和所述第四过孔电连接;
所述第一过孔在所述电路板结构所在平面上的正投影与所述第一焊盘在所述电路板结构所在平面上的正投影不交叠,所述第二过孔在所述电路板结构所在平面上的正投影与所述第二焊盘在所述电路板结构所在平面上的正投影不交叠,所述第一过孔与所述第一焊盘之间、所述第二过孔与所述第二焊盘之间分别通过第一辅助连接走线电连接;
和/或,所述第三过孔在所述电路板结构所在平面上的正投影与所述第三焊盘在所述电路板结构所在平面上的正投影不交叠,所述第四过孔在所述电路板结构所在平面上的正投影与所述第四焊盘在所述电路板结构所在平面上的正投影不交叠,所述第三过孔与所述第三焊盘之间、所述第四过孔与所述第四焊盘之间分别通过第二辅助连接走线电连接。
在本发明实施例中,第一过孔组和/或第二过孔组中的过孔与焊盘不交叠,过孔与焊盘之间可通过辅助连接走线电连接,此时,第一过孔组和/或第二过孔组中过孔的设置位置更为灵活,不再局限在焊盘所在位置处,进而通过对第一过孔组和/或第二过孔组中过孔的排布进行调整,使第一连线和第二连线互不平行。
进一步地,在所述电路板结构所在平面上的投影,所述第一焊盘在所述电路板结构所在平面上的正投影、所述第一连接部件在所述电路板结构所在平面上的正投影和所述第二焊盘在所述电路板结构所在平面上的正投影交叠;
所述第三焊盘在所述电路板结构所在平面上的正投影、所述第二连接部件在所述电路板结构所在平面上的正投影和所述第四焊盘在所述电路板结构所在平面上的正投影交叠。
此时,第一连接部件和第二连接部件可直接和与其对应的两个焊盘接触电连接,进而利用第一连接部件和第二连接部件实现第一电路板和第二电路板中过孔的电连接,在降低整体远端串扰的前提下,降低了电路板结构的工艺制程难度。
在一种实施方式中,在至少部分所述传输单元中,所述第一连线和所述第二连线平行,所述第三连线和所述第一连线不平行。
如此设置,第三远端串扰和第一远端串扰叠加时以及第三远端串扰和第二远端串扰叠加时均不再进行最大程度的加和叠加,进而有效减小了第一远端串扰、第二远端串扰和第三远端串扰叠加后总串扰的强度。
在一种实施方式中,多个所述传输单元中的多条所述第一连线相互平行、多条所述第二连线相互平行、多条所述第三连线相互平行。
如此设置,不仅提高了电路板结构中过孔及连接部件排布的规整性,而且,任意相邻两个信号传输通路内传输的差分信号的串扰叠加情况趋于相同,提高了不同组差分信号的串扰一致性。
在一种实施方式中,所述第一电路板包括印制电路板、封装基板或类载板,所述第二电路板包括印制电路板、封装基板或类载板。
其中,印制电路板可为由刚性材料制作形成的刚性电路板或由柔性材料制作形成的柔性印制电路板,封装基板可由味之素堆积膜(Ajinomoto build-up film,ABF)等封装材料形成,类载板的工艺精度可介于印制电路板与封装基板之间。
在一种实施方式中,所述第一连接部件和所述第二连接部件分别为焊球,或,所述第一连接部件和所述第二连接部件分别为插座端子。
当第一连接部件和第二连接部件为焊球时,连接部件具体可通过球栅阵列(Ballgrid Array,BGA)封装技术实现与焊盘的电连接,进而实现第一过孔与第三过孔的电连接,以及第二过孔与第四过孔的电连接。当第一连接部件和第二连接部件为插座端子时,插座端子具体可为金属弹片。插座端子具体可通过格栅阵列(Pin Grid Array,PGA)封装技术、触点阵列(Land Grid Array,LGA)封装技术、BGA封装技术和/或Pogo pin技术实现与第一电路板和第二电路板的电连接,进而实现第一过孔与第三过孔的电连接,以及第二过孔与第四过孔的电连接。
基于同一发明构思,本申请实施例还提供一种电子设备,包括上述任一种电路板结构。
由于本发明实施例所提供的电子设备包括上述任一种电路板结构,因此,该电子设备可以减小差分信号在线路板结构中传输时所产生的总远端串扰的幅度,进而提高了差分信号在传送和接收过程中的准确性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中电路板结构的一种结构示意图;
图2A为现有技术中两组差分信号对应的第一过孔组和第二过孔组的立体示意图;
图2B为图2A对应的俯视图;
图2C为图2A对应的侧视图;
图3为本发明实施例所提供的在现有结构下的串扰叠加示意图;
图4为本发明实施例所提供的芯片引脚排布调整前后的对比示意图;
图5为本发明实施例所提供的电路板结构的一种结构示意图;
图6A为本发明实施例所提供的两组差分信号对应的第一过孔组和第二过孔组的立体示意图;
图6B为图6A对应的俯视图;
图6C为图6A对应的侧视图;
图7为本发明实施例所提供的传输单元的结构对比示意图;
图8为本发明实施例所提供的串扰叠加示意图;
图9为本发明实施例所提供的串扰曲线仿真示意图;
图10A为本发明实施例所提供的两组差分信号对应的第一过孔组和第二过孔组的另一种立体示意图;
图10B为图10A对应的俯视图;
图10C为图10A对应的侧视图;
图11为本发明实施例所提供的两组差分信号对应的第一过孔组和第二过孔组的再一种立体示意图;
图12为本发明实施例所提供的串扰叠加的另一种示意图;
图13为本发明实施例所提供的电路板结构中过孔的排布示意图;
图14为本发明实施例所提供的连接部件的另一种结构示意图;
图15A为本发明实施例所提供的两组差分信号对应的第一过孔组、第二过孔组和连接部件组的立体示意图;
图15B为图15A对应的俯视图;
图16为本发明实施例所提供的电路板结构中过孔的排布示意图;
图17为本申请实施例所提供的电子设备的结构示意图;
图18为本申请实施例所提供的电子设备的侧视图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。
在阐述本发明的技术方案之前,本发明首先对现有技术中存在的问题进行具体说明:
图1为现有技术中电路板结构的一种结构示意图,如图1所示,电路板结构包括相对设置的第一电路板101和第二电路板102,第一电路板101包括多个第一过孔组104,一个第一过孔组104用于传输一组差分信号,第二电路板102包括多个第二过孔组105,一个第二过孔组105用于传输一组差分信号,用于传输同一组差分信号的第一过孔组104和第二过孔组105通过连接部件组106实现电连接。
在差分信号的传送过程(差分信号经由芯片103、第一电路板101传输至第二电路板102的过程)和接收过程(差分信号经由第二电路板102、第一电路板101传输至芯片103的过程)中,会有不止一组差分信号在电路板结构中同时传输,这就导致多组差分信号在传输过程中产生彼此间的相互串扰。该种串扰产生在信号传输通路的各个位置,如第一过孔组104处、连接部件组106处和第二过孔组105处,各个位置处产生的串扰互相叠加后形成信号传输通路上的总串扰。
在背景技术中提及,目前芯片103中差分信号的通道数量越来越多,相应的,电路板结构中信号传输通路的排布也更为密集,再加上差分信号速率的不断提升,差分信号在传输过程中产生的串扰愈加严重。而在当前的芯片设计中,芯片103中用于传输同向差分信号的引脚设置在一起,当芯片103中引脚之间的间距更小、排布更密集时,信号传输通路间串扰的劣化主要表现为远端串扰(Far end Cross talk,FEXT)的劣化。
图2A为现有技术中两组差分信号对应的第一过孔组104和第二过孔组105的立体示意图,图2B为图2A对应的俯视图,图2C为图2A对应的侧视图,如图2A~2C所示,第一过孔组104包括用于传输差分信号中正压信号的第一正压过孔P和用于传输差分信号中负压信号的第一负压过孔N,第二过孔组105包括用于传输差分信号中正压信号的第二正压过孔P'和用于传输差分信号中负压信号的第二负压过孔N'。连接部件组106包括第一连接部件107和第二连接部件108,第一连接部件107分别与第一正压过孔P和第二正压过孔P'电连接,第二连接部件108分别与第一负压过孔N和第二负压过孔N'电连接。
在现有技术中,电路板结构中第一过孔组104中的过孔、连接部件组106中的连接部件和第二过孔组105中的过孔的排布方式均相同,从而在相邻两个信号传输通路中,两个第一过孔组104所包括的过孔之间的相对位置关系、两个连接部件组106所包括的连接部件之间的相对位置关系、以及两个第二过孔组105所包括的过孔之间的相对位置关系都是一致的,这就导致差分信号在第一过孔组104、连接部件组106和第二过孔组105内传输时,远端串扰耦合路径相同,三部分远端串扰的极性也彼此相同,在第一过孔组104、连接部件组106和第二过孔组105三处产生的远端串扰叠加在一起后会以加和的形式形成一个更大的总串扰,进一步加剧了远端串扰的劣化。
下面基于第一过孔组104和第二过孔组105的排布,以第一组差分信号为攻击信号,第二组差分信号为受侵信号为例进行具体说明:
图3为本发明实施例所提供的在现有结构下的串扰叠加示意图,如图3所示,第一电路板101包括用于传输第一组差分信号的第一过孔组1041和用于传输第二组差分信号的第一过孔组1042,第一过孔组1041包括第一正压过孔P1和第一负压过孔N1,第一过孔组1042包括第一正压过孔P2和第一负压过孔N2。第二电路板102包括用于传输第一组差分信号的第二过孔组1051和用于传输第二组差分信号的第二过孔组1052,第二过孔组1051包括第二正压过孔P1'和第二负压过孔N1',第二过孔组1052包括第二正压过孔P2'和第二负压过孔N2'。
当两组差分信号在第一电路板101内传输时,第一组差分信号对第二组差分信号产生的串扰分析如下:
第一正压过孔P1中传输的第一组差分信号的正压信号会对第一正压过孔P2中传输的信号产生一个正极性的串扰,第一负压过孔N1中传输的第一组差分信号的负压信号会对第一正压过孔P2中传输的信号产生一个负极性的串扰,由于第一正压过孔P1与第一正压过孔P2之间的距离更近,因此,第一正压过孔P1产生的正极性串扰的强度更大,当第一正压过孔P1产生的正极性串扰和第一负压过孔N1产生的负极性串扰相互叠加后,会形成一个正极性的串扰C11,该串扰C11为第一组差分信号对第二组差分信号中正压信号所造成的串扰。
第一正压过孔P1中传输的第一组差分信号的正压信号会对第一负压过孔N2中传输的信号产生一个正极性的串扰,第一负压过孔N1中传输的第一组差分信号的负压信号会对第一负压过孔N2中传输的信号产生一个负极性的串扰,由于第一负压过孔N1与第一负压过孔N2相距更近,因此,第一负压过孔N1产生的负极性串扰的强度更大,当第一正压过孔P1产生的正极性串扰和第一负压过孔N1产生的负极性串扰相互叠加后,会形成一个负极性的串扰C12,该总串扰C12为第一组差分信号对第二组差分信号中负压信号所造成的串扰。
由于差分信号是由正压信号减去负压信号得到的,因此,当两组差分信号在第一电路板101内传输时,第一组差分信号对第二组差分信号所产生的总串扰C1应该由串扰C11减去串扰C12得出,而由于串扰C11与串扰C12极性相反,因此,串扰C11减去串扰C12得出的总串扰C1为一个强度较大的正极性串扰。
由于第二电路板102中用于传输两组差分信号的第一正压过孔P1'、第一负压过孔N1'、第一正压过孔P2'和第一负压过孔N2'之间的相对位置关系,与第一电路板101中用于传输两组差分信号的第一正压过孔P1、第一负压过孔N1、第一正压过孔P2和第一负压过孔N2之间的相对位置关系相同,那么,两组差分信号在第二过孔组105内传输时的耦合路径与两组差分信号在第一过孔组104内传输时的耦合路径完全一致,第一组差分信号在第一电路板101中对第二组差分信号所产生的总串扰C1和第一组差分信号在第二电路板101中对第二组差分信号所产生的总串扰C2的极性相同,二者叠加时,会进行最大程度的加和叠加,最终形成一个强度更大的总串扰C3,进而导致在整个电路板结构的信号传输通路中,第一组差分信号对第二组差分信号产生的总的串扰强度很大,进而对第二组差分信号传输的准确性产生较大的影响。
需要说明的是,图4中示意的串扰C21比串扰C11的强度大、以及串扰C22比串扰C12的强度大,是由于第二电路板102中过孔更深导致的,当第二电路板102中过孔深度较小时,串扰C21的强度可小于或等于串扰C11的强度,串扰C22的强度可小于或等于串扰C12的强度。
为解决信号传输通路中串扰较大的问题,本申请实施例提出了两种改进方式。
第一种改进方式:
改变芯片中用于传输差分信号的引脚的排布,增大引脚之间的间距,减小差分信号的密度,进而增大电路板结构中信号传输通路之间的间距,以减小差分信号在信号传输通路中传输时的相互串扰。
具体地,图4为本发明实施例所提供的芯片103引脚排布调整前后的对比示意图,如图4所示,芯片包括多组第一类引脚109,多组第二类引脚110和接地引脚111,其中,多组第一类引脚109用于传输同向差分信号,多组第二类引脚110用于传输同向差分信号。例如,第一类引脚109用于输出差分信号,所输出的差分信号经由第一电路板传输至第二电路板,第二类引脚110用于接收由第二电路板传输至第一电路板进而再传输至芯片的差分信号。通过将第一类引脚109之间的间距、以及第二类引脚110之间的间距由L1=0.9mm调整至L2=1mm,减小了差分信号在电路板结构中传输时的密度,进而减小了差分信号之间的相互串扰。例如,将L1=0.9mm调整至L2=1mm后,30Gbps下的串扰程度由3mV减小至了0.5mV。
然而,在该种设置方式中,若想保证芯片103中仍具有足够数量的差分信号的通道,在增大引脚之间的间距后,必然会导致芯片封装尺寸明显增大。例如,请再次参见图4,当间距由0.9mm调整至1mm后,同样设置七组第一类引脚109和第二类引脚110,引脚所占用的面积由21.06mm2增大至了30mm2,这就导致芯片制作成本的增大以及由芯片封装尺寸增大导致相关工程可靠性降低的问题。而若想保证芯片仍具有相同的封装尺寸,在增大引脚之间的间距后,又必然会导致芯片中所能设置的差分信号的通道数减少,这又无法满足当前的芯片规格要求。而若想又保证芯片中设有足够数量的差分信号的通道,还维持芯片封装尺寸在工程可行范围内,则必然难以增大引脚之间的间距,导致难以对信号串扰问题进行显著改进。
因此,该种设置方式难以同时兼具较低的串扰、较多的差分信号通道以及较小的芯片封装尺寸。
第二种改进方式:
在芯片中增加接地引脚的数量,例如将芯片的信地比由4:7增大至1:2,以及在差分信号的串扰耦合路径之间增加更多数量的屏蔽结构,以利用屏蔽结构对不同组差分信号之间进行屏蔽。
然而,电路板上通常会设置一些扇出走线,这部分扇出走线通过电路板内的扇出走线通道出线,进而与外部装置相连,实现电路板与外部装置之间的信号传输。而采用上述设置方式后,电路板中增设的屏蔽结构会占用扇出走线和扇出走线通道的设置空间,一方面导致扇出走线的线宽变小阻抗变大,对信号的传输性能造成影响,另一方面还会导致扇出走线通道的设置空间不足,严重时会导致扇出走线无法通过扇出走线通道进行出线,进而无法实现电路板与外部装置之间的电连接。
为此,本发明实施例进一步提出了一种电路板结构,该电路板结构既有效减小了差分信号在信号传输通路中的相互串扰,还避免产生上述两种改进方式所带来的负面影响。
图5为本发明实施例所提供的电路板结构的一种结构示意图,图6A为本发明实施例所提供的两组差分信号对应的第一过孔组和第二过孔组的立体示意图,图6B为图6A对应的俯视图,图6C为图6A对应的侧视图,如图5~图6C所示,电路板结构包括第一电路板1和与第一电路板1相对设置的第二电路板2。
第一电路板1包括多个第一过孔组4,一个第一过孔组4用于传输一组差分信号,第一过孔组4包括第一过孔5和第二过孔6,第一过孔5用于传输差分信号中的正压信号,第二过孔6用于传输差分信号中负压信号。第二电路板2包括多个第二过孔组7,一个第二过孔组7用于传输一组差分信号,第二过孔组7包括第三过孔8和第四过孔9,第三过孔8用于传输差分信号中的正压信号,第四过孔9用于传输差分信号中的负压信号。
其中,在所述电路板结构所在平面上的投影,第一过孔组4中第一过孔5的中心点和第二过孔6的中心点之间的连线为第一连线12,第二过孔组7中第三过孔8的中心点和第四过孔9的中心点之间的连线为第二连线13。
用于传输同一组差分信号的第一过孔组4和第二过孔组7构成一个传输单元15,在至少部分传输单元15中,第一连线12和第二连线13互不平行。
需要说明的是,为实现第一电路板1和第二电路板2之间的信号传输,请再次参见图6A,电路板结构还包括位于第一电路板1和第二电路板2之间的连接部件组3,一个连接部件组3用于传输一组差分信号,连接部件组3包括第一连接部件10和第二连接部件11,第一连接部件10分别与第一过孔5和第三过孔8电连接,第二连接部件11分别与第二过孔6和第四过孔9电连接。
请再次参见图5,芯片17通过凸块18与第一电路板1电连接,差分信号经由芯片17、第一电路板1传输至第二电路板2的过程为差分信号的传送过程,差分信号经由第二电路板2、第一电路板1传输至芯片17的过程为差分信号的接收过程。不同组差分信号在电路板结构中传输时,差分信号在第一电路板1的第一过孔组4中传输时耦合产生的远端串扰为第一远端串扰,差分信号在第二电路板2的第二过孔组7中传输时耦合产生的远端串扰为第二远端串扰。
结合图7所示的本发明实施例所提供的传输单元的结构对比示意图,在现有技术中,由于第一过孔组104中的过孔和第二过孔组105中的过孔的排布相同,因此,在电路板结构所在平面上的投影,第一过孔组104中第一正压过孔P的中心点和第一负压过孔N的中心点之间的连线、以及与第二过孔组105中第二正压过孔P'的中心点和第二负压过孔N'的中心点之间的连线相互平行。而在本发明实施例中,通过对第一过孔组4和第二过孔组7中至少一者的排布方式进行调整,使至少部分传输单元15中第一连线12和第二连线13互不平行,可以改变差分信号在第一过孔组4和/或第二过孔组7内传输时的串扰耦合路径,继而改变第一过孔组4和/或第二过孔组7中用于传输正压信号的过孔和用于传输负压信号的过孔相互之间的单端串扰幅度,进而使得正压信号过孔的单端串扰和负压信号过孔的单端串扰叠加形成的串扰极性得以翻转,也就是使第一远端串扰和第二远端串扰的串扰极性相反。如此一来,第一远端串扰和第二远端串扰叠加时,不再进行最大程度的加和叠加,相较于现有技术,减小了差分信号在线路板结构中产生的总远端串扰的幅度,进而减小了差分信号在整个电路板结构的信号传输通路中传输时产生的总串扰,提高了差分信号在传送和接收过程中的准确性。
而且,相较于上述提及的第一种改进方式,本发明实施例仅需调整第一过孔组4和/或第二过孔组7的排布方式即可有效降低差分信号之间的串扰,无需改变芯片17中用于传输差分信号的引脚的间距,因而也就无需减少芯片17中差分信号的通道数量,同时无需增大芯片17的封装尺寸,本发明实施例能够同时兼具降低差分信号串扰、保证芯片17中较多差分信号通道数量以及保证较小芯片17封装尺寸的效果。而且,相较于上述提及的第二种改进方式,本发明实施例也无需增加芯片17中的接地引脚的数量以及在信号传输通路之间增加屏蔽结构,避免屏蔽结构占用扇出走线和扇出走线通道的设置空间,保证扇出走线的正常出线。换句话说,本发明实施例可以在有效降低差分信号串扰的前提下,减少芯片中用于传输差分信号的引脚所需占用的面积,实现更高密度的差分信号pinmap。
当第一连线12和第二连线13互不平行时,第一连线12和第二连线13之间的角度大于0°且小于180°。在一种实施方式中,请再次参见图6B,第一连线12和第二连线13之间具有角度A,75°≤A≤105°。
需要说明的是,当第一连线12和第二连线13互不平行且互不垂直时,两条连线相交必然存在一个锐角和一个钝角,可以理解的是,上述角度A大于等于75°且小于90°时,指的是两条连线之间的锐角的角度范围,而角度A大于90°且小于等于105°时,则指的是两条连线之间的钝角的角度范围。
当第一连线12和第二连线13之间的角度A在75°~105°范围内时,第一连线12和第二连线13趋近于垂直关系,此时,第一远端串扰和第二远端串扰极性相反的幅度成分更多,这样,第一远端串扰和第二远端串扰叠加时的相减幅度更大,进一步减小了差分信号在整个电路板结构的信号传输通路中产生的总串扰。
进一步地,A=90°,此时,第一连线12、第三连线14和第二连线13中互不平行的两条连线之间为垂直关系,第一过孔组4或第二过孔组7中由正压信号过孔的单端串扰和负压信号过孔的单端串扰叠加形成的串扰能够获得相对最大的极性翻转后的差分串扰幅度,进而使第一远端串扰和第二远端串扰极性相反幅度成分最多,两者叠加时串扰相消程度更大,从而使叠加后的总远端串扰的幅度得到最大程度的减小。
在一种实施方式中,请再次参见图6A,电路板结构还包括连接部件组3,连接部件组3位于第一电路板1与第二电路板2之间,一个连接部件组3用于传输一组差分信号,连接部件组3包括第一连接部件10和第二连接部件11。第一电路板1还包括第一焊盘组19,第一焊盘组19包括第一焊盘20和第二焊盘21,第一焊盘20分别与第一连接部件10和第一过孔5电连接,第二焊盘21分别与第二连接部件11和第二过孔6电连接;第二电路板2还包括第二焊盘组22,第二焊盘组22包括第三焊盘23和第四焊盘24,第三焊盘23分别与第一连接部件10和第三过孔8电连接,第四焊盘24分别与第二连接部件11和第四过孔9电连接。
第一过孔5在电路板结构所在平面上的正投影与第一焊盘20在电路板结构所在平面上的正投影不交叠,第二过孔6在电路板结构所在平面上的正投影与第二焊盘21在电路板结构所在平面上的正投影不交叠,第一过孔5与第一焊盘20之间、第二过孔6与第二焊盘21之间分别通过第一辅助连接走线25电连接,从而利用第一辅助连接走线25实现第一焊盘20与第一过孔5的电连接和第二焊盘21与第二过孔6的电连接。和/或,第三过孔8在电路板结构所在平面上的正投影与第三焊盘23在电路板结构所在平面上的正投影不交叠,第四过孔9在电路板结构所在平面上的正投影与第四焊盘24在电路板结构所在平面上的正投影不交叠,第三过孔8与第三焊盘23之间、第四过孔9与第四焊盘24之间分别通过第二辅助连接走线26电连接,从而利用第二辅助连接走线26实现第三焊盘23与第三过孔8的电连接和第四焊盘24与第四过孔9的电连接。
采用上述设置方式,第一过孔组4和/或第二过孔组7中的过孔与焊盘不交叠,过孔与焊盘之间可通过辅助连接走线电连接,此时,第一过孔组4和/或第二过孔组7中过孔的设置位置更为灵活,不再局限在焊盘所在位置处,进而通过对第一过孔组4和/或第二过孔组7中过孔的排布进行调整,使第一连线12和第二连线13互不平行。
下面以三种设置方式为例,对至少部分传输单元中第一连线12和第二连线13不平行时的结构进行具体说明:
第一种设置方式:
请再次参见图6A~图6C,相较于现有技术,该种设置方式仅对第一过孔组4中过孔的排布进行调整,不改变第二过孔组7中过孔的排布方式。此时,在电路板结构所在平面上,第一过孔5的正投影与第一焊盘20的正投影不交叠,第二过孔6的正投影与第二焊盘21的正投影不交叠,第三过孔8的正投影与第三焊盘23的正投影交叠,第四过孔9的正投影与第四焊盘24的正投影交叠,第一过孔5与第一焊盘20之间、第二过孔6与第二焊盘21之间分别通过第一辅助连接走线25电连接。
以第一组差分信号为攻击信号,第二组差分信号为受侵信号为例,图8为本发明实施例所提供的在串扰的叠加示意图,如图8所示,第一电路板1包括用于传输第一组差分信号的第一过孔组4_1和用于传输第二组差分信号的第一过孔组4_2,第一过孔组4_1包括第一过孔5_1和第二过孔6_1,第一过孔组4_2包括第一过孔5_2和第二过孔6_2。第二电路板2包括用于传输第一组差分信号的第二过孔组7_1和用于传输第二组差分信号的第二过孔组7_2,第二过孔组7_1包括第三过孔8_1和第四过孔9_1,第二过孔组7_2包括第三过孔8_2和第四过孔9_2。
差分信号在第一过孔组4中传输时,第一组差分信号对第二组差分信号的耦合路径发生改变,差分信号在第一过孔组4中传输时第一组差分信号对第二组差分信号所产生的总串扰A1,与差分信号在第二过孔组7中传输时第一组差分信号对第二组差分信号所产生的总串扰A2的串扰极性相反,总串扰A1和总串扰A2叠加时进行一定程度的相消,仅形成了一个强度较小的总串扰A3。
为此,发明人还分别在图2A所示的现有结构和图6A所示的本发明实施例所提供的结构下,对差分信号在第一过孔组4和第二过孔组7中传输时,第一组差分信号对第二组差分信号所产生的总串扰进行了仿真测试。图9为本发明实施例所提供的串扰曲线仿真示意图,如图9所示,曲线A为在图2A所示结构下仿真得到的串扰曲线,曲线B为在图6A所示结构下,且A=90°时仿真得到的串扰曲线。
目前,电子设备的高速数字信号带宽一般在40GHz以下,结合图9可以看出,采用本发明实施例所提供的结构,在40GHz以内的频域范围内,本发明实施例中第一组差分信号对第二组差分信号所产生的总串扰的强度显著低于现有技术,进而有效保证了差分信号在整个信号传输通路中所产生总串扰的强度的降低。
第二种设置方式:
图10A为本发明实施例所提供的两组差分信号对应的第一过孔组4和第二过孔组7的另一种立体示意图,图10B为图10A对应的俯视图,图10C为图10A对应的侧视图,如图10A~图10C所示,相较于现有技术,该种设置方式同时对第一过孔组4和第二过孔组7中过孔的排布进行调整。此时,在电路板结构所在平面上,第一过孔5的正投影与第一焊盘20的正投影不交叠,第二过孔6的正投影与第二焊盘21的正投影不交叠,第一过孔5的正投影与第一焊盘20的正投影之间、第二过孔6的正投影与第二焊盘21的正投影之间分别通过第一辅助连接走线25电连接,第三过孔8的正投影与第三焊盘23的正投影不交叠,第四过孔9的正投影与第四焊盘24的正投影不交叠,第三过孔8与第三焊盘23之间、第四过孔9与第四焊盘24之间分别通过第二辅助连接走线26电连接。
相较于现有技术,采用该种设置方式,差分信号在第一过孔组4和第二过孔组7内传输时,第一组差分信号对第二组差分信号的耦合路径均进行了不同的调整,使差分信号在第一过孔组4中传输时产生的总串扰与差分信号在第二过孔组7中传输时产生的总串扰不再进行最大程度的加和叠加,叠加后所形成的总串扰小于现有技术中所形成的总串扰。
第三种设置方式:
图11为本发明实施例所提供的两组差分信号对应的第一过孔组4和第二过孔组7的再一种立体示意图,如图11所示,相较于现有技术,该种设置方式对第一过孔组4和部分第二过孔组7中过孔的排布进行调整。此时,在电路板结构所在平面上,第一过孔5的正投影与第一焊盘20的正投影不交叠,第二过孔6的正投影与第二焊盘21的正投影不交叠,第一过孔5与第一焊盘20之间、第二过孔6与第二焊盘21之间分别通过第一辅助连接走线25电连接,部分第二过孔组7中的第三过孔8的正投影与第三焊盘23的正投影不交叠,第四过孔9的正投影与第四焊盘24的正投影不交叠,这部分第三过孔8与第三焊盘23之间、第四过孔9与第四焊盘24之间分别通过第二辅助连接走线26电连接,其余部分第二过孔组7中的第三过孔8与第三焊盘23交叠,第四过孔9与第四焊盘24交叠。
图12为本发明实施例所提供的串扰叠加的另一种示意图,如图12所示,第一电路板1包括用于传输第一组差分信号的第一过孔组4_1和用于传输第二组差分信号的第一过孔组4_2,第一过孔组4_1包括第一过孔5_1和第二过孔6_1,第一过孔组4_2包括第一过孔5_2和第二过孔6_2。第二电路板2包括用于传输第一组差分信号的第二过孔组7_1和用于传输第二组差分信号的第二过孔组7_2,第二过孔组7_1包括第三过孔8_1和第四过孔9_1,第二过孔组7_2包括第三过孔8_2和第四过孔9_2。
以第一组差分信号为攻击信号,第二组差分信号为受侵信号为例,请再次参见图12,差分信号在第一过孔组4和第二过孔组7中传输时,第一组差分信号对第二组差分信号的耦合路径发生改变,差分信号在第一过孔组4中传输时第一组差分信号对第二组差分信号所产生的总串扰A1,与差分信号在第二过孔组7中传输时第一组差分信号对第二组差分信号所产生的总串扰A2的串扰极性相反,总串扰A1和总串扰A2叠加时不再进行最大程度的加和叠加,仅会形成一个强度较小的总串扰A3。
在一种实施方式中,请再次参见图6A,第一焊盘20在电路板结构所在平面上的正投影、第一连接部件10在电路板结构所在平面上的正投影和第二焊盘21在电路板结构所在平面上的正投影交叠,第三焊盘23在电路板结构所在平面上的正投影、第二连接部件11在电路板结构所在平面上的正投影和第四焊盘24在电路板结构所在平面上的正投影交叠,此时,第一连接部件10和第二连接部件11可直接和与其对应的两个焊盘接触电连接,进而利用第一连接部件10和第二连接部件11实现第一电路板1和第二电路板2中过孔的电连接,在降低整体远端串扰的前提下,降低了电路板结构的工艺制程难度。
在一种实施方式中,图13为本发明实施例所提供的电路板结构中过孔的排布示意图,如图13所示,多个传输单元15中的多条第一连线12相互平行、多条第二连线13相互平行,如此设置,不仅提高了电路板结构中过孔及连接部件排布的规整性,而且,任意相邻两个信号传输通路内传输的差分信号的串扰叠加情况趋于相同,提高了不同组差分信号的串扰一致性。
在一种实施方式中,第一电路板1包括印制电路板(Printed Circuit Board,PCB)、封装基板或类载板,第二电路板2包括印制电路板、封装基板或类载板。其中,印制电路板可为由刚性材料制作形成的刚性电路板或由柔性材料制作形成的柔性印制电路板,封装基板可由味之素堆积膜(Ajinomoto build-up film,ABF)等封装材料形成,类载板的工艺精度可介于印制电路板与封装基板之间。
以第一电路板1为封装基板、第二电路板2为印制电路板为例,请再次参见图1,第一电路板1包括层叠设置的第一介质板27和第二介质板28,第一过孔组4位于第二介质板28,第一介质板27设有金属走线29,不同层第一介质板27之间的金属走线29通过第五过孔30电连接,第五过孔30的孔径通常远小于第一过孔5和第二过孔6的孔径。第二电路板2包括多层子电路板31,第三过孔8和第四过孔9贯穿多层子电路板31。
第二电路板2中设置有带状传输线(图中未示意),以差分信号的传送过程为例,差分信号由芯片17到达第二电路板2的带状传输线的具体路径为:差分信号经芯片17输出,经由凸块18传输至第一电路板1中的金属走线29,进而再经由贯穿介质板的第五过孔30和第一过孔组4传输至连接部件组3达到第二电路板2表面,进而再经由贯穿第二电路板2的第二过孔组7,传输至第二电路板2的带状传输线。
在一种实施方式中,请再次参见图5,第一连接部件10和第二连接部件11分别为焊球,连接部件具体可通过球栅阵列(Ball grid Array,BGA)封装技术实现与焊盘的电连接,进而实现第一过孔5与第三过孔8的电连接,以及第二过孔6与第四过孔9的电连接。
或者,图14为本发明实施例所提供的连接部件的另一种结构示意图,如图14所示,第一连接部件10和第二连接部件11分别为插座端子,该插座端子具体可为金属弹片。插座端子具体可通过格栅阵列(Pin Grid Array,PGA)封装技术、触点阵列(Land Grid Array,LGA)封装技术、BGA封装技术和/或Pogo pin技术实现与第一电路板1和第二电路板2的电连接。例如,插座端子分别通过LGA封装技术与第一电路板1和第二电路板2电连接,或,插座端子通过BGA封装技术与第一电路板1电连接、以及通过LGA封装技术与第二电路板2电连接。
基于同一发明构思,本申请实施例还提供了另一种电路板结构,结合图5,图15A为本发明实施例所提供的两组差分信号对应的第一过孔组、第二过孔组和连接部件组的立体示意图,图15B为图15A对应的俯视图,如图5、图15A和图15B所示,电路板结构包括第一电路板1、与第一电路板1相对设置的第二电路板2和位于第一电路板1与第二电路板2之间的连接部件组3。
第一电路板1包括多个第一过孔组4,一个第一过孔组4用于传输一组差分信号,第一过孔组4包括第一过孔5和第二过孔6,第一过孔5用于传输差分信号中的正压信号,第二过孔6用于传输差分信号中负压信号。第二电路板2包括多个第二过孔组7,一个第二过孔组7用于传输一组差分信号,第二过孔组7包括第三过孔8和第四过孔9,第三过孔8用于传输差分信号中的正压信号,第四过孔9用于传输差分信号中的负压信号。一个连接部件组3用于传输一组差分信号,连接部件组3包括第一连接部件10和第二连接部件11,第一连接部件10分别与第一过孔5和第三过孔8电连接,第二连接部件11分别与第二过孔6和第四过孔9电连接。
其中,在电路板结构所在平面上的投影,第一过孔组4中第一过孔5的中心点和第二过孔6的中心点之间的连线为第一连线12,连接部件组3中第一连接部件10的中心点和第二连接部件11的中心点之间的连线为第三连线14,第二过孔组7中第三过孔8的中心点和第四过孔9的中心点之间的连线为第二连线13。
用于传输同一组差分信号的第一过孔组4、连接部件组3和第二过孔组7构成一个传输单元15,在至少部分传输单元15中,第一连线12、第三连线14和第二连线13中的至少两者互不平行。
需要说明的是,请再次参见图5,芯片17通过凸块18与第一电路板1电连接,差分信号经由芯片17、第一电路板1传输至第二电路板2的过程为差分信号的传送过程,差分信号经由第二电路板2、第一电路板1传输至芯片17的过程为差分信号的接收过程。不同组差分信号在电路板结构中传输时,差分信号在第一电路板1的第一过孔组4中传输时耦合产生的远端串扰为第一远端串扰,差分信号在第二电路板2的第二过孔组7中传输时耦合产生的远端串扰为第二远端串扰,差分信号在连接部件组3中传输时耦合产生的远端串扰为第三远端串扰。
在本发明实施例中,通过对第一过孔组4、连接部件组3和第二过孔组7中至少一者的排布方式进行调整,使至少部分传输单元15中第一连线12、第三连线14和第二连线13的至少两者互不平行,可以改变差分信号在第一过孔组4和/或连接部件组3和/或第二过孔组7内传输时的串扰耦合路径,继而改变第一过孔组4和/或连接部件组3和/或第二过孔组7中用于传输正压信号的过孔和用于传输负压信号的过孔相互之间的单端串扰幅度,进而使得正压信号过孔的单端串扰和负压信号过孔的单端串扰叠加形成的串扰极性得以翻转,也就是使第一远端串扰、第三远端串扰、第二远端串扰中至少两者的串扰极性相反。如此一来,第一远端串扰、第三远端串扰和第二远端串扰三者叠加时,至少存在两者不再进行最大程度的加和叠加,相较于现有技术,减小了差分信号在线路板结构中产生的总远端串扰的幅度,减小了差分信号在整个电路板结构的信号传输通路中传输时产生的总串扰,提高了差分信号在传送和接收过程中的准确性。
而且,相较于上述提及的第一种改进方式,本发明实施例仅需调整第一过孔组4、连接部件组3和/或第二过孔组7的排布方式即可有效降低差分信号之间的串扰,无需改变芯片17中用于传输差分信号的引脚的间距,因而也就无需减少芯片17中差分信号的通道数量,同时无需增大芯片17的封装尺寸,本发明实施例能够同时兼具降低差分信号串扰、保证芯片17中较多差分信号通道数量以及保证较小芯片17封装尺寸的效果。而且,相较于上述提及的第二种改进方式,本发明实施例也无需增加芯片17中的接地引脚的数量以及在信号传输通路之间增加屏蔽结构,避免屏蔽结构占用扇出走线和扇出走线通道的设置空间,保证扇出走线的正常出线。换句话说,本发明实施例可以在有效降低差分信号串扰的前提下,减少芯片中用于传输差分信号的引脚所需占用的面积,实现更高密度的差分信号pinmap。
当第一连线12、第三连线14和第二连线13中的至少两者互不平行时,第一连线12、第三连线14和第二连线13中至少两者之间的角度大于0°且小于180°。在一种实施方式中,请再次参见图15B,第一连线12、第三连线14和第二连线13中互不平行的两条连线之间具有角度A,75°≤A≤105°。
需要说明的是,对于第一连线12、第三连线14和第二连线13中互不平行的两条连线,当两条连线互不平行且互不垂直时,两条连线相交必然存在一个锐角和一个钝角,可以理解的是,上述角度A大于等于75°且小于90°时,指的是两条连线之间的锐角的角度范围,而角度A大于90°且小于等于105°时,则指的是两条连线之间的钝角的角度范围。
当第一连线12、第三连线14和第二连线13中互不平行的两条连线之间的角度A在75°~105°范围内时,互不平行的两条连线趋近于垂直关系,此时,两部分远端串扰极性相反的幅度成分更多,这样,两部分远端串扰叠加时的相减幅度更大,进一步减小了差分信号在整个电路板结构的信号传输通路中产生的总串扰。
进一步地,A=90°,此时,第一连线12、第三连线14和第二连线13中互不平行的两条连线之间为垂直关系,第一过孔组4、连接部件组3或第二过孔组7中由正压信号过孔的单端串扰和负压信号过孔的单端串扰叠加形成的串扰能够获得相对最大的极性翻转后的差分串扰幅度,进而使第一远端串扰、第三远端串扰、第二远端串扰极性相反幅度成分最多,三者叠加时串扰相消程度更大,从而使叠加后的总远端串扰的幅度得到最大程度的减小。
在一种实施方式中,在至少部分传输单元15中,第一连线12和第二连线13互不平行。相较于连接部件组3,第一电路板1和第二电路板2中用于传输差分信号的过孔较深,因此,差分信号在第一过孔组4和第二过孔组7内传输时产生的远端串扰的强度更大。若差分信号在第一过孔组4和第二过孔组7内的串扰耦合路径一致,第一远端串扰和第二远端串扰叠加时会进行最大程度的加和叠加,形成一个强度更大的串扰。为此,在本发明实施例中,通过改变第一过孔组4和/或第二过孔组7中过孔的排布方式,使第一连线12和第二连线13互不平行,可以使差分信号在第一过孔组4和第二过孔组7内的串扰耦合路径不一致,使第一远端串扰和第二远端串扰不再进行最大程度的加和叠加,进一步保证了整个信号传输通路中总串扰的有效降低。
进一步地,请再次参见图6A,第一电路板1还包括第一焊盘组19,第一焊盘组19包括第一焊盘20和第二焊盘21,第一焊盘20分别与第一连接部件10和第一过孔5电连接,第二焊盘21分别与第二连接部件11和第二过孔6电连接;第二电路板2还包括第二焊盘组22,第二焊盘组22包括第三焊盘23和第四焊盘24,第三焊盘23分别与第一连接部件10和第三过孔8电连接,第四焊盘24分别与第二连接部件11和第四过孔9电连接。
第一过孔5在电路板结构所在平面上的正投影与第一焊盘20在电路板结构所在平面上的正投影不交叠,第二过孔6在电路板结构所在平面上的正投影与第二焊盘21在电路板结构所在平面上的正投影不交叠,第一过孔5与第一焊盘20之间、第二过孔6与第二焊盘21之间分别通过第一辅助连接走线25电连接,从而利用第一辅助连接走线25实现第一焊盘20与第一过孔5的电连接和第二焊盘21与第二过孔6的电连接。和/或,第三过孔8在电路板结构所在平面上的正投影与第三焊盘23在电路板结构所在平面上的正投影不交叠,第四过孔9在电路板结构所在平面上的正投影与第四焊盘24在电路板结构所在平面上的正投影不交叠,第三过孔8与第三焊盘23之间、第四过孔9与第四焊盘24之间分别通过第二辅助连接走线26电连接,从而利用第二辅助连接走线26实现第三焊盘23与第三过孔8的电连接和第四焊盘24与第四过孔9的电连接。
在本发明实施例中,第一过孔组4和/或第二过孔组7中的过孔与焊盘不交叠,过孔与焊盘之间可通过辅助连接走线电连接,此时,第一过孔组4和/或第二过孔组7中过孔的设置位置更为灵活,不再局限在焊盘所在位置处,进而通过对第一过孔组4和/或第二过孔组7中过孔的排布进行调整,使第一连线12和第二连线13互不平行。
需要说明的是,当第一连线12和第二连线13互不平行时,本发明上述实施例中已经以三种设置方式为例进行了详细说明,此处不再赘述。
在一种实施方式中,请再次参见图6A,第一焊盘20在电路板结构所在平面上的正投影、第一连接部件10在电路板结构所在平面上的正投影和第二焊盘21在电路板结构所在平面上的正投影交叠,第三焊盘23在电路板结构所在平面上的正投影、第二连接部件11在电路板结构所在平面上的正投影和第四焊盘24在电路板结构所在平面上的正投影交叠。此时,第一连接部件10和第二连接部件11可直接和与其对应的两个焊盘接触电连接,进而利用第一连接部件10和第二连接部件11实现第一电路板1和第二电路板2中过孔的电连接,在降低整体远端串扰的前提下,降低了电路板结构的工艺制程难度。
在一种实施方式中,在至少部分传输单元15中,第一连线12和第二连线13相互平行,第三连线14和第一连线12不平行,如此设置同样能够使第一远端串扰、第三远端串扰和第二远端串扰叠加时不再进行最大程度的加和叠加,有效减小了叠加后总串扰的强度。
在一种实施方式中,图16为本发明实施例所提供的电路板结构中过孔的排布示意图,如图16所示,多个传输单元15中的多条第一连线12相互平行、多条第三连线14相互平行、多条第二连线13相互平行,如此设置,不仅提高了电路板结构中过孔及连接部件排布的规整性,而且,任意相邻两个信号传输通路内传输的差分信号的串扰叠加情况趋于相同,提高了不同组差分信号的串扰一致性。
在一种实施方式中,第一电路板1包括印制电路板(Printed Circuit Board,PCB)、封装基板或类载板,第二电路板2包括印制电路板、封装基板或类载板。其中,第一电路板1和第二电路板2结构的示例和两个电路板中信号传输路径已在上述实施例中进行说明,此处不再赘述。
在一种实施方式中,请再次参见图5,第一连接部件10和第二连接部件11分别为焊球,连接部件具体可通过球栅阵列(Ball grid Array,BGA)封装技术实现与焊盘的电连接,进而实现第一过孔5与第三过孔8的电连接,以及第二过孔6与第四过孔9的电连接。
或者,请再次参见图14,第一连接部件10和第二连接部件11分别为插座端子,该插座端子具体可为金属弹片。第一连接部件10和第二连接部件11与第一电路板1、第二电路板2之间的连接方式已经在上述实施例中进行了详细说明,此处不再赘述。
基于同一发明构思,本申请实施例还提供了一种电子设备,该电子设备包括上述电路板结构。其中,电路板结构的具体结构已在上述实施例中进行详细说明,此处不再赘述。
需要说明的是,本发明实施例所提供的电子设备可以是例如路由器、以太交换机等数通产品,也可以是手机、平板计算机、笔记本电脑、电纸书或电视机等显示产品。当电子设备为手机等显示产品时,图17为本申请实施例所提供的电子设备的结构示意图,图18为本申请实施例所提供的电子设备的侧视图,如图17和图18所示,该电子设备具体可包括显示模组100、中框200和电路板结构300,电路板结构300设置在显示模组100背向电子设备出光方向的一侧,且位于中框200的容纳空间内。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (17)
1.一种电路板结构,其特征在于,包括:
第一电路板,包括多个第一过孔组,一个所述第一过孔组用于传输一组差分信号,所述第一过孔组包括用于传输所述差分信号中正压信号的第一过孔和用于传输所述差分信号中负压信号的第二过孔;
与所述第一电路板相对设置的第二电路板,包括多个第二过孔组,一个所述第二过孔组用于传输一组所述差分信号,所述第二过孔组包括用于传输所述差分信号中正压信号的第三过孔和用于传输所述差分信号中负压信号的第四过孔;
其中,在所述电路板结构所在平面上的投影,所述第一过孔组中所述第一过孔的中心点和所述第二过孔的中心点之间的连线为第一连线,所述第二过孔组中所述第三过孔的中心点和所述第四过孔的中心点之间的连线为第二连线;
用于传输同一组差分信号的所述第一过孔组和所述第二过孔组构成一个传输单元,在至少部分所述传输单元中,所述第一连线和所述第二连线互不平行。
2.根据权利要求1所述的电路板结构,其特征在于,
所述第一连线和所述第二连线之间具有角度A,75°≤A≤105°。
3.根据权利要求1所述的电路板结构,其特征在于,
所述电路板结构还包括连接部件组,所述连接部件组位于所述第一电路板与所述第二电路板之间,一个所述连接部件组用于传输一组所述差分信号,所述连接部件组包括第一连接部件和第二连接部件;
所述第一电路板还包括第一焊盘组,所述第一焊盘组包括第一焊盘和第二焊盘,所述第一焊盘分别与所述第一连接部件和所述第一过孔电连接,所述第二焊盘分别与所述第二连接部件和所述第二过孔电连接;
所述第二电路板还包括第二焊盘组,所述第二焊盘组包括第三焊盘和第四焊盘,所述第三焊盘分别与所述第一连接部件和所述第三过孔电连接,所述第四焊盘分别与所述第二连接部件和所述第四过孔电连接;
所述第一过孔在所述电路板结构所在平面上的正投影与所述第一焊盘在所述电路板结构所在平面上的正投影不交叠,所述第二过孔在所述电路板结构所在平面上的正投影与所述第二焊盘在所述电路板结构所在平面上的正投影不交叠,所述第一过孔与所述第一焊盘之间、所述第二过孔与所述第二焊盘之间分别通过第一辅助连接走线电连接;
和/或,所述第三过孔在所述电路板结构所在平面上的正投影与所述第三焊盘在所述电路板结构所在平面上的正投影不交叠,所述第四过孔在所述电路板结构所在平面上的正投影与所述第四焊盘在所述电路板结构所在平面上的正投影不交叠,所述第三过孔与所述第三焊盘之间、所述第四过孔与所述第四焊盘之间分别通过第二辅助连接走线电连接。
4.根据权利要求3所述的电路板结构,其特征在于,
所述第一焊盘在所述电路板结构所在平面上的正投影、所述第一连接部件在所述电路板结构所在平面上的正投影和所述第二焊盘在所述电路板结构所在平面上的正投影交叠;
所述第三焊盘在所述电路板结构所在平面上的正投影、所述第二连接部件在所述电路板结构所在平面上的正投影和所述第四焊盘在所述电路板结构所在平面上的正投影交叠。
5.根据权利要求3所述的电路板结构,其特征在于,
所述第一连接部件和所述第二连接部件分别为焊球,或,所述第一连接部件和所述第二连接部件分别为插座端子。
6.根据权利要求1所述的电路板结构,其特征在于,
多个所述传输单元中的多条所述第一连线相互平行、多条所述第二连线相互平行。
7.根据权利要求1所述的电路板结构,其特征在于,
所述第一电路板包括印制电路板、封装基板或类载板,所述第二电路板包括印制电路板、封装基板或类载板。
8.一种电路板结构,其特征在于,包括:
第一电路板,包括多个第一过孔组,一个所述第一过孔组用于传输一组差分信号,所述第一过孔组包括用于传输所述差分信号中正压信号的第一过孔和用于传输所述差分信号中负压信号的第二过孔;
与所述第一电路板相对设置的第二电路板,包括多个第二过孔组,一个所述第二过孔组用于传输一组所述差分信号,所述第二过孔组包括用于传输所述差分信号中正压信号的第三过孔和用于传输所述差分信号中负压信号的第四过孔;
位于所述第一电路板与所述第二电路板之间的连接部件组,一个所述连接部件组用于传输一组所述差分信号,所述连接部件组包括第一连接部件和第二连接部件,所述第一连接部件分别与所述第一过孔和所述第三过孔电连接,所述第二连接部件分别与所述第二过孔和所述第四过孔电连接;
其中,在所述电路板结构所在平面上的投影,所述第一过孔组中所述第一过孔的中心点和所述第二过孔的中心点之间的连线为第一连线,所述第二过孔组中所述第三过孔的中心点和所述第四过孔的中心点之间的连线为第二连线,所述连接部件组中所述第一连接部件的中心点和所述第二连接部件的中心点之间的连线为第三连线;
用于传输同一组差分信号的所述第一过孔组、所述连接部件组和所述第二过孔组构成一个传输单元,在至少部分所述传输单元中,所述第一连线、所述第二连线和所述第三连线中的至少两者互不平行。
9.根据权利要求8所述的电路板结构,其特征在于,
所述第一连线、所述第二连线和所述第三连线中互不平行的两条连线之间具有角度A,75°≤A≤105°。
10.根据权利要求8所述的电路板结构,其特征在于,
在至少部分所述传输单元中,所述第一连线和所述第二连线互不平行。
11.根据权利要求10所述的电路板结构,其特征在于,
所述第一电路板还包括第一焊盘组,所述第一焊盘组包括第一焊盘和第二焊盘,所述第一焊盘分别与所述第一连接部件和所述第一过孔电连接,所述第二焊盘分别与所述第二连接部件和所述第二过孔电连接;
所述第二电路板还包括第二焊盘组,所述第二焊盘组包括第三焊盘和第四焊盘,所述第三焊盘分别与所述第一连接部件和所述第三过孔电连接,所述第四焊盘分别与所述第二连接部件和所述第四过孔电连接;
所述第一过孔在所述电路板结构所在平面上的正投影与所述第一焊盘在所述电路板结构所在平面上的正投影不交叠,所述第二过孔在所述电路板结构所在平面上的正投影与所述第二焊盘在所述电路板结构所在平面上的正投影不交叠,所述第一过孔与所述第一焊盘之间、所述第二过孔与所述第二焊盘之间分别通过第一辅助连接走线电连接;
和/或,所述第三过孔在所述电路板结构所在平面上的正投影与所述第三焊盘在所述电路板结构所在平面上的正投影不交叠,所述第四过孔在所述电路板结构所在平面上的正投影与所述第四焊盘在所述电路板结构所在平面上的正投影不交叠,所述第三过孔与所述第三焊盘之间、所述第四过孔与所述第四焊盘之间分别通过第二辅助连接走线电连接。
12.根据权利要求11所述的电路板结构,其特征在于,
所述第一焊盘在所述电路板结构所在平面上的正投影、所述第一连接部件在所述电路板结构所在平面上的正投影和所述第二焊盘在所述电路板结构所在平面上的正投影交叠;
所述第三焊盘在所述电路板结构所在平面上的正投影、所述第二连接部件在所述电路板结构所在平面上的正投影和所述第四焊盘在所述电路板结构所在平面上的正投影交叠。
13.根据权利要求8所述的电路板结构,其特征在于,
在至少部分所述传输单元中,所述第一连线和所述第二连线平行,所述第三连线和所述第一连线不平行。
14.根据权利要求8所述的电路板结构,其特征在于,
多个所述传输单元中的多条所述第一连线相互平行、多条所述第二连线相互平行、多条所述第三连线相互平行。
15.根据权利要求8所述的电路板结构,其特征在于,
所述第一电路板包括印制电路板、封装基板或类载板,所述第二电路板包括印制电路板、封装基板或类载板。
16.根据权利要求8所述的电路板结构,其特征在于,
所述第一连接部件和所述第二连接部件分别为焊球,或,所述第一连接部件和所述第二连接部件分别为插座端子。
17.一种电子设备,其特征在于,包括如权利要求1~16任一项的电路板结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110734967.2A CN115551170A (zh) | 2021-06-30 | 2021-06-30 | 电路板结构及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110734967.2A CN115551170A (zh) | 2021-06-30 | 2021-06-30 | 电路板结构及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115551170A true CN115551170A (zh) | 2022-12-30 |
Family
ID=84716759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110734967.2A Pending CN115551170A (zh) | 2021-06-30 | 2021-06-30 | 电路板结构及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115551170A (zh) |
-
2021
- 2021-06-30 CN CN202110734967.2A patent/CN115551170A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10194524B1 (en) | Anti-pad for signal and power vias in printed circuit board | |
US5424492A (en) | Optimal PCB routing methodology for high I/O density interconnect devices | |
US8823177B2 (en) | Semiconductor device and package wiring substrate with matrix pattern external terminals for transmitting a differential signal | |
US7601919B2 (en) | Printed circuit boards for high-speed communication | |
US4891616A (en) | Parallel planar signal transmission system | |
CN113261097B (zh) | 一种芯片封装装置、终端设备 | |
KR20040107389A (ko) | 다층 회로기판을 연결하는 기술 | |
JP2011018673A (ja) | Lsiパッケージ、プリント基板および電子装置 | |
WO2021259021A1 (zh) | 印刷电路板及具有该印刷电路板的电子设备 | |
US20110085313A1 (en) | Motherboard Assembly for Interconnecting and Distributing Signals and Power | |
CN113573463A (zh) | 电路板 | |
US7907418B2 (en) | Circuit board including stubless signal paths and method of making same | |
CN114375614A (zh) | 用于促进腹部对腹部对齐的表面安装双密度qsfp连接器足迹的印刷电路板配置 | |
US6872595B1 (en) | Technique for electrically interconnecting signals between circuit boards | |
CN211297148U (zh) | 一种pcb板结构及信号测试设备 | |
CN114430608A (zh) | 一种印制电路板及背板架构系统、通信设备 | |
CN115101497B (zh) | 一种集成电路封装体、印制电路板、板卡和电子设备 | |
JP2018160492A (ja) | 多層配線基板及び差動伝送モジュール | |
CN115551170A (zh) | 电路板结构及电子设备 | |
KR20020018676A (ko) | 도금용 공통 전극선 | |
CN117293122A (zh) | 用于高密度装置封装的六边形布置连接图案 | |
US6859352B1 (en) | Capacitor sheet | |
WO2018042518A1 (ja) | 半導体装置及びプリント基板 | |
CN214413127U (zh) | 电子设备、第一连接器和印制电路板 | |
KR101124729B1 (ko) | 다층 신호라우팅 디바이스에 전자소자를 수용하는 기술 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |