CN115548087A - 半导体结构及高电子迁移率晶体管 - Google Patents

半导体结构及高电子迁移率晶体管 Download PDF

Info

Publication number
CN115548087A
CN115548087A CN202110730091.4A CN202110730091A CN115548087A CN 115548087 A CN115548087 A CN 115548087A CN 202110730091 A CN202110730091 A CN 202110730091A CN 115548087 A CN115548087 A CN 115548087A
Authority
CN
China
Prior art keywords
layer
superlattice
electrical isolation
semiconductor structure
compositionally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110730091.4A
Other languages
English (en)
Inventor
陈志谚
钒达·卢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN202110730091.4A priority Critical patent/CN115548087A/zh
Publication of CN115548087A publication Critical patent/CN115548087A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种半导体结构，包含超晶格结构、电隔离层、通道层及组成渐变层。超晶格结构设置于基底上，电隔离层设置于超晶格结构上，通道层设置于电隔离层上，以及组成渐变层设置于电隔离层与超晶格结构之间，其中组成渐变层与超晶格结构包含一相同的第三族元素，且在组成渐变层中的该相同的第三族元素的原子百分比从超晶格结构到电隔离层的方向上逐渐减少。此外，还提供包含此半导体结构的高电子迁移率晶体管。

Description

半导体结构及高电子迁移率晶体管
技术领域
本发明涉及半导体装置的领域，特别是涉及一种半导体结构及含有此半导体结构的高电子迁移率晶体管。
背景技术
在半导体技术中，III-V族的化合物半导体可用于形成各种集成电路装置，例如：高功率场效晶体管、高频晶体管或高电子迁移率晶体管(high electron mobilitytransistor,HEMT)。HEMT是属于具有二维电子气(two dimensional electron gas,2-DEG)的一种晶体管，其2-DEG会邻近于能隙不同的两种材料之间的接合面(也即，异质接合面)。由于HEMT并非使用掺杂区域作为晶体管的载子通道，而是使用2-DEG作为晶体管的载子通道，因此相较于已知的金属氧化物半导体场效应晶体管(MOSFET)，HEMT具有多种吸引人的特性，例如：高电子迁移率及以高频率传输信号的能力。
对于已知的HEMT，可以包含依序堆叠的通道层、阻障层、化合物半导体盖层、与栅极电极。利用栅极电极向化合物半导体盖层施加偏压，可以调控位于化合物半导体盖层下方的通道层中的二维电子气浓度，进而调控HEMT的开关。
然而上述HEMT叠层因晶格不匹配(lattice mismatch)所产生的应力，进而形成极化效应，导致HEMT发生漏电流现象，因而降低了HEMT的电性表现。
发明内容
有鉴于此，有必要提出一种改良的高电子迁移率晶体管，以提升HEMT的电性表现。
根据本发明的一实施例，提供一种半导体结构，包括超晶格结构、电隔离层、通道层及组成渐变层。超晶格结构设置于基底上，电隔离层设置于超晶格结构上，通道层设置于电隔离层上，以及组成渐变层设置于电隔离层与超晶格结构之间，其中组成渐变层与超晶格结构包含一相同的第三族元素，且在组成渐变层中的该相同的第三族元素的原子百分比从超晶格结构到电隔离层的方向上逐渐减少。
根据本发明的一实施例，提供一种高电子迁移率晶体管，包括上述的半导体结构、阻障层、掺杂半导体盖层、栅极电极、源极电极和漏极电极。其中，阻障层设置于上述通道层上，掺杂半导体盖层设置于阻障层上，栅极电极设置于掺杂半导体盖层上，以及源极电极和漏极电极分别设置于栅极电极的两侧。
为让本发明的特征明显易懂，下文特举出实施例，并配合所附图式，作详细说明如下。
附图说明
为了使下文更容易被理解，在阅读本发明时可同时参考附图及其详细文字说明。通过本文中的具体实施例并参考相对应的附图，俾以详细解说本发明的具体实施例，并用以阐述本发明的具体实施例的作用原理。此外，为了清楚起见，附图中的各特征可能未按照实际的比例绘制，因此某些图中的部分特征的尺寸可能被刻意放大或缩小。
图1是根据本发明一实施例所绘示的高电子迁移率晶体管(HEMT)的剖面示意图。
图2是根据本发明另一实施例所绘示的HEMT的第一超晶格堆叠、拉伸应力层、组成渐变层和电隔离层的放大剖面示意图。
图3、4、5、6是根据本发明不同实施例所绘示的HEMT的组成渐变层、拉伸应力层和最上层的第二超晶格层中的相同的第三族元素例如铝(Al)的原子百分比随着不同深度位置变化的浓度曲线。
图7、8、9、10是根据本发明一实施例所绘示的制作HEMT的中间阶段的剖面示意图。
附图标记说明：
100…高电子迁移率晶体管
102…基底
104…成核层
106…超晶格结构
106-1…第一超晶格堆叠
106-2…第二超晶格堆叠
106A…第一超晶格层
106B…第二超晶格层
108…拉伸应力层
110…组成渐变层
112…电隔离层
114…通道层
116…阻障层
118…掺杂半导体盖层
120…隔离区
122…源极电极
124…漏极电极
125…接触洞
126…栅极电极
128…钝化层
128-1…第一钝化层
128-2…第一钝化层
130…二维电子气区域
140…二维电洞气
150…二维电子气
C1…数值
C2…数值
C3…数值
201…直线
202…弧线
203…阶梯状曲线
204…波浪状曲线
具体实施方式
本发明提供了数个不同的实施例，可用于实现本发明的不同特征。为简化说明起见，本发明也同时描述了特定构件与布置的范例。提供这些实施例的目的仅在于示意，而非予以任何限制。举例而言，下文中针对“第一特征形成在第二特征上或上方”的叙述，其可以是指“第一特征与第二特征直接接触”，也可以是指“第一特征与第二特征间还存在有其他特征”，致使第一特征与第二特征并不直接接触。此外，本发明中的各种实施例可能使用重复的附图标记和/或文字注记。使用这些重复的附图标记与注记是为了使叙述更简洁和明确，而非用以指示不同的实施例及/或配置之间的关联性。
另外，针对本发明中所提及的空间相关的叙述词汇，例如：“在...之下”，“低”，“下”，“上方”，“之上”，“下”，“顶”，“底”和类似词汇时，为便于叙述，其用法均在于描述附图中一个元件或特征与另一个(或多个)元件或特征的相对关系。除了附图中所显示的摆向外，这些空间相关词汇也用来描述半导体装置在使用中以及操作时的可能摆向。随着半导体装置的摆向的不同(旋转90度或其它方位)，用以描述其摆向的空间相关叙述也应通过类似的方式予以解释。
虽然本发明使用第一、第二、第三等等用词，以叙述种种元件、部件、区域、层、及/或区块(section)，但应了解这些元件、部件、区域、层、及/或区块不应被这样的用词所限制。这些用词仅是用以区分某一元件、部件、区域、层、及/或区块与另一个元件、部件、区域、层、及/或区块，其本身并不意含及代表所述元件有任何之前的序数，也不代表某一元件与另一元件的排列顺序、或是制造方法上的顺序。因此，在不背离本发明的具体实施例的范畴下，下列所讨论的第一元件、部件、区域、层、或区块也可以用第二元件、部件、区域、层、或区块称呼。
本发明中所提及的“约”或“实质上”的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，也即在没有特定说明“约”或“实质上”的情况下，仍可隐含“约”或“实质上”的含义。
在本发明中，“三五族半导体(group III-V semiconductor)”是指包含至少一第三族(group III)元素与至少一第五族(group V)元素的化合物半导体。其中，第三族元素可以是硼(B)、铝(Al)、镓(Ga)或铟(In)，而第五族元素可以是氮(N)、磷(P)、砷(As)或锑(Sb)。进一步而言，“三五族半导体”可以是二元化合物半导体、三元化合物半导体或四元化合物半导体，包括：氮化镓(GaN)、磷化铟(InP)、砷化铝(AlAs)、砷化镓(GaAs)、氮化铝镓(AlGaN)、氮化铟铝镓(InAlGaN)、氮化铟镓(InGaN)、氮化铝(AlN)、磷化镓铟(GaInP)、砷化铝镓(AlGaAs)、砷化铝铟(InAlAs)、砷化镓铟(InGaAs)、氮化铝(AlN)、磷化镓铟(GaInP)、砷化铝镓(AlGaAs)、砷化铝铟(InAlAs)、砷化镓铟(InGaAs)、其类似物或上述化合物的组合，但不限于此。此外，根据需求，三五族半导体内也可包括掺质，而为具有特定导电型的三五族半导体，例如n型或p型三五族半导体。在下文中，三五族半导体又可称为III-V族半导体。
虽然下文通过具体实施例以描述本发明的发明，然而本发明的发明原理也可应用至其他的实施例。此外，为了不致使本发明的精神晦涩难懂，特定的细节会被予以省略，这些被省略的细节是属于所属技术领域中具有通常知识者的知识范围。
本发明关于一种半导体结构，以及包括此半导体结构的高电子迁移率晶体管(HEMT)，其可以作为电压转换器应用的功率切换晶体管。相较于硅功率晶体管，由于III-V族半导体HEMT(III-V HEMT)具有较宽的能带间隙，因此具有低导通电阻(on-stateresistance)与低切换损失的特征。
图1是根据本发明一实施例所绘示的高电子迁移率晶体管(HEMT)的剖面示意图。如图1所示，根据本发明一实施例，高电子迁移率晶体管100，例如增强型HEMT，是设置在基底102上，且基底102上依序可设置有成核层(nucleation layer)104、超晶格(superlattice,SL)结构106、组成渐变层(composition gradient layer)110、电隔离层(electrical isolation layer)112、通道层114、阻障层116、掺杂半导体盖层118、及钝化层(passivation layer)128。根据一实施例，超晶格结构106可包含两个或两个以上不同的超晶格堆叠，例如第一超晶格堆叠106-1设置于第二超晶格堆叠106-2上。每个超晶格堆叠可包括多个成对的超晶格层，且超晶格层之间可呈现周期性交替堆叠。每个超晶格层可以是由两种或多种材料构成，每个超晶格层的厚度大约数纳米(nm)至数十纳米。第一超晶格堆叠106-1和第二超晶格堆叠106-2可以是材料成分不同、材料组成比例不同、或材料周期性交替堆叠方式不同。根据另一实施例，超晶格结构106可以是单一超晶格堆叠，例如是第一超晶格堆叠106-1。
此外，高电子迁移率晶体管100还包含栅极电极126、源极电极122和漏极电极124，其中栅极电极126设置于掺杂半导体盖层118上，且贯穿钝化层128，源极电极122和漏极电极124分别设置于栅极电极126的两侧。根据一些实施例，源极电极122和漏极电极124可从钝化层128中向下延伸到阻障层116或通道层114中，且与电隔离层112相隔一垂直距离。另外，隔离区120设置于源极电极122和漏极电极124的外围，以将相邻的HEMT隔离。隔离区120穿过阻障层116到通道层114中，且隔离区120的底部低于源极电极122和漏极电极124的底部，使得隔离区120比源极电极122和漏极电极124更靠近电隔离层112，达到良好的电性隔离作用。但在其他实施例中，隔离区120可依照实际需求延伸到其他层，达到电性隔离作用。
根据本发明一实施例，通道层114可包含一层或多层III-V族半导体层，III-V族半导体层的成分可以是GaN、AlGaN、InGaN或InAlGaN，但不限定于此。此外，通道层114可以是未经掺杂的或者被掺杂的一层或多层III-V族半导体层，被掺杂的通道层114例如是p型的III-V族半导体层，对p型的III-V族半导体层而言，其掺质可以是碳(C)、铁(Fe)、镁(Mg)或锌(Zn)，但不限定于此。上述阻障层116可包含一层或多层III-V族半导体层，且其组成会不同于通道层114的III-V族半导体。举例来说，阻障层116可包含AlN、AlzGa(1-z)N(0＜z＜1)或其组合。根据一实施例，通道层114可以是未经掺杂的GaN层，而阻障层116可以为未经掺杂或本质上为n型的AlGaN层。由于通道层114和阻障层116之间具有不连续的能隙，通过将通道层114和阻障层116互相堆叠设置，电子会因压电效应而被聚集于通道层114和阻障层116之间的异质接面，因而产生高电子迁移率的薄层，也即二维电子气(2-DEG)区域130。针对常关型(normallyoff)元件而言，当不施加电压至栅极电极126时，被掺杂半导体盖层118所覆盖的区域不会形成2-DEG，可视为是2-DEG截断区域，此时源极电极122和漏极电极124之间不会导通。当施加正电压至栅极电极126时，被掺杂半导体盖层118所覆盖的区域会形成2-DEG，使得源极电极122和漏极电极124之间产生连续的2-DEG区域130，而让源极电极122和漏极电极124之间导通。
图2是根据本发明另一实施例所绘示的高电子迁移率晶体管的第一超晶格堆叠、拉伸应力层、组成渐变层和电隔离层的放大剖面示意图。图2与图1的差异在于图2的第一超晶格堆叠106-1与组成渐变层110之间还设置有拉伸应力层108。如图2所示，根据本发明一实施例，高电子迁移率晶体管100的第一超晶格堆叠106-1可由复数个成对堆叠的第一超晶格层106A和第二超晶格层106B组成。虽然图2仅显示四个成对堆叠的超晶格层，根据本发明其他实施例，第一超晶格堆叠106-1也可以由更多成对堆叠的超晶格层组成，例如由100对以上的超晶格层组成。其中，第一超晶格层106A具有拉伸应力，第二超晶格层106B具有压缩应力，且第二超晶格层106B堆叠于第一超晶格层106A上。换言之，第一超晶格层106A会对相邻的第二超晶格层106B产生拉伸应力，第二超晶格层106B会对相邻的第一超晶格层106A产生压缩应力。通过调整第一超晶格层106A和第二超晶格层106B的各层厚度，可以使得最上层的第二超晶格层106B以外的其他第二超晶格层106B中的2-DEG150和2-DHG140彼此成对，进而互相抵消2-DEG层及2-DHG层的作用。此外，根据本发明一实施例，在最上层的第二超晶格层106B上设置拉伸应力层108，可以在最上层的第二超晶格层106B中产生2-DEG，以抵消最上层的第二超晶格层106B中的2-DHG，由此可以避免最上层的第二超晶格层106B产生未与2-DEG配对的2-DHG层，进而防止侧向电流传输路径产生，避免相邻的HEMT之间发生漏电流。
此外，根据本发明一实施例，在电隔离层112与超晶格结构106的第一超晶格堆叠106-1之间设置组成渐变层110，且组成渐变层110设置于拉伸应力层108上。其中，组成渐变层110可以用以消除电隔离层112对于拉伸应力层108的压缩应力。根据本发明一实施例，超晶格结构106、拉伸应力层108和组成渐变层110的组成包含一相同的第三族元素，且在组成渐变层110中的该相同的第三族元素的原子百分比从超晶格结构106到电隔离层112的方向上逐渐减少，以避免电隔离层112产生压缩应力。由此，在电隔离层112与组成渐变层110的界面处便不会产生2-DHG，可以避免在电隔离层112的底面产生2-DHG层，进而防止侧向电流传输路径产生，避免相邻的HEMT之间发生漏电流。
又，根据本发明一实施例，可以通过调整组成渐变层110的成分，而使得组成渐变层110的底部具有拉伸应力。由此，可以对最上层的第二超晶格层106B产生拉伸应力，并在最上层的第二超晶格层106B中产生2-DEG，以抵消最上层的第二超晶格层106B中的2-DHG。因此，即便未设置拉伸应力层108，也可降低相邻的HEMT之间发生漏电流的程度。
此外，本发明的实施例除了可以避免相邻的HEMT之间发生漏电流，由于组成渐变层110、拉伸应力层108、超晶格结构106的组成，使得这些叠层之间具有良好的晶格匹配，因此可以避免HEMT叠层产生应力，进而避免极化效应产生，使得本发明的HEMT的各种漏电流降低，因而提升了HEMT的电性表现。
根据本发明一实施例，组成渐变层110的组成可以是三元III-V族半导体，例如氮化铝镓(AlxGa(1-x)N)，其中0.1<x<0.9，且x值从超晶格结构106到电隔离层112的方向上逐渐减少，也即在深度方向上，组成渐变层110中的前述相同的第三族元素例如铝(Al)的原子百分比从下到上递减，且组成渐变层110中的另一第三族元素例如镓(Ga)的原子百分比从下到上递增，电隔离层112中包含该另一第三族元素例如镓(Ga)。在一实施例中，拉伸应力层108的组成可以是二元III-V族半导体，例如氮化铝(AlN)。根据一实施例，拉伸应力层108中的该相同的第三族元素例如铝(Al)的平均原子浓度高于组成渐变层110中的此相同的第三族元素例如铝(Al)的平均原子浓度。此外，在一实施例中，组成渐变层110的厚度可为电隔离层112厚度的0.5％到5％，拉伸应力层108的厚度可为电隔离层112厚度的0.2％到2％。需注意的是，组成渐变层110和拉伸应力层108的厚度必须大于各超晶格层的厚度，例如大于第一超晶格层106A或第二超晶格层106B的厚度，才足以产生或消除界面的应力。根据本发明一实施例，组成渐变层110中可掺杂一掺质，该掺质可以是碳或铁，由此可增加组成渐变层110的电阻率。
根据本发明一实施例，当比较第一超晶格层106A和第二超晶格层106B时，第一超晶格层106A的组成的晶格常数较小且能隙较宽，例如是氮化铝(AlN)，第二超晶格层106B的组成的晶格常数较大且能隙较窄，例如是氮化铝镓(AlyGa(1-y)N，其中0.05<y<0.3)。组成渐变层110中的前述相同的第三族元素例如铝(Al)的平均原子浓度高于这些第二超晶格层106B中的该相同的第三族元素例如铝(Al)的平均原子浓度。根据一实施例，第一超晶格堆叠106-1中的各第二超晶格层106B中的铝(Al)的原子百分比可以不同，也即各第二超晶格层106B中的镓(Ga)的原子百分比可以不同，例如各第二超晶格层106B中的铝(Al)的原子百分比可以随着各层变化，由下层到上层递减，以降低第一超晶格堆叠106-1的应力。此外，根据一实施例，第一超晶格堆叠106-1的第一超晶格层106A和第二超晶格层106B中可掺杂一掺质，且该掺质可以是碳或铁，由此可增加第一超晶格堆叠106-1的电阻率。
此外，根据本发明一实施例，如图1所示，超晶格结构106可包含设置在第一超晶格堆叠106-1下方的第二超晶格堆叠106-2，类似于图2所示的第一超晶格堆叠106-1，第二超晶格堆叠106-2可由复数个成对堆叠的第三超晶格层和第四超晶格层组成，其中第三超晶格层具有拉伸应力，第四超晶格层具有压缩应力，且第四超晶格层堆叠于第三超晶格层上，通过调整第三超晶格层和第四超晶格层的各层厚度，可以使得第二超晶格堆叠106-2中不会产生不成对的2-DEG层及2-DHG层。此外，在一实施例中，第三超晶格层的组成例如是氮化铝(AlN)，第四超晶格层的组成例如是氮化铝镓(AlwGa(1-w)N，其中0.1<w<0.5)，且第二超晶格堆叠106-2中的铝(Al)的平均原子浓度高于第一超晶格堆叠106-1中的铝(Al)的平均原子浓度。在一实施例中，各第四超晶格层中的铝(Al)的原子百分比可以不同，也即各第四超晶格层中的镓(Ga)的原子百分比可以不同，例如各第四超晶格层中的铝(Al)的原子百分比可以随着各层变化，由下层到上层递减，以降低第二超晶格堆叠106-2的应力。此外，根据一实施例，第二超晶格堆叠106-2的第三超晶格层和第四超晶格层中可掺杂一掺质，且该掺质可以是碳或铁，由此可增加第二超晶格堆叠106-2的电阻。根据一实施例，组成渐变层110中的前述相同的第三族元素例如铝(Al)的平均原子浓度高于这些第四超晶格层中的此相同的第三族元素例如铝(Al)的平均原子浓度。
此外，根据本发明一实施例，组成渐变层110中的前述相同的第三族元素例如铝(Al)的平均原子浓度低于整体超晶格结构106中的该相同的第三族元素例如铝(Al)的平均原子浓度。根据一实施例，拉伸应力层108的厚度大于超晶格结构106中各超晶格层的厚度，例如大于第一超晶格堆叠106-1的第一超晶格层106A、第二超晶格层106B的厚度，且也大于第二超晶格堆叠106-2的第三超晶格层、第三超晶格层的厚度。
根据本发明一实施例，电隔离层112的组成可以是掺杂的或未掺杂的二元III-V族半导体，例如是碳掺杂的氮化镓(C-GaN)，且在电隔离层112中的碳掺质的浓度从组成渐变层110到通道层114的方向上逐渐增加，也即在深度方向上，电隔离层112中的碳掺质的浓度由下到上递增，以防止碳堆积在电隔离层112与组成渐变层110的界面处，由此让电隔离层112靠近通道层114的表面的电阻更高，以提供更好的电性隔离作用。
图3是根据本发明一实施例所绘示的高电子迁移率晶体管(HEMT)的组成渐变层、拉伸应力层和最上层的第二超晶格层中的相同的第三族元素例如铝(Al)的原子百分比随着不同深度位置变化的浓度曲线。图3的横轴是组成渐变层110、拉伸应力层108和最上层的第二超晶格层106B在深度方向的位置，纵轴是铝(Al)的原子百分比，根据一实施例，如图3所示，最上层的第二超晶格层106B的铝(Al)原子百分比大约为数值C3，拉伸应力层108的铝(Al)原子百分比最高为数值C2，且组成渐变层110的铝(Al)原子百分比在深度方向由下到上递减，从数值C1逐渐减少到接近0，其中数值C3为大约10％，数值C2为大约50％，且数值C1为大约30％，在此实施例中，组成渐变层110的铝(Al)原子百分比的浓度变化曲线可以是直线201。在一实施例中，组成渐变层110的铝(Al)原子百分比也可以从比数值C1更高或更低的其他数值作为起始数值而逐渐减少到接近0。根据本发明一实施例，拉伸应力层108的铝(Al)平均原子浓度高于组成渐变层110的铝(Al)平均原子浓度，且组成渐变层110的铝(Al)平均原子浓度高于最上层的第二超晶格层106B的铝(Al)平均原子浓度。
图4、图5和图6分别是根据本发明的一些实施例所绘示的HEMT的组成渐变层、拉伸应力层和最上层的第二超晶格层中的相同的第三族元素例如铝(Al)的原子百分比随着不同深度位置变化的浓度曲线。图4的实施例与图3的差异在于组成渐变层110的铝(Al)原子百分比的浓度变化曲线可以是弧线202，图5的实施例与图3的差异在于组成渐变层110的铝(Al)原子百分比的浓度变化曲线可以是阶梯状曲线203，图6的实施例与图3的差异在于组成渐变层110的铝(Al)原子百分比的浓度变化曲线可以是波浪状曲线204，其他类似的部分可参照前述图3的说明。
图7、图8、图9和图10分别是根据本发明实施例所绘示的制作高电子迁移率晶体管100的各中间阶段的剖面示意图。根据本发明一实施例，如图7所示，提供基底102，在其上依序形成有成核层104、超晶格结构106、拉伸应力层108、组成渐变层110、电隔离层112、通道层114、阻障层116及掺杂半导体盖层118的堆叠层。在一实施例中，超晶格结构106可由第一超晶格堆叠106-1设置于第二超晶格堆叠106-2上组成。在另一实施例中，超晶格结构106可由第一超晶格堆叠106-1构成。
根据一实施例，基底102可以是块硅基板、碳化硅(SiC)基板、蓝宝石(sapphire)基板、绝缘层上覆硅(silicon on insulator,SOI)基板或绝缘层上覆锗(germanium oninsulator,GOI)基板，但不限定于此。在另一实施例中，基底102还包含单一或多层的绝缘材料层以及/或其他合适的材料层(例如半导体层)与一核心层。绝缘材料层可以是氧化物、氮化物、氮氧化物、或其他合适的绝缘材料。核心层可以是碳化硅(SiC)、氮化铝(AlN)、氧化铝(Al2O3)、氮化铝镓(AlGaN)、氧化锌(ZnO)或氧化镓(Ga2O3)、或其他合适的陶瓷材料。在一实施例中，单一或多层的绝缘材料层以及/或其他合适的材料层包覆核心层。
成核层104可以选择地设置在基底102上，其具有较少的晶格缺陷，因此可以增进设置于成核层104上的超晶格结构106的磊晶质量。在一实施例中，成核层104可以包含氮化物(AlN)堆叠层，例如可包含第一氮化物层及第二氮化物层。根据本发明一实施例，第一氮化物层可例如是低温氮化铝层(LT-AlN)，该低温氮化铝层可以经由金属有机化学气相沉积(metal-organic CVD，MOCVD)，在800℃-1100℃的环境温度下形成；第二氮化物层可例如是高温氮化铝层(HT-AlN)，该高温氮化铝层可以经由金属有机化学气相沉积，在1100℃-1400℃的环境温度下形成，但不限定于此。
超晶格结构106设置在基底102上，根据本发明一实施例，超晶格结构106的第二超晶格堆叠106-2可以选择地设置于成核层104上，接着，第一超晶格堆叠106-1设置于第二超晶格堆叠106-2上，或者当省略第二超晶格堆叠106-2时，第一超晶格堆叠106-1可设置于成核层104上。超晶格结构106可用以降低基底102和设置于超晶格结构106上的半导体层之间的晶格不匹配(lattice mismatch)的程度，以及降低晶格不匹配所产生的应力。根据本发明一实施例，如图2所示，第一超晶格堆叠106-1可包含第一超晶格层106A及第二超晶格层106B。类似地，第二超晶格堆叠106-2可包含多个成对的超晶格层，例如第三超晶格层及第四超晶格层。根据不同需求，第一超晶格堆叠106-1及第二超晶格堆叠106-2可以各自是由至少两种III-V族半导体层周期性交替堆叠所构成的结构，例如各自包括复数个成对的AlN薄层/AlGaN薄层或复数个成对的AlN薄层/GaN薄层，或者各自包括多个组成比例渐变的III-V族半导体层堆叠所构成的结构，例如是氮化铝镓(AlaGa1-aN,0.15≦a≦0.9)中的铝组成比例可由下方的超晶格层至上方的超晶格层渐减，但不限定于此。根据一实施例，超晶格结构106可利用原子层沉积(atomic layer deposition,ALD)制程形成，经由调整沉积各原子层的来源气体比例，例如调整铝(Al)、氮(N)及镓(Ga)来源气体的比例，可以沉积各种组成比例的多个超晶格层堆叠。
根据本发明一实施例，拉伸应力层108可以选择地设置于超晶格结构106上，组成渐变层110可形成于拉伸应力层108上，拉伸应力层108和组成渐变层110的组成如前所述，在此不再重述。根据一实施例，组成渐变层110和拉伸应力层108可利用原子层沉积(atomiclayer deposition,ALD)制程形成，经由调整沉积各原子层的来源气体比例，例如调整铝(Al)、氮(N)及镓(Ga)来源气体的比例，可以沉积组成比例渐变的多个原子层堆叠，进而形成例如铝(Al)原子百分比或原子浓度渐变的组成渐变层110。根据一实施例，拉伸应力层108的厚度可以是2nm到20nm，或者可以是电隔离层112厚度的0.2％到2％；组成渐变层110的厚度可以是5nm到50nm，或者可以是电隔离层112厚度的0.5％到5％。
根据本发明一实施例，电隔离层112设置于组成渐变层110上，电隔离层112相较于其他的层具有较高的电阻率，因此可避免设置于电隔离层112上的半导体层和基底102间产生漏电流。通道层114可设置于电隔离层112上，阻障层116可设置于通道层114上，通道层114和阻障层116的组成如前所述，在此不再重述。掺杂半导体盖层118可形成于阻障层116上，以空乏二维电子气(2-DEG)区域，达成HEMT的常关(normally-off)状态。掺杂半导体盖层118可以是被掺杂的一层或多层III-V族半导体层，例如以p型掺杂剂或n型掺杂剂掺杂的GaN。其成分可以是GaN、AlGaN、InGaN或InAlGaN，其掺质可以是C、Fe、Mg或Zn，但不限定于此。根据一实施例，掺杂半导体盖层118可以是p型的GaN层。
接着，根据本发明一实施例，如图8所示，形成图案化的掺杂半导体盖层118于阻障层116上，可以利用微影和蚀刻制程形成图案化的掺杂半导体盖层118。然后，在HEMT的外围形成隔离区120，以隔离相邻的HEMT。根据一实施例，隔离区120贯穿阻障层116向下延伸至通道层114中，且与电隔离层112相隔一段距离。在一实施例中，隔离区120可以是浅沟槽隔离区(shallow trench isolation,STI)，其可以经由蚀刻制程在阻障层116和通道层114中形成沟槽，然后在沟槽中填充一层或多层介电材料，例如氧化硅、氮化硅或前述的组合，并经过化学机械研磨(chemical mechanical polishing，CMP)制程而形成隔离区120。在另一实施例中，隔离区120可以利用离子注入方式形成，使用硬屏蔽覆盖预定形成隔离区120以外的区域，将掺质注入到阻障层116和通道层114中而形成隔离区120，掺质例如为氦或碳。
接着，根据本发明一实施例，如图9所示，在隔离区120和阻障层116上形成第一钝化层128-1，以及在掺杂半导体盖层118的两侧形成源极电极122和漏极电极124。在一实施例中，源极电极122和漏极电极124贯穿第一钝化层128-1和阻障层116，向下延伸至通道层114中，使得源极电极122和漏极电极124的底部高于隔离区120的底部，并且低于通道层114的顶面。在另一实施例中，源极电极122和漏极电极124贯穿第一钝化层128-1，向下延伸至阻障层116中，使得源极电极122和漏极电极124的底部高于隔离区120的底部，并且低于阻障层116的顶面。
根据一实施例，可先沉积第一钝化层128-1以覆盖隔离区120、阻障层116和掺杂半导体盖层118，然后在第一钝化层128-1、阻障层116和通道层114中形成分别位于掺杂半导体盖层118两侧的源极电极122和漏极电极124的接触洞，然后，于接触洞内及第一钝化层128-1上沉积导电材料层。在一实施例中，可以经由化学机械研磨制程形成源极电极122和漏极电极124，且露出掺杂半导体盖层118的顶面，其中源极电极122和漏极电极124的顶面可以与掺杂半导体盖层118的顶面齐平。在另一实施例中，在沉积导电材料层之后，可以使用蚀刻制程以移除接触洞之外的导电材料层，以形成源极电极122和漏极电极124，且掺杂半导体盖层118的顶面仍可以被第一钝化层128-1覆盖。
根据一实施例，源极电极122和漏极电极124可以是单层或多层的结构，且其组成可以包括欧姆接触金属。其中，欧姆接触金属是指可以和半导体层(例如通道层114)产生欧姆接触(ohmic contact)的金属、合金或其堆叠层，例如是Ti、Ti/Al、Ti/Al/Ti/TiN、Ti/Al/Ti/Au、Ti/Al/Ni/Au或Ti/Al/Mo/Au，但不限定于此。
接着，根据本发明一实施例，如图10所示，形成第二钝化层128-2覆盖第一钝化层128-1、掺杂半导体盖层118、源极电极122和漏极电极124，第一钝化层128-1和第二钝化层128-2可以合并称为钝化层128。然后，在第二钝化层128-2中形成栅极电极126的接触洞125，以露出掺杂半导体盖层118的顶面。根据本发明一实施例，对于掺杂半导体盖层118的顶面设置有蚀刻停止层(图未示)的情形，蚀刻停止层可以被暴露出于接触洞125。其中，蚀刻停止层可用于保护掺杂半导体盖层118，以避免掺杂半导体盖层118直接接触形成接触洞125时所采用的蚀刻剂。之后，在接触洞125内及第二钝化层128-2上沉积导电材料层，经过微影和蚀刻制程将导电材料层图案化后，形成如图1所示的栅极电极126。根据一实施例，栅极电极126的顶面高于钝化层128的顶面。在另一实施例中，栅极电极126的一部分还可以延伸至钝化层128的顶面上。
根据一实施例，栅极电极126可以是单层或多层的结构，例如是包含第一导电层和第二导电层的双层结构。其中，第一导电层可以直接接触掺杂半导体盖层118，且其组成包括肖特基接触金属。其中，肖特基接触金属是指可以和半导体层(例如掺杂半导体盖层118)产生肖特基接触(Schottky contact)的金属、合金或其堆叠层，例如是TiN、W、Pt、Ni或Ni，但不限定于此。第二导电层的组成可以包括Ti、Al、Au、Mo，但不限定于此。根据一实施例，第一导电层还可以包含耐火性金属的金属氮化物，且耐火性金属可选自由钛、锆、铪、钒、铌、钽、铬、钼、钨、锰、鎝、铼、钌、锇、铑及铱所构成的群组。
根据一实施例，第一钝化层128-1和第二钝化层128-2的材料包含氧化铝(Al2O3)、氮化硅(Si3N4)、氮氧化硅(SiON)、或氧化硅(SiO2)，并且第一钝化层128-1和第二钝化层128-2的材料可以相同。在另一实施例中，第一钝化层128-1和第二钝化层128-2的材料可以不同。
根据本发明的实施例目的之一，可以避免超晶格结构与电隔离层之间产生电流传输路径。根据本发明的实施例另一目的之一，以避免相邻的HEMT之间发生漏电流的互相干扰问题。这不但改善了封装前裸晶针测(CP)测试的正确度，而能更正确判断HEMT是否符合电性规格，同时还能维持HEMT的2-DEG效能，改善了HEMT的电性表现。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (13)

1.一种半导体结构，其特征在于，包括：
一超晶格结构，设置于一基底上；
一电隔离层，设置于所述超晶格结构上；
一通道层，设置于所述电隔离层上；以及
一组成渐变层，设置于所述电隔离层与所述超晶格结构之间，其中所述组成渐变层与所述超晶格结构包含一相同的第三族元素，且在所述组成渐变层中的所述相同的第三族元素的原子百分比从所述超晶格结构到所述电隔离层的方向上逐渐减少。
2.如权利要求1所述的半导体结构，其特征在于，还包括一拉伸应力层，设置于所述超晶格结构与所述组成渐变层之间，其中所述拉伸应力层包含所述相同的第三族元素。
3.如权利要求2所述的半导体结构，其特征在于，所述拉伸应力层中的所述相同的第三族元素的平均原子浓度高于所述组成渐变层中的所述相同的第三族元素的平均原子浓度。
4.如权利要求2所述的半导体结构，其特征在于，所述组成渐变层的组成包括氮化铝镓AlxGa(1-x)N，其中0.1<x<0.5，且x值从所述超晶格结构到所述电隔离层的方向上逐渐减少，所述拉伸应力层的组成包括氮化铝。
5.如权利要求4所述的半导体结构，其特征在于，所述电隔离层包括碳掺杂的氮化镓。
6.如权利要求2所述的半导体结构，其特征在于，所述拉伸应力层的厚度为所述电隔离层厚度的0.2％到2％。
7.如权利要求1所述的半导体结构，其特征在于，所述组成渐变层包含一掺质，且所述掺质包括碳或铁。
8.如权利要求1所述的半导体结构，其特征在于，所述电隔离层包含另一第三族元素，且所述组成渐变层包含所述另一第三族元素，在所述组成渐变层中的所述另一第三族元素的原子百分比从所述超晶格结构到所述电隔离层的方向上逐渐增加。
9.如权利要求1所述的半导体结构，其特征在于，所述电隔离层包含一碳掺质，且在所述电隔离层中的所述碳掺质的浓度从所述组成渐变层到所述通道层的方向上逐渐增加。
10.如权利要求1所述的半导体结构，其特征在于，所述组成渐变层中的所述相同的第三族元素的平均原子浓度低于所述超晶格结构中的所述相同的第三族元素的平均原子浓度。
11.如权利要求1所述的半导体结构，其特征在于，所述超晶格结构包括复数个成对堆叠的一第一超晶格层和一第二超晶格层，所述第一超晶格层具有拉伸应力，所述第二超晶格层具有压缩应力，且所述第二超晶格层堆叠于所述第一超晶格层上，所述组成渐变层中的所述相同的第三族元素的平均原子浓度高于所述些第二超晶格层中的所述相同的第三族元素的平均原子浓度。
12.如权利要求1所述的半导体结构，其特征在于，所述组成渐变层的厚度为所述电隔离层厚度的0.5％到5％。
13.一种高电子迁移率晶体管，其特征在于，包括：
一如权利要求1所述的半导体结构；
一阻障层，设置于所述通道层上；
一掺杂半导体盖层，设置于所述阻障层上；
一栅极电极，设置于所述掺杂半导体盖层上；以及
一源极电极和一漏极电极，分别设置于所述栅极电极的两侧。
CN202110730091.4A 2021-06-29 2021-06-29 半导体结构及高电子迁移率晶体管 Pending CN115548087A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110730091.4A CN115548087A (zh) 2021-06-29 2021-06-29 半导体结构及高电子迁移率晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110730091.4A CN115548087A (zh) 2021-06-29 2021-06-29 半导体结构及高电子迁移率晶体管

Publications (1)

Publication Number Publication Date
CN115548087A true CN115548087A (zh) 2022-12-30

Family

ID=84717383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110730091.4A Pending CN115548087A (zh) 2021-06-29 2021-06-29 半导体结构及高电子迁移率晶体管

Country Status (1)

Country Link
CN (1) CN115548087A (zh)

Similar Documents

Publication Publication Date Title
CN112490286B (zh) 半导体装置及其制作方法
JP6649208B2 (ja) 半導体装置
CN112490285B (zh) 半导体装置及其制作方法
CN112216736A (zh) 高电子移动率晶体管与其制作方法
US11201234B1 (en) High electron mobility transistor
US11929407B2 (en) Method of fabricating high electron mobility transistor
CN114175267B (zh) 半导体器件及其制造方法
WO2024104033A1 (zh) 半导体器件以及制造半导体器件的方法
TWI768985B (zh) 半導體結構及高電子遷移率電晶體
US20220336649A1 (en) High electron mobility transistor and fabrication method thereof
US20220293779A1 (en) High electron mobility transistor and fabrication method thereof
TWI740554B (zh) 高電子遷移率電晶體
CN111613666B (zh) 半导体组件及其制造方法
CN111902945B (zh) 半导体装置及其制造方法
US11942519B2 (en) Semiconductor structure and high electron mobility transistor
CN115548087A (zh) 半导体结构及高电子迁移率晶体管
CN113871476A (zh) 高电子迁移率晶体管及高压半导体装置
TW202230799A (zh) 高電子遷移率電晶體及其製作方法
TWI790655B (zh) 半導體結構及高電子遷移率電晶體
CN113451403A (zh) 高电子迁移率晶体管及其制作方法
US11967642B2 (en) Semiconductor structure, high electron mobility transistor and fabrication method thereof
TW202111949A (zh) 增強型高電子遷移率電晶體
TWI755277B (zh) 高電子遷移率電晶體及其製作方法
CN115513276A (zh) 半导体结构及高电子迁移率晶体管
WO2023197088A1 (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination