CN115522252A - 电镀系统及其检测方法 - Google Patents

电镀系统及其检测方法 Download PDF

Info

Publication number
CN115522252A
CN115522252A CN202210146814.0A CN202210146814A CN115522252A CN 115522252 A CN115522252 A CN 115522252A CN 202210146814 A CN202210146814 A CN 202210146814A CN 115522252 A CN115522252 A CN 115522252A
Authority
CN
China
Prior art keywords
contact
substrate
cone
resistance
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210146814.0A
Other languages
English (en)
Other versions
CN115522252B (zh
Inventor
黄永昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115522252A publication Critical patent/CN115522252A/zh
Application granted granted Critical
Publication of CN115522252B publication Critical patent/CN115522252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/005—Contacting devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/02—Tanks; Installations therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Abstract

本揭露是关于一种电镀系统及其检测方法，电镀系统包括设置在该电镀系统的一圆锥体的一表面上的一第一接点检测感测器和一第二接点检测感测器。该第一接点检测感测器检测待由该电镀系统镀覆的一基板与一第一接点接脚之间的一第一接点处的一第一电阻，该第二接点检测感测器检测该基板与一第二接点接脚之间的一第二接点处的一第二电阻。一控制器接收该第一电阻和该第二电阻，且当该第一电阻与该第二电阻之间的差值不在一第一预定电阻范围内，或者该第一电阻或该第二电阻不在一第二预定电阻范围内时，确定未正确形成该第一接点和该第二接点。

Description

电镀系统及其检测方法
技术领域
本揭露关于一种电镀系统及其检测方法。
背景技术
随着半导体技术的进步，对更高储存容量、更快处理系统、更高性能及更低成本的需求不断增加。为了满足这些需求，半导体行业不断按比例缩小半导体装置的尺寸。这种按比例缩小增加了半导体制造制程的复杂度以及对半导体制造系统中特征精度的要求。
发明内容
根据本揭露的一些实施例中，一种电镀系统包括:一电镀室，用以固持一电镀槽；一基板固持件，用以固持待由该电镀槽镀覆的一基板，其中该基板固持件包括一第一接点接脚和一第二接点接脚，且其中该第一接点接脚和该第二接点接脚用以在电镀期间接收供应给该基板的电力；及一圆锥体，用以将该基板装载到该基板固持件上，其中该圆锥体包括一第一接点检测感测器和设置在该圆锥体的一表面上的一第二接点检测感测器，其中当该圆锥体处于一闭合位置时，在该基板与该第一接点接脚之间形成一第一接点，且在该基板与该第二接点接脚之间形成一第二接点，其中该第一接点检测感测器和该第二接点检测感测器分别设置在该第一接点接脚和该第二接点接脚垂直上方，并分别用以检测该第一接点和该第二接点的第一电阻和第二电阻。
根据本揭露的一些实施例中，一种电镀系统包括:一电镀室，用以固持一电镀槽；一基板固持件，用以固持待由该电镀槽镀覆的一基板，其中该基板固持件包括用以在电镀期间接收电力的一接点接脚阵列；一圆锥体，用以将该基板装载到该基板固持件上，其中该圆锥体包括设置在该圆锥体的一表面上的一第一接点检测感测器阵列，其中在该基板与该接点接脚阵列之间形成多个接点，且其中该第一接点检测感测器阵列设置在该接点接脚阵列垂直上方并用以量测该些接点的电阻；一控制器，耦合到该第一接点检测感测器阵列并用以接收该些所量测的电阻；及一处理器，耦合到该控制器，其中该处理器用以确定一预定值与该些电阻之间的差值，并基于该差值确定该些接点的一状态。
根据本揭露的一些实施例中，一种电镀系统的检测方法包括以下步骤：通过一第一接点检测感测器量测一接点接脚与待由一电镀系统镀覆的一基板之间的一第一电阻；通过一第二接点检测感测器量测该基板与一第二接点接脚之间的一第二电阻，其中该第一接点接脚和该第二接点接脚设置在一基板固持件上，且该第一接点检测感测器和该第二接点检测感测器设置在该电镀系统的一圆锥体的一表面上；通过一控制器将一预定电阻范围与该第一电阻和该第二电阻进行比较；通过该控制器基于该比较产生一比较结果；及通过该控制器输出一信号以指示一第一接点和一第二接点的一状态，其中基于该比较结果，在该第一接点接脚与该基板之间形成该第一接点，且在该基板与该第二接点接脚之间形成该第二接点。
附图说明
当结合附图阅读时，自以下详细描述中最好地理解本揭露的各方面。
图1A至图1D示出根据一些实施例的具有接点检测感测器阵列的电镀系统的横截面视图；
图1E至图1F示出根据一些实施例的具有接点检测感测器阵列的电镀系统的等角视图；
图2A示出根据一些实施例的电镀系统的接点检测感测器阵列的俯视图；
图2B示出根据一些实施例的电镀系统的圆锥体的一部分及附接到该圆锥体的板的三维视图，其中接点检测感测器阵列可以设置在板的表面上；
图2C至图2D示出根据一些实施例的实例接点检测感测器的尺寸参数及电路；
图2E至图2F示出根据一些实施例的电镀系统的接点检测感测器阵列的横截面视图；
图3A至图3D示出根据一些实施例的电镀系统的接点检测感测器阵列的俯视图；
图4是根据一些实施例的使用具有接点检测感测器阵列的电镀系统的方法的流程图。
现在将参考附图描述说明性实施例。在附图中，相同参考数字通常表示相同、功能相似及/或结构相似的元件。
【符号说明】
101:电镀系统
103:电镀室
105:阳极电解质溶液
107:电镀槽
109:化学输送阻障层
111:阳极
113:基板
114:基板夹持器
117:轴
118:致动器
119:控制器
122、322:圆锥体
123:端头密封件
124:杯
125:杯底
130:接点接脚层
131、133、235、311、321、331、339、341、349:接点检测感测器
132、134:接点接脚
139:接点
222:板
233:填充物
251:接收器
252:处理器
310:阵列
320:第一阵列
330:第二阵列
340:第三阵列
400:方法
405、410、415、420、425、430、435:操作
A～L:位置
D1、D2、D3、D4、D5、D6、D7、D8:距离
O:内径
Q:外径
R1:固定电阻器
Rs:电阻
T:直径
U:长度
V2、Vr:电压
X、Y、Z:轴
具体实施方式
以下揭露内容提供许多不同的实施例或实例，用于实现所提供主题的不同特征。下面描述组件及布置的特定实例以简化本揭露。当然，这些组件及布置仅仅是实例而非限制性的。例如，在以下描述中，在第二特征上方形成第一特征可包括其中第一特征及第二特征直接接触形成的实施例，且亦可包括其中额外特征可形成在第一特征与第二特征之间，使得第一特征及第二特征可以不直接接触的实施例。如本文所用，在第二特征上形成第一特征意味着第一特征与第二特征直接接触形成。此外，本揭露可以在各种实例中重复参考数字及/或字母。这种重复本身并不规定所论述的各种实施例及/或组态之间的关系。
为了便于描述，在本文中可使用诸如“在……之下”、“下方”、“下部”、“上方”、“上部”等空间相对术语来描述一个元件或特征与另一个(些)元件或特征如图所示的关系。除了图中描绘的定向之外，空间相对术语旨在涵盖装置在使用或操作中的不同定向。设备可以以其他方式定向(旋转90度或处于其他定向)且本文所用的空间相对描述词同样可以相应地解释。
应当注意，说明书中对“一个实施例”、“一实施例”、“一实例实施例”、“示例性”等的引用指示所描述的实施例可包括特定特征、结构或特性，但每一个实施例可能不一定包括特定特征、结构或特性。此外，此类短语不一定指相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，无论是否明确描述，结合其他实施例来实现此类特征、结构或特性将在熟悉此项技术者的知识范围内。
应当理解，本文中的措辞或术语是出于描述而非限制的目的，使得本说明书的术语或措辞应由熟悉相关领域技术者根据本文中的教示进行解释。
在一些实施例中，术语“约”和“基本上”可以表示在值的5％(例如，值的±1％、±2％、±3％、±4％、±5％)内变化的给定量的值。这些值仅仅是实例而非限制性的。术语“约”和“基本上”可以指熟悉相关领域技术者根据本文的教示所解释的值的百分比。
电镀是一种使用电流减少电极(例如阳极)处溶解的金属阳离子，使得该些金属阳离子在另一电极(例如阴极)上形成薄的连贯金属涂层的制程。术语「电镀」亦用于使阴离子在固体基板上电氧化。电镀主要用于改变物体的表面特性，以在尺寸较小的零件上增加厚度或通过电铸形成物体。在电镀期间，将阳极和阴极浸入一种称为电解质(或电镀槽)的溶液中，该溶液含有一或多种溶解的金属盐以及允许电流流动的其他离子。电镀电路由阳极、阴极和电解质组成。待镀覆的部分为阴极。在一些实施例中，阳极由待溶解和镀覆到阴极上的金属制成，因此阳极有时被称为牺牲金属。电源向阳极提供直流电，从而氧化阳极的金属原子并使其溶解于溶液中。在阴极(可以是基板)处，电解质溶液中溶解的金属离子在溶液和阴极之间的界面处被还原，从而“析出”到阴极上。在半导体制造制程中，电镀可用于用铜或其他金属对晶圆或基板进行镀覆。将待镀覆基板或晶圆浸没于电解质中作为阴极，且将铜用作阳极。在阴极和阳极之间施加电流，以便铜离子可以迁移并沉积到晶圆上具有预先存在的金属种晶层的区域上。
电镀系统可包括电镀室，该电镀室具有包含阳极的阳极室和包含电镀槽的阴极室。基板可以浸没于电镀槽中作为待镀覆的阴极。基板可以是在其表面上蚀刻有沟槽的半导体基板，用于镶嵌处理、晶圆级封装及/或包括形成硅穿孔(through-silicon-via，TSV)的孔的封装。电镀系统可进一步包括固持夹具，该固持夹具包括基板固持件和圆锥体，两者均可旋转以移动和/或支撑待镀覆基板。圆锥体可用于将基板装载到基板固持件上。装载时，圆锥体可处于打开位置，并可向下按压基板背面，并可将基板放置到基板固持件上以在电镀期间支撑基板。装载后，圆锥体可处于闭合位置，且基板固持件可闭合，以在其周边紧靠基板固持件的端头密封件密封基板。基板固持件可进一步包括接点接脚阵列。可在基板与接点接脚之间形成接点，以在电镀期间经由电镀系统的电源为基板提供电荷，使得基板可充当阴极。
然而，由于各种原因，例如，反复使用基板固持件、圆锥体压力不均匀，基板与接点接脚阵列之间可能会形成不良接点。不良接点可指基板与接点接脚阵列之间的不均匀或不良形成的接点，或基板与一些接点接脚之间未形成接点。因此，被镀覆的基板在基板表面上可具有不均匀分布的镀层，这可导致基板性能退化或导致基板损坏。期望检测基板与接点接脚阵列之间形成的不良接点。
本揭露提供实例电镀系统，其可检测待镀覆基板与基板固持件的接点接脚阵列之间的不均匀或不良接点。在一些实施例中，电镀系统的圆锥体包括接点检测感测器阵列。接点检测感测器可以检测在基板与设置在接点检测感测器下方的接点接脚之间形成的接点的电阻。控制器可以耦合到第一接点检测感测器和第二接点检测感测器，且可用以接收第一接点检测感测器检测到的第一电阻和第二接点检测感测器检测到的第二电阻。控制器可进一步用以在第一电阻与第二电阻之间的差值在第一预定电阻范围内时，确定第一接点和第二接点是正确的接点(亦称为“良好接点”)。此外，控制器用以在第一电阻和第二电阻小于预定电阻或在第二预定电阻范围内时，确定第一接点和第二接点是正确的接点。此外，控制器用以在第一电阻或第二电阻不在第二预定电阻范围内，或者第一电阻与第二电阻之间的差值不在第一预定电阻范围内时，报告不良接点。
在一些实施例中，控制器可以在圆锥体处于闭合位置且基板固持件闭合时，确定和/或报告在电镀操作开始之前，待镀覆基板与基板固持件的接点接脚阵列之间是否正确形成接点。在一些其他实施例中，控制器可在电镀操作期间实时确定和/或报告待镀覆基板与基板固持件的接点接脚阵列之间是否形成接点，以提高镀覆性能并防止基板损坏。
图1A至图1D示出根据一些实施例的电镀系统101的横截面视图，电镀系统101具有接点检测感测器阵列，该阵列包括设置在圆锥体122的表面上的接点检测感测器131和133。接点检测感测器阵列可以包括两个或更多个接点检测感测器，且可以以圆形组态(图1A至图1D中不可见，示于图2A至图2B和图3A至图3D中)或其他几何组态布置。接点检测感测器131和133可用以检测电镀系统101中待镀覆基板113与基板固持件114的包括接点接脚132和134的接点接脚阵列之间的良好接点形成。尽管为了简单起见展示两个接点接脚132和134，但是接点接脚阵列可以包括两个或更多个接点接脚，且可以以圆形组态(图1A至图1D中不可见，示于图1E中)或其他几何组态布置。图1E至图1F示出电镀系统101的一部分的等角视图。除非另有说明，否则图1A至图1F中具有相同注释的元件的论述相互适用。
在一些实施例中，如图1A至图1F所示，电镀系统101可包括电镀室103。图1F在等角视图中显示真空兼容电镀室103。电镀室103提供可进行镀覆的真空环境。电镀室103可以具有带有阳极111的阳极室和带有电镀基板113的电镀槽的阴极室。电镀槽107亦可称为电解质槽、电解质、槽、电镀液或简称为阴极电解质。电镀槽107可在阴极室和阴极电解质贮存器(未图示)之间循环。电镀槽107可包括各种化学品，诸如CuSO4、HCI、H2O、Cu2+、Cl-、H+、促进剂、抑制剂、匀染剂及其他化学品。
在一些实施例中，阳极室可由包围阳极111的化学输送阻障层109形成。阳极室可进一步包括与阳极111相关联的阳极电解质溶液105。阳极111可由牺牲金属(诸如铜)或尺寸稳定金属(诸如钛或铂)制成。阳极电位经由阳极电连接115施加到阳极111。在一些实施例中，阳极电连接可包括由诸如钛或钽等耐腐蚀金属形成的导线。阻障层109可以是多孔膜，且可以用于在阳极室和阴极室中保持分开的化学和/或物理环境。阻障层109可设计为在很大程度上防止非离子有机物进入阳极室。
在一些实施例中，基板113可装载到电镀系统101中并浸没到电镀槽107中，以便基板113可充当待镀覆阴极。基板113可以是半导体晶圆、晶圆基板或部分制造的积体电路。基板113的直径可为约200mm、约300mm或约450mm。基板113可以处于积体电路制造制程的许多阶段中的任何阶段，例如在其表面上蚀刻有沟槽以进行镶嵌处理。因此，电镀系统101可用于多种应用，包括镶嵌互连、晶圆级封装(wafer-level packaging，WLP)、硅穿孔(through-silicon-via，TSV)和无电镀沉积(electroless deposition，ELD)。除了镀覆基板113之外，电镀系统101亦可用于镀覆其他工件或物品，诸如印刷电路板等。工件可以具有各种形状、尺寸和材料。
如图1A所示，电镀室103进一步包括固持夹具，诸如基板固持件114和圆锥体122，两者均可旋转以移动和/或支撑基板113。在一些实施例中，可以存在多个固持夹具来支撑多个基板(未图示)。基板固持件114亦称为蛤壳组件。在一些实施例中，如图1A至图1F所示，基板固持件114可包括具有杯底125的杯124和安装在杯底125上的端头密封件123(示于图1B中)。杯124可由杯形支柱(未图示)支撑。包括接点检测感测器131和133的接点检测感测器阵列可设置在圆锥体122的表面上，例如圆锥体122的底面、圆锥体122上的凹面或圆锥体122的嵌入面。在一些实施例中，接点检测感测器131和133可至少部分地嵌入凹槽内的圆锥体122中。
在一些实施例中，如图1A所示，耦合到致动器118的轴117可以沿Z轴(垂直上下)移动基板固持件114和圆锥体122或旋转。致动器118可由控制器119控制。轴117可以称为锥形圆筒，且致动器118可以称为旋转马达。电镀系统101可进一步包括基板倾斜组件(未图示)，以相对于水平面沿Y轴和X轴使基板113倾斜。这些元件可以一起工作以控制镀覆期间基板113的垂直速度、角度和旋转速率。
图1B至图1D以额外细节示出基板固持件114和接点接脚132的一部分，且为了简单起见，图1B至图1D中未展示图1A的所有元件。如图1B中带有更多细节的横截面视图所示，圆锥体122处于缩回、向上或打开位置，且基板固持件114处于打开组态，而基板113未装载到基板固持件114上。基板固持件114可以包括安装在杯底125上的端头密封件123。接点接脚132可以形成为附接到杯124的电接点指，但是其他形状/类型的电导线亦有可能用于向基板113供应电流。为了简单起见，图1B至图1D中未展示具有接点接脚134的基板固持件114的部分。在一些实施例中，可存在约500个至约600个接点接脚。接点接脚阵列可以形成设置在端头密封件123上方的接点接脚层130(示于图1E中)。
如图1C中带有装载基板113的更多细节的横截面视图所示，圆锥体122可向下按压基板113的背面以固定基板113。圆锥体122可相对于杯124和端头密封件123移动，以将基板113放置到基板固持件114上。可以将基板113装载到电镀系统101中，放置在沿Y轴和X轴水平定向的基板固持件114上。当由圆锥体122固定时，基板113可围绕穿过其中心且垂直于基板113的镀覆表面的轴117旋转。
如图1D中横截面视图所示，圆锥体122可将基板113放置到基板固持件114上、端头密封件123和接点接脚132上方。圆锥体122据称处于闭合位置，如图1D所示。当基板113与接点接脚132物理接触时，在接点接脚132与基板113之间形成接点。例如，当将基板113压入端头密封件123中时，在基板113与接点接脚132接触时形成接点139。接点接脚132在电镀操作期间经由电镀系统101的电源为基板113提供电荷，使得基板113可以成为阴极。
在装载基板113之后，基板固持件114可闭合以在其周边紧靠端头密封件123密封基板113。一旦基板113倚靠在端头密封件123上，可将杯形支柱压缩(例如，移动穿过圆锥体122)。因此，杯124和圆锥体122朝彼此移动，以便将圆锥体122的底面压在基板113的后表面上，使得将基板113的另一侧(待镀侧)的周边压在端头密封件123上，从而形成液密密封。因此，包括接点接脚132和134的接点接脚阵列可以通过在基板113与端头密封件123之间形成的液密密封来保护，该液密密封在电镀期间使电镀溶液离开基板113的背面并远离接点接脚132和134。接点检测感测器131和133与基板113的背面物理接触。
在电镀开始之前，将基板固持件114沿Z轴降低到包含电镀槽107的阴极室中，使得基板113的工作面(向下表面)降低到电镀槽107的液面以下。基板固持件114在浸入电镀槽107期间支撑基板113。
在电镀期间，在阳极111和充当阴极的基板113之间建立电场。控制器119控制电源，以在电镀期间经由接点接脚132或134向基板113提供电力。例如，控制器119可以在浸入之前和期间向基板113施加恒定的阴极电位或电流，以保护种晶层免于溶解。该电场驱动阳离子从阳极室穿过阻障层109和阴极室并到达基板113。在基板113处，发生电化学反应，其中金属阳离子被还原以在基板113的表面上形成固体金属层。在一些实施例中，金属离子为铜离子，且铜金属沉积到基板113上的图案化沟槽中。
为了在基板113的表面上实现均匀电镀，必须经由接点接脚层130(图1E)中包括接点接脚132和134的接点接脚阵列均匀地向基板113供电。然而，接点接脚132和134可能与基板113没有适当的接触。这种不均匀接触可由圆锥体122的不均匀压力或一些其他原因引起，例如，反复使用对接点接脚造成的损坏。圆锥体122保持基板113与接点接脚132接触。圆锥体122施加在基板113上的压力可以不均匀分布，导致基板113与接点接脚层130中的接点接脚阵列之间的不均匀接触。
在一些实施例中，接点检测感测器131和133可与基板113接触，以检测电阻值或在接点接脚132和134与基板113之间形成的接点的电阻。接点检测感测器阵列中的每个接点检测感测器可对应于接点接脚阵列中的每个接点接脚，以检测每个接点接脚与基板113之间的电阻。因此，在一些实施例中，接点接脚的数量可以等于接点检测感测器的数量。控制器119可以耦合到接点检测感测器131和133，且可用以接收在基板113与接点接脚层130中的接点接脚(诸如接点接脚132和134)接触时形成的接点的电阻。例如，控制器119接收在基板113与接点接脚132之间形成的接点139的电阻。
在一些实施例中，控制器119可基于圆锥体122的接点检测感测器131和133检测到的接点的所接收电阻，进一步确定在接点接脚132和134与基板113之间形成的接点是否正常工作。例如，接点检测感测器131可以检测在接点接脚132与基板113之间形成的接点139是否正确。当接点接脚132和基板113正常工作以形成接点139时，接点检测感测器131检测到的电阻可以在约200莫姆至约500莫姆的范围内。当在基板固持件114的柱塞点处形成接点139时，接点检测感测器131检测到的电阻可以在约950莫姆至约1200莫姆的范围内。此类电阻范围仅作为实例提供。对于不同的系统，电阻范围可能不同。例如，柱塞点处的电阻可以是基板固持件114标准点处的电阻的约1.5倍至约4倍。若接点接脚132损坏，则基板113可能不与接点接脚132接触，且因此可能未正确形成接点139。在这种情况下，在接点接脚132与基板113之间形成的接点139的电阻可以大于或小于标称电阻。
在一些实施例中，检测单个接点处的电阻不能准确预测基板113的操作状态。当圆锥体122例如以倾斜的角度不均匀地按压基板113时，基板113可与接点接脚层130中的一些接点接脚接触，而不与另一些接点接脚接触。接点接脚层130中的接点接脚阵列可以检测基板113与各种接点接脚之间的不同电阻值，使得控制器119可以对镀覆基板113的操作进行更准确的评估，这将参考图2A至图2F进行更详细的描述。
图2A示出根据一些实施例的接点检测感测器阵列的俯视图，该接点检测感测器阵列设置在圆锥体122的表面上，以检测电镀系统101中待镀覆基板113与基板固持件114的接点接脚阵列之间的正确接点形成。另外且可替代地，图2B示出圆锥体122的一部分和附接到圆锥体122的板222的三维视图，其中接点检测感测器阵列可以设置在板222的表面上。图2C至图2D示出接点检测感测器的尺寸参数及电路。图2E至图2F示出设置在圆锥体122的表面上的接点检测感测器阵列的横截面视图。除非另有说明，否则图1A至图1F和图2A至图2F中具有相同注释的元件的论述相互适用。
在一些实施例中，如图2A所示，电镀系统101可包括圆锥体122，圆锥体122可包括接点检测感测器阵列，该接点检测感测器阵列在相应位置A～L中具有十二个接点检测感测器。尽管图2A中显示十二个接点检测感测器，但接点检测感测器阵列可以包括任意数量的接点检测感测器。为了简单起见，论述接点检测感测器131、133和235。除非另有说明，否则接点检测感测器131、133和235的论述亦适用于接点检测感测器阵列的其他接点检测感测器。位置A～L中的每个接点检测感测器可以具有直径Q，且圆锥体122可以具有直径T。在一些实施例中，直径Q可以在直径T的约1％至约2％的范围内。直径Q的该范围允许在圆锥体122上放置足够数量的接点检测感测器，以检测基板113与接点接脚层130的接点接脚阵列之间的正确接点形成，而不损害接点检测感测器的检测灵敏度。在一些实施例中，接点检测感测器的直径可以彼此相似或不同。接点检测感测器阵列可沿圆锥体122的边缘设置在位置A～L中并耦合到控制器119，控制器119可包括接收器251和处理器252。
在一些实施例中，另外且可替代地，图2B示出圆锥体122的一部分和附接到圆锥体122的板222的三维视图，其中接点检测感测器阵列可以设置在板222(未图示)的表面上。板222可以由塑胶材料、玻璃纤维材料或其他高强度材料制成。板222的高度为约1mm至2mm，且半径为约145mm至155mm。通常，板222的半径略小于圆锥体122的半径。与板222相比，圆锥体往往是更大的部件，且因此更难使其表面平坦。通过将板222附接到圆锥体122，且进一步附接到设置在板222表面上的接点检测感测器阵列，电镀系统101可以减少圆锥体122引起的潜在不均匀接触。
图2C至图2D示出接点检测感测器(例如接点检测感测器131)的尺寸参数及电路。图2C至图2D中所示的接点检测感测器131的细节适用于任何其他接点检测感测器，例如，接点检测感测器133、接点检测感测器235或其他接点检测感测器。如图2C所示，接点检测感测器131可以包括具有内径O和外径Q的空心圆(亦示于图2A中)。接点检测感测器131可进一步具有填充物233以填充空心圆。在一些实施例中，内径O可以在约25毫米(mm)至约30mm的范围内，外径Q可以在约30mm至约33mm的范围内，且长度U可以在约40mm至约45mm的范围内。这些尺寸仅为实例而非限制性的。在一些实施例中，外径Q可为内径O的约1.1至约1.5倍，且长度U可为Q的约1.1至约1.5倍。这些尺寸范围允许在圆锥体122上放置足够数量的接点检测感测器，以检测基板113与接点接脚层130的接点接脚阵列之间的正确接点形成，而不损害接点检测感测器的检测灵敏度。
在一些实施例中，如图2D所示，根据公式V2＝Vr*R1(Rs+R1)，接点检测感测器131可以在分压器组态中对相对于检测到的电阻Rs增加的输出电压使用固定电阻器R1。由于已知电压Vr和电阻R1，通过量测电压V2，可以根据公式推导出检测到的电阻Rs。因此，接点检测感测器131可以检测形成的接点的电阻。
图2E至图2F展示圆锥体122、基板113、接点检测感测器阵列及接点接脚阵列沿图2A的相应线A-A和B-B的横截面视图。在一些实施例中，如图2E至图2F所示，接点检测感测器131可位于在基板113与接点接脚132之间形成的第一接点垂直上方。类似地，接点检测感测器133可位于在基板113与接点接脚134之间形成的第二接点垂直上方。接点检测感测器131可用以检测在基板113与接点接脚132之间形成的第一接点的第一电阻，而接点检测感测器133可用以检测在基板113与接点接脚134之间形成的第二接点的第二电阻。检测到的第一电阻和第二电阻可以输入到控制器119。
返回参考图2A，在一些实施例中，在相应位置A和B中的接点检测感测器131和133被称为相对于圆锥体122的对称线(未图示)处于对称位置。当连接两个接点检测感测器中心的线穿过圆锥体122的对称线时，两个接点检测感测器相对于圆锥体122的对称线处于对称位置。此外，接点检测感测器131和133，即位置C～D、E～F、G～H、I～J和K～L中的接点检测感测器对相对于圆锥体122的对称线处于对称位置。
当基板113处于均匀位置时，对称位置的两个接点检测感测器所检测到的电阻可以相互关联，或者彼此接近。因此，对称位置的两个接点检测感测器所检测到的电阻之间的差值在第一预定电阻范围内。例如，若位置A处的接点检测感测器131检测到基板113与接点接脚132之间的第一接点的第一电阻为X欧姆，且位置B处的接点检测感测器133检测到基板113与接点接脚134之间的第二接点的第二电阻为Y欧姆，则X欧姆与Y欧姆之间的差值在第一预定电阻范围内，其中第一接点和第二接点为良好接点。若多个接点中的一个形成在基板固持件114的柱塞点周围，则X欧姆与Y欧姆之间的差值可以在另一预定电阻范围内，其中第一接点和第二接点为良好接点。
位置A～L中的接点检测感测器可以检测在基板113与接点接脚层130中的接点接脚阵列之间形成的多个接点的电阻。控制器119可包括接收器251以接收所有电阻。此外，控制器119可以包括处理器252，以确定当将基板113装载到基板固持件114上时，在基板113与基板固持件114的接点接脚阵列之间形成的接点是否正常工作。
在一些实施例中，控制器119或控制器119的处理器252可以确定在基板113与接点接脚层130中的一个接点接脚之间形成的单个接点的电阻是否小于预定电阻，或者是否在第二预定电阻范围内。例如，在基板113与接点接脚层130中的一个接点接脚之间形成的单个接点可具有电阻R欧姆。若电阻R欧姆不在第二预定电阻范围内，或者不小于预定电阻，则控制器119可以输出信号以指示存在不良接点。另一方面，若在基板113与接点接脚层130中的接点接脚之间形成的接点的每个电阻均在第二预定电阻范围内，或者小于预定电阻，则控制器119可以输出信号以指示基板113与接点接脚层130之间存在良好接点，并在基板113上开始电镀制程。
此外，控制器119可以确定在对称位置中(诸如在位置A～B、C～D、E～F、G～H、I～J或K～L处)的基板113与对应于接点检测感测器的接点接脚之间形成的第一接点和第二接点在第一接点的第一电阻X欧姆与第二接点的第二电阻Y欧姆之间的差值在第一预定电阻范围内时是正确的接点。例如，当X欧姆与Y欧姆之间的差值(即|X-Y|)在第一预定电阻范围内时，控制器119可以确定第一接点和第二接点是正确的接点。在一些实施例中，当对称位置A～B、C～D、E～F、G～H、I～J和K～L中的每对接点检测感测器量测到的电阻之间的差值在第一预定电阻范围内时，控制器119可输出信号以指示基板113与接点接脚层130的接点接脚之间存在良好接点。另一方面，当接点检测感测器在对称位置A～B、C～D、E～F、G～H、I～J或K～L C～D中的任一对称位置处检测到的电阻之间的电阻差在第一预定电阻范围之外时，控制器119可以输出信号以指示在基板113与接点接脚层130之间形成不良接点。在一些实施例中，控制器119可用以在第一电阻大于或等于预定电阻，第二电阻大于或等于预定电阻，或者第一电阻和第二电阻之间的差值不在第二预定电阻范围内时指示存在不良接点。
在一些实施例中，控制器119可进一步控制电镀系统的一些或全部操作。控制器119可以包括一或多个记忆体装置和一或多个处理器。处理器252可以包括中央处理单元(central processing unit，CPU)或计算机、模拟及/或数字输入/输出连接、步进马达控制器板以及其他类似组件。在处理器252上执行用于实现作为系统控制软件的适当控制操作的指令。这些指令可以储存在与控制器相关联的记忆体装置上，或者可以经由网络提供。系统控制软件可包括用于控制定时、电解质成分混合、入口压力、电镀电池压力、电镀电池温度、晶圆温度、施加到基板113和任何其他电极的电流和电位、基板位置、晶圆旋转、基板浸入速度以及电镀系统执行的特定制程的其他参数的指令。在一些实施例中，系统控制软件包括用于控制上述各种参数的输入/输出控制(input/output control，IOC)测序指令。例如，电镀制程的每个阶段均可包括由控制器119执行的一或多个指令。用于设定浸入制程阶段的制程条件的指令可包括在对应的浸入配方阶段中。在一些实施例中，电镀配方阶段可以按顺序排列，以便电镀制程阶段的所有指令与该制程阶段同时执行。以上列出的操作仅供实例。控制器119可以执行电镀系统所需的任何操作。
图3A至图3D示出根据各种实施例的圆锥322上的接点检测感测器阵列的不同组态的俯视图。除非另有说明，否则图1A至图1F和图2A至图2F中对圆锥体122的论述亦适用于圆锥体322。除非另有说明，否则对图1A至图1F和图2A至图2F的接点检测感测器阵列的论述亦适用于图3A至图3D的圆锥体检测感测器阵列。除非另有说明，否则图1A至图1F、图2A至图2F和图3A至图3D中具有相同注释的元件的论述相互适用。
在一些实施例中，如图3A所示，接点检测感测器311的阵列310可以沿圆锥体322的边缘以圆形组态设置在圆锥体322的表面上。接点检测感测器311可以位于在基板113与接点接脚层130中的接点接脚之间形成的接点垂直上方，以检测接点的电阻。接点检测感测器311可以耦合到类似于图1A至图1D和图2A至图2F中所示的控制器119的控制器。控制器可以基于接点检测感测器311检测到的电阻来确定接点的状态，即接点是良好还是不良。
在一些实施例中，如图3B所示，接点检测感测器321的第一阵列320和接点检测感测器331的第二阵列330可以沿圆锥体322的边缘分别以圆形和矩形组态设置在圆锥体322的表面上。第一阵列和第二阵列320～330可以包括任意数量的接点检测感测器321～331。
接点检测感测器321可以位于在基板113与接点接脚层130中的接点接脚之间形成的接点垂直上方，以检测接点的电阻。接点检测感测器321的第一阵列320可以耦合到图1A至图1D和图2A至图2F所示的控制器119。此外，接点检测感测器331可用以检测远离圆锥体322边缘的额外参数，诸如接点电阻、压力及其他参数。接点检测感测器331检测到的参数可以输入控制器119，以便更精确地评估基板113与基板固持件114的接点接脚之间是形成良好接点还是不良接点。
在一些实施例中，第一阵列320中的每对相邻接点检测感测器321可以彼此间隔距离D1，距离D1是在相邻接点检测感测器321的中心之间量测的。在一些实施例中，第二阵列330中的每对相邻接点检测感测器331可以彼此间隔距离D2，距离D2是在相邻接点检测感测器331的中心之间量测的。在一些实施例中，第一阵列320中的一个接点检测感测器321与第二阵列330中的一个接点检测感测器331之间的最短距离可以是距离D3，距离D3是在接点检测感测器321和331的中心之间量测的。对于接点的有效量测和评估，比率D1:D2、D1:D3、D2:D3的范围可为约1:4至约4:1(例如，约1:4、约1:3、约1:2、约1:1、约2:1、约3:1或约4:1)。比率D1:D2、D1:D3、D2:D3可以彼此相等或不同。
在一些实施例中，如图3C所示，第一阵列320和第二阵列330可布置在圆锥体322上，如图3B所示。此外，图3C的圆锥体322可以包括设置在圆锥体322中心的接点检测感测器339。类似与接点检测感测器331，接点检测感测器339可用以检测参数，诸如接点电阻、压力及其他远离圆锥体322边缘的参数。接点检测感测器339检测到的参数可以输入控制器119，以便更精确地评估基板113与基板固持件114的接点接脚之间是形成良好接点还是不良接点。
在一些实施例中，第一阵列320中的每个接点检测感测器321可以与接点检测感测器339间隔距离D4，距离D4是在接点检测感测器321和339的中心之间量测的。在一些实施例中，第二阵列330中的每个接点检测感测器331可以与接点检测感测器339间隔距离D5，距离D5是在接点检测感测器331和339的中心之间量测的。对于接点的有效量测和评估，距离D4大于距离D5，比率D1:D4和D2:D5的范围可为约1:2至约1:4，比率D3:D5的范围可为约1:3至约3:1(例如，约1:3、约1:2、约1:1、约2:1或约3:1)。
在一些实施例中，如图3D所示，第一阵列320和接点检测感测器349可布置在圆锥体322上，如图3C所示。此外，图3D的圆锥体322可以具有接点检测感测器341的第三阵列340，其以圆形组态布置在圆锥体322上。第一阵列320和第三阵列340可以同心布置。第一阵列和第三阵列两者均可以设置在形成于基板113与布置在两个阵列(类似于第一阵列320和第三阵列340)中的接点接脚之间的接点垂直上方，以检测接点的电阻。额外接点接脚阵列和接点检测感测器阵列可以提高在基板113与基板固持件114的接点接脚之间是形成良好接点还是不良接点的准确性和精确评估。
第一阵列320中接点检测感测器321的数量可以等于或不同于第三阵列340中接点检测感测器341的数量。在一些实施例中，第一阵列320中的一个接点检测感测器321与第三阵列340中的一个接点检测感测器341之间的最短距离可以是距离D6，距离D6是在接点检测感测器321和341的中心之间量测的。在一些实施例中，第三阵列340中的每对相邻接点检测感测器341可以彼此间隔距离D7，距离D7是在相邻接点检测感测器341的中心之间量测的。在一些实施例中，每个接点检测感测器341可以与接点检测感测器339间隔距离D8，距离D8是在接点检测感测器341和339的中心之间量测的。对于接点的有效量测和评估，距离D4大于距离D6和D8，且比率D6:D2和D6:D7的范围可为约1:2至约1:4。
图4是根据一些实施例由电镀系统101执行的方法400的流程图。本揭露不限于此操作描述。相反，其他操作在本揭露的精神和范畴内。应当理解，可以执行额外的操作。此外，并非所有操作都需要执行本文提供的揭露内容。此外，一些操作可以同时执行，或者以与图4所示不同的顺序执行。在一些实行方案中，除了当前描述的操作之外或代替当前描述的操作，还可以执行一或多个其他操作。出于说明目的，参考图1A至图1F、图2A至图2F或图3A至图3D的实施例描述方法400。
在一些实施例中，在电镀操作开始之前，可在电镀系统101的圆锥体(例如圆锥体122或322)处于闭合位置且基板固持件114闭合时执行方法400。在一些其他实施例中，可在电镀操作期间实时执行方法400，以改善镀覆性能并防止基板损坏。在执行方法400之前，如图1A至图1D所示，通过圆锥体(例如圆锥体122或322)将基板(例如基板113)装载到基板固持件(例如基板固持件114)中。
在图4的操作405中，第一接点的第一电阻和第二接点的第二电阻分别由第一接点检测感测器和第二接点检测感测器量测。例如，如参考图2A至图2F所示和所论述的，由接点检测感测器131和133量测第一电阻和第二电阻。将所量测的第一电阻和第二电阻输入到控制器119。第一电阻用于在基板113与接点接脚132之间形成的第一接点，而第二电阻用于在基板113与接点接脚134之间形成的第二接点。
在图4的操作410中，将第一电阻和第二电阻之间的差值与第一预定电阻范围进行比较，以确定该差值是否在第一预定电阻范围内。例如，如参考图2A至图2F所示和所论述的，当第一电阻X欧姆和第二电阻Y欧姆之间的差值在第一预定范围内时，控制器119可以确定第一接点和第二接点是正确的接点。
在图4的操作420中，当第一电阻和第二电阻之间的差值不在第一预定电阻范围内时，可以产生信号以指示第一接点或第二接点中的至少一者是不良接点。因此，控制器119可以产生信号以指示由接点检测感测器量测的接点中的至少一者是不良接点。当确定不良接点时，制程可以移动到操作430。在图4的操作430中，可以将基板固持件移动到打开位置以移除基板。可以执行其他操作来进一步诊断出不良接点并进行任何必要的修理。
在图4的操作415中，当第一电阻与第二电阻之间的差值在第一预定电阻范围内时，将第一电阻和第二电阻与第二预定电阻范围进行比较，以确定第一电阻是否在第二预定电阻范围内，或者第二电阻是否在第二预定电阻范围内。若第一电阻或第二电阻不在第二预定电阻范围内，则可以执行操作420。因此，基于接点检测感测器的量测结果，控制器119可以产生信号以指示在基板113与接点接脚层130的接点接脚之间存在不良接点。
在图4的操作425中，当第一电阻和第二电阻均在第二预定电阻范围内时，可以产生信号以指示第一接点和第二接点是良好接点。例如，如参考图2A至图2F所论述的，当在基板113与接点接脚层130中的接点接脚之间形成的接点的每个电阻都在第二预定电阻范围内或小于预定电阻时，控制器119可以产生信号以指示存在基板113的所有良好接点。当确定所有良好接点时，制程可以移动到操作435。在图4的操作435中，可以开始基板的电镀操作。
在一些实例中，当第一接点和第二接点是良好接点时，方法400可以回归到操作405以测试两个新接点是否是良好接点。这种回归可以重复进行，直至测试完基板与接点接脚之间形成的所有接点。
本揭露提供具有接点检测感测器阵列的实例电镀系统(例如，电镀系统101)，该接点检测感测器阵列可检测在待镀覆基板(例如，基板113)与基板固持件(例如基板固持件114)的接点接脚(例如，接点接脚层130中的接点接脚)阵列之间形成的不均匀接点或不正确接点。在一些实施例中，接点检测感测器阵列设置在电镀系统的圆锥体(例如圆锥体122和322)上。接点检测感测器阵列可以检测在基板与接点检测感测器阵列下方的接点接脚阵列之间形成的接点的电阻。电镀系统可以包括耦合到接点检测感测器阵列并用以接收接点检测感测器阵列检测到的电阻的控制器(例如，控制器119)。控制器可进一步用以基于电阻来确定接点是良好接点还是不良接点。
在一些实施例中，电镀系统包括用以固持电镀槽的电镀室。此外，电镀系统包括基板固持件，该基板固持件用以固持待由电镀槽镀覆的基板，其中该基板固持件包括第一接点接脚和第二接点接脚。第一接点接脚和第二接点接脚用以在电镀期间接收供应给基板的电力。此外，电镀系统包括用以将基板装载到基板固持件上的圆锥体。圆锥体包括设置在圆锥体表面上的第一接点检测感测器和第二接点检测感测器。当圆锥体处于闭合位置时，在基板与第一接点接脚之间形成第一接点，且在基板与第二接点接脚之间形成第二接点。第一接点检测感测器和第二接点检测感测器分别设置在第一接点接脚和第二接点接脚垂直上方。此外，第一接点检测感测器和第二接点检测感测器分别用以检测第一接点的第一电阻和第二接点的第二电阻。在一些实施例中，电镀系统进一步包括：一控制器，耦合到该第一接点检测感测器和该第二接点检测感测器，其中该控制器用以接收该第一电阻和该第二电阻并确定一预定值与该第一电阻和该第二电阻之间的一差值。在一些实施例中，该控制器用以基于该预定值与该第一电阻和该第二电阻之间的差值来确定该第一接点和该第二接点是否是正确的接点。在一些实施例中，电镀系统进一步包括：一控制器，耦合到该第一接点检测感测器和该第二接点检测感测器，其中该控制器用以确定该第一电阻与该第二电阻之间的一第一差值并确定一预定值与该第一差值之间的一第二差值。在一些实施例中，该第一接点检测感测器和该第二接点检测感测器相对于该圆锥体的一对称线处于对称位置。在一些实施例中，该第一接点检测感测器和该第二接点检测感测器至少部分地嵌入该圆锥体中。在一些实施例中，该第一接点检测感测器和该第二接点检测感测器是以一圆形组态布置的一接点检测感测器阵列的一部分。在一些实施例中，该第一接点检测感测器和该第二接点检测感测器是彼此同心布置的第一接点检测感测器阵列和第二接点检测感测器阵列的一部分。在一些实施例中，该第一接点接脚和该第二接点接脚是以一圆形组态布置的一接点接脚阵列的一部分。在一些实施例中，该基板固持件进一步包括一杯底、设置在该杯底上方的一端头密封件，且其中该第一接点接脚和该第二接点接脚设置在该端头密封件上方。在一些实施例中，该基板固持件进一步包括一杯，该第一接点接脚和该第二接点接脚是附接到该杯的一电接点指。在一些实施例中，电镀系统进一步包括：一轴，耦合到该圆锥体；及一致动器，其中该轴和该致动器控制该圆锥体或该基板固持件的移动。
在一些实施例中，电镀系统包括用以固持电镀槽的电镀室。此外，电镀系统包括基板固持件，该基板固持件用以固持待由电镀槽镀覆的基板。基板固持件包括接点接脚阵列，该接点接脚阵列用以在电镀期间接收电力。此外，电镀系统包括用以将基板装载到基板固持件上的圆锥体。圆锥体包括设置在圆锥体表面上的第一接点检测感测器阵列。在基板与接点接脚阵列之间形成接点。第一接点检测感测器阵列设置在接点接脚阵列垂直上方，且用以量测接点的电阻。此外，电镀系统包括耦合到第一接点检测感测器阵列并用以接收所量测的电阻的控制器。此外，处理器耦合到控制器并用以确定预定值与电阻之间的差值，并基于该差值确定接点的状态。在一些实施例中，该第一接点检测感测器阵列以一圆形或一矩形组态布置。在一些实施例中，该接点接脚阵列以一圆形或一矩形组态布置。在一些实施例中，该圆锥体进一步包括一第二接点检测感测器阵列，且其中该第一接点检测感测器阵列和该第二接点检测感测器阵列彼此同心布置。在一些实施例中，该圆锥体进一步包括一第二接点检测感测器阵列，且其中该第一接点检测感测器阵列以一圆形组态布置且该第二接点检测感测器阵列以一矩形组态布置。在一些实施例中，该第一接点检测感测器阵列中的一第一接点检测感测器和一第二接点检测感测器相对于该圆锥体的一对称线设置为处于对称位置。
在一些实施例中，电镀系统的检测方法包括：通过第一接点检测感测器量测接点接脚与待由电镀系统镀覆的基板之间的第一电阻；以及通过第二接点检测感测器量测基板与第二接点接脚之间的第二电阻。第一接点接脚和第二接点接脚设置在基板固持件上，且第一接点检测感测器和第二接点检测感测器设置在电镀系统的圆锥体表面上。此外，该方法包括：通过控制器将预定电阻范围与第一电阻和第二电阻进行比较；以及通过控制器基于该比较产生比较结果。此外，该方法包括通过控制器输出信号以指示第一接点和第二接点的状态。基于比较结果，在第一接点接脚与基板之间形成第一接点，且在基板与第二接点接脚之间形成第二接点。在一些实施例中，当该第一电阻或该第二电阻在该预定电阻范围之外，或者该第一电阻与该第二电阻之间的差值在该预定电阻范围之外时，该信号指示该第一接点或该第二接点是不良接点。
前述揭露内容概述若干实施例的特征，以便熟悉此项技术者可以更好地理解本揭露的各方面。熟悉此项技术者应当理解，他们可以容易地使用本揭露作为设计或修改其他制程及结构的基础，以实现与本文引入的实施例相同的目的及/或实现相同的优点。熟悉此项技术者亦应意识到，此类等效构造并不脱离本揭露的精神及范畴，且在不脱离本揭露的精神及范畴的情况下，熟悉此项技术者可以在本文中进行各种改变、替换及变更。

Claims (10)

1.一种电镀系统，其特征在于，包括：
一电镀室，用以固持一电镀槽；
一基板固持件，用以固持待由该电镀槽镀覆的一基板，其中该基板固持件包括一第一接点接脚和一第二接点接脚，且其中该第一接点接脚和该第二接点接脚用以在电镀期间接收供应给该基板的电力；及
一圆锥体，用以将该基板装载到该基板固持件上，其中该圆锥体包括一第一接点检测感测器和设置在该圆锥体的一表面上的一第二接点检测感测器，其中当该圆锥体处于一闭合位置时，在该基板与该第一接点接脚之间形成一第一接点，且在该基板与该第二接点接脚之间形成一第二接点，其中该第一接点检测感测器和该第二接点检测感测器分别设置在该第一接点接脚和该第二接点接脚垂直上方，并分别用以检测该第一接点和该第二接点的第一电阻和第二电阻。
2.根据权利要求1所述的电镀系统，其特征在于，进一步包括：
一控制器，耦合到该第一接点检测感测器和该第二接点检测感测器，其中该控制器用以接收该第一电阻和该第二电阻并确定一预定值与该第一电阻和该第二电阻之间的一差值。
3.根据权利要求2所述的电镀系统，其特征在于，该控制器用以基于该预定值与该第一电阻和该第二电阻之间的差值来确定该第一接点和该第二接点是否是正确的接点。
4.根据权利要求1所述的电镀系统，其特征在于，进一步包括：
一控制器，耦合到该第一接点检测感测器和该第二接点检测感测器，其中该控制器用以确定该第一电阻与该第二电阻之间的一第一差值并确定一预定值与该第一差值之间的一第二差值。
5.根据权利要求1所述的电镀系统，其特征在于，该第一接点检测感测器和该第二接点检测感测器相对于该圆锥体的一对称线处于对称位置。
6.根据权利要求1所述的电镀系统，其特征在于，该第一接点检测感测器和该第二接点检测感测器至少部分地嵌入该圆锥体中。
7.根据权利要求1所述的电镀系统，其特征在于，该第一接点检测感测器和该第二接点检测感测器是以一圆形组态布置的一接点检测感测器阵列的一部分。
8.根据权利要求1所述的电镀系统，其特征在于，该第一接点检测感测器和该第二接点检测感测器是彼此同心布置的第一接点检测感测器阵列和第二接点检测感测器阵列的一部分。
9.一种电镀系统，其特征在于，包括：
一电镀室，用以固持一电镀槽；
一基板固持件，用以固持待由该电镀槽镀覆的一基板，其中该基板固持件包括用以在电镀期间接收电力的一接点接脚阵列；
一圆锥体，用以将该基板装载到该基板固持件上，其中该圆锥体包括设置在该圆锥体的一表面上的一第一接点检测感测器阵列，其中在该基板与该接点接脚阵列之间形成多个接点，且其中该第一接点检测感测器阵列设置在该接点接脚阵列垂直上方并用以量测该些接点的电阻；
一控制器，耦合到该第一接点检测感测器阵列并用以接收该些所量测的电阻；及
一处理器，耦合到该控制器，其中该处理器用以确定一预定值与该些电阻之间的差值，并基于该差值确定该些接点的一状态。
10.一种电镀系统的检测方法，其特征在于，包括以下步骤：
通过一第一接点检测感测器量测一接点接脚与待由一电镀系统镀覆的一基板之间的一第一电阻；
通过一第二接点检测感测器量测该基板与一第二接点接脚之间的一第二电阻，
其中该第一接点接脚和该第二接点接脚设置在一基板固持件上，且该第一接点检测感测器和该第二接点检测感测器设置在该电镀系统的一圆锥体的一表面上；
通过一控制器将一预定电阻范围与该第一电阻和该第二电阻进行比较；
通过该控制器基于该比较产生一比较结果；及
通过该控制器输出一信号以指示一第一接点和一第二接点的一状态，其中基于该比较结果，在该第一接点接脚与该基板之间形成该第一接点，且在该基板与该第二接点接脚之间形成该第二接点。
CN202210146814.0A 2021-08-30 2022-02-17 电镀系统及其检测方法 Active CN115522252B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/460,500 US11920254B2 (en) 2021-08-30 2021-08-30 Detection of contact formation between a substrate and contact pins in an electroplating system
US17/460,500 2021-08-30

Publications (2)

Publication Number Publication Date
CN115522252A true CN115522252A (zh) 2022-12-27
CN115522252B CN115522252B (zh) 2024-05-28

Family

ID=84694011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210146814.0A Active CN115522252B (zh) 2021-08-30 2022-02-17 电镀系统及其检测方法

Country Status (3)

Country Link
US (2) US11920254B2 (zh)
CN (1) CN115522252B (zh)
TW (1) TWI809651B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010040098A1 (en) * 2000-05-02 2001-11-15 Wataru Okase Processing apparatus and processing system
TW201331424A (zh) * 2011-09-12 2013-08-01 Novellus Systems Inc 具有波狀外形的杯底之電鍍杯
US20180080140A1 (en) * 2016-09-19 2018-03-22 Lam Research Corporation Gap fill process stability monitoring of an electroplating process using a potential-controlled exit step
JP2018119176A (ja) * 2017-01-24 2018-08-02 株式会社荏原製作所 めっき装置、基板ホルダ、抵抗測定モジュール、および基板ホルダを検査する方法
TW201905245A (zh) * 2017-06-22 2019-02-01 台灣積體電路製造股份有限公司 電鍍製程的檢測方法
TW201920781A (zh) * 2013-02-15 2019-06-01 美商蘭姆研究公司 晶圓夾持設備上之鍍層的偵測
US20200018659A1 (en) * 2018-07-15 2020-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method for pressure force inspection
US20200020574A1 (en) * 2018-07-15 2020-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method for contact state inspection

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791155B1 (en) 2002-09-20 2004-09-14 Integrated Device Technology, Inc. Stress-relieved shallow trench isolation (STI) structure and method for forming the same
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
CN103681845B (zh) 2012-09-19 2016-08-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9159824B2 (en) 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9299557B2 (en) 2014-03-19 2016-03-29 Asm Ip Holding B.V. Plasma pre-clean module and process
CN105225951B (zh) 2014-05-30 2018-08-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
KR102219678B1 (ko) 2014-08-12 2021-02-25 삼성전자주식회사 반도체 소자 및 이의 제조 방법
JP6432305B2 (ja) 2014-11-21 2018-12-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US9590102B2 (en) 2015-04-15 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9418897B1 (en) 2015-06-15 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap around silicide for FinFETs
US9564489B2 (en) 2015-06-29 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple gate field-effect transistors having oxygen-scavenged gate stack
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9929159B2 (en) 2016-02-25 2018-03-27 Globalfoundries Inc. Method, apparatus, and system having super steep retrograde well with silicon and silicon germanium fins
US9812363B1 (en) 2016-11-29 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010040098A1 (en) * 2000-05-02 2001-11-15 Wataru Okase Processing apparatus and processing system
TW201331424A (zh) * 2011-09-12 2013-08-01 Novellus Systems Inc 具有波狀外形的杯底之電鍍杯
TW201920781A (zh) * 2013-02-15 2019-06-01 美商蘭姆研究公司 晶圓夾持設備上之鍍層的偵測
US20180080140A1 (en) * 2016-09-19 2018-03-22 Lam Research Corporation Gap fill process stability monitoring of an electroplating process using a potential-controlled exit step
JP2018119176A (ja) * 2017-01-24 2018-08-02 株式会社荏原製作所 めっき装置、基板ホルダ、抵抗測定モジュール、および基板ホルダを検査する方法
TW201905245A (zh) * 2017-06-22 2019-02-01 台灣積體電路製造股份有限公司 電鍍製程的檢測方法
US20200018659A1 (en) * 2018-07-15 2020-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method for pressure force inspection
US20200020574A1 (en) * 2018-07-15 2020-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method for contact state inspection
TW202006880A (zh) * 2018-07-15 2020-02-01 台灣積體電路製造股份有限公司 偵測壓力的方法及用於電鍍設備的裝置

Also Published As

Publication number Publication date
TW202314059A (zh) 2023-04-01
US11920254B2 (en) 2024-03-05
TWI809651B (zh) 2023-07-21
CN115522252B (zh) 2024-05-28
US20230065723A1 (en) 2023-03-02
US20240167188A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
US6576110B2 (en) Coated anode apparatus and associated method
US6755946B1 (en) Clamshell apparatus with dynamic uniformity control
JP6170938B2 (ja) 電気めっき溶液内のレベラー濃度の監視
EP1018568A1 (en) Plating device
US6551484B2 (en) Reverse voltage bias for electro-chemical plating system and method
JP7079560B2 (ja) 電気メッキ中の電解液の監視
JP2009293134A (ja) 電気化学堆積装置
TW202038409A (zh) 低溫銅-銅直接接合
WO2002004715A2 (en) Deposition uniformity control for electroplating apparatus, and associated method
US11906299B2 (en) Plating apparatus and film thickness measuring method for substrate
US20050077182A1 (en) Volume measurement apparatus and method
CN115522252B (zh) 电镀系统及其检测方法
US10358738B2 (en) Gap fill process stability monitoring of an electroplating process using a potential-controlled exit step
TW201900944A (zh) 電鍍期間監視晶種層上的表面氧化物
US10830834B2 (en) Current measuring module using inspection substrate and inspection substrate
TWI670491B (zh) 電化學製程裝置以及電化學製程裝置的操作方法
JP2005146399A (ja) めっき装置及び接点の接触状態検査方法
TWI809937B (zh) 漏液判定方法及鍍覆裝置
KR102612855B1 (ko) 누설 판정 방법 및 도금 장치
JP2006152421A (ja) 電解めっき装置及び電解めっき方法
US20140266219A1 (en) Detecting electrolyte meniscus in electroplating processors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant