CN115513302A - 半导体装置、电力转换装置及控制系统 - Google Patents

半导体装置、电力转换装置及控制系统 Download PDF

Info

Publication number
CN115513302A
CN115513302A CN202210637520.8A CN202210637520A CN115513302A CN 115513302 A CN115513302 A CN 115513302A CN 202210637520 A CN202210637520 A CN 202210637520A CN 115513302 A CN115513302 A CN 115513302A
Authority
CN
China
Prior art keywords
layer
type semiconductor
semiconductor layer
semiconductor device
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210637520.8A
Other languages
English (en)
Inventor
冲川满
奥井富士雄
樋口安史
雨堤耕史
柴田英高
加藤勇次
寺井睦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022089958A external-priority patent/JP2022187480A/ja
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of CN115513302A publication Critical patent/CN115513302A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体装置、电力转换装置及控制系统。提供对功率器件特别有用且降低了漏电流的半导体装置。半导体装置至少具备n+型半导体层、配置在该n+型半导体层上的n‑型半导体层、至少一部分嵌入该n‑型半导体层中的高电阻层、以及与所述n‑型半导体层形成肖特基结的肖特基电极，其中，所述n+型半导体层和所述n‑型半导体层分别包含结晶性氧化物半导体作为主成分，所述高电阻层的底面与所述n+型半导体层的上表面之间的距离小于1.5μm，所述肖特基电极的端部位于所述高电阻层上。

Description

半导体装置、电力转换装置及控制系统
技术领域
本发明涉及作为功率器件等有用的半导体装置。
背景技术
氧化镓(Ga2O3)是在室温下具有4.8eV～5.3eV的宽带隙，且几乎不吸收可见光和紫外光的透明半导体。因此，特别是在深紫外光线区域中操作的光电子器件和透明电子器件中使用的有前途的材料，近年来，进行基于氧化镓(Ga2O3)的光检测器、发光二极管(LED)和晶体管的开发(参见非专利文献1)。关于该氧化镓，根据专利文献3，通过与铟和铝分别或组合进行混晶，能够进行带隙控制，作为InAlGaO系半导体而构成极具魅力的材料系统。此处InAlGaO系半导体表示InXAlYGaZO3(0≤X≤2，0≤Y≤2，0≤Z≤2，X+Y+Z＝1.5～2.5)，可概观为包含氧化镓在内的同一材料系统。
另外，在氧化镓(Ga2O3)中存在α、β、γ、σ、ε五种晶体结构，一般最稳定的结构是β-Ga2O3。然而，由于β-Ga2O3是β-gallia结构，所以与一般用于电子材料等的晶体系不同，不一定适合用于半导体装置。另外，β-Ga2O3薄膜的生长需要较高的基板温度和较高的真空度，所以也存在制造成本也会增加的问题。另外，如在非专利文献2中也记载的那样，在β-Ga2O3中，就连是高浓度(例如1×1019/cm3以上)的掺杂剂(Si)在离子注入后，如果不在800℃～1100℃的高温下进行退火处理，也不能作为供体使用。
另一方面，α-Ga2O3由于具有与已经通用的蓝宝石基板相同的晶体结构，因此优选用于光电子器件，并且由于α-Ga2O3具有比β-Ga2O3宽的带隙，所以对功率器件特别有用，因此是期待将α-Ga2O3用作半导体的半导体装置的状况。
专利文献1公开了一种肖特基势垒二极管，具备：由氧化镓构成的半导体基板；设置于所述半导体基板上的由氧化镓构成的漂移层；与所述漂移层肖特基接触的阳极电极；以及与所述半导体基板欧姆接触的阴极电极，所述漂移层具有设置于在俯视时包围所述阳极电极的位置的外周沟道。另外，专利文献2中公开了一种晶体层叠结构体，包含：Ga2O3系高电阻晶体层，包含Mg和离子注入损伤，且厚度为750nm以下；以及杂质浓度梯度层，所述Mg的浓度比所述Ga2O3系高电阻晶体层低，所述Mg的浓度沿深度方向倾斜，且在所述Ga2O3系高电阻晶体结晶层下方具有100nm以上的厚度。
但是，专利文献1及2中记载的半导体装置在肖特基电极的端部附近或肖特基电极与高电阻晶体层的界面存在漏电流的问题，无法获得实用上令人满意的半导体装置。
专利文献1：日本专利公开2019-050290号
专利文献2：日本专利第6344718号
专利文献3：国际公开第2014/050793号
【非专利文献1】Jun Liang Zhao等,“UV and Visible ElectroluminescenceFrom a Sn:Ga2O3/n+-Si Heterojunction by Metal-Organic Chemical VaporDeposition”,IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL.58,NO.5MAY 2011
【非专利文献2】Kohei Sasaki等,“Si-Ion Implantation Doping inβ-Ga2O3 andIts Application to Fabrication of Low-Resistance Ohmic Contacts”,AppliedPhysics Express 6(2013)086502
发明内容
本发明的目的是提供一种抑制漏电流的半导体装置。
本发明人为了达到上述目的而进行了深入研究，结果发现，半导体装置至少具备n+型半导体层、配置在该n+型半导体层上的n-型半导体层、至少一部分嵌入该n-型半导体层中的高电阻层、以及肖特基电极，其特征在于，所述n+型半导体层和所述n-型半导体层分别包含结晶性氧化物半导体作为主成分，所述高电阻层的底面与所述n+型半导体层的上表面之间的距离小于1.5μm，所述肖特基电极的端部位于所述高电阻层上，这种半导体装置可以减少漏电流，并且发现这样获得的半导体装置可以解决上述现有的问题。
另外，本发明人在获得上述见解之后，经过反复研究，最终完成了本发明。
即，本发明涉及以下技术方案。
[1]一种半导体装置，至少具备n+型半导体层、配置在该n+型半导体层上的n-型半导体层、至少一部分嵌入该n-型半导体层中的高电阻层、以及与所述n-型半导体层形成肖特基结的肖特基电极，其特征在于，
所述n+型半导体层和所述n-型半导体层分别包含结晶性氧化物半导体作为主成分，所述高电阻层的底面与所述n+型半导体层的上表面之间的距离小于1.5μm，所述肖特基电极的端部位于所述高电阻层上。
[2]根据前述[1]所述的半导体装置，其中，所述结晶性氧化物半导体包含选自铝、铟和镓中的一种或两种以上的金属。
[3]根据前述[1]或[2]所述的半导体装置，其中，所述结晶性氧化物半导体至少包含镓。
[4]根据前述[1]～[3]中任一项所述的半导体装置，其中，所述结晶性氧化物半导体具有刚玉结构或β-gallia结构。
[5]根据前述[1]～[4]中任一项所述的半导体装置，其中，所述高电阻层的底面与所述n+型半导体层的上表面之间的距离为1.0μm以下。
[6]根据前述[1]～[5]中任一项所述的半导体装置，其中，所述高电阻层的底面与所述n+型半导体层和所述n-型半导体层的界面为相同高度，或者与所述n+型半导体层和所述n-型半导体层的界面相比位于下侧。
[7]根据前述[1]～[6]中任一项所述的半导体装置，其中，所述高电阻层包含SiO2。
[8]根据前述[1]～[7]中任一项所述的半导体装置，其中，所述半导体装置进一步具有形成在所述n-型半导体层上的绝缘体层，所述肖特基电极的端部位于所述绝缘体层上。
[9]根据前述[1]～[8]中任一项所述的半导体装置，其中，所述高电阻层具有位于所述半导体装置的内侧的第一区域和位于所述半导体装置的外侧的第二区域，所述第一区域的底面和所述n+型半导体层的上表面之间的距离小于1.5μm，并且所述第二区域的底面与所述第一区域的底面相比位于上侧。
[10]根据前述[1]～[9]中任一项所述的半导体装置，其中，所述半导体装置进一步具有覆盖所述肖特基电极的外端部和所述n-型半导体层表面的至少一部分的钝化膜。
[11]根据前述[1]～[10]中任一项所述的半导体装置，其中，所述半导体装置为二极管。
[12]根据前述[1]～[11]中任一项所述的半导体装置，其中，所述半导体装置为功率器件。
[13]一种电力转换装置，使用前述[1]～[12]中任一项所述的半导体装置。
[14]一种控制系统，使用前述[1]～[12]中任一项所述的半导体装置。
根据本发明，能够抑制半导体装置的漏电流。
附图说明
图1是示意性地显示本发明的实施方式的肖特基势垒二极管(SBD)的图。
图2是示意性地显示本发明的实施方式的肖特基势垒二极管(SBD)的优选制造工序的图。
图3是示意性地显示本发明的实施方式的肖特基势垒二极管(SBD)的图。
图4是示意性地显示本发明的实施方式的肖特基势垒二极管(SBD)的图。
图5是在本发明的实施方式中使用的雾化CVD装置的构成图。
图6是显示实施例和比较例中的模拟结果的图。
图7是显示实施例和比较例中的模拟结果的图。
图8是显示采用本发明的实施方式的半导体装置的控制系统的一例的框构成图。
图9是显示采用本发明的实施方式的半导体装置的控制系统的一例的电路图。
图10是显示采用本发明的实施方式的半导体装置的控制系统的一例的框构成图。
图11是显示采用本发明的实施方式的半导体装置的控制系统的一例的电路图。
图12是示意性地显示本发明的实施方式的肖特基势垒二极管(SBD)的图。
图13是显示实施例中的截面扫描电子显微镜(SEM)的观察结果的图。
图14是显示比较例中的截面扫描电子显微镜(SEM)的观察结果的图。
图15是显示实施例和比较例中的I-V测量的结果的图。
图16是显示实施例中的I-V测量的结果的图。
图17是示意性地显示本发明的另一实施方式的肖特基势垒二极管(SBD)的图。
图18是显示实施例中的I-V测量的结果的图。纵轴和横轴是任意单位。
具体实施方式
本发明的半导体装置是至少具备n+型半导体层、配置在该n+型半导体层上的n-型半导体层、至少一部分嵌入该n-型半导体层中的高电阻层、以及与所述n-型半导体层形成肖特基结的肖特基电极，其特征在于，所述n+型半导体层和所述n-型半导体层分别包含结晶性氧化物半导体作为主成分，所述高电阻层的底面与所述n+型半导体层的上表面之间的距离小于1.5μm。
如果所述n+型半导体层的载流子密度比所述n-型半导体层的载流子密度大，并且所述n+型半导体层是包含结晶性氧化物半导体作为主成分的半导体层，则所述n+型半导体层不特别限定。作为所述结晶性氧化物半导体，例如可以举出包含选自铝、镓、铟、铁、铬、钒、钛、钡、镍、钴和铱中的一种或两种以上的金属的金属氧化物。在本发明的实施方式中，所述结晶性氧化物半导体优选包含选自铝、铟和镓中的至少一种金属，更优选至少包含镓，最优选是α-Ga2O3或其混晶。根据本发明的实施方式中，即使在使用例如氧化镓或其混晶等带隙大的半导体的情况下，也可以良好地降低漏电流。除非阻碍本发明的目的，否则所述结晶性氧化物半导体的晶体结构也不特别限定。作为所述结晶性氧化物半导体的晶体结构，例如，可以举出刚玉结构、β-gallia结构、六方晶结构(例如ε型结构等)、直方晶结构(例如κ型结构等)、立方晶结构或四方晶结构等。在本发明的实施方式中，所述结晶性氧化物半导体优选具有刚玉结构、β-gallia结构或六方晶结构(例如ε型结构等)，更优选具有刚玉结构。此外，所谓“主成分”，意味着所述结晶性氧化物半导体以原子比计，相对于所述n+型半导体层的全部成分，优选包含50％以上，更优选包含70％以上，进一步更优选包含90％以上，并且也可以是100％。另外，所述n+型半导体层的厚度不特别限定，可以为1μm以下，也可以为1μm以上。在本发明的实施方式中，所述n+型半导体层的厚度优选为1μm以上，更优选为3μm以上。所述半导体层的俯视时的面积不特别限定，可以是1mm2以上，也可以为1mm2以下，优选为10mm2～300cm2，更优选为100mm2～100cm2。另外，所述n+型半导体层通常是单晶，但也可以是多晶。所述半导体层的载流子密度可以通过调节掺杂量来适当地设置。
优选在所述n+型半导体层中包含掺杂剂。所述掺杂剂不特别限定，可以是公知的掺杂剂。在本发明的实施方式中，特别是在所述半导体层以包含镓的结晶性氧化物半导体为主成分的情况下，作为所述掺杂剂的优选例子，例如可以举出锡、锗、硅、钛、锆、钒或铌等n型掺杂剂。在本发明的实施方式中，所述n型掺杂剂优选是Sn、Ge或Si。在所述半导体层的组成中，掺杂剂的含量优选为0.00001原子％以上，更优选为0.00001原子％～20原子％，最优选为0.00001原子％～10原子％。更具体地说，掺杂剂的浓度通常可以为约为1×1016/cm3～1×1022/cm3。在本发明的实施方式中，可以以1×1020/cm3以上的高浓度来含有掺杂剂。在本发明的实施方式中，优选以1×1017/cm3以上的载流子浓度来含有掺杂剂。
如果所述n-型半导体层的载流子密度比所述n+型半导体层的载流子密度小，并且所述n-型半导体层包含结晶性氧化物半导体作为主成分，则n-型半导体层不特别限定。作为所述结晶性氧化物半导体，例如，可以举出包含选自铝、镓、铟、铁、铬、钒、钛、铑、镍、钴和铱中的一种或两种以上的金属的金属氧化物等。在本发明的实施方式中，所述结晶性氧化物半导体优选含有选自铝、铟和镓中的至少一种金属，更优选至少包含镓，最优选为α-Ga2O3或其混晶。此外，在本发明的实施方式中，作为所述n+型半导体层的主成分的所述结晶性氧化物半导体与作为所述n-型半导体层的主成分的所述结晶性氧化物半导体可以相同，也可以不同。除非阻碍本发明的目的，否则所述结晶性氧化物半导体的晶体结构也不特别限定。作为所述结晶性氧化物半导体的晶体结构，例如，可以举出刚玉结构、β-gallia结构、六方晶结构(例如ε型结构等)、直方晶结构(例如κ型结构等)、立方晶结构或四方晶结构等。在本发明的实施方式中，所述结晶性氧化物半导体优选具有刚玉结构、β-gallia结构或六方晶结构(例如ε型结构等)，更优选具有刚玉结构。此外，所谓“主成分”，意味着所述结晶性氧化物半导体以原子比计，相对于所述n-型半导体层的全部成分，优选包含50％以上，更优选包含70％以上，进一步更优选包含90％以上，并且也可以是100％。另外，所述n-型半导体层的厚度不特别限定，可以为1μm以上，也可以为1μm以下，在本发明的实施方式中，优选为3μm以上。所述半导体层的俯视时的面积不特别限定，可以是1mm2以上，也可以是1mm2以下，优选为10mm2～300cm2，更优选为100mm2～100cm2。另外，所述半导体层通常是单晶，但也可以是多晶。所述半导体层的载流子密度可以通过调节掺杂量来适当地设置。
所述n-型半导体层可以包含掺杂剂。所述掺杂剂不特别限定，可以是公知的掺杂剂。在本发明的实施方式中，特别是在所述半导体层以包含镓的结晶性氧化物半导体为主成分的情况下，作为所述掺杂剂的优选例子，例如可以举出锡、锗、硅、钛、锆、钒或铌等n型掺杂剂。在本发明的实施方式中，优选n型掺杂剂是Sn、Ge或Si。在所述半导体层的组成中，掺杂剂的含量优选为0.00001原子％以上，更优选为0.00001原子％～20原子％，最优选为0.00001原子％～10原子％。更具体地说，掺杂剂的浓度通常可以为约1×1016/cm3～1×1022/cm3，另外，也可以使掺杂剂的浓度为例如约1×1017/cm3以下的低浓度。
只要所述高电阻层至少一部分嵌入所述n-型半导体层中，则所述高电阻层不特别限定。所述高电阻层通常具有1.0×106Ω·cm以上的电阻。在本发明的实施方式中，所述高电阻层的电阻优选为1.0×1010Ω·cm以上，所述高电阻层的电阻更优选为1.0×1012Ω·cm以上。所述电阻可以通过在所述高电阻层上形成测量用电极并流过电流来测量。所述电阻的上限不特别限定。所述电阻的上限优选为1.0×1015Ω·cm，更优选为1.0×1014Ω·cm。除非阻碍本发明的目的，否则所述高电阻层的构成材料不特别限定。在本发明的实施方式中，所述高电阻层优选为绝缘体层。在这种情况下，作为所述高电阻层的构成材料，例如可以举出SiO2、磷添加SiO2(PSG)、硼添加SiO2、磷硼添加SiO2(BPSG)等。作为所述高电阻层的形成方法，例如可以举出CVD法(化学气相沉积法)、大气压CVD法、等离子体CVD法、雾化CVD法等。在本发明的实施方式中，优选所述高电阻层的形成方法是雾化CVD法或大气压CVD法。另外，在本发明的实施方式中，优选所述高电阻层的主成分是所述结晶性氧化物半导体。在所述高电阻层的主成分是所述结晶性氧化物半导体的情况下，优选所述高电阻层包含p型掺杂剂。作为所述p型掺杂剂，例如可以举出镁、钙、锌等。
只要所述高电阻层的底面与所述n+型半导体层的上表面之间的距离小于1.5μm，则无特别限定。在本发明的实施方式中，所述高电阻层的底面与所述n+型半导体层的上表面之间的距离优选为1.0μm以下，更优选为0.5μm以下。另外，在本发明的实施方式中，所述高电阻层的底面可以位于与所述n+型半导体层和所述n-型半导体层的界面相同的高度，或者与所述n+型半导体层和所述n-型半导体层的界面相比位于下侧。通过采用这样的优选构成，能够实现漏电流进一步降低的所述半导体装置。另外，如上所述，通过将所述高电阻层的底面构成为位于与所述n+型半导体层和所述n-型半导体层的界面相同的高度或与所述n+型半导体层和所述n-型半导体层的界面相比位于下侧，可以使所述半导体装置更加小型化。另外，在本发明的实施方式中，所述高电阻层具有位于所述半导体装置的内侧的第一区域和位于所述半导体装置的外侧的第二区域，所述第一区域的底面和所述n+型半导体层的上表面之间的距离小于1.5μm，并且所述第二区域的底面与所述第一区域的底面相比位于上侧。
所述n+型半导体层和所述n-型半导体层(以下，也简称为“半导体层”或“半导体膜”)可以使用公知的方法形成。作为所述半导体层的形成方法，例如可以举出CVD法、MOCVD法(金属有机物气相外延法)、MOVPE法(有机金属气相外延法)、雾化CVD法、雾化外延法、MBE法(分子束外延法)、HVPE法(氢化物气相外延法)、脉冲生长法或ALD法(原子层沉积法)等。在本发明的实施方式中，所述半导体层的形成方法优选为MOCVD法、雾化CVD法、雾化外延法或HVPE法，更优选雾化CVD法或雾化外延法。在前述的雾化CVD法或雾化外延法中，例如使用图5中显示的雾化CVD装置，通过如下工序来形成所述半导体层：使原料溶液雾化(雾化工序)，使液滴飘浮并雾化后，将得到的雾化液滴用载气运送至基体上(运送工序)，接着，在所述基体附近使所述雾化液滴进行热反应，从而在基体上层叠包含结晶性氧化物半导体作为主成分的半导体膜(成膜工序)。
(雾化工序)
雾化工序使所述原料溶液雾化。所述原料溶液的雾化方法只要能够雾化所述原料溶液就不特别限定，可以为公知的方法，在本发明的实施方式中，优选为使用超声波的雾化方法。由于使用超声波得到的雾化液滴的初速度为零，在空中飘浮，因此优选，由于不是像例如喷雾那样进行喷射，而是可飘浮在空间中并作为气体进行运送的雾，所以不会有因碰撞能量导致的损伤，因此非常优选。液滴尺寸并不特别限定，可以是几毫米左右的液滴，优选为50μm以下，更优选为100nm～10μm。
(原料溶液)
所述原料溶液只要能够雾化或液滴化且包含能够形成半导体膜的原料就不特别限定，可以是无机材料，也可以是有机材料。在本发明的实施方式中，所述原料优选为金属或金属化合物，更优选包含选自铝、镓、铟、铁、铬、钒、钛、铑、镍、钴和铱中的一种或两种以上的金属。
在本发明的实施方式中，作为所述原料溶液，能够优选使用使所述金属以络合物或盐的形态溶解或分散到有机溶剂或水中的物质。作为络合物的形态，例如，可举出乙酰丙酮络合物、羰基络合物、氨络合物、氢化物络合物等。作为盐的形态，例如，可以举出有机金属盐(例如金属醋酸盐、金属草酸盐、金属柠檬酸盐等)、硫化金属盐、硝化金属盐、金属磷酸盐、卤化金属盐(例如氯化金属盐、溴化金属盐、碘化金属盐等)等。
另外，优选地，在所述原料溶液中混合氢卤酸或氧化剂等添加剂。作为所述氢卤酸，例如可以举出氢溴酸、氢氯酸、氢碘酸等，其中，出于可更有效地抑制异常粒子的产生的理由，优选氢溴酸或氢碘酸。作为所述氧化剂，例如，可举出过氧化氢(H2O2)、过氧化钠(Na2O2)、过氧化钡(BaO2)、过氧化苯甲酰((C6H5CO)2O2)等过氧化物，次氯酸(HClO)、过氯酸、硝酸、臭氧水、过氧乙酸或硝基苯等有机过氧化物等。
所述原料溶液中还可以包含掺杂剂。通过使原料溶液中包含掺杂剂，从而能够良好地进行掺杂。所述掺杂剂只要不阻碍本发明的目的，就不特别限定。作为所述掺杂剂，例如可以举出锡、锗、硅、钛、锆、钒或铌等n型掺杂剂，或者Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Ti、Pb、N或P等p型掺杂剂等。所述掺杂剂的含量通过使用校准线来适当设定，所述校准线表示掺杂剂在原料中的浓度相对于期望的载流子密度的关系。
原料溶液的溶剂不特别限定，可以是水等无机溶剂，也可以是醇等有机溶剂，还可以是无机溶剂与有机溶剂的混合溶剂。在本发明的实施方式中，优选地，所述溶剂包含水，更优选为水或者水与醇的混合溶剂。
(运送工序)
在运送工序中，通过载气将所述雾化液滴运送到成膜室内。作为所述载气，只要不阻碍本发明的目的就不特别限定，例如可以举出氧、臭氧、氮或氩等非活性气体，或者氢气或合成气体等还原气体等作为优选例子。另外，载气的种类可以为一种，也可以为两种以上，还可以进一步将降低了流量的稀释气体(例如10倍稀释气体等)等作为第二载气使用。另外，载气的供给部位也可以不只一处，也可以有两处以上。载气的流量不特别限定，优选为0.01L/分钟～20L/分钟，更优选为1L/分钟～10L/分钟。在有稀释气体的情况下，稀释气体的流量优选为0.001L/分钟～2L/分钟，更优选为0.1L/分钟～1L/分钟。
(成膜工序)
在成膜工序中，通过在所述基体附近使所述雾化液滴进行热反应，从而在基体上形成所述半导体膜。关于热反应，只要利用热使所述雾化液滴发生反应即可，反应条件等也是只要不阻碍本发明的目的，就不特别限定。在本工序中，通常以溶剂的蒸发温度以上的温度进行所述热反应，优选为不过高的温度(例如1000℃)以下，更优选为650℃以下，最优选为300℃～650℃。另外，热反应只要不阻碍本发明的目的，则可以在真空下、非氧气氛下(例如，非活性气体气氛下等)、还原气体气氛下及氧气氛下中的任一气氛下进行，优选在非活性气体气氛下或氧气氛下进行。另外，还可以在大气压下、加压下及减压下中的任一条件下进行，在本发明的实施方式中，优选在大气压下进行。此外，膜厚能够通过调整成膜时间来进行设定。
(基体)
所述基体只要能够支撑所述半导体膜，就不特别限定。所述基体的材料也是只要不阻碍本发明的目的，就不特别限定，可以为公知的基体，可以是有机化合物，也可以是无机化合物。作为所述基体的形状，可以是任何形状，对所有形状都有效，例如，可以举出平板或圆板等板状、纤维状、棒状、圆柱状、棱柱状、筒状、螺旋状、球状、环状等，但在本发明的实施方式中，优选基板。基板的厚度在本发明的实施方式中并不特别限定。
所述基板为板状，只要是作为所述半导体膜的支撑体的基板就不特别限定。可以是绝缘体基板，也可以是半导体基板，还可以是金属基板或导电性基板，优选所述基板为绝缘体基板，另外，所述基板也优选为在表面具有金属膜的基板。作为所述基板，例如可以举出包含具有刚玉结构的基板材料作为主成分的基底基板、或者包含具有β-gallia结构的基板材料作为主成分的基底基板、包含具有六方晶结构的基板材料作为主成分的基底基板等。在此，所谓“主成分”，意味着具有前述特定的晶体结构的基板材料以原子比计，相对于基板材料的全部成分，优选包含50％以上，更优选包含70％以上，进一步优选包含90％以上，并且也可以是100％。
基板材料只要不阻碍本发明的目的，就不特别限定，可以为公知的基板材料。作为前述的具有刚玉结构的基板材料，例如，可以优选举出α-Al2O3(蓝宝石基板)或α-Ga2O3，作为更优选的例子可以举出a面蓝宝石基板、m面蓝宝石基板、r面蓝宝石基板、c面蓝宝石基板、α型氧化镓基板(a面、m面或r面)等。作为以具有β-gallia结构的基板材料为主成分的基底基板，例如，可以举出β-Ga2O3基板，或者包含Ga2O3和Al2O3且Al2O3为大于0wt％且60wt％以下的混晶基板等。另外，作为以具有六方晶结构的基板材料为主成分的基底基板，例如，可以举出SiC基板、ZnO基板、GaN基板等。
在本发明中，在所述成膜工序之后，还可以进行退火处理。关于退火的处理温度，只要不阻碍本发明的目的就不特别限定，通常为300℃～650℃，优选为350℃～550℃。另外，退火的处理时间通常为1分钟～48小时，优选为10分钟～24小时，更优选为30分钟～12小时。此外，关于退火处理，只要不阻碍本发明的目的，可以在任何气氛下进行。可以为非氧气氛下，也可以为氧气氛下。作为非氧气氛下，例如，可以举出非活性气体气氛下(例如，氮气氛下)或还原气体气氛下等，在本发明的实施方式中，优选为非活性气体气氛下，更优选为氮气氛下。
另外，在本发明的实施方式中，可以直接在所述基体上设置所述半导体膜，也可以隔着应力松弛层(例如，缓冲层、ELO层等)、剥离牺牲层等其他层设置所述半导体膜。各层的形成方法并不特别限定，可以为公知的方法，在本发明的实施方式中，优选雾化CVD法。
本发明的实施方式中，对于所述半导体膜，可以使用从所述基体等剥离等的公知的方法之后作为所述半导体层用于半导体装置，也可以直接作为半导体层用于半导体装置。
如果所述肖特基电极能够在所述n-型半导体层之间形成肖特基结，则不特别限定。所述肖特基电极的构成材料可以是导电性无机材料，也可以是导电性有机材料。在本发明的实施方式中，所述肖特基电极的构成材料优选为金属。作为所述金属，优选地，例如可以举出选自元素周期表第4族～第10族中的至少一种金属等。作为元素周期表第4族的金属，例如可以举出钛(Ti)、锆(Zr)、铪(Hf)等。作为元素周期表第5族的金属，例如可以举出钒(V)、铌(Nb)、钽(Ta)。作为元素周期表第6族的金属，例如可以举出铬(Cr)、钼(Mo)和钨(W)。作为元素周期表第7族的金属，例如可以举出锰(Mn)、锝(Tc)、铼(Re)。作为元素周期表第8族的金属，例如可以举出铁(Fe)、钌(Ru)、锇(Os)。作为元素周期表第9族的金属，例如可以举出钴(Co)、铑(Rh)、铱(Ir)。作为元素周期表第10族的金属，例如可以举出镍(Ni)、钯(Pd)、铂(Pt)。所述肖特基电极的厚度不特别限定，优选为0.1nm～10μm，更优选为5nm～500nm，最优选为10nm～200nm。在本发明的实施方式中，所述肖特基电极可以包含设置在所述n-型半导体层上的第一电极层和设置在所述第一电极层上的第二电极层。另外，在本发明的实施方式中，优选第一电极层的层厚比第二电极层的层厚更薄。另外，在本发明的实施方式中，优选所述第一电极层的功函数大于所述第二电极层的功函数。通过将第一电极层设为这样的优选构成，不仅能够得到有肖特基特性更加优异的半导体装置，还能够更加良好地表现出反向耐压的提高效果。另外，在本发明的实施方式中，所述肖特基电极可以是单层，也可以由两层以上的金属层构成。
所述肖特基电极的形成方法不特别限定，可以是公知的方法。作为所述肖特基电极的形成方法，具体而言，例如可以举出干法、湿法等。作为干法，例如可以举出溅射、真空蒸镀、CVD等。作为湿法，例如可以举出丝网印刷或模涂等。
在本发明的实施方式中，也优选所述半导体装置进一步具有形成于所述n-型半导体层上的绝缘体层，所述肖特基电极的端部位于所述绝缘体层上。只要不阻碍本发明的目的，所述绝缘体层的构成材料就不特别限定，可以是公知的材料。作为所述绝缘体层，例如可以举出SiO2膜、磷添加SiO2膜(PSG膜)、硼添加SiO2膜、磷硼添加SiO2膜(BPSG膜)等。作为所述绝缘体层的形成方法，例如可以举出CVD法、大气压CVD法、等离子体CVD法、雾化CVD法等。在本发明的实施方式中，所述绝缘体层的形成方法优选为雾化CVD法或大气压CVD法。另外，在本发明的实施方式中，关于所述半导体装置，如图17所述那样，优选形成有覆盖所述肖特基电极的外端部和所述n-型半导体层表面的至少一部分的钝化膜。通过采用这样的优选构成，能够更加良好地抑制所述半导体装置的漏电流。所述钝化膜的构成材料和形成方法可以与所述绝缘体层同样。
本发明的半导体装置对各种半导体元件有用，尤其对功率器件有用。另外，半导体元件可以将电极形成在半导体层的单面侧，分为在半导体层的膜厚方向和膜平面的面内方向上流通电流的横向型的元件(横向型器件)和在半导体层的表里两面侧分别具有电极且在半导体层的膜厚方向上流通电流的纵向型的元件(纵向型器件)，在本发明的实施方式中，所述半导体元件可以较佳地用于横向型器件或纵向型器件，其中优选用于纵向型器件。作为所述半导体元件，例如可以举出肖特基势垒二极管(SBD)、结势垒肖特基二极管(JBS)、金属半导体场效应晶体管(MESFET)、金属绝缘膜半导体场效应晶体管(MISFET)、金属氧化物半导体场效应晶体管(MOSFET)、高电子迁移率晶体管(HEMT)或发光二极管等。在本发明的实施方式中，所述半导体装置优选为二极管，更优选为肖特基势垒二极管(SBD)。
以下，使用附图说明所述半导体装置的优选例子，但本发明并不被这些实施方式所限定。另外，在以下示例的半导体装置中，只要不阻碍本发明的目的，可以进一步包含其他层(例如绝缘体层、半绝缘体层、导体层、半导体层、缓冲层或其他中间层等)等，另外，也可以适当地省略缓冲层(buffer layer)等。
图1显示了作为本发明优选实施方式之一的肖特基势垒二极管(SBD)的主要部分。图1的SBD包含欧姆电极102、n+型半导体层101b、n-型半导体层101a、高电阻层106和肖特基电极103。
关于图1的半导体装置，在所述高电阻层106的底面与所述n+型半导体层101b的上表面之间的距离小于1.5μm。通过采用这样的构成，可以良好地降低所述半导体装置的漏电流。另外，在本发明的实施方式中，优选所述高电阻层106的侧面的至少一部分具有厚度从所述肖特基电极103侧朝向所述欧姆电极102侧减少的锥形形状。通过采用这样的优选结构，可以更加良好地缓和表面的电场集中。另外，作为肖特基电极和/或欧姆电极的构成材料，例如可以举出作为所述肖特基电极的构成材料所示例的上述金属等。图1的各层的形成方法只要不阻碍本发明的目的，就不特别限定，可以是公知的方法。例如，可以举出通过真空蒸镀法、CVD法、溅射法、各种涂覆技术成膜后，通过光刻法进行图案化的方法，或者使用印刷技术等直接进行图案化的方法等。
为了确认本发明的实施方式的效果，进行了模仿图1所示的半导体装置的模拟。假设作为n+型半导体层和n-型半导体层使用α-Ga2O3、作为高电阻层使用SiO2的情况而进行了模拟。图6显示所述高电阻层的底面与所述n+型半导体层的上表面之间的距离d为1.5μm、1.0μm、0.5μm及0μm时的电位分布的模拟结果(反向电压：600V)(等电位线的间隔为60V)。图7显示所述高电阻层的底面与所述n+型半导体层的上表面之间的距离d为1.5μm、1.0μm、0.5μm及0μm时的电流密度的模拟结果。从图6和图7中明显可知，在距离小于1.5μm时，肖特基电极和高电阻层端部的电流密度大幅降低。还可知，在距离为1.0μm以下时和在距离为0.5μm以下时，可以获得更进一步优异的漏电流降低效果。
此外，在使用氧化镓作为所述n-型半导体层时以及使用SiC或GaN作为n-型半导体层时，对因所述高电阻层的侧面和所述n-型半导体层的侧面之间的界面的缺陷而产生的缺陷电流进行计算和比较的结果显示在表1中。假定由于侧面的耗尽层内缺陷而产生的电流与本征载流子密度成比例，考虑到各个材料的带隙，根据本征载流子密度的比来求出。此外，表1的各个数值表示将4H-SiC时的缺陷电流的大小设为1时的缺陷电流的大小。从表1明显看出，当使用氧化镓作为所述n-型半导体层时，与使用SiC和GaN作为所述n-型半导体层时相比，因所述高电阻层的侧面和所述n-型半导体层的侧面的界面的缺陷而产生的缺陷电流大幅降低。即，可知如图1所示的在n-型半导体层中嵌入高电阻层的结构尤其更适合于使用氧化镓的半导体装置。另外，可知与作为所述n-型半导体层使用β-Ga2O3的情况相比，作为所述n-型半导体层使用α-Ga2O3时，因所述界面的缺陷而产生的漏电流会更进一步降低。
【表1】
4H-SiC GaN β-Ga<sub>2</sub>O<sub>3</sub> α-Ga<sub>2</sub>O<sub>3</sub>
常温(300K) 1 4×10<sup>-2</sup> 2×10<sup>-12</sup> 3×10<sup>-19</sup>
443K 1 1×10<sup>-1</sup> 3×10<sup>-9</sup> 8×10<sup>-14</sup>
※表示将4H-SiC时的缺陷电流的大小设为1时的缺陷电流的大小。
以下，使用制造图1的半导体装置的优选例子，更详细地说明本发明。
图2的(a)显示了将n+型半导体层101b和n-型半导体层101a以该顺序形成在欧姆电极102上，并且在所述n-型半导体层101a中形成有沟槽的层叠体。所述沟槽使用公知的蚀刻方法等来形成。这里在形成所述沟槽时，以所述沟槽底面与所述n+型半导体层101b的上表面之间的距离为小于1.5μm的方式形成沟槽。接着，在图2的(a)的层叠体上形成高电阻层106，得到图2的(b)的层叠体。这里在形成所述高电阻层106之后，也可以使用化学机械抛光(CMP)等对所述n-型半导体层和/或所述高电阻层106的表面进行研磨。此外，作为所述高电阻层106的形成方法，例如可举出溅射法、真空蒸镀法、涂敷法、CVD法、大气压CVD法、等离子体CVD法、雾化CVD法。然后，使用所述干法或所述湿法和光刻法在图2的(b)的层叠体上形成肖特基电极103，获得图2的(c)的层叠体。如上所述获得的半导体装置在所述高电阻层106的底面与所述n+型半导体层101b的上表面之间的距离小于1.5μm。根据这样的构成，能够良好地降低所述半导体装置的漏电流。
图3显示了作为本发明其他优选实施方式之一的肖特基势垒二极管(SBD)的主要部分。图3的SBD与图1的SBD的不同之处在于，进一步具有绝缘体层104，并且肖特基电极103的端部位于所述绝缘体层104上。通过采用这样的构成，可以使半导体装置的耐压特性更加优异。图3的各层的形成方法只要不阻碍本发明的目的，就不特别限定，可以是公知的方法。例如，可以举出通过真空蒸镀法、CVD法、溅射法、各种涂覆技术成膜后，通过光刻法进行图案化的方法，或者使用印刷技术等直接进行图案化的方法等。
图4显示了作为本发明其他优选实施方式之一的肖特基势垒二极管(SBD)的主要部分。图4的SBD与图1的SBD不同之处在于，高电阻层106具有位于所述半导体装置的内侧的第一区域106a和位于所述半导体装置的外侧的第二区域106b，所述第一区域106a的底面和所述n+型半导体层101b的上表面之间的距离小于1.5μm(在该图4中，相同距离用0绘制)，并且所述第二区域106b的底面与所述第一区域的底面相比位于上侧。图4的各层的形成方法只要不阻碍本发明的目的，就不特别限定，可以是公知的方法。例如，可以举出通过真空蒸镀法、CVD法、溅射法、各种涂覆技术成膜后，通过光刻法进行图案化的方法，或者使用印刷技术等直接进行图案化的方法等。
图12显示了作为本发明的其他优选实施方式之一的肖特基势垒二极管(SBD)的主要部分。图12的SBD与图1的SBD的不同之处在于，在高电阻层106和n-型半导体层101a之间形成有高电阻层107。此外，在图12的SBD中，作为所述高电阻层106，例如使用在氧化物半导体中掺杂了杂质的高电阻层。该氧化物半导体是在101a的n-型半导体层的晶体结构的基础上形成的外延膜。通过采用这样的构成，可以降低在高电阻层和n-型半导体层之间的界面容易产生的缺陷，从而能够进一步实现半导体装置的高耐压化。图12中的除高电阻层107以外的各层的形成方法只要不阻碍本发明的目的，就不特别限定，可以是公知的方法。例如，可以举出通过真空蒸镀法、CVD法、溅射法、各种涂覆技术成膜后，通过光刻法进行图案化的方法，或者使用印刷技术等直接进行图案化的方法等。另外，图17显示作为本发明其他优选实施方式之一的肖特基势垒二极管(SBD)的主要部分。图17的SBD与图1中的SBD不同之处在于，包含覆盖n-型半导体层101a表面的至少一部分和肖特基电极103的外端部的钝化膜108。通过采用这样的优选构成，能够更进一步降低施加反向电压时的漏电流。此外，在本发明的实施方式中，优选在俯视时，所述钝化膜108覆盖高电阻层106的至少一部分，更优选覆盖高电阻层106的外端部。另外，在本发明的实施方式中，更优选在俯视时，所述钝化膜108覆盖n-型半导体层101a表面直至外端部为止。
所述半导体装置尤其对功率器件有用。作为所述半导体装置，例如可举出二极管(例如PN二极管、肖特基势垒二极管、结势垒肖特基二极管等)或晶体管(例如MOSFET、MESFET等)等。
上述的本发明实施方式的半导体装置可以应用于诸如逆变器或转换器等电力转换装置中，以发挥上述功能。更具体地说，可以应用为内置在逆变器或转换器中的二极管、作为开关元件的晶闸管、功率晶体管、IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)等。图8是显示使用了本发明的实施方式的半导体装置的控制系统的一例的框构成图，图9是该控制系统的电路图，特别是适于搭载在电动汽车(ElectricVehicle)上的控制系统。
如图8所示，控制系统500具有电池(电源)501、升压转换器502、降压转换器503、逆变器504、马达(驱动对象)505、驱动控制部506，这些搭载在电动汽车上。电池501例如由镍氢电池或锂离子电池等蓄电池构成，通过在供电站充电或减速时的再生能源等来储存电力，并且能够输出电动汽车的行驶系统或电装系统的操作所需的直流电压。升压转换器502例如是搭载了斩波电路的电压转换装置，通过斩波电路的开关操作，可以将从电池501供给的例如200V的直流电压升压到例如650V，并输出到马达等行驶系统。降压转换器503也同样是搭载了斩波电路的电压转换装置，可以通过将从电池501供给的例如200V的直流电压降压到例如12V左右，输出到包含电动窗、电动转向器或车载电气设备等的电装系统。
逆变器504通过开关操作将从升压转换器502供给的直流电压转换成三相交流电压，并输出到马达505。马达505是构成电动汽车的行驶系统的三相交流马达，由从逆变器504输出的三相的交流电压来进行旋转驱动，将该旋转驱动力经由未图示的变速器等传递到电动汽车的车轮。
另一方面，使用未图示的各种传感器，从行驶中的电动汽车测量车轮的转速、扭矩、油门踏板的踏进量(加速量)等实测值，将这些测量信号输入到驱动控制部506。并且同时，逆变器504的输出电压值也被输入到驱动控制部506。由于驱动控制部506具有具备CPU(Central Processing Unit，中央处理器)等运算部或存储器等数据保存部的控制器的功能，所以通过使用输入的测量信号生成控制信号，并将其作为反馈信号输出到逆变器504，从而控制开关元件的开关操作。由此，逆变器504提供给马达505的交流电压瞬时会被校正，从而能够正确地执行电动汽车的运转控制，实现电动汽车的安全、舒适的操作。此外，通过将来自驱动控制部506的反馈信号提供给升压转换器502，也可以控制向逆变器504的输出电压。
图9是显示图8中的除了降压转换器503之外的电路构成，即是显示仅用于驱动马达505的构成的电路构成。如该图所示，例如在升压转换器502和逆变器504中采用本发明的半导体装置作为肖特基势垒二极管，来提供开关控制。在升压转换器502中，本发明的半导体装置组装至斩波电路中进行斩波控制，另外，在逆变器504中，本发明的半导体装置组装至包含IGBT的开关电路中来进行开关控制。此外，通过在电池501的输出中插入电感器(线圈等)，来实现电流的稳定，另外，通过在电池501、升压转换器502、逆变器504的各个之间插入电容器(电解电容器等)，来实现电压的稳定化。
另外，如图9中用虚线所示，驱动控制部506内设置有由CPU(Central ProcessingUnit)构成的运算部507和由非易失性存储器构成的存储部508。输入到驱动控制部506的信号被提供给运算部507，并且通过进行所需的运算来生成针对每个半导体元件的反馈信号。另外，存储部508暂时保持运算部507的运算结果，以表格的形式存储驱动控制所需的物理常数或函数等，并适当地输出到运算部507。运算部507和存储部508可以采用公知的构成，并且其处理能力等也可以任意选定。
如图8和图9所示，在控制系统500中，升压转换器502、降压转换器503、逆变器504的开关操作中使用二极管或作为开关元件的晶闸管、功率晶体管、IGBT、MOSFET等。通过在这些半导体元件使用氧化镓(Ga2O3)，特别是刚玉型氧化镓(α-Ga2O3)作为其材料，会大幅提高开关特性。进而，通过应用本发明的半导体装置等，能够期待极为良好的开关特性，并且能够实现控制系统500的进一步的小型化和成本降低。即，升压转换器502、降压转换器503、逆变器504的每一个都能够期待本发明的效果，这些中的任意一个或任意两个以上的组合、或者也包括驱动控制部506的形式中的任一个都能够期待本发明的效果。
此外，上述控制系统500不仅能够将本发明的半导体装置应用于电动汽车的控制系统，还能够应用于将来自直流电源的电力升压或降压、从直流向交流进行电力转换这些所有用途的控制系统中。另外，作为电池也可以使用太阳能电池等电源。
图10是表示采用了本发明的实施方式的半导体装置的控制系统的其他例子的框构成图，图11是该控制系统的电路图，是适合搭载在利用交流电源供给的电力进行操作的基础设施设备或家电设备等上的控制系统。
如图10所示，控制系统600输入从外部的例如三相交流电源(电源)601供给的电力，具有AC/DC转换器602、逆变器604、马达(驱动对象)605、驱动控制部606，这些可以搭载在各种设备(将在后文叙述)上。三相交流电源601例如是电力公司的发电设施(火力发电站、水力发电站、地热发电站、原子能发电站等)，其输出通过变电站被降压并作为交流电压被供给。另外，例如以自备发电机等形式设置在大楼内或附近设施内，通过电缆来供给。AC/DC转换器602是将交流电压转换为直流电压的电压转换装置，将从三相交流电源601供给的100V或200V的交流电压转换为规定的直流电压。具体地说，通过电压转换，转换成3.3V、5V或12V这些通常使用的期望的直流电压。驱动对象为马达时，进行向12V的转换。此外，也可以采用单相交流电源来代替三相交流电源，在该情况下，如果将AC/DC转换器设为单相输入的话，则可以采用同样的系统构成。
逆变器604通过开关操作将从AC/DC转换器602供给的直流电压转换为三相的交流电压，并输出到马达605。马达605为三相交流马达，根据控制对象的不同其形式也不同，在控制对象为电车的情况下用于驱动车轮、在控制对象为工厂设备的情况下用于驱动泵和各种动力源、在控制对象为家电设备的情况下用于驱动压缩机等，通过从逆变器604输出的三相的交流电压进行旋转驱动，并将该旋转驱动力传递到未图示的驱动对象。
此外，例如在家电设备中，能够直接从供给AC/DC转换器602输出的直流电压的驱动对象也很多(例如，个人电脑、LED照明设备、影像设备、音响设备等)，在这种情况下，控制系统600不需要逆变器604，如图10所示，从AC/DC转换器602向驱动对象供给直流电压。在这种情况下，例如，向个人电脑等供给3.3V的直流电压，而向LED照明设备等供给5V的直流电压。
另一方面，使用未图示的各种传感器，测量驱动对象的转速、扭矩或驱动对象的周边环境的温度和流量等实测值，将这些测量信号输入到驱动控制部606。并且同时，逆变器604的输出电压值也被输入到驱动控制部606。基于这些测量信号，驱动控制部606向逆变器604提供反馈信号，来控制开关元件的开关操作。由此，逆变器604提供给马达605的交流电压瞬时会被校正，从而能够正确地执行驱动对象的运转控制，从而实现驱动对象的稳定动作。另外，如上所述，在驱动对象能够以直流电压驱动的情况下，也可以对AC/DC转换器602进行反馈控制来代替向逆变器的反馈。
图11显示了图10的电路构成。如该图所示，例如通过在AC/DC转换器602和逆变器604中采用本发明的半导体装置作为肖特基势垒二极管来提供开关控制。关于AC/DC转换器602，例如使用将肖特基势垒二极管进行电路构成以形成桥接状的AC/DC转换器，通过将输入电压的负电压部分转换整流为正电压来进行直流转换。另外，在逆变器604中，组装至IGBT的开关电路中来进行开关控制。另外，通过使电容器(电解电容器等)介于AC/DC转换器602和逆变器604之间，来实现电压的稳定化。
另外，如图11中用虚线所示，驱动控制部606内设置有由CPU构成的运算部607和由非易失性存储器构成的存储部608。输入到驱动控制部606的信号被提供给运算部607，并且通过进行所需的运算来生成针对每个半导体元件的反馈信号。另外，存储部608暂时保持运算部607的运算结果，以表格的形式存储驱动控制所需的物理常数或函数等，并适当地输出到运算部607。运算部607和存储部608可以采用公知的构成，并且其处理能力等也可以任意选定。
在这样的控制系统600中，与图8或图9所示的控制系统500同样，AC/DC转换器602、逆变器604的整流操作和开关操作中使用二极管或作为开关元件的晶闸管、功率晶体管、IGBT、MOSFET等。通过在这些半导体元件使用氧化镓(Ga2O3)，特别是刚玉型氧化镓(α-Ga2O3)作为其材料，会提高开关特性。进而，通过应用本发明的半导体膜或半导体装置，能够期待极为良好的开关特性，并且能够实现控制系统600的进一步的小型化和成本降低。即，AC/DC转换器602、逆变器604的每一个都能够期待本发明的效果，这些中的任意一个或组合、或者也包括驱动控制部606的形式中的任一个都能够期待本发明的效果。
此外，虽然在图10和图11中作为驱动对象显示了马达605，但是驱动对象不一定是机械操作的，可以将需要交流电压的许多设备作为对象。在控制系统600中，只要从交流电源输入电力以将驱动对象驱动就能够应用控制系统600，可以将基础设施设备(例如，大楼、工厂等的电力设备、通信设备、交通管制设备、上下水处理设备、系统设备、省力设备、电车等)或家电设备(例如，冰箱、洗衣机、个人电脑、LED照明设备、影像设备、音响设备等)这些设备作为对象，搭载控制系统600以对这些对象进行驱动控制。
实施例
(实施例1)
仿照上述的制造方法，制作了以图1所示的结构为标准的结构的肖特基势垒二极管(SBD)，进行I-V测量。此外，将高电阻层的底面与n+型半导体层的上表面之间的距离设为1.3μm。观察所获得的半导体装置的截面的结果显示在图13中。I-V测量的结果，所获得的半导体装置的耐压为850V。根据本发明的实施方式，可知由于漏电流减小，所以可以获得高耐压的半导体装置。此外，将I-V测量的结果显示在图15中。
(比较例1)
除了将高电阻层的底面与n+型半导体层的上表面之间的距离设为1.9μm以外，以实施例1同样的方式制作SBD。观察所获得的半导体装置的截面的结果显示在图14中。I-V测量的结果，所获得的半导体装置的耐压为385V。此外，将I-V测量的结果显示在图15中。
(实施例2)
除了以将高电阻层的底面与n+型半导体层的上表面之间的距离为1.0μm以下的方式形成高电阻层以外，以与实施例1同样的方式制作半导体装置。对于所获得的半导体装置，以与实施例1同样的方式进行I-V测量。将I-V测量的结果显示在图16中。从图16明显可知，与实施例1相比，漏电流进一步降低。
(实施例3)
如图17所示的结构那样，在高电阻层之外还形成钝化膜，除此之外，基于实施例1制作半导体装置。为了比较，也一并制作仅形成高电阻层的半导体装置。图18中的(a)显示了有钝化膜的情况下的I-V测量的结果，图18中的(b)显示了没有钝化膜(仅高电阻层)的情况下的I-V测量的结果。从图18明显看出，通过将钝化膜与高电阻层组合使用，可以更进一步降低漏电流。
产业上的可利用性
本发明的半导体装置能够用于半导体(例如化合物半导体电子器件等)、电子部件及电气设备部件、光学及电子照片关联装置、工业部件等所有领域，特别是对功率器件有用。
符号说明
1 成膜装置(雾化CVD装置)
2a 载气源
2b 载气(稀释)源
3a 流量调节阀
3b 流量调节阀
4 雾产生源
4a 原料溶液
4b 原料微粒
5 容器
5a 水
6 超声波振子
7 成膜室
8 加热板
9 供给管
10 基板
101a n-型半导体层
101b n+型半导体层
102 欧姆电极
103 肖特基电极
104 绝缘体层
106 高电阻层
106a 第一区域
106b 第二区域
107 高电阻层
108 钝化膜
500 控制系统
501 电池(电源)
502 升压转换器
503 降压转换器
504 逆变器
505 马达(驱动对象)
506 驱动控制部
507 运算部
508 存储部
600 控制系统
601 三相交流电源(电源)
602 AC/DC转换器
604 逆变器
605 马达(驱动对象)
606 驱动控制部
607 运算部
608 存储部

Claims (14)

1.一种半导体装置，至少具备n+型半导体层、配置在该n+型半导体层上的n-型半导体层、至少一部分嵌入该n-型半导体层中的高电阻层、以及与所述n-型半导体层形成肖特基结的肖特基电极，其特征在于，
所述n+型半导体层和所述n-型半导体层分别包含结晶性氧化物半导体作为主成分，所述高电阻层的底面与所述n+型半导体层的上表面之间的距离小于1.5μm，所述肖特基电极的端部位于所述高电阻层上。
2.根据权利要求1所述的半导体装置，其中，所述结晶性氧化物半导体包含选自铝、铟和镓中的一种或两种以上的金属。
3.根据权利要求1或2所述的半导体装置，其中，所述结晶性氧化物半导体至少包含镓。
4.根据权利要求1～3中任一项所述的半导体装置，其中，所述结晶性氧化物半导体具有刚玉结构或β-gallia结构。
5.根据权利要求1～4中任一项所述的半导体装置，其中，所述高电阻层的底面与所述n+型半导体层的上表面之间的距离为1.0μm以下。
6.根据权利要求1～5中任一项所述的半导体装置，其中，所述高电阻层的底面与所述n+型半导体层和所述n-型半导体层的界面为相同高度，或者与所述n+型半导体层和所述n-型半导体层的界面相比位于下侧。
7.根据权利要求1～6中任一项所述的半导体装置，其中，所述高电阻层包含SiO2。
8.根据权利要求1～7中任一项所述的半导体装置，其中，所述半导体装置进一步具有形成在所述n-型半导体层上的绝缘体层，所述肖特基电极的端部位于所述绝缘体层上。
9.根据权利要求1～8中任一项所述的半导体装置，其中，所述高电阻层具有位于所述半导体装置的内侧的第一区域和位于所述半导体装置的外侧的第二区域，所述第一区域的底面和所述n+型半导体层的上表面之间的距离小于1.5μm，并且所述第二区域的底面与所述第一区域的底面相比位于上侧。
10.根据权利要求1～9中任一项所述的半导体装置，其中，所述半导体装置进一步具有覆盖所述肖特基电极的外端部和所述n-型半导体层表面的至少一部分的钝化膜。
11.根据权利要求1～10中任一项所述的半导体装置，其中，所述半导体装置为二极管。
12.根据权利要求1～11中任一项中所述的半导体装置，其中，所述半导体装置为功率器件。
13.一种电力转换装置，使用权利要求1～12中任一项所述的半导体装置。
14.一种控制系统，使用权利要求1～12中任一项所述的半导体装置。
CN202210637520.8A 2021-06-07 2022-06-07 半导体装置、电力转换装置及控制系统 Pending CN115513302A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021095499 2021-06-07
JP2021-095499 2021-06-07
JP2022-089958 2022-06-01
JP2022089958A JP2022187480A (ja) 2021-06-07 2022-06-01 半導体装置

Publications (1)

Publication Number Publication Date
CN115513302A true CN115513302A (zh) 2022-12-23

Family

ID=81975303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210637520.8A Pending CN115513302A (zh) 2021-06-07 2022-06-07 半导体装置、电力转换装置及控制系统

Country Status (5)

Country Link
US (1) US20220393015A1 (zh)
EP (1) EP4102575A1 (zh)
KR (1) KR20220165210A (zh)
CN (1) CN115513302A (zh)
TW (1) TW202306179A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3226713A1 (de) 1982-07-16 1984-01-19 Siemens AG, 1000 Berlin und 8000 München Als flachspule ausgebildete induktionsheizspule zum tiegelfreien zonenschmelzen
JP2005243717A (ja) * 2004-02-24 2005-09-08 Sanyo Electric Co Ltd 半導体装置
JP5343224B1 (ja) 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP2018137394A (ja) * 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法
JP7147141B2 (ja) 2017-09-11 2022-10-05 Tdk株式会社 ショットキーバリアダイオード
TW202209688A (zh) * 2020-06-05 2022-03-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
TW202315140A (zh) * 2021-06-07 2023-04-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置

Also Published As

Publication number Publication date
TW202306179A (zh) 2023-02-01
EP4102575A1 (en) 2022-12-14
US20220393015A1 (en) 2022-12-08
KR20220165210A (ko) 2022-12-14

Similar Documents

Publication Publication Date Title
TWI831755B (zh) ｐ型氧化物半導體膜及其形成方法
US11855135B2 (en) Semiconductor device
CN115513303A (zh) 半导体装置、电力转换装置及控制系统
CN115513302A (zh) 半导体装置、电力转换装置及控制系统
WO2023136309A1 (ja) 半導体装置
US20240055510A1 (en) Semiconductor device
WO2022230831A1 (ja) 半導体装置
JP2022187480A (ja) 半導体装置
WO2022230830A1 (ja) 半導体装置
WO2022230834A1 (ja) 半導体装置
JP2022187481A (ja) 半導体装置
WO2022210615A1 (ja) 半導体装置
US20230335581A1 (en) Semiconductor device
US20240170285A1 (en) Crystalline oxide film and semiconductor device
WO2024005153A1 (ja) 半導体装置および半導体装置の製造方法
WO2024005152A1 (ja) 半導体装置および半導体装置の製造方法
US20240170542A1 (en) Oxide crystal, crystalline oxide film, crystalline multilayer structure, semiconductor device and manufacturing method of a crystalline multilayer structure
CN116114061A (zh) 半导体元件及半导体装置
JP2022011781A (ja) 結晶性酸化物膜および半導体装置
TW202215664A (zh) 半導體元件及半導體裝置
CN114514615A (zh) 半导体装置和半导体系统
CN114402437A (zh) 层叠结构体和半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination