CN115497990A - 一种显示面板及其制作方法、显示装置 - Google Patents

一种显示面板及其制作方法、显示装置 Download PDF

Info

Publication number
CN115497990A
CN115497990A CN202210985629.0A CN202210985629A CN115497990A CN 115497990 A CN115497990 A CN 115497990A CN 202210985629 A CN202210985629 A CN 202210985629A CN 115497990 A CN115497990 A CN 115497990A
Authority
CN
China
Prior art keywords
emitting device
layer
light
terminal
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210985629.0A
Other languages
English (en)
Inventor
李柱辉
李燕芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210985629.0A priority Critical patent/CN115497990A/zh
Priority to US18/081,463 priority patent/US20240063197A1/en
Publication of CN115497990A publication Critical patent/CN115497990A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请实施例公开了一种显示面板及其制作方法、显示装置；该显示面板包括驱动基板、设置于驱动基板一侧的第一发光器件层、以及设置于驱动基板远离第一发光器件层的一侧的第二发光器件层，第一发光器件层包括多个第一发光器件，第二发光器件层包括多个第二发光器件，驱动基板包括多个驱动薄膜晶体管，一驱动薄膜晶体管连接一第一发光器件和一第二发光器件，本申请实施例通过在驱动基板两侧分别设置第一发光器件层和第二发光器件层，并采用单个驱动薄膜晶体管同时驱动第一发光器件和第二发光器件发光，降低了双面显示结构的复杂度，实现了双面显示的显示面板的轻薄化。

Description

一种显示面板及其制作方法、显示装置
技术领域
本申请涉及显示领域，特别涉及一种显示面板及其制作方法、显示装置。
背景技术
随着显示技术的发展，双面显示产品受到广泛关注。
目前，双面显示屏主要采用两块诸如液晶显示器(Liquid Crystal Display，LCD)、发光二极管(Light Emitting Diode，LED)面板或有机发光二极管显示器(OrganicLight Emitting Diode，OLED)贴在一起以实现双面显示，此种结构易导致双面显示屏厚度较大，不适于诸如大尺寸双面显示器件对于轻薄化的要求。
发明内容
本申请实施例提供一种显示面板及其制作方法、显示装置，以解决双面显示屏厚度较大的技术问题。
本申请实施例提供一种显示面板，包括：
驱动基板；
第一发光器件层，设置于所述驱动基板的一侧，所述第一发光器件层包括多个第一发光器件；
第二发光器件层，设置于所述驱动基板远离所述第一发光器件层的一侧，所述第二发光器件层包括多个第二发光器件；
其中，所述驱动基板包括多个驱动薄膜晶体管，一所述驱动薄膜晶体管连接一所述第一发光器件和一所述第二发光器件。
在本申请实施例所提供的显示面板中，所述驱动基板包括：
第一绝缘层；
第二绝缘层，设置于所述第一绝缘层的一侧；
第一金属层，设置于所述第二绝缘层远离所述第一绝缘层的一侧，包括与所述第一发光器件连接的第一端子、第二端子和电源走线；
第二金属层，设置于所述第一绝缘层远离所述第二绝缘层的一侧，包括与所述第二发光器件连接的第三端子和第四端子；
所述第一端子和所述第三端子均与所述驱动薄膜晶体管的漏极连接，所述第二端子和所述第四端子与所述电源走线连接。
在本申请实施例所提供的显示面板中，所述驱动基板包括穿过所述第二绝缘层和所述第一绝缘层的第一过孔和第二过孔，所述第一端子穿过所述第一过孔与所述第三端子连接，所述第二端子穿过所述第二过孔与所述第四端子连接。
在本申请实施例所提供的显示面板中，所述第一金属层还包括所述驱动薄膜晶体管的源极和漏极，所述第一端子与所述漏极连接。
在本申请实施例所提供的显示面板中，所述驱动基板还包括：
第三绝缘层，位于所述第二绝缘层与所述第一绝缘层之间；
第三金属层，位于所述第二绝缘层与所述第三绝缘层之间，所述第三金属层包括所述驱动薄膜晶体管的栅极；
半导体层，位于所述第三绝缘层与所述第一绝缘层之间，所述半导体层包括所述驱动薄膜晶体管的有源层，所述驱动薄膜晶体管的源极和漏极分别与所述有源层连接；
其中，所述第二金属层还包括遮光部，所述遮光部在所述驱动基板方向上的正投影覆盖所述有源层在所述驱动基板方向上的正投影。
在本申请实施例所提供的显示面板中，所述驱动基板包括穿过所述第二绝缘层和第一绝缘层的第三过孔，所述源极穿过所述第三过孔与所述遮光部连接。
在本申请实施例所提供的显示面板中，所述显示面板还包括第一封装层和第二封装层，所述第一封装层覆盖所述第一发光器件层，所述第二封装层覆盖所述第二发光器件层。
相应的，本申请实施例还提供一种显示面板的制作方法，包括以下步骤：
提供一基底，在所述基底上形成驱动基板，所述驱动基板包括多个驱动薄膜晶体管；
在所述驱动基板远离所述基底的一侧形成第一发光器件层，所述第一发光器件层包括多个第一发光器件；
将所述基底从所述驱动基板上剥离；
在所述驱动基板远离所述第一发光器件层的一侧形成第二发光器件层，所述第二发光器件层包括多个第二发光器件，一所述驱动薄膜晶体管连接一所述第一发光器件和一所述第二发光器件，以驱动所述第一发光器件和所述第二发光器件发光。
在本申请实施例所提供的显示面板的制作方法中，所述基底包括硬质基板和形成于所述硬质基底上的柔性基板；
所述将所述基底从所述驱动基板上剥离的步骤包括：
采用激光剥离的方式去除所述硬质基板；
采用干法蚀刻的方式去除所述柔性基板。
相应的，本申请实施例还提供一种显示装置，所述显示装置包括如前任意一项实施例所述的显示面板。
本申请实施例中通过在驱动基板两侧分别设置第一发光器件层和第二发光器件层，并采用单个所述驱动薄膜晶体管同时驱动正反面的所述第一发光器件和所述第二发光器件发光，降低了双面显示结构的复杂度，实现了双面显示的显示面板的轻薄化。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供显示面板的结构示意图。
图2为本申请实施例所提供显示面板的制作方法的流程图。
图3-图6为本申请实施例所提供显示面板的制作方法的结构流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种显示面板及其制作方法、显示装置。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参阅图1、图3至图6，本申请实施例提供一种显示面板，包括：
驱动基板1；
第一发光器件层2，设置于所述驱动基板1的一侧，所述第一发光器件层2包括多个第一发光器件21；
第二发光器件层3，设置于所述驱动基板1远离所述第一发光器件层2的一侧，所述第二发光器件层3包括多个第二发光器件31；
其中，所述驱动基板1包括多个驱动薄膜晶体管10，一所述驱动薄膜晶体管10连接一所述第一发光器件21和一所述第二发光器件31。
可以理解的是，本实施例中，通过在驱动基板1两侧分别设置第一发光器件层2和第二发光器件层3，并采用单个所述驱动薄膜晶体管10同时驱动所述第一发光器件层2中各所述第一发光器件21和所述第二发光器件层3中各所述第二发光器件31发光，降低了双面显示结构的复杂度，实现了双面显示的显示面板的轻薄化。
需要说明的是，当前双面显示屏除存在厚度较大的问题外，如采用两块液晶显示器贴合形成的双面显示屏还存在需要两个背光模组而造成功耗较高的技术问题，而采用两块LED面板贴合形成的双面显示屏也存在分别率较低而不适于近距离观看使用，虽然，采用两块有机发光二极管显示器贴合形成的双面显示屏在一定程度上可以降低厚度，但大尺寸有机发光二极管显示器的工艺难度较大且成本较高，本实施例中，一所述驱动薄膜晶体管10连接一所述第一发光器件21和一所述第二发光器件31，所述驱动薄膜晶体管10用于调节所述第一发光器件21和所述第二发光器件31的工作状态，具体的，所述驱动薄膜晶体管10可以用于驱动所述第一发光器件21和所述第二发光器件31发光，也可以将所述第一发光器件21和所述第二发光器件31的工作状态切换至熄灭等其他工作状态，其中，所述第一发光器件21和所述第二发光器件31均为微型发光二极管(Micro Light Emitting Diode，Micro-LED)，只需采用单个所述驱动薄膜晶体管10同时驱动正反面的所述第一发光器件21和所述第二发光器件31发光，使得双面显示的显示面板兼具轻薄化、高亮度和低功耗的优点。
在一实施例中，请参阅图1、图3至图6，所述驱动基板1包括：
第一绝缘层113；
第二绝缘层111，设置于所述第一绝缘层113的一侧；
第一金属层12，设置于第二绝缘层111远离所述第一绝缘层113的一侧，包括与所述第一发光器件21连接的第一端子121、第二端子122和电源走线(图中未出示)；
第二金属层13，设置于所述第一绝缘层113远离所述第二绝缘层111的一侧，包括与所述第二发光器件31连接的第三端子131和第四端子132；
所述第一端子121和所述第三端子131均与所述驱动薄膜晶体管10的漏极123连接，所述第二端子122和所述第四端子132与所述电源走线连接。
可以理解的是，所述第一发光器件21的两个引脚分别与所述第一端子121和第二端子122连接，所述第二发光器件31的两个引脚分别与所述第三端子131和第四端子132连接，其中，所述第一金属层12包括第一端子121和第二端子122，也即是将所述第一端子121和所述第二端子122同层设置，避免所述第一端子121与所述第二端子122产生较大高度差而影响与所述第一发光器件21的连接，同理，所述第二金属层13包括第三端子131和第四端子132，也即是将所述第三端子131和所述第四端子132同层设置，避免所述第三端子131与所述第四端子132产生较大高度差而影响与所述第二发光器件31的连接，此外，所述第一端子121和所述第三端子131均与所述驱动薄膜晶体管10的漏极123连接，所述驱动基板1还包括与所述第二端子122和所述第四端子132连接的电源走线，以实现通过一所述驱动薄膜晶体管10同时驱动所述第一发光器件21和所述第二发光器件31，具体的，所述电源走线可以是低电位恒压电源线。
承上，本实施例中，所述第一金属层12还包括所述电源走线，也即是所述电源走线、所述第一端子121和所述第二端子122同层设置，并且，所述第二端子122与所述电源走线连接，也即是所述第二端子122与所述电源走线同层连接，不会额外增加显示面板的工艺制程。
需要说明的是，所述第一金属层12可以包括所述源极124、所述漏极123、所述电源走线、所述第一端子121和所述第二端子122，也即是所述源极124、所述漏极123、所述电源走线、所述第一端子121和所述第二端子122可以同层设置，所述第一端子121与所述漏极123同层连接，所述第二端子122与所述电源走线同层连接，最大化减少显示面板的工艺制程。
需要说明的是，所述第一发光器件21和所述第二发光器件31在垂直于所述驱动基板1方向上的正投影与所述驱动薄膜晶体管10在垂直于所述驱动基板1方向上的正投影不重叠，从而避免所述驱动基板1在对应所述驱动薄膜晶体管10的位置凸起对所述第一发光器件21和所述第二发光器件31的设置造成影响，不仅保证了所述第一发光器件21和所述第二发光器件31设置位置的平整性，也进一步降低了显示面板整体的厚度。
在一实施例中，请参阅图1，所述驱动基板1包括穿过所述第二绝缘层111和所述第一绝缘层113的第一过孔100和第二过孔200，所述第一端子121穿过所述第一过孔100与所述第三端子131连接，所述第二端子122穿过所述第二过孔200与所述第四端子132连接。
可以理解的是，所述驱动基板1包括第一过孔100和第二过孔200，所述第一端子121穿过所述第一过孔100与所述第三端子131连接，所述第二端子122穿过所述第二过孔200与所述第四端子132连接，通过将所述第一端子121与所述第三端子131连接，使得所述第一端子121和所述第三端子131中的任意一者与所述驱动薄膜晶体管10的漏极123连接，即可实现一所述驱动薄膜晶体管10与所述第一发光器件21和所述第二发光器件31的连接，同理，通过将所述第二端子122与所述第四端子132连接，使得所述第二端子122和所述第四端子132中的任意一者与所述电源走线连接，即可实现所述第二端子122和所述第四端子132均与所述电源走线连接，从而降低了单一驱动基板1驱动所述第一发光器件层2和所述第二发光器件层3发光的驱动结构的复杂度。
需要说明的是，所述第一端子121和所述第三端子131可以分别位于所述第一过孔100两端，所述第二端子122和所述第四端子132可以分别位于所述第一过孔100两端，一所述第一发光器件21可以与一所述第二发光器件31对应设置，从而使得各所述第一发光器件21与各所述第二发光器件31对称排布在所述驱动基板1的两侧，保证所述显示面板两侧显示的分辨率和图像的一致性；具体的，所述第一端子121在垂直于所述驱动基板1上的正投影可以与所述第三端子131在垂直于所述驱动基板1上的正投影至少部分重合，所述第二端子122在垂直于所述驱动基板1上的正投影可以与所述第四端子132在垂直于所述驱动基板1上的正投影至少部分重合。
在一实施例中，请参阅图1，所述第一金属层12还包括所述驱动薄膜晶体管10的源极124和漏极123，所述第一端子121与所述漏极123连接。
可以理解的是，所述第一金属层12还包括所述驱动薄膜晶体管10的源极124和漏极123，也即是所述源极124、所述漏极123、所述第一端子121和所述第二端子122同层设置，并且，所述第一端子121与所述漏极123连接，也即是所述第一端子121与所述漏极123同层连接，不会额外增加显示面板的工艺制程，此外，将所述源极124、所述漏极123、所述第一端子121和所述第二端子122同层设置，不用额外增加用于制作第一端子121和第二端子122的膜层，避免了增加所述显示面板的厚度。
在一实施例中，请参阅图1，所述驱动基板1还包括：
第三绝缘层112，位于所述第二绝缘层111与所述第一绝缘层113之间；
第三金属层14，位于所述第二绝缘层111与所述第三绝缘层112之间，所述第三金属层14包括所述驱动薄膜晶体管10的栅极141；
半导体层15，位于所述第三绝缘层112与所述第一绝缘层113之间，所述半导体层15包括所述驱动薄膜晶体管10的有源层151，所述驱动薄膜晶体管10的源极124和漏极123分别与所述有源层151连接；
其中，所述第二金属层13还包括遮光部133，所述遮光部133在所述驱动基板1方向上的正投影覆盖所述有源层151在所述驱动基板1方向上的正投影。
可以理解的是，所述第二绝缘层111、第三绝缘层112和第一绝缘层113层叠设置，所述第三金属层14位于所述第二绝缘层111与所述第三绝缘层112之间，所述半导体层15位于所述第三绝缘层112与所述第一绝缘层113之间，并且，所述第三金属层14包括所述驱动薄膜晶体管10的栅极141，所述半导体层15包括所述驱动薄膜晶体管10的有源层151，所述栅极141对应所述有源层151设置，具体的，所述驱动薄膜晶体管10可以是顶栅或底栅等结构，本实施例中，以所述驱动薄膜晶体管10为顶栅结构为例，所述第二绝缘层111设置于所述第三金属层14与所述第一金属层12之间，所述第一绝缘层113设置于所述半导体层15与所述第二金属层13之间，且所述第二金属层13包括遮光部133、所述第三端子131和所述第四端子132，也即是所述遮光部133、所述第三端子131和所述第四端子132同层设置，不会额外增加显示面板的工艺制程，此外，所述遮光部133在垂直于所述驱动基板1方向上的正投影覆盖所述有源层151在垂直于所述驱动基板1方向上的正投影，避免所述有源层151受到外部光照而影响所述驱动薄膜晶体管10的电学性能。
需要说明的是，所述第一金属层12上还可以设有钝化保护层16，所述钝化保护层16对应所述第一端子121和所述第二端子122的位置设置有开口161，所述第一发光器件21在所述开口161内与所述第一端子121和所述第二端子122连接。
在一实施例中，请参阅图1，所述驱动基板1包括穿过所述第二绝缘层111和第一绝缘层113的第三过孔300，所述源极124穿过所述第三过孔300与所述遮光部133连接。
可以理解的是，所述源极124穿过所述第三过孔300与所述遮光部133连接，在所述驱动薄膜晶体管10驱动所述第一发光器件21和所述第二发光器件31发光的过程中，所述遮光部133与所述源极124具有相同的电位，便于所述遮光部133与所述栅极141之间形成一保持电容，增强所述驱动薄膜晶体管10的电学性能。
在一实施例中，请参阅图1，所述显示面板还包括第一封装层4和第二封装层5，所述第一封装层4覆盖所述第一发光器件层2，所述第二封装层5覆盖所述第二发光器件层3。
可以理解的是，所述第一封装层4覆盖所述第一发光器件层2，所述第一封装层4用于对所述第一发光器件层2进行封装，所述第二封装层5覆盖所述第二发光器件层3，所述第二封装层5用于对所述第二发光器件层3进行封装；此外，所述第一封装层4远离所述第二封装层5的一侧可以设置有第一圆偏光片，所述第二封装层5远离所述第一封装层4的一侧可以设置有第二圆偏光片，显然，通过所述第一圆偏光片和所述第二圆偏光片的设置可以避免所述第一金属层12和所述第二金属层13的反光影响显示面板的外观。
相应的，本申请实施例还提供一种显示面板的制作方法，请参阅图2～图6，包括以下步骤：
S100：提供一基底6，在所述基底6上形成驱动基板1，所述驱动基板1包括多个驱动薄膜晶体管10；
S200：在所述驱动基板1远离所述基底6的一侧形成第一发光器件层2，所述第一发光器件层2包括多个第一发光器件21；
S300：将所述基底6从所述驱动基板1上剥离；
S400：在所述驱动基板1远离所述第一发光器件层2的一侧形成第二发光器件层3，所述第二发光器件层3包括多个第二发光器件31，一所述驱动薄膜晶体管10连接一所述第一发光器件21和一所述第二发光器件31。
可以理解的是，如图3所示，步骤S100中，提供一基底6，所述基底可以包括硬质基板61和设置于所述硬质基板61上的柔性基板62，所述硬质基板61可以是玻璃基板，所述柔性基板62的材料可以是聚酰亚胺，在所述基底6上形成驱动基板1，所述驱动基板1包括依次层叠设置于所述基底6上的第一绝缘层113、第三绝缘层112和第二绝缘层111、设置于所述第二绝缘层111远离所述基底6一侧的第一金属层12、以及设置于所述第一绝缘层113与所述基底6之间的第二金属层13，所述第一金属层12可以包括用于与第一发光器件21连接的第一端子121和第二端子122，所述第二金属层13可以包括用于与第二发光器件31连接的第三端子131和第四端子132，其中，所述基底6上形成驱动基板1包括，先在所述基底6上形成第二金属层13，再在所述基底6和所述第二金属层13上形成覆盖所述第二金属层13的第一绝缘层113，并在所述第一绝缘层113上形成第三绝缘层112，在所述第三绝缘层112上形成第二绝缘层111，最后在所述第二绝缘层111上形成第一金属层12。如图5所示，在步骤S300中，将所述基底6从所述驱动基板1上剥离包括：采用激光剥离的方式去除所述硬质基板61，然后采用干法蚀刻的方式去除所述柔性基板62。
需要说明的是，如图4-图5所示，所述在所述驱动基板1远离所述基底6的一侧形成第一发光器件层2的步骤之后，还包括在所述驱动基板1和所述第一发光器件层2上形成覆盖所述第一发光器件层2的第一封装层4，所述在所述驱动基板1远离所述第一发光器件层2的一侧形成第二发光器件层3的步骤之后，还包括在所述驱动基板1远离所述第一发光器件层2的一侧形成覆盖所述第二发光器件层3的第二封装层5，进一步还包括在所述驱动基板1上绑定集成电路(integrated circuit，IC)的步骤，在此不再赘述。
相应的，本申请实施例还提供一种显示装置，所述显示装置包括如前任意一项实施例所述的显示面板。
本申请实施例通过在驱动基板1两侧分别设置第一发光器件层2和第二发光器件层3，并采用单个所述驱动薄膜晶体管10同时驱动正反面的所述第一发光器件21和所述第二发光器件层3中各所述第二发光器件31发光，降低了双面显示结构的复杂度，实现了双面显示的显示面板的轻薄化。
以上对本申请实施例所进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种显示面板，其特征在于，包括：
驱动基板；
第一发光器件层，设置于所述驱动基板的一侧，所述第一发光器件层包括多个第一发光器件；
第二发光器件层，设置于所述驱动基板远离所述第一发光器件层的一侧，所述第二发光器件层包括多个第二发光器件；
其中，所述驱动基板包括多个驱动薄膜晶体管，一所述驱动薄膜晶体管连接一所述第一发光器件和一所述第二发光器件。
2.根据权利要求1所述的显示面板，其特征在于，所述驱动基板包括：
第一绝缘层；
第二绝缘层，设置于所述第一绝缘层的一侧；
第一金属层，设置于所述第二绝缘层远离所述第一绝缘层的一侧，包括与所述第一发光器件连接的第一端子、第二端子和电源走线；
第二金属层，设置于所述第一绝缘层远离所述第二绝缘层的一侧，包括与所述第二发光器件连接的第三端子和第四端子；所述第一端子和所述第三端子均与所述驱动薄膜晶体管的漏极连接，所述第二端子和所述第四端子与所述电源走线连接。
3.根据权利要求2所述的显示面板，其特征在于，所述驱动基板包括穿过所述第二绝缘层和所述第一绝缘层的第一过孔和第二过孔，所述第一端子穿过所述第一过孔与所述第三端子连接，所述第二端子穿过所述第二过孔与所述第四端子连接。
4.根据权利要求3所述的显示面板，其特征在于，所述第一金属层还包括所述驱动薄膜晶体管的源极和漏极，所述第一端子与所述漏极连接。
5.根据权利要求2所述的显示面板，其特征在于，所述驱动基板还包括：
第三绝缘层，位于所述第二绝缘层与所述第一绝缘层之间；
第三金属层，位于所述第二绝缘层与所述第三绝缘层之间，所述第三金属层包括所述驱动薄膜晶体管的栅极；
半导体层，位于所述第三绝缘层与所述第一绝缘层之间，所述半导体层包括所述驱动薄膜晶体管的有源层，所述驱动薄膜晶体管的源极和漏极分别与所述有源层连接；
其中，所述第二金属层还包括遮光部，所述遮光部在所述驱动基板方向上的正投影覆盖所述有源层在所述驱动基板方向上的正投影。
6.根据权利要求5所述的显示面板，其特征在于，所述驱动基板包括穿过所述第二绝缘层和第一绝缘层的第三过孔，所述源极穿过所述第三过孔与所述遮光部连接。
7.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括第一封装层和第二封装层，所述第一封装层覆盖所述第一发光器件层，所述第二封装层覆盖所述第二发光器件层。
8.一种显示面板的制作方法，其特征在于，包括以下步骤：
提供一基底，在所述基底上形成驱动基板，所述驱动基板包括多个驱动薄膜晶体管；
在所述驱动基板远离所述基底的一侧形成第一发光器件层，所述第一发光器件层包括多个第一发光器件；
将所述基底从所述驱动基板上剥离；
在所述驱动基板远离所述第一发光器件层的一侧形成第二发光器件层，所述第二发光器件层包括多个第二发光器件，一所述驱动薄膜晶体管连接一所述第一发光器件和一所述第二发光器件。
9.根据权利要求8所述显示面板的制作方法，其特征在于，所述基底包括硬质基板和形成于所述硬质基底上的柔性基板；
所述将所述基底从所述驱动基板上剥离的步骤包括：
采用激光剥离的方式去除所述硬质基板；
采用干法蚀刻的方式去除所述柔性基板。
10.一种显示装置，其特征在于，所述显示装置包括如权利要求1-7任意一项所述的显示面板。
CN202210985629.0A 2022-08-17 2022-08-17 一种显示面板及其制作方法、显示装置 Pending CN115497990A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210985629.0A CN115497990A (zh) 2022-08-17 2022-08-17 一种显示面板及其制作方法、显示装置
US18/081,463 US20240063197A1 (en) 2022-08-17 2022-12-14 Display panel, manufacturing method thereof and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210985629.0A CN115497990A (zh) 2022-08-17 2022-08-17 一种显示面板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN115497990A true CN115497990A (zh) 2022-12-20

Family

ID=84467047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210985629.0A Pending CN115497990A (zh) 2022-08-17 2022-08-17 一种显示面板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US20240063197A1 (zh)
CN (1) CN115497990A (zh)

Also Published As

Publication number Publication date
US20240063197A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
US20230090279A1 (en) Display panel and display device
US11309500B2 (en) Display panel and manufacturing method thereof
US11937444B2 (en) Flexible display substrate having first and second bonding regions, display panel, display device, and manufacturing method
CN107302011B (zh) 显示装置
KR102562108B1 (ko) 디스플레이 장치
WO2022007571A1 (zh) 显示装置及其制作方法
US11121331B2 (en) Flexible substrate and display panel using the same
US10674606B2 (en) Display panel and display device
CN109671748B (zh) 一种显示面板及其制作方法
KR20210002102A (ko) 디스플레이 패널 및 그 제조 방법 및 디스플레이 디바이스
WO2020211132A1 (zh) Oled显示装置
CN112310140B (zh) Led背板的像素结构、led显示面板及其制作方法
WO2020199300A1 (zh) 一种显示面板及其制作方法、显示装置
CN110993670A (zh) Oled显示面板
CN112366218A (zh) 一种显示面板的制作方法及显示面板
CN109148485B (zh) 阵列基板及其制作方法和显示装置
CN114284248A (zh) 显示面板
WO2023272807A1 (zh) 柔性显示面板及制作方法、电子装置
US20240038948A1 (en) Display panel and splicing screen
CN115497990A (zh) 一种显示面板及其制作方法、显示装置
KR20070051619A (ko) 양방향 표시가 가능한 오엘이디 디스플레이 소자
CN111653598A (zh) 显示基板及其制造方法、显示装置和拼接屏
EP3961713A1 (en) Display device and method for providing the same
CN217606819U (zh) 显示装置
WO2023097727A1 (zh) 柔性双面显示屏及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination