CN115494748A - 信号产生电路、微控制器及控制方法 - Google Patents

信号产生电路、微控制器及控制方法 Download PDF

Info

Publication number
CN115494748A
CN115494748A CN202210161736.1A CN202210161736A CN115494748A CN 115494748 A CN115494748 A CN 115494748A CN 202210161736 A CN202210161736 A CN 202210161736A CN 115494748 A CN115494748 A CN 115494748A
Authority
CN
China
Prior art keywords
circuit
control circuit
data string
trigger signal
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210161736.1A
Other languages
English (en)
Inventor
赖昀楷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN115494748A publication Critical patent/CN115494748A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/1774—Structural details of routing resources for global signals, e.g. clock, reset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17764—Structural details of configuration resources for reliability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17772—Structural details of configuration resources for powering on or off
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/808—Simultaneous conversion using weighted impedances using resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25257—Microcontroller

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

一种信号产生电路、微控制器及控制方法，所述信号产生电路包括一第一控制电路、一第二控制电路、一仲裁电路以及一数字模拟转换电路，第一控制电路储存一第一数据串，当一第一事件发生时，第一控制电路使能一第一触发信号，第二控制电路储存一第二数据串。当一第二事件发生时，第二控制电路使能一第二触发信号，当第一触发信号及第二触发信号均被使能时，仲裁电路根据一优先顺序，读取第一控制电路及第二控制电路其中一者，用以将第一数据串或第二数据串作为一数字输入，数字模拟转换电路转换数字输入，用以产生一模拟输出。

Description

信号产生电路、微控制器及控制方法
技术领域
本申请有关于一种信号产生电路，特别是有关于一种用以产生模拟输出的信号产生电路。
背景技术
一般的信号产生电路根据一输入数据，产生一输出信号。该输入数据由一特定数据源提供。如果想要改变数据源，则需要中央处理器介入变更数据源。当中央处理器介入的次数太多时，会耗费中央处理器的资源，降低系统效能。
发明内容
本发明的一实施例提供一种信号产生电路，包括一第一控制电路、一第二控制电路、一仲裁电路以及一数字模拟转换电路。第一控制电路储存一第一数据串。当一第一事件发生时，第一控制电路使能一第一触发信号。第二控制电路储存一第二数据串。当一第二事件发生时，第二控制电路使能一第二触发信号。当第一触发信号及第二触发信号均被使能时，仲裁电路根据一优先顺序，读取第一控制电路及第二控制电路其中一者，用以将第一或第二数据串作为一数字输入。数字模拟转换电路转换数字输入，用以产生一模拟输出。
本发明的另一实施例提供一种微控制器，包括一中央处理器、一第一周边电路、一第一控制电路、一第二控制电路、一仲裁电路、一数字模拟转换电路以及一第二周边电路。第一周边电路耦接中央处理器。第一控制电路耦接第一周边电路，并储存一第一数据串。当第一周边电路发生一第一事件时，第一控制电路使能一第一触发信号。第二控制电路耦接第一周边电路，并储存一第二数据串。当第一周边电路发生一第二事件时，第二控制电路使能一第二触发信号。当第一触发信号及第二触发信号均被使能时，仲裁电路根据一优先顺序，读取第一控制电路及第二控制电路其中一者，用以将第一或第二数据串作为一数字输入。数字模拟转换电路转换数字输入，用以产生一模拟输出。第二周边电路根据模拟输出而动作。
本发明的另一实施例提供一种控制方法，适用于一微控制器中。微控制器包括一中央处理器。在一初始期间：利用中央处理器，设定一第一周边电路，并活化一数字模拟转换电路。在一操作期间：写入一第一数据串至一第一控制电路中；写入一第二数据串至一第二控制电路中；当第一周边电路发生一第一事件时，使能一第一触发信号；当第一周边电路发生一第二事件时，使能一第二触发信号；当第一触发信号及第二触发信号均被使能时，根据一优先顺序，读取该第一控制电路及第二控制电路其中一者，用以将该第一或第二数据串作为一数字输入；以及转换该数字输入，用以产生一模拟输出。
本发明的控制方法可经由本发明的微控制器及信号产生电路来实作，其为可执行特定功能的硬件或固件，亦可以通过程序代码方式收录于一纪录媒体中，并结合特定硬件来实作。当程序代码被电子装置、处理器、电脑或机器载入且执行时，电子装置、处理器、电脑或机器变成用以实行本发明的微控制器及信号产生电路。
附图说明
图1为本发明的微控制器的示意图；
图2为本发明的信号产生电路的示意图；
图3为本发明的微控制器的控制方法的示意图。
[符号说明]
100：微控制器
110：中央处理器
120、130、150：周边电路
140、200：信号产生电路
SS1～SS3：设定信号
EV1～EVn：事件
DAC_OUT：模拟输出
151：存储器
152、210_1～210_n：控制电路
220：仲裁电路
230：数字模拟转换电路
TR1～TRn：触发信号
DGI：数字输入
NT：通知信号
DT：数据串
231：控制器
232：数字模拟转换器
DIN：输入数据
233：计数电路
234：特定接脚
pd：下电信号
EN：启动信号
AVDD、DVDD、AGND、DGND：操作电压
PON：上电控制信号
VREFP、VREFM：参考电压
具体实施方式
为让本发明的目的、特征和优点能更明显易懂，下文特举出实施例，并配合所附图式，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本发明。另外，实施例中图式标号的部分重复，为了简化说明，并非意指不同实施例之间的关联性。
图1为本发明的微控制器的示意图。如图所示，微控制器100包括一中央处理器(CPU)110、周边电路120、130以及一信号产生电路140。在一初始期间，中央处理器110初始化周边电路120及信号产生电路140。本发明并不限定中央处理器110如何初始化周边电路120及信号产生电路140。在一可能实施例中，中央处理器110可能发出一设定信号SS1，用以使能周边电路120内部的逻辑电路(未显示)，并设定周边电路120内部的暂存器(未显示)。另外，中央处理器110可能发出设定信号SS2，用以启动信号产生电路140。
周边电路120耦接于中央处理器110与信号产生电路140之间。在初始期间，周边电路120接收设定信号SS1，并根据设定信号SS1，设定内部的暂存器。接着，在一操作期间，周边电路120开始动作。在本实施例中，在操作期间，中央处理器110不介入周边电路120的操作。换句话说，当周边电路120动作时，中央处理器110可能为一闲置状态(idle)，或是进入一省电模式。在操作期间，周边电路120进行至少一特定操作，并在完成特定操作后，引发一事件(event)。在本实施例中，周边电路120可能进行至少一特定操作，用以产生事件EV1～EVn。
本发明并不限定事件EV1～EVn的种类。事件EV1～EVn其中一者可能相同于事件EV1～EVn的另一者。举例而言，事件EV1可能是指周边电路120内部的一计时电路(未显示)的计数值达一第一目标值所发生的溢位事件(overflow event)。事件EV2可能是指周边电路120内部的同一计时电路或另一计时电路的计数值达一第二目标值所发生的溢位事件。第二目标值可能不同于第一目标值。在此例中，事件EV1与EV2属于相同的事件(溢位事件)。
在其它实施例中，事件EV1～EVn其中一者可能不同于事件EV1～EVn的另一者。举例而言，事件EV1可能指计时电路发生的溢位事件，而事件EVn指周边电路120内部的一特定接脚(未显示)的位准等于一特定位准(如一高位准或一低位准)。在一些实施例中，事件EV1～EVn的至少一者系由软件所引发。在此例中，事件EV1可能指一特定软件被开启，或是周边电路120内部的一控制器(未显示)执行一特定程序代码。
信号产生电路140根据事件EV1～EVn，由相对应的数据源中撷取数字数据串，并转换数字数据串，用以产生一模拟输出DAC_OUT。以事件EV1及EV2为例，当事件EV1发生时，信号产生电路140读取一第一数据源的一第一数据串，并转换第一数据串，用以产生模拟输出DAC_OUT。当事件EV2发生时，信号产生电路140读取一第二数据源的一第二数据串，并转换第二数据串，用以产生模拟输出DAC_OUT。
由于信号产生电路140自行根据发生的事件，选择相对应的数据源，而不需要中央处理器110的介入。因此，中央处理器110在初始化周边电路120后，便可进入一省电模式，因而减少微控制器100的功耗。在其它实施例中，当信号产生电路140动作时，中央处理器110为一闲置状态。另外，由于中央处理器110不需控制信号产生电路140，故中央处理器110可进行其它操作。因此，大幅提高微控制器100的效能。
再者，由于信号产生电路140根据不同的数据源的数据串产生模拟输出，故信号产生电路140可产生许多不同斜率的波型。举例而言，当信号产生电路140根据第一数据源的多笔数据串产生模拟输出时，模拟输出DAC_OUT具有第一斜率。当信号产生电路140根据第二数据源的多笔数据串产生模拟输出时，模拟输出DAC_OUT具有第二斜率。在此例中，第一斜率不同的第二斜率。
周边电路130根据模拟输出DAC_OUT而动作。本发明并不限定模拟输出DAC_OUT的种类。在一可能实施例中，模拟输出DAC_OUT作为一参考电压。在其它实施例中，微控制器100还包括一周边电路150。周边电路150包括一存储器151以及一控制电路152。在此例中，中央处理器110利用设定信号SS3，命令控制电路152读取存储器151，用以将存储器151所储存的复数数据串搬运到信号产生电路140里相对应的数据源中。
假设存储器151储存一第一数据串、一第二数据串、一第三数据串以及一第四数据串。中央处理器110利用设定信号SS3，分派第一及第三数据串给信号产生电路140里的第一数据源，并且分派第二及第四数据串给信号产生电路140里的第二数据源。在一可能实施例中，控制电路152可能先将第一数据串及第二数据串储存至信号产生电路140的第一及第二数据源中。接着，当事件EV1发生时，信号产生电路140读取并转换第一数据源的第一数据串。在信号产生电路140开始转换第一数据串时，控制电路152将存储器151里的第三数据串搬运到第一数据源中，用以取代第一数据串。此时，如果事件EV1再度发生，信号产生电路140读取并转换第一数据源的第三数据串。然而，如果事件EV2发生，信号产生电路140读取并转换第二数据源的第二数据串。在信号产生电路140开始转换第二数据串时，控制电路152将存储器151里的第四数据串搬运到第二数据源中，用以取代第二数据串。
本发明并不限定存储器151的种类。在一可能实施例中，存储器151为一静态随机存取存储器(SRAM)。本发明亦不限定控制电路152的架构。在一可能实施例中，控制电路152为一周边直接存储器存取(Peripheral Direct Memory Access；PDMA)控制器。
在一初始期间，中央处理器110利用设定信号SS1～SS3，初始化周边电路120、信号产生电路140及周边电路150。接着，在一操作期间，周边电路120、信号产生电路140及周边电路150根据中央处理器110于初始期间所告知的信息而动作。在操作期间，中央处理器110不介入周边电路120、信号产生电路140及周边电路150的运作。
图2为本发明的信号产生电路的示意图。如图所示，信号产生电路200包括控制电路210_1～210_n、一仲裁电路220以及一数字模拟转换电路230。由于控制电路210_1～210_n的动作相似，故以下仅说明控制电路210_1及210_2。控制电路210_1储存一第一数据串，控制电路210_2储存一第二数据串。在一可能实施例中，控制电路210_1作为一第一数据源，控制电路210_2作为一第二数据源。另外，控制电路210_1接收事件EV1，控制电路210_2接收事件EV2。当事件EV1发生时，控制电路210_1使能一触发信号TR1。当事件EV2发生时，控制电路210_2使能一触发信号TR2。
仲裁电路220耦接控制电路210_1～210_n，用以接收触发信号TR1～TRn。在本实施例中，仲裁电路220储存一优先顺序(priority)。该优先顺序与控制电路210_1～210_n的优先权重有关。当多个触发信号均被使能时，仲裁电路220根据优先顺序，读取相对应的控制电路，用以将控制电路所储存的数据串作为一数字输入DGI。举例而言，假设控制电路210_1的优先权重最高，其次是控制电路210_2，最后才是控制电路210_n。在此例中，当触发信号TR1及TR2均被使能时，仲裁电路220读取控制电路210_1，用以将控制电路210_1所储存的第一数据串作为数字输入DGI。
在本实施例中，仲裁电路220还接收一通知信号NT。当通知信号NT被使能时，仲裁电路220判断哪个触发信号被使能。如果只有单一触发信号被使能，仲裁电路220读取相对应的控制电路的数据串。如果复数触发信号被使能时，仲载电路220根据优先顺序，读取优先权重最高的控制电路的数据串。举例而言，如果只有触发信号TR2被使能时，仲裁电路220读取控制电路210_2的数据串，用以更新数字输入DGI。仲裁电路220可能直接将控制电路210_2所储存的第二数据串作为数字输入DGI。然而，在接收到通知信号NT后，如果触发信号TR1及TR2同时被使能，由于控制电路210_1的优先权重高于控制电路210_2的优先权重，故仲裁电路220仍然读取控制电路210_1的数据串，并将控制电路210_1所储存的数据串作为数字输入DGI。在一些实施例中，如果只有单一触发信号被使能时，则仲裁电路220将相对应的控制电路的数据串作为数字输入DGI。
在一可能实施例中，在仲裁电路220将控制电路210_1所储存的第一数据串作为数字输入DGI后，仲裁电路220将外部周边装置(如150)所提供的数据串DT储存至控制电路210_1，用以更新控制电路210_1所储存的数据串。由于中央处理器110已事先在存储器151的特定位址填入欲留给控制电路210_1～210_n的数据串，故周边电路150在仲裁电路220输出相对应的数据串后，通过仲裁电路220，更新相对应的控制电路的数据串。在其它实施例中，周边电路150可能直接提供数据串DT至相对应的控制电路。
数字模拟转换电路230转换数字输入DGI，用以产生模拟输出DAC_OUT。本发明并不限定数字模拟转换电路230的架构。在本实施例中，数字模拟转换电路230包括一控制器231以及一数字模拟转换器232。控制器231根据数字输入DGI，产生一输入数据DIN。在一可能实施例中，控制器231为一数字模拟转换控制器(DAC controller)。数字模拟转换器232转换输入数据DIN，用以产生模拟输出DAC_OUT。在一可能实施例中，数字模拟转换器232为一电阻式数字模拟转换器(RDAC)。
在其它实施例中，控制器231具有一计数电路233。当数字模拟转换器232开始转换输入数据DIN时，计数电路233执行一计数操作。当计数电路233执行计数操作的时间达一设定时间(如5秒)时，表示数字模拟转换器232已完成转换操作。因此，计数电路233使能通知信号NT，用以命令仲裁电路220根据触发信号TR1～TRn以及控制电路210_1～210_n的权重，读取相对应的控制电路。在一些实施例中，计数电路233可能独立于控制器231之外。
在一可能实施例中，控制器231还提供一下电信号(power down)pd至数字模拟转换器232。当下电信号pd被使能时，数字模拟转换器232停止动作。此时，数字模拟转换器232可能进入一省电模式。另外，控制器231可能提供一启动信号EN，用以使能数字模拟转换器232。
在其它实施例中，数字模拟转换器232更接收操作电压AVDD、DVDD、AGND以及DGND。操作电压AVDD及AGND用以供数字模拟转换器232内部的模拟元件使用，其中操作电压AVDD高于操作电压AGND。操作电压DVDD及DGND用以供数字模拟转换器232内部的数字元件使用，其中操作电压DVDD高于操作电压DGND。
在一些实施例中，数字模拟转换器232还接收一上电控制信号(power oncontrol)PON。当操作电压AVDD、DVDD、AGND以及DGND尚未稳定时，上电控制信号PON禁能。因此，数字模拟转换器232暂不动作。当操作电压AVDD、DVDD、AGND以及DGND稳定时，上电控制信号PON被使能。因此，数字模拟转换器232开始动作。
在其它实施例中，数字模拟转换器232还接收参考电压VREFP及VREFM。参考电压VREFP可能来自一特定接脚234。数字模拟转换器232可能具有一电阻串。该电阻串接收参考电压VREFP及VREFM，并对参考电压VREFP进行分压操作，用以产生许多分压。在一可能实施例中，数字模拟转换器232根据输入数据DIN，选择一相对应的分压，并将该分压作为模拟输出DAC_OUT。
在一初始期间，中央处理器110使能数字模拟转换电路230。因此，数字模拟转换电路230开始动作。在一操作期间，中央处理器110不介入控制电路210_1～210_n、仲裁电路220以及数字模拟转换电路230的运作。在此期间，中央处理器110可能操作于一省电模式。在其它实施例中，当控制电路210_1～210_n、仲裁电路220以及数字模拟转换电路230运作时，中央处理器110为一闲置状态。
另外，在操作期间，当触发信号TR1被使能并且触发信号TR2～TRn未被使能时，仲裁电路220读取控制电路210_1，用以将控制电路210_1所储存的数据串(或称第一数据串)作为数字输入DGI。此时，当仲裁电路220将第一数据串作为数字输入DGI时，控制电路210_1读取并储存一外部存储器(如151)的数据串(或称第三数据串)。
在操作期间，当触发信号TR2被使能并且触发信号TR1及TR3～TRn未被使能时，仲裁电路220读取控制电路210_2，用以将控制电路210_2的数据串(或称第二数据串)作为数字输入DGI。当仲裁电路220将第二数据串作为数字输入DGI时，控制电路210_2读取并储存外部存储器的数据串(或称第四数据串)。
图3为本发明的微控制器的控制方法的示意图。在一初始期间310，执行步骤S311。在一操作期间320，执行步骤S321～323。步骤S311系利用一中央处理器，设定一周边电路，并活化一数字模拟转换电路。步骤S321将数据串写入相对应的控制电路中。步骤S322判断是否发生事件。当事件发生时，步骤S323读取并转换相对应的控制电路的数据串。
以图1为例，在步骤S311，中央处理器110设定周边电路120，并活化信号产生电路140里的数字模拟转换电路。本发明并不限定中央处理器110如何设定周边电路120。在一可能实施例中，中央处理器110系设定周边电路120的暂存器的数值。在此例中，周边电路120根据暂存器的数值而动作。
以图2为例，步骤S321写入数据串至控制电路210_1～210_n中。步骤S322根据触发信号TR1～TRn，判断事件EV1～EVn是否发生。举例而言，当触发信号TR1被使能时，表示发生事件EV1。同样地，当触发信号TR2被使能时，表示发生事件EV2。步骤S323根据发生的事件，转换相对应的数据串，用以产生一模拟输出。举例而言，当事件EV1发生并且事件EV2～EVn未发生时，仲裁电路220将控制电路210_1的数据串(或称第一数据串)作为一数字输入DGI。数字模拟转换电路230转换数字输入DGI，用以产生模拟输出DAC_OUT。同样地，如果只有事件EV2发生时，仲裁电路220将控制电路210_2的数据串(或称第二数据串)作为数字输入DGI。
然而，当多触发信号均被使能时，步骤S323根据一优先顺序，读取相对应的控制电路。举例而言，当触发信号TR1及TR2均被使能，如果优先顺序表示控制电路210_1的优先权重高于控制电路210_2的优先权重时，则仲裁电路220将优先权重较高的控制电路210_1的数据串作为数字输入DGI。在此例中，优先顺序可能储存于仲裁电路220之外，或是仲裁电路220外的一存储器中。在其它实施例中，在仲裁电路220将控制电路210_1的数据串作为数字输入DGI后，如果触发信号TR1及TR2仍均被使能，则仲裁电路220再次将控制电路210_1的数据串作为数字输入DGI。在此例中，在仲裁电路220将控制电路210_1的数据串作为数字输入DGI后，如果只有触发信号TR2被使能，则仲裁电路220将控制电路210_2的数据串作为数字输入DGI。
在本实施例中，在操作期间320，步骤S321～S323的进行不需中央处理器110的介入。因此，在操作期间320，中央处理器可能进入一闲置状态，或是进入一省电模式。在其它实施例中，在数字模拟转换电路230转换数字输入DGI时，步骤S323更新相对应的控制电路的数据串。
举例而言，当仲裁电路220将控制电路210_1的数据串作为数字输入DGI时，步骤S323写入一新数据串(或称第三数据串)至控制电路210_1。同样地，当仲裁电路220将控制电路210_2的数据串作为数字输入DGI时，步骤S323写入一新数据串(或称第四数据串)至控制电路210_2。
本发明的控制方法，或特定型态或其部份，可以以程序代码的型态存在。程序代码可储存于实体媒体，如软碟、光碟片、硬碟、或是任何其他机器可读取(如电脑可读取)储存媒体，亦或不限于外在形式的电脑程式产品，其中，当程序代码被机器，如电脑载入且执行时，此机器变成用以参与本发明的微控制器。程序代码也可通过一些传送媒体，如电线或电缆、光纤、或是任何传输型态进行传送，其中，当程序代码被机器，如电脑接收、载入且执行时，此机器变成用以参与本发明的微控制器。当在一般用途处理单元实作时，程序代码结合处理单元提供一操作类似于应用特定逻辑电路的独特装置。
除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中具有通常知识者的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。虽然“第一”、“第二”等术语可用于描述各种元件，但这些元件不应受这些术语的限制。这些术语只是用以区分一个元件和另一个元件。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的保护范围内，当可作些许的更动与润饰。举例来说，本发明实施例所述的系统、装置或是方法可以硬件、软件或硬件以及软件的组合的实体实施例加以实现。

Claims (10)

1.一种信号产生电路，其特征在于，包括：
一第一控制电路，储存一第一数据串，当一第一事件发生时，使能一第一触发信号；
一第二控制电路，储存一第二数据串，当一第二事件发生时，使能一第二触发信号；
一仲裁电路，当所述第一触发信号及第二触发信号均被使能时，根据一优先顺序，读取所述第一控制电路及第二控制电路其中一者，用以将所述第一数据串或第二数据串作为一数字输入；以及
一数字模拟转换电路，转换所述数字输入，用以产生一模拟输出。
2.根据权利要求1所述的信号产生电路，其特征在于，当所述第一触发信号被使能并且所述第二触发信号未被使能时，所述仲裁电路读取所述第一控制电路，用以将所述第一数据串作为所述数字输入。
3.根据权利要求2所述的信号产生电路，其特征在于，当所述仲裁电路将所述第一数据串作为所述数字输入时，所述第一控制电路储存一外部存储器的一第三数据串。
4.根据权利要求3所述的信号产生电路，其特征在于，当所述第二触发信号被使能并且所述第一触发信号未被使能时，所述仲裁电路读取所述第二控制电路，用以将所述第二数据串作为所述数字输入。
5.根据权利要求4所述的信号产生电路，其特征在于，当所述仲裁电路将所述第二数据串作为所述数字输入时，所述第二控制电路储存所述外部存储器的一第四数据串。
6.根据权利要求1所述的信号产生电路，其特征在于，当所述数字模拟转换电路产生所述模拟输出后，所述仲裁电路根据所述第一触发信号及第二触发信号，读取所述第一控制电路及第二控制电路其中一者，用以更新所述数字输入。
7.一种微控制器，其特征在于，包括：
一中央处理器；
一第一周边电路，耦接所述中央处理器；
一第一控制电路，耦接所述第一周边电路，并储存一第一数据串，当所述第一周边电路发生一第一事件时，所述第一控制电路使能一第一触发信号；
一第二控制电路，耦接所述第一周边电路，并储存一第二数据串，当所述第一周边电路发生一第二事件时，所述第二控制电路使能一第二触发信号；
一仲裁电路，当所述第一触发信号及第二触发信号均被使能时，根据一优先顺序，读取所述第一控制电路及第二控制电路其中一者，用以将所述第一数据串或第二数据串作为一数字输入；
一数字模拟转换电路，转换所述数字输入，用以产生一模拟输出；以及
一第二周边电路，根据所述模拟输出而动作。
8.根据权利要求7所述的微控制器，其特征在于，在一初始期间，所述中央处理器设定所述第一周边装置及所述数字模拟转换电路，在一操作期间，所述第一周边装置、所述第一控制电路、所述第二控制电路、所述仲裁电路以及所述数字模拟转换电路开始动作，在所述操作期间，所述中央处理器不介入所述第一控制电路、所述第二控制电路、所述仲裁电路以及所述数字模拟转换电路的运作。
9.一种控制方法，其特征在于，适用于一微控制器中，所述微控制器包括一中央处理器，所述控制方法包括：
在一初始期间：
利用所述中央处理器，设定一第一周边电路，并活化一数字模拟转换电路；
在一操作期间：
写入一第一数据串至一第一控制电路中；
写入一第二数据串至一第二控制电路中；
当所述第一周边电路发生一第一事件时，使能一第一触发信号；
当所述第一周边电路发生一第二事件时，使能一第二触发信号；
当所述第一触发信号及第二触发信号均被使能时，根据一优先顺序，读取所述第一控制电路及第二控制电路其中一者，用以将所述第一数据串或第二数据串作为一数字输入；以及
转换所述数字输入，用以产生一模拟输出。
10.根据权利要求9所述的控制方法，其特征在于，当所述第一触发信号被使能并且所述第二触发信号未被使能时，读取所述第一控制电路，用以将所述第一数据串作为所述数字输入，当所述第二触发信号被使能并且所述第一触发信号未被使能时，读取所述第二控制电路，用以将所述第二数据串作为所述数字输入。
CN202210161736.1A 2021-06-18 2022-02-22 信号产生电路、微控制器及控制方法 Pending CN115494748A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110122278 2021-06-18
TW110122278A TWI780780B (zh) 2021-06-18 2021-06-18 信號產生電路、微控制器及控制方法

Publications (1)

Publication Number Publication Date
CN115494748A true CN115494748A (zh) 2022-12-20

Family

ID=84464258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210161736.1A Pending CN115494748A (zh) 2021-06-18 2022-02-22 信号产生电路、微控制器及控制方法

Country Status (3)

Country Link
US (1) US11984889B2 (zh)
CN (1) CN115494748A (zh)
TW (1) TWI780780B (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4991120A (en) * 1989-05-30 1991-02-05 Eastman Kodak Company Apparatus for interfacing video frame store with color display device
US5198818A (en) * 1991-11-07 1993-03-30 Pairgain Technologies, Inc. Oversampled digital-to-analog converter for multilevel data transmission
US5682159A (en) * 1996-02-21 1997-10-28 Hewlett-Packard Company Method and apparatus for reducing phase lag resulting from digital to analog conversion
US6438434B1 (en) * 1996-05-29 2002-08-20 Yamaha Corporation Mixing, coding and decoding devices and methods
US5859605A (en) * 1997-01-24 1999-01-12 Hughes Electronics Corporation Digital waveform generator and method for synthesizing periodic analog waveforms using table readout of simulated Δ- Σ analog-to-digital conversion data
AU1330200A (en) * 1998-10-30 2000-05-22 Broadcom Corporation Internet gigabit ethernet transmitter architecture
US7130327B2 (en) * 2003-06-27 2006-10-31 Northrop Grumman Corporation Digital frequency synthesis
US7327816B2 (en) * 2003-12-23 2008-02-05 Teradyne Inc. High resolution synthesizer with improved signal purity
WO2005119465A1 (en) * 2004-06-01 2005-12-15 Ssd Company Limited Data processing unit and bus arbitration unit
KR100596982B1 (ko) * 2004-12-15 2006-07-05 삼성전자주식회사 이중 계층 버스 구조, 이중 계층 버스 구조를 가진 시스템온 칩 시스템 및 시스템 온 칩 시스템의 버스 액세스 방법
US7715513B2 (en) * 2006-11-10 2010-05-11 Alpha Imaging Technology Corp. Data synchronization apparatus
US7830217B1 (en) * 2008-11-24 2010-11-09 Guzik Technical Enterprises Method and system of vector signal generator with direct RF signal synthesis and parallel signal processing
CN103125074B (zh) * 2010-09-28 2016-05-11 三菱电机株式会社 D/a变换装置、外围装置及plc
US9532139B1 (en) * 2012-09-14 2016-12-27 Cirrus Logic, Inc. Dual-microphone frequency amplitude response self-calibration
WO2015160344A1 (en) * 2014-04-16 2015-10-22 Washington State University Signal delay cells
US9941894B1 (en) * 2017-05-04 2018-04-10 Analog Devices Global Multiple string, multiple output digital to analog converter
KR20210056544A (ko) * 2019-11-11 2021-05-20 삼성전자주식회사 디지털-아날로그 컨버터 및 이를 포함하는 전자 시스템
US11658670B2 (en) * 2021-01-28 2023-05-23 Avago Technologies International Sales Pte. Limited System and method of digital to analog conversion adaptive error cancelling
TWI763457B (zh) * 2021-04-23 2022-05-01 新唐科技股份有限公司 波形產生電路

Also Published As

Publication number Publication date
US11984889B2 (en) 2024-05-14
TWI780780B (zh) 2022-10-11
TW202301106A (zh) 2023-01-01
US20220407521A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
US10963335B2 (en) Data storage device and adaptive data-reading method thereof
JPH10326254A (ja) マイクロコントローラ・システムおよびインタフェース論理回路と通信するための方法
JP2566206B2 (ja) 逐次近似レジスタ
US11705907B2 (en) Fractional frequency divider and flash memory controller
US20060236084A1 (en) Method and system for providing an auxiliary bios code in an auxiliary bios memory utilizing time expiry control
JP4027285B2 (ja) キーパッド装置
US6516430B1 (en) Test circuit for semiconductor device with multiple memory circuits
CN115494748A (zh) 信号产生电路、微控制器及控制方法
JP4794059B2 (ja) 半導体装置
JP2001344187A (ja) ホストインタフェース回路
TW202024906A (zh) 控制電路及快速設定電源模式的方法
US9378782B1 (en) Apparatus with write-back buffer and associated methods
CN110147167B (zh) 触控显示驱动电路、运算电路、显示装置及其操作方法
US7038965B2 (en) Pointer generator for stack
US11901899B2 (en) Monotonic counter memory system
US11720183B2 (en) Method for operating an active input element and corresponding input element, input arrangement and computer program product
TWI723515B (zh) 記憶體裝置及其資料存取方法
US20110001467A1 (en) Method optimizing driving voltage and electronic system
CN217640137U (zh) 数字上电复位电路、集成电路芯片和电子装置
JP3102754B2 (ja) 情報利用回路
US20220407533A1 (en) Analog to digital converting device and operating method thereof
CN112540866B (zh) 存储器装置及其数据存取方法
KR20210088936A (ko) 비교기의 오프셋 보정 방법 및 이를 이용한 sar 아날로그-디지털 변환기
JP2000047849A (ja) バッファアクセス制御回路
JP2002063070A (ja) 演算装置及び演算方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination