CN115483248A - 一种相变存储器、电子设备和相变存储器的制备方法 - Google Patents

一种相变存储器、电子设备和相变存储器的制备方法 Download PDF

Info

Publication number
CN115483248A
CN115483248A CN202110663808.8A CN202110663808A CN115483248A CN 115483248 A CN115483248 A CN 115483248A CN 202110663808 A CN202110663808 A CN 202110663808A CN 115483248 A CN115483248 A CN 115483248A
Authority
CN
China
Prior art keywords
phase change
electrode
change memory
insulator
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110663808.8A
Other languages
English (en)
Inventor
马平
李响
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202110663808.8A priority Critical patent/CN115483248A/zh
Priority to PCT/CN2022/088232 priority patent/WO2022262414A1/zh
Priority to EP22823900.0A priority patent/EP4354525A1/en
Publication of CN115483248A publication Critical patent/CN115483248A/zh
Priority to US18/539,657 priority patent/US20240130253A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请提供了一种相变存储器、电子设备和相变存储器的制备方法，涉及数据存储技术领域，以解决相变存储器可靠性低、循环寿命短等问题。本申请提供的相变存储器包括多个相变存储单元，多个相变存储单元中的每个相变存储单元包括第一电极、相变体和第二电极，第一电极、相变体和第二电极沿第一方向依次设置；相变体的第一端面朝向第一电极，第二端面朝向第二电极；相变体还包括收敛部，收敛部位于第一端面和第二端面之间；其中，收敛部在垂直于第一方向的截面面积小于第一端面的面积和第二端面的面积。通过在相变体中设置收敛部，从而引起热效应在收敛部聚集，从而具有较高的可靠性和较长的循环寿命。

Description

一种相变存储器、电子设备和相变存储器的制备方法
技术领域
本申请涉及数据存储技术领域，尤其涉及一种相变存储器、电子设备和相变存储器的制备方法。
背景技术
相变存储器是一种非易失存储设备，它主要利用相变材料的可逆转相变来存储信息。例如，硫族化合物在晶态和非晶态之间存在较大的电阻差异，相变存储器便可利用硫族化合物在晶态和非晶态之间的电阻差异来实现信息的存储功能，甚至可以利用不同层级的电阻状态实现多级存储，从而能够实现较大的存储密度。在实际应用中，相变存储器主要通过对相变材料的温度进行改变，以实现相变材料在晶态和非晶态之间的相互转化。
在目前的相变存储器中，相变材料产生温度变化的区域主要集中在相变材料与电极之间的交界面处。由于相变材料与电极之间的材料不同，在较长时间的使用过程中，电极与相变材料之间容易出现接触不良、粘附力不佳等问题，从而会导致数据丢失甚至失效等情况。因此，不利于保证相变存储器的可靠性和循环寿命。
发明内容
本申请提供了一种可靠性高、循环寿命长的相变存储器、电子设备和相变存储器的制备方法。
一方面，本申请实施例提供了一种相变存储器，包括多个相变存储单元。在多个相变存储单元中，每个相变存储单元包括第一电极、相变体和第二电极。第一电极、相变体和第二电极沿第一方向依次设置。相变体具有第一端面和第二端面。第一端面朝向第一电极，第二端面朝向第二电极。相变体还包括收敛部，收敛部位于第一端面和第二端面之间；其中，收敛部在垂直于第一方向的截面面积小于第一端面的面积和第二端面的面积。
在本申请实施例提供的相变存储单元中，通过在相变体中设置收敛部，使收敛部的截面面积小于相变体与第一电极之间的接触面积，且收敛部的截面面积小于相变体与第二电极之间的接触面积。当电流在第一电极、相变体和第二电极组成的串联路径中流通时，由于收敛部的截面面积较小，所以在收敛部具有较高的电流密度，从而引起热效应在收敛部聚集。使收敛部的相变材料在晶态和非晶态之间进行转化，从而实现数据的存储。或者可以理解的是，由于产生热效应的区域只有相变材料，因此，在多次反复擦写(或reset/set)过程中，若出现元素偏析等问题时，收敛部周边的相变材料会自发的产生元素迁移补偿，从而会消除因元素偏析而产生的梯度浓度差问题，以避免出现接触不良和粘附力不佳等情况。另外，一旦发生失效，可以采用较高的脉冲电流融化收敛部区域的相变材料，以此来消除因反复擦写可能形成的空洞，可使相变存储单元恢复擦写能力(也可以理解为存储能力)，从而具有较高的可靠性和较长的循环寿命。
在一种实现方式中，每个相变存储单元中还可以包括绝缘体。绝缘体可以包裹在相变体的外周面，以对相变体形成保护作用。其中，相变体的外周面指的是相变体的外表面中不包含第一端面和第二端面的表面。
在具体应用时，整个相变体可以理解为由第一相变分体和第二相变分体所组成的结构形式。第一相变分体的一个端面构成第一端面。第二相变分体的一个端面构成第二端面。第一相变分体一端与第二相变分体的一端相抵，其中，第一相变分体和第二相变分体之间的交界面便构成收敛部。相变体在垂直于第一端面和第二端面的连接方向上，第二相变分体的下端面的截面面积最小，因此，当电流在第一电极、相变体和第二电极组成的串联路径中流通时，在第二相变分体的下端面与第一相变分体的上端面之间的交界处，具有较高的电流密度，从而引起热效应在收敛部聚集。
在进行制备时，可以对第一相变分体和第二相变分体进行单独制作，从而可以降低制备难度。或者，可以理解的是，若基于目前的制备工艺，很难将整个相变体进行制备时，可以对第一相变分体和第二相变分体进行单独制作，之后再形成整个相变体，从而可以提升制备时的灵活性。
在具体应用时，第一相变分体可以是圆柱状，第二相变分体可以为倒置的圆台状。或者，第一相变分体可以为圆台状，第二相变分体可以为圆柱状。
可以理解的是，第一相变分体和第二相变分体的具体结构形状本申请不作限制。或者，也可以理解为，整个相变体的结构形状本申请不作限制。
另外，收敛部可以位于相变体靠近第一端面的位置，也可以为位于相变体靠近第二端面的位置。或者，收敛部也可以位于中间位置。即收敛部与第一端面和第二端面之间的距离可以相同或大致相同。
在具体应用时，相变存储器中可以包含多个相变存储单元。
在进行布局时，多个相变存储单元可以在垂直于第一方向的平面上阵列设置。或者，多个相变存储单元也可以在第一方向上堆叠设置。
可以理解的是，在其他的实施方式中，相变存储器中的多个相变存储单元，也可以在垂直于第一方向的平面上阵列设置，同时也在第一方向上堆叠设置。本申请对相变存储单元的位置布局不作具体限制。
另一方面，本申请还提供了一种电子设备，可以包括控制器和相变存储器。控制器与相变存储器中的第一电极和第二电极电连接，用于对相变存储器中的每个相变存储单元进行数据的读写操作，以实现数据存储、擦除和读取等功能。在具体应用时，电子设备可以是计算机或数据中心等，本申请对电子设备的具体类型不作限制。
在对相变存储器进行制作时，可以采用多种不同的工艺流程。
例如，本申请还提供了一种相变存储器的制备方法，包括：
在第一电极的上表面制备相变层。
对相变层进行刻蚀，以形成相变体；其中，相变体具有收敛部；
在相变层的上表面设置掩膜。
在掩膜中设置镂空图案，以使相变层的部分上表面裸露于掩膜。
对裸露于掩膜的相变层进行刻蚀，以形成相变体；其中，相变体具有收敛部。
在第一电极的上表面制备绝缘体，且绝缘体包裹于相变体的外周面。
在相变体的上表面制备第二电极。
在对相变层进行刻蚀时，可以包括以下步骤：
在相变层的上表面设置掩膜。
在掩膜中设置镂空图案，以使相变层的部分上表面裸露于掩膜。
对裸露于掩膜的相变层进行刻蚀。
在进行制备时，可以根据所需的相变体的形状对镂空图案的形状进行合理设置。另外，可以根据所需的收敛部的形状对刻蚀时间进行合理调控。
另外，在具体实施时，为了保证第二电极的平整度，以及第二电极与相变体之间的结合效果。在相变体的上表面设置第二电极之前，该方法还可以包括：对绝缘体和相变体的上表面进行平化处理，以使绝缘体的上表面与相变体的上表面平齐，且具备较好的平整度。另外，也能够有效保证第二电极的平整度以及第二电极与相变体之间的结合效果。
另外，本申请还提供了另一种相变存储器的制备方法，包括：
在第一电极的上表面制备第一相变层。
对第一相变层进行刻蚀，以形成第一相变分体；
在第一电极的上表面制备绝缘体，其中，绝缘体的厚度大于第一相变层的厚度；
对绝缘体进行刻蚀，以形成贯通至第一相变分体的通孔；
在第一相变层的上表面设置第一掩膜。
在通孔内制备第二相变分体。
在第二相变分体的上表面制备第二电极。
在对第一相变层进行刻蚀时，可以包括以下步骤：
在第一相变层的上表面设置第一掩膜；
在第一掩膜中设置镂空图案，以使第一相变层的部分上表面裸露于第一掩膜；
对裸露于第一掩膜的第一相变层进行刻蚀。
可以理解的是，在进行制备时，可以根据所需的第一相变分体的形状对镂空图案的形状进行合理设置。另外，可以根据所需的第一相变分体的形状对刻蚀时间进行合理调控。
在对绝缘体进行刻蚀时，可以包括以下步骤：
在绝缘体的上表面设置第二掩膜；
在第二掩膜中设置镂空图案，以使绝缘层的部分上表面裸露于第二掩膜；
对裸露于第二掩膜的绝缘体进行刻蚀。
在进行制备时，可以根据所需的通孔(或第二相变分体)的形状对镂空图案的形状进行合理设置。也可以根据所需的通孔的形状对刻蚀时间进行合理调控。
另外，在具体实施时，为了保证第二电极的平整度，以及第二电极与第二相变分体之间的结合效果。在第二相变分体的上表面设置第二电极之前，该方法还可以包括：对绝缘体和第二相变分体的上表面进行平化处理，以使绝缘体的上表面与第二相变分体的上表面平齐。另外，也能够有效保证第二电极的平整度以及第二电极与第二相变分体之间的结合效果。
附图说明
图1为本申请实施例提供的一种典型的相变存储单元的截面图；
图2为本申请实施例提供的一种相变存储单元的截面图；
图3为本申请实施例提供的另一种相变存储单元的截面图；
图4为本申请实施例提供的另一种相变存储单元的截面图；
图5为本申请实施例提供的另一种相变存储单元的截面图；
图6为本申请实施例提供的另一种相变存储单元的截面图；
图7为本申请实施例提供的一种相变存储器的平面结构示意图；
图8为本申请实施例提供的一种相变存储器的侧面结构示意图；
图9为本申请实施例提供的一种相变存储器的局部截面图；
图10为本申请实施例提供的另一种相变存储器的局部截面图；
图11为本申请实施例提供的另一种相变存储器的局部截面图；
图12为本申请实施例提供的一种电子设备的框架图；
图13为本申请实施例提供的一种相变存储器的制备方法的流程图；
图14为本申请实施例提供的另一种相变存储器的制备方法的流程图；
图15为本申请实施例提供的一种相变存储器的制备过程结构图；
图16为本申请实施例提供的一种相变存储器的另一制备过程结构图；
图17为本申请实施例提供的一种相变存储器的另一制备过程结构图；
图18为本申请实施例提供的一种相变存储器的另一制备过程结构图；
图19为本申请实施例提供的一种相变存储器的另一制备过程结构图；
图20为本申请实施例提供的另一种相变存储器的制备方法的流程图；
图21为本申请实施例提供的另一种相变存储器的制备方法的流程图；
图22为本申请实施例提供的一种相变存储器的制备过程结构图；
图23为本申请实施例提供的一种相变存储器的另一制备过程结构图；
图24为本申请实施例提供的一种相变存储器的另一制备过程结构图；
图25为本申请实施例提供的一种相变存储器的另一制备过程结构图；
图26为本申请实施例提供的一种相变存储器的另一制备过程结构图；
图27为本申请实施例提供的一种相变存储器的另一制备过程结构图；
图28为本申请实施例提供的一种相变存储器的另一制备过程结构图；
图29为本申请实施例提供的一种相变存储器的另一制备过程结构图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。
为了方便理解本申请实施例提供的相变存储器，下面首先介绍一下其应用场景。
相变存储器(phase change memory，PCM)是利用相变材料在晶态和非晶态之间相互转化时所表现出的导电性(或电阻率)差异来存储数据的。例如，在非晶态下，相变材料具有较短距离的原子能级和较低的自由电子密度，使得其具有较高的电阻率。由于非晶态通常出现在相变存储器的reset操作之后，因此，一般也称为reset状态。在晶态下，相变材料具有较长距离的原子能级和较高的自由电子密度，从而具有较低的电阻率。由于晶态通常出现在相变存储器的set操作之后，因此，一般也称为set状态。相变存储器在进行数据存储时，主要是通过对相变材料的加热温度进行控制，以使相变材料在晶态和非晶态之间进行转化。例如，在进行reset操作时，通过对相变存储单元施加一个时间较短、强度较高的脉冲电流，使相变材料的温度上升到略高于熔点的温度之后迅速经历退火，从而使相变材料具有较高的电阻率。在进行set操作时，通过对相变存储单元施加一个时间较长、强度适中的脉冲电流，使相变材料的温度上升到高于再结晶温度且低于熔点的温度，然后使其缓慢冷却，从而使相变材料具有较低的电阻率。
在结构上，相变存储器通常包括多个相变存储单元。
如图1所示，在一种典型的相变存储单元10中，通常包括第一电极11、相变体12(或相变材料)和第二电极13。第一电极11、相变体12和第二电极13依次连接，形成串联结构。由图中可以看出，第一电极11的截面面积较小，当电流在第一电极11、相变体12和第二电极13组成的串联路径中流通时，由于第一电极11的截面面积较小，所以在第一电极11内具有较高的电流密度，从而引起热效应在第一电极11中聚集。由于第一电极11的上端与相变体12相抵，因此，第一电极11可以对相变体12进行加热，以使相变体12的A区域在晶态和非晶态之间进行转化，从而实现数据的存储。
在实际应用中，由于第一电极11和第二电极13通常采用铜等导电性较好且热稳定性较高的材料，相变体12通常采用硫族化合物等材料，即第一电极11和第二电极13与相变体12的材料不相同。当相变体12进行多次晶态和非晶态之间的转化时，相变体12与第一电极11之间容易出现元素偏析等问题，导致出现元素梯度浓度差，容易使相变体12和第一电极11之间出现接触不良和粘附力不佳等问题。最终出现可靠性低、循环寿命短等不良情况。
为此，本申请实施例提供了一种可靠性高、循环寿命长的相变存储器。
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图和具体实施例对本申请作进一步地详细描述。
以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”和“该”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。还应当理解，在本申请以下各实施例中，“至少一个”是指一个、两个或两个以上。
在本说明书中描述的参考“一个实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施方式中”、“在另外的实施方式中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
如图2所示，示出了相变存储器中的一个相变存储单元10，相变存储单元10包括：第一电极11、相变体12、第二电极13和绝缘体14。第一电极11、相变体12和第二电极13沿第一方向依次设置，绝缘体14包裹于相变体12的外周面。相变体12具有第一端面121(图中的下端面)和第二端面122(图中的上端面)。相变体12的外周面指的是相变体12的外表面中不包含第一端面121和第二端面122的表面。第一端面121朝向第一电极11，并与第一电极11连接。第二端面122朝向第二电极13，并与第二电极13连接。相变体12还包括收敛部120，收敛部120位于第一端面121和第二端面122之间；其中，收敛部120在垂直于第一方向的截面面积小于第一端面121的面积和第二端面122的面积。其中，在具体实施时，第一端面121与第一电极11连接指的是，第一端面121可以与第一电极11直接连接。或者，第一端面121与第一电极11之间也可以通过选通管或其他介质进行间接连接。相应的，第二端面121与第二电极13连接指的是，第二端面122可以与第二电极13直接连接。或者，第二端面122与第二电极13之间也可以通过选通管或其他介质进行间接连接。
在本申请实施例提供的相变存储单元10中，通过在相变体12中设置收敛部120，使收敛部120的截面面积小于相变体12与第一电极11之间的接触面积，且收敛部120的截面面积小于相变体12与第二电极13之间的接触面积。当电流在第一电极11、相变体12和第二电极13组成的串联路径中流通时，由于收敛部120的截面面积较小，所以在收敛部120具有较高的电流密度，从而引起热效应在收敛部120聚集。使收敛部120的相变材料在晶态和非晶态之间进行转化，从而实现数据的存储。或者可以理解的是，由于产生热效应的区域只有相变材料，因此，在多次反复擦写(或reset/set)过程中，若出现元素偏析等问题时，收敛部120周边的相变材料会自发的产生元素迁移补偿，从而会消除因元素偏析而产生的梯度浓度差问题，以避免出现接触不良和粘附力不佳等情况。另外，一旦发生失效，可以采用较高的脉冲电流融化收敛部120区域的相变材料，以此来消除因反复擦写可能形成的空洞，可使相变存储单元10恢复擦写能力(也可以理解为存储能力)，从而具有较高的可靠性和较长的循环寿命。
需要说明的是，第一端面121的面积也可以理解为相变体12与第一电极11之间的接触面积。相应的，第二端面122的面积也可以理解为相变体12与第二电极13之间的接触面积。另外，第一端面121面积和第二端面122的面积可以相同也可以不同。当第一端面121的面积与第二端面122的面积相同时，收敛部120在垂直于第一方向的截面面积小于第一端面121的面积或第二端面122的面积。当第一端面121的面积小于第二端面122的面积时，收敛部120在垂直于第一方向的截面面积小于第一端面121的面积。相应的，当第一端面121的面积大于第二端面122的面积时，收敛部120在垂直于第一方向的截面面积小于第二端面122的面积。
在具体实施时，相变体12的形状构造可以是多样的，或者，也可以理解的是，收敛部120的形状构造可以是多样的。
例如，如图2所示，在本申请提供的一个实施例中，由相变体12的第一端面121和第二端面122逐渐向中部收敛。其中，在垂直于第一方向上，相变体12截面面积最小的区域便构成收敛部120。
在具体实施时，当相变体12由第一端面121和第二端面122逐渐向中部收敛时，收敛的趋势可以灵活设置。例如，在图2中所示出的相变体12中，相变体12由第一端面121向中部呈直线型收敛，相变体12由第二端面122向中部呈直线型收敛。
当然，在其他的实施方式中，收敛的趋势也可以呈弧线或不规则曲线设置。
例如，如图3所示，在本申请提供的另一个实施例中，相变体12由第一端面121和第二端面122逐渐向中部呈弧线状平滑收敛。
可以理解的是，在具体实施时，相变体12的具体形状轮廓本申请不作限制，只需保证在垂直于第一方向上，相变体12的最小截面(即收敛部120)位于第一端面121和第二端面122之间即可。另外，收敛部120与第一端面121和第二端面122之间的距离可以相同也可以不同。或者，也可以理解为，在第一方向上，收敛部120可以位于相变体12的中间位置，也可以位于靠近第一端面121的位置，或者，也可以位于靠近第二端面122的位置。
在图2和图3中所示出的相变存储单元10中，收敛部120的上下两侧均为平缓过渡的结构形式。可以理解的是，在另外的实施方式中，收敛部120的其中一侧也可以为突变的结构形式。
例如，如图4所示，在本申请提供的另一个实施例中，收敛部120的上侧为平缓过渡的结构形式，收敛部120的下侧为突变的结构形式。具体来说，整个相变体12可以理解为由第一相变分体123和第二相变分体124所组成的结构形式。第一相变分体123为圆柱状结构，第二相变分体124为倒置的圆台状结构。第一相变分体123的下端面构成第一端面121，并与第一电极11连接。第二相变分体124的上端面构成第二端面122，并与第二电极13连接。第一相变分体123的上端面与第二相变分体124的下端面相抵，其中，第一相变分体123和第二相变分体124之间的交界面便构成收敛部120。相变体12在垂直于第一方向上，第二相变分体124的下端面的截面面积最小，因此，当电流在第一电极11、相变体12和第二电极13组成的串联路径中流通时，在第二相变分体124的下端面与第一相变分体123的上端面之间的交界处，具有较高的电流密度，从而引起热效应在收敛部120聚集。
另外，在具体应用时，相变体12也可以上下倒置。
具体来说，如图5所示，在本申请提供的另一个实施例中，第一相变分体123为圆台状结构，第二相变分体124为圆柱状结构。
在具体应用时，沿第一方向，第一相变分体123与第二相变分体124的长度可以相同也可以不同。或者，也可以理解的是，沿第一方向，第一相变分体123和第二相变分体124的交界面可以位于相变体12的中间位置，也可以位于靠近第一端面121的位置，或者，也可以位于靠近第二端面122的位置。
可以理解的是，第一相变分体123和第二相变分体124分别为相变体12中的两个虚拟的分段。在实际应用中，第一相变分体123和第二相变分体124可以理解为一体结构。
当然，在具体应用时，第一相变分体123和第二相变分体124的具体形状轮廓本申请不作限制，只需保证在垂直于第一方向上，相变体12的最小截面(即收敛部120)位于第一端面121(如图中的下端面)和第二端面122(如图中的上端面)之间即可。
可以理解的是，在图2至图5中所示出的结构中，收敛部120为垂直于第一方向上的某一截面，且该截面的面积均小于第一端面121和第二端面122的面积。
在其他的实施方式中，收敛部120也可以是沿第一方向上的某一段结构。
例如，如图6所示，在本申请提供的另一个实施例中，在垂直于第一方向上，相变体12中部的某一段的截面面积大致相同，且均小于第一端面121和第二端面122的面积。即相变体12中的该段区域构成收敛部120。
概括来说，在具体实施时，在相变体12的第一端面121和第二端面122之间，截面面积小于第一端面121的面积和第二端面122的面积的截面。或者，收敛部120也可以是相变体12的第一端面121和第二端面122之间的某一段结构。本申请对收敛部120的具体结构形式不作限制。
在具体应用时，相变体12可以采用硫族化合物等相变材料进行制作，本申请对相变体12的具体材料组分不作限制。
对于绝缘体14，其主要功能主要包括两方面。一方面，绝缘体14在第一电极11和第二电极13之间，能够对第一电极11和第二电极13进行有效的电气隔离，防止第一电极11和第二电极13之间产生短路等不良情况。另一方面，绝缘体14将相变体12从外周保护起来，能够对相变体12起到良好的保护作用，能有效防止相变材料的扩散。在实际应用中，绝缘体14所选用的材料需要具备较高的熔点和较好的热稳定性，并且，在较高的温度下仍能够保持良好的绝缘性。其中，绝缘体14的材料可以是二氧化硅等，本申请对绝缘体14的具体材料成分不作限制。
对于第一电极11和第二电极13，主要作用是用于与相变存储器中的电路进行连接，以使第一电极11、相变体12和第二电极13共同组成串联的回路。在具体应用时，第一电极11和第二电极13可以采用铜等导电性良好的材料进行制作。本申请对第一电极11和第二电极13的材料不作具体限定。
对于相变存储器，在具体应用时，相变存储器中可以包含多个相变存储单元10。
如图7所示，在进行布局时，多个相变存储单元10(图中示出有16个)可以在垂直于第一方向的平面上阵列设置。
或者，如图8所示，多个相变存储单元10(图中示出有4个)也可以在第一方向上堆叠设置。
如图9所示，以两个相变存储单元为例。在图中，两个相变存储单元分别为相变存储单元10a和相变存储单元10b。在相变存储单元10a中，第一电极11a、相变体12a和第二电极13a沿第一方向依次设置。在相变存储单元10b中，第一电极11b、相变体12b和第二电极13b沿第一方向依次设置。并且相变存储单元10a和相变存储单元10b在垂直于第一方向的平面上阵列设置。在具体设置时，第二电极13a和第二电极13b为两个独立的结构。相变存储单元10a中的第一电极11a和相变存储单元10b中的第一电极11b可以合并为一体结构，以提升制作时的便利性。
可以理解的是，在相变存储器中，当多个相变存储单元10在垂直于第一方向的平面上阵列设置时，该多个相变存储单元10的第一电极11均可以合并为一体结构，从而可以有效提升制作时的便利性。另外，在其他的实施方式中，每个相变存储单元10中的第一电极11也可以为相互独立的结构，且所有的相变存储单元10的第二电极13均可以合并为一体结构。或者，每个相变存储单元10中的第一电极11和第二电极13均可以为相互独立的结构。
另外，如图10所示，当多个相变存储单元在第一方向上堆叠设置时，以相变存储单元10a和相变存储单元10b为例。在相变存储单元10a中，第一电极11a、相变体12a和第二电极13a沿第一方向依次设置。在相变存储单元10b中，第一电极11b、相变体12b和第二电极13b沿第一方向依次设置。相变存储单元10a堆叠设置在相变存储单元10b的上侧，且第一电极11a与第二电极13b连接。
另外，如图11所示，在另一种实施方式中，省略了图10中所示出的第一电极11a。当省略设置第一电极11a后，可以提升制作时的便利性，另外，也可以有效降低相变存储器在对方向上的空间占用量。或者，也可以理解为，可以省略图中所示出的第二电极13b。或者，将第一电极11a和第二电极13b合并为一体结构。
可以理解的是，在其他的实施方式中，相变存储器中的多个相变存储单元10，也可以在垂直于第一方向的平面上阵列设置，同时也在第一方向上堆叠设置。在此不作赘述。
在具体应用时，相变存储器可以应用到多种不同类型的电子设备中，用于实现数据存储功能。
例如，如图12所示，在本申请提供的一种电子设备20中，可以包括控制器21和相变存储器22。控制器21与相变存储器22中的第一电极(图中未示出)和第二电极(图中未示出)电连接，用于对相变存储器22中的每个相变存储单元10进行数据的读写操作，以实现数据存储、擦除和读取等功能。
在具体应用时，电子设备20可以是计算机或数据中心等，本申请对电子设备20的具体类型不作限制。
在对相变存储器进行制作时，可以采用多种不同的工艺流程。
例如，如图13所示，本申请实施例还提供了一种相变存储器的制备方法，可以包括以下步骤：
步骤S100、在第一电极的上表面制备相变层。
步骤S200、对相变层进行刻蚀，以形成相变体。
步骤S300、在第一电极的上表面制备绝缘体。
步骤S400、在相变体的上表面制备第二电极。
如图14所示，在步骤S200中，具体可以包括以下步骤：
步骤S210、在相变层的上表面设置掩膜。
步骤S220、在掩膜中设置镂空图案。
步骤S230、对裸露于掩膜的相变层进行刻蚀，以形成相变体。
具体来说，请结合参阅图15。在进行步骤S100时，可以在第一电极11的上表面沉积一层具有一定厚度的相变材料，以形成相变层012。
请结合参阅图16。在进行步骤S210和步骤S220时，可以将掩膜30放置在相变层012的上表面，然后采用光刻等工艺在掩膜30中刻蚀出镂空的图案31。其中，掩膜30主要对相变层012起到遮挡作用。
请结合参阅图16和图17。在进行步骤S230时，裸露于掩膜30的部分可以采用刻蚀工艺将掩膜30中镂空图案31投影内的相变材料进行去除，以将相变层012刻蚀成多个(图中示出有两个)独立的相变体12。
另外，在对相变层012进行刻蚀时，在相变层012的下表面和上表面之间的某个位置或某一段位置可以延长刻蚀时间，以去除较多的相变材料，从而形成收敛部120。
可以理解的是，在进行制备时，可以根据所需的相变体12的形状对镂空图案31的形状进行合理设置。另外，可以根据所需的收敛部120的形状对刻蚀时间进行合理调控。
请结合参阅图18。当相变体12制备成型后，便可进行步骤S300，将绝缘材料填充在多个相变体12之间的空隙中，使绝缘材料包裹在相变体12的外周面以形成绝缘体14。其中，绝缘材料可以采用二氧化硅等绝缘性和耐热性较好的材料。
请结合参阅图19。最后，可进行步骤S400，以在相变体12的上表面制备第二电极13。
另外，在具体实施时，为了保证第二电极13的平整度，以及第二电极13与相变体12之间的结合效果。在进行步骤S400之前，还可以对绝缘体14和相变体12的上表面进行平化处理，以使绝缘体14的上表面与相变体12的上表面平齐，且具备较好的平整度。另外，也能够有效保证第二电极13的平整度以及第二电极13与相变体12之间的结合效果。
在另外的实施方式中，也可以采用其他的工艺流程对相变存储器进行制作。
例如，如图20所示，本申请实施例还提供另一种相变存储器的制备方法，可以包括以下步骤：
步骤S100、在第一电极的上表面制备第一相变层。
步骤S200、对第一相变层进行刻蚀，以形成第一相变分体；
步骤S300、在第一电极的上表面制备绝缘体。
步骤S400、对绝缘体进行刻蚀，以形成贯通至第一相变分体的通孔；
步骤S500、在通孔内制备第二相变分体；
步骤S600、在第二相变分体的上表面制备第二电极。
如图21所示，在步骤S200中，具体可以包括以下步骤：
步骤S210、在第一相变层的上表面设置第一掩膜。
步骤S220、在第一掩膜中设置镂空图案。
步骤S230、对裸露于第一掩膜的相变层进行刻蚀，以形成第一相变分体。
在步骤S400中，具体可以包括以下步骤：
步骤S410、在绝缘体的上表面设置第二掩膜。
步骤S420、在第二掩膜中设置镂空图案。
步骤S430、对裸露于第二掩膜的绝缘体进行刻蚀，以形成贯通至第一相变分体的通孔。
具体来说，请结合参阅图22。在进行步骤S100时，可以在第一电极11的上表面沉积一层具有一定厚度的相变材料，以形成第一相变层012a。
请结合参阅图23。在进行步骤S210和步骤S220时，可以将第一掩膜30a放置在第一相变层012a的上表面，然后采用光刻等工艺在掩膜中刻蚀出镂空的图案31a。其中，第一掩膜30a主要对第一相变层012a起到遮挡作用。
请结合参阅图24。在进行步骤S230时，裸露于第一掩膜30a的部分可以采用刻蚀工艺将第一掩膜30a中镂空图案31a投影内的相变材料进行去除，以将第一相变层012a刻蚀成多个(图中示出有两个)独立的第一相变分体123。
可以理解的是，在进行制备时，可以根据所需的第一相变分体123的形状对镂空图案31a的形状进行合理设置。另外，可以根据所需的第一相变分体123的形状对刻蚀时间进行合理调控。
请结合参阅图25。当第一相变分体123制备成型后，便可进行步骤S300，将绝缘材料填充在多个第一相变分体123之间的空隙中，使绝缘材料包裹在第一相变体12的外周面以及上表面，以形成绝缘体14。其中，绝缘体14的厚度可以大于第一相变分体123的厚度。
请结合参阅图26。在进行步骤S410和步骤S420时，可以将第二掩膜30b放置在绝缘体14的上表面，然后采用光刻等工艺在第二掩膜30b中刻蚀出镂空图案31b。其中，第二掩膜30b主要对绝缘体14起到遮挡作用。
请结合参阅图26和图27。在进行步骤S430时，裸露于第二掩膜30b的部分可以采用刻蚀工艺将第二掩膜30b中镂空图案31b投影内的绝缘材料进行去除，以在绝缘体14中形成贯通至第一相变分体123上表面的通孔141。在进行制备时，可以根据所需的通孔的形状对镂空图案的形状进行合理设置。另外，可以根据所需的通孔的形状对刻蚀时间进行合理调控。
请结合参阅图27和图28。可以在通孔141内填充相变材料，以形成第二相变分体124，且第二相变分体124与第一相变分体123的上表面有效结合。
请结合参阅图29。最后，可进行步骤S600，以在第二相变分体124的上表面制备第二电极13。
另外，在具体实施时，为了保证第二电极13的平整度，以及第二电极13与第二相变分体124之间的结合效果。在进行步骤S600之前，还可以对绝缘体14和第二相变分体124的上表面进行平化处理，以使绝缘体14的上表面与第二相变分体124的上表面平齐。另外，也能够有效保证第二电极13的平整度以及第二电极13与第二相变分体124之间的结合效果。
另外，在对第一相变分体123制备成型以后，也可以对第一相变分体123的上表面进行平化处理，以保证绝缘体14和第二相变分体124的成型效果。另外，也能够有效保证第一相变分体123和第二相变分体124之间的有效结合。
可以理解的是，在对相变存储器进行制备时，也可以采用其他的工艺流程，本申请对此不作具体限定。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (16)

1.一种相变存储器，其特征在于，包括多个相变存储单元；
所述多个相变存储单元中的每一个相变存储单元包括第一电极、相变体和第二电极；
所述第一电极、所述相变体和所述第二电极沿第一方向依次设置；
所述相变体具有第一端面和第二端面，所述第一端面朝向所述第一电极，所述第二端面朝向所述第二电极；
所述相变体还包括收敛部，所述收敛部位于所述第一端面和所述第二端面之间；
其中，所述收敛部在垂直于所述第一方向的截面面积小于所述第一端面的面积和所述第二端面的面积。
2.根据权利要求1所述的相变存储器，其特征在于，所述相变体包括第一相变分体和第二相变分体；
所述第一相变分体和所述第二相变分体的分界面构成所述收敛部，所述第一端面位于所述第一相变分体的一端，所述第二端面位于所述第二相变分体的一端。
3.根据权利要求2所述的相变存储器，其特征在于，所述第一相变分体为圆柱状，所述第二相变分体为倒置的圆台状。
4.根据权利要求2所述的相变存储器，其特征在于，所述第一相变分体为圆台状，所述第二相变分体为圆柱状。
5.根据权利要求1至4中任一所述的相变存储器，其特征在于，所述收敛部与所述第一端面和所述第二端面的距离相同。
6.根据权利要求1至5任一项所述的相变存储器，其特征在于，所述每一个相变存储单元还包括绝缘体，所述绝缘体包裹于所述相变体的外周面，所述相变体的外周面为所述相变体的外表面中不包含所述第一端面和所述第二端面的表面。
7.根据权利要求1至6中任一所述的相变存储器，其特征在于，所述多个相变存储单元在垂直于所述第一方向的平面上阵列设置。
8.根据权利要求1至7中任一所述的相变存储器，其特征在于，所述多个相变存储单元在所述第一方向上堆叠设置。
9.一种电子设备，其特征在于，包括控制器和如权利要求1至8中任一所述的相变存储器，所述控制器与所述第一电极和所述第二电极电连接。
10.一种相变存储器的制备方法，其特征在于，包括:
在第一电极的上表面制备相变层；
对所述相变层进行刻蚀，以形成相变体；其中，所述相变体具有收敛部；
在所述第一电极的上表面制备绝缘体，且所述绝缘体包裹于所述相变体的外周面；
在所述相变体的上表面制备第二电极。
11.根据权利要求10所述的制备方法，其特征在于，所述对所述相变层进行刻蚀包括：
在所述相变层的上表面设置掩膜；
在所述掩膜中设置镂空图案，以使所述相变层的部分上表面裸露于所述掩膜；
对裸露于所述掩膜的所述相变层进行刻蚀。
12.根据权利要求10或11所述的制备方法，其特征在于，所述在所述相变体的上表面设置第二电极之前，还包括：
对所述绝缘体和相变体的上表面进行平化处理，以使所述绝缘体的上表面与所述相变体的上表面平齐。
13.一种相变存储器的制备方法，其特征在于，包括：
在第一电极的上表面制备第一相变层；
对所述第一相变层进行刻蚀，以形成第一相变分体；
在所述第一电极的上表面制备绝缘体，其中，所述绝缘体的厚度大于所述第一相变层的厚度；
对所述绝缘体进行刻蚀，以形成贯通至所述第一相变分体的通孔；
在所述通孔内制备第二相变分体；
在所述第二相变分体的上表面制备第二电极。
14.根据权利要求13所述的制备方法，其特征在于，所述对所述第一相变层进行刻蚀包括：
在所述第一相变层的上表面设置第一掩膜；
在所述第一掩膜中设置镂空图案，以使所述第一相变层的部分上表面裸露于所述第一掩膜；
对裸露于所述第一掩膜的所述第一相变层进行刻蚀。
15.根据权利要求13或14所述的制备方法，其特征在于，所述对所述绝缘体进行刻蚀包括：
在所述绝缘体的上表面设置第二掩膜；
在所述第二掩膜中设置镂空图案，以使所述绝缘层的部分上表面裸露于所述第二掩膜；
对裸露于所述第二掩膜的所述绝缘体进行刻蚀。
16.根据权利要求13至15中任一所述的制备方法，其特征在于，所述在所述第二相变分体的上表面设置第二电极之前，还包括：
对所述绝缘体的上表面进行平化处理，以使所述绝缘体的上表面与所述第二相变分体的上表面平齐。
CN202110663808.8A 2021-06-16 2021-06-16 一种相变存储器、电子设备和相变存储器的制备方法 Pending CN115483248A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110663808.8A CN115483248A (zh) 2021-06-16 2021-06-16 一种相变存储器、电子设备和相变存储器的制备方法
PCT/CN2022/088232 WO2022262414A1 (zh) 2021-06-16 2022-04-21 一种相变存储器、电子设备和相变存储器的制备方法
EP22823900.0A EP4354525A1 (en) 2021-06-16 2022-04-21 Phase change memory, electronic device, and preparation method for phase change memory
US18/539,657 US20240130253A1 (en) 2021-06-16 2023-12-14 Phase change memory, electronic device, and preparation method for phase change memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110663808.8A CN115483248A (zh) 2021-06-16 2021-06-16 一种相变存储器、电子设备和相变存储器的制备方法

Publications (1)

Publication Number Publication Date
CN115483248A true CN115483248A (zh) 2022-12-16

Family

ID=84419316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110663808.8A Pending CN115483248A (zh) 2021-06-16 2021-06-16 一种相变存储器、电子设备和相变存储器的制备方法

Country Status (4)

Country Link
US (1) US20240130253A1 (zh)
EP (1) EP4354525A1 (zh)
CN (1) CN115483248A (zh)
WO (1) WO2022262414A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488967B2 (en) * 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
US7615770B2 (en) * 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
US7829876B2 (en) * 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
CN100517065C (zh) * 2006-03-01 2009-07-22 中国科学院上海微系统与信息技术研究所 一种制作相变存储器用的湿法刻蚀液及其湿法刻蚀工艺
US7688618B2 (en) * 2006-07-18 2010-03-30 Qimonda North America Corp. Integrated circuit having memory having a step-like programming characteristic
US20080023685A1 (en) * 2006-07-28 2008-01-31 Wolodymyr Czubatyj Memory device and method of making same
KR100795906B1 (ko) * 2006-08-29 2008-01-21 삼성전자주식회사 상변화 기억장치 및 그 제조방법

Also Published As

Publication number Publication date
EP4354525A1 (en) 2024-04-17
US20240130253A1 (en) 2024-04-18
WO2022262414A1 (zh) 2022-12-22

Similar Documents

Publication Publication Date Title
JP4446891B2 (ja) 垂直積層ポア相変化メモリ
US8013319B2 (en) Phase change memory device having a bent heater and method for manufacturing the same
KR100650761B1 (ko) 상변환 기억 소자 및 그의 제조방법
US20060163553A1 (en) Phase change memory and fabricating method thereof
TWI548076B (zh) 相變化記憶體
US20060209495A1 (en) Semiconductor memory device with three dimensional solid electrolyte structure, and manufacturing method thereof
CN112234141B (zh) 相变存储器以及相变存储器的制造方法
US9054304B2 (en) Resistive memory device capable of preventing disturbance and method for manufacturing the same
US7151300B2 (en) Phase-change memory device and method for manufacturing the same
US20140367630A1 (en) Semiconductor device and method for manufacturing same
JP2008153664A (ja) 相変化メモリ素子とその製造方法及び動作方法
US20080186762A1 (en) Phase-change memory element
CN101981720A (zh) 垂直相变存储单元
US20110223738A1 (en) Forming phase change memory cells
US7759668B2 (en) Memory device including phase-changeable material region and method of fabricating the same
CN115483248A (zh) 一种相变存储器、电子设备和相变存储器的制备方法
KR20130131707A (ko) 저항성 메모리 소자 및 그 제조 방법
KR20050059855A (ko) 상전이 메모리소자 및 그 제조방법
US20210020696A1 (en) Structure of memory device and method for fabricating memory device
KR100639999B1 (ko) 상변화층 스페이서를 갖는 상변화 메모리 소자 및 그제조방법
JP2020150082A (ja) 記憶装置
KR100728983B1 (ko) 상변환 기억 소자 및 그의 제조방법
TWI433364B (zh) 電阻式記憶元件及其製造方法
KR100625230B1 (ko) 극소화된 접촉 면적을 갖는 고집적 상변화 메모리 및 이의제조 방법
US20200295087A1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination