CN115483194A - 半导体封装模块及其制造方法 - Google Patents

半导体封装模块及其制造方法 Download PDF

Info

Publication number
CN115483194A
CN115483194A CN202211252876.6A CN202211252876A CN115483194A CN 115483194 A CN115483194 A CN 115483194A CN 202211252876 A CN202211252876 A CN 202211252876A CN 115483194 A CN115483194 A CN 115483194A
Authority
CN
China
Prior art keywords
conductive structure
conductive
circuit substrate
sealing material
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211252876.6A
Other languages
English (en)
Inventor
巫培农
李昀聪
沈里正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Scientific Industrial Shanghai Co Ltd
Original Assignee
Universal Scientific Industrial Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Scientific Industrial Shanghai Co Ltd filed Critical Universal Scientific Industrial Shanghai Co Ltd
Priority to CN202211252876.6A priority Critical patent/CN115483194A/zh
Publication of CN115483194A publication Critical patent/CN115483194A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一种半导体封装模块及其制造方法，其中制造方法包含提供一线路基板，其中线路基板包含接地垫；在线路基板上，设置多个电子元件；在至少一个接地垫上，形成一导电结构，其中导电结构与线路基板的表面形成凹槽，且电子元件位于凹槽中；在凹槽中填充密封材料；研磨导电结构与密封材料；随后在导电结构与密封材料上，形成导电材料；以及沿着线路基板的法线方向切割导电材料、导电结构以及线路基板。此制造方法是先在电子元件周围形成导电结构，接着才将密封材料填入凹槽中。如此，可避免导电结构内产生气孔，确保侧向电磁屏蔽的完整性。

Description

半导体封装模块及其制造方法
技术领域
本发明涉及一种半导体封装模块，特别涉及一种具有电磁屏蔽功效的半导体封装模块以及此半导体封装模块的制造方法。
背景技术
随着电子产品功能多样化的发展，电子产品内的半导体封装模块需要容纳越来越多的电子元件，而电子元件之间的装设距离也逐渐缩减。为避免电子元件之间彼此干扰，必须在会相互影响的电子元件间设置电磁屏蔽材料(例如金属)，以达成电磁屏蔽的效果。就一般半导体封装模块的电磁屏蔽而言，可分为阻绝单一模块内部的电子元件互相干扰的「模块内电磁屏蔽」以及阻绝多个模块之间的电子元件互相干扰的「模块间电磁屏蔽」。
模块内电磁屏蔽的制造方式是在电子元件被模封材料(molding compound)包覆之后，针对欲设置电磁屏蔽材料的区域进行激光开槽。随后，在槽中填入电磁屏蔽材料。这种先开槽后填充的做法，容易在填充电磁屏蔽材料时产生气孔，进而影响电磁屏蔽的效果。
另一方面，模块间电磁屏蔽的制造方式则是在切割包覆多个电子元件的模封材料而形成多个半导体封装模块之后，通过溅镀等方式在每个半导体封装模块上形成电磁屏蔽层。然而，溅镀工艺易使电磁屏蔽层形成于封装模块上不需要电磁屏蔽的部分，导致封装模块受到电磁屏蔽层污染而造成例如短路等问题。此外，在溅镀工艺中，各个封装模块需要彼此分开并保持一定的间距，以确保能形成侧向厚度足够的电磁屏蔽层。然而，这种间隔放置的方式不仅额外占据溅镀腔体的空间，还必须耗费额外的时间来分开这些封装模块，遂难以提升产能。
发明内容
因此，本发明提供了一种半导体封装模块以及其制造方法，借此改善电磁屏蔽的效果与生产效率。
本发明提供了一种半导体封装模块的制造方法，包含提供一线路基板，线路基板包含一第一表面与多个接地垫，其中接地垫位于第一表面上；在线路基板的一第一表面上，设置多个电子元件，其中电子元件的每一者位于接地垫的相邻两者之间；在接地垫的至少一者上，形成一导电结构，其中导电结构与第一表面的一部分形成至少一凹槽，且电子元件位于凹槽中；在凹槽的每一者中，填充一密封材料，其中密封材料完全覆盖电子元件，并具有暴露于外界环境的一外表面；从外表面研磨导电结构与密封材料；在研磨导电结构与密封材料之后，在导电结构与密封材料上，形成一导电材料，其中导电材料电性连接于导电结构，而导电材料、导电结构以及线路基板完全包覆密封材料；以及沿着线路基板的法线方向切割导电材料、导电结构以及线路基板。
本发明还提供一种半导体封装模块，包含一线路基板，线路基板包含一第一表面、一第二表面以及多个接地垫，其中第一表面相对于第二表面，而接地垫设置于第一表面上；一导电结构，设置于第一表面上并电性连接接地垫的至少一者，其中导电结构在第一表面上形成至少一凹槽；至少一个电子元件，设置于凹槽，并电性连接线路基板；至少一个密封材料，填充于凹槽中，并包覆电子元件；一导电材料，设置于导电结构以及密封材料上，并覆盖导电结构以及密封材料；以及多个焊料，设置于线路基板的第二表面上，其中导电结构包含一侧表面，且其中导电材料不覆盖导电结构的侧表面。
基于上述，本发明的一特征在于，先在电子元件周围形成导电结构，以达成侧向的电磁屏蔽，接着才将密封材料填入导电结构以及电子元件之间。此步骤顺序可避免导电结构内部产生气孔，确保侧向电磁屏蔽的完整性，进而改善电磁屏蔽的效果。
附图说明
图1A至图1H示出本发明至少一实施例的半导体封装模块制造方法的剖面图。
图2示出图1C的半导体封装模块制造方法的另一实施例的剖面图。
图3示出图1C的半导体封装模块制造方法的上视图。
图4示出本发明至少一实施例的半导体封装模块的剖面图。
附图标记说明：
10：半导体封装连板
12、40：半导体封装模块
100、400：线路基板
100f、400f：第一表面
100s、400s：第二表面
101：介电层
102、402：接地垫
104、404：电子元件
106、406：焊点
108、408：导电结构
108t、108t’、408t：顶表面
110、410：凹槽
109a：第一导电层
109b：第二导电层
109c：第三导电层
112、412：密封材料
112o、112o’、412o：外表面
114、414：焊料
116、416：导电材料
408w：侧表面
具体实施方式
本发明至少一实施例公开一种半导体封装模块的制造方法，由图1A至图1H中的一系列步骤来说明本发明的至少一实施例。请参考图1A所示，首先，提供线路基板100，其中线路基板100包含第一表面100f与多个接地垫102。接地垫102皆设置于线路基板100的同一面上。如图1A所示，每一个接地垫102皆设置于线路基板100的第一表面100f上，并曝露于第一表面100f。
在本实施例中，线路基板100还可包含介电层101，其中介电层101可以具有第一表面100f，而接地垫102可以凸出于第一表面100f。然而，在其他的实施例中，接地垫102可以不凸出于第一表面100f。举例而言，接地垫102的顶面可以与第一表面100f切齐。此外，在其他的实施例中，线路基板100还可包含至少一层防焊层(solder mask，未示出)，其中防焊层可覆盖第一表面100f并暴露接地垫102，并且凸出于这些接地垫102的顶面。
请继续参考图1B所示，在线路基板100的第一表面100f上，设置多个电子元件104，且每个电子元件104可设置于相邻的两个接地垫102之间。设置于两相邻接地垫102之间的电子元件104并不限于一个，也可以是两个以上的电子元件104。此外，除了接地垫102，线路基板100还可包含多个位于第一表面100f上的其他接垫(未示出)。其中这些接垫可供电子元件104设置，以使电子元件104能通过这些接垫而电性连接线路基板100。
在本实施例中，电子元件104上更设置有多个焊点106，这些焊点106可以是锡球、铜柱或适用于电性连接的各种焊接结构。焊点106分别连接于上述接垫(未示出)，以使电子元件104可以通过这些焊点106与线路基板100电性连接。此外，在其他实施例中，可以利用打线的方式将电子元件104与线路基板100电性连接。其中电子元件104可以是已封装的芯片(chip)或者未经封装的晶粒(die)。
如图1C所示，在设置电子元件104之后，随后在线路基板100上形成导电结构108，且导电结构108与接地垫102其中至少一者直接接触，以使导电结构108形成在其中至少一个接地垫102上。导电结构108可以包含例如导电膏、导电胶或其他具有电磁屏蔽功能的导电物质。在本公开的至少一实施例中，可以利用喷涂、印刷、点胶或三维打印，在接地垫102上形成导电结构108，但形成导电结构108的方式不限于此。
进一步而言，形成导电结构108还包含在接地垫102上形成多个导电层(未标示于图中)。在如图2所示的实施例中，导电结构108的材料可以为导电膏，并且包含多个导电层(未标示于图中)。这些导电层沿着z轴方向堆叠，举例而言，首先通过喷涂的方式在接地垫102上形成第一导电层109a，并对第一导电层109a进行预硬化。依照不同导电膏的特性，预硬化的方式可以是对导电层进行光照或者加热。而对特定成分的导电膏而言，甚至可以省略预硬化的步骤。
随后，以同样的方式依序在第一导电层109a上形成第二导电层109b以及第三导电层109c。在本实施例中，第三导电层109c凸出于电子元件104的顶面。意即，在线路基板100上，导电结构108的高度(即厚度)大于电子元件104加上焊点106的总高度(即总厚度)。应特别注意，导电层的数量可以是一层以上，且不限于上述列举的三层。
请一并参考图1C与图3，其中图3为图1C中示出的半导体封装模块制造方法的上视图。导电结构108与线路基板100的一部分形成至少一个凹槽110，其中导电结构108的形状可为网状，如图3所示。导电结构108具有远离线路基板100并平行于x-y面的顶表面108t’，其中x-y面为平行于x轴与y轴的平面。由图3可以得知，这些凹槽110彼此之间在x-y面上以导电结构108为分隔。虽然在本实施例中，凹槽110在x-y面上所呈现的形状为长方形，但在其他各式各样的实施例中，凹槽110在x-y面上所呈现的形状不限于长方形。
如图3所示，电子元件104分别设置于各个凹槽110中，且其中电子元件104不接触导电结构108。在本实施例中，每一个凹槽110内仅设置一个电子元件104，然而，本发明其他实施例中单一凹槽110内的电子元件104数量不限于此，单一凹槽110内可设置两个以上的电子元件104。
请接着参考图1D所示，在形成导电结构108后，将密封材料112填入每一个凹槽110内，并使导电结构108与电子元件104完全隔离，即密封材料112能完全覆盖电子元件104，以使导电结构108与电子元件104不会彼此接触，且填充后的密封材料112可以在电子元件104的上方形成一个曝于外界环境的外表面112o’。密封材料112可以包含有机树脂(如环氧树脂)等绝缘材料或其相似物。
请一并参阅图1D与图1E，填充密封材料112之后，从顶表面108t’以及外表面112o’研磨导电结构108以及密封材料112，使得导电结构108与密封材料112分别形成新的顶表面108t以及新的外表面112o，其中顶表面108t切齐外表面112o，如图1E所示。在本发明的实施例中，可以通过例如激光切割、离子束切割或者化学机械研磨等方式来研磨密封材料112以及导电结构108。
参考图1E所示，在研磨密封材料112以及导电结构108之后，在线路基板100的第二表面100s上设置多个焊料114，且焊料114与线路基板100电性连接。应特别注意，在本实施例中，可以在上述研磨步骤之后直接设置焊料114，但在其他实施例中，设置焊料114的步骤与研磨步骤两者顺序不限于此。
在设置焊料114以后，如图1F所示，在密封材料112的外表面112o以及导电结构108的顶表面108t上形成导电材料116，从而形成半导体封装连板10。具体而言，半导体封装连板10可以是工作连板(working panel)或基板条(strip)，所以半导体封装连板10包含多个线路板单元(unit)。换句话说，一块半导体封装连板10可以制造出多个半导体封装模块。
导电材料116必须完全覆盖密封材料112的外表面112o并且与导电结构108的顶表面108t相接，以在电子元件104周围形成一个完整的遮蔽，进而达成电磁屏蔽的效果。在本发明的部分实施例中，形成导电材料116的方法可包含沉积，例如物理气相沉积、化学气相沉积或其他合适的工艺，其中前述物理气相沉积可以是溅镀。如此，导电材料116能沉积在密封材料112的外表面112o以及导电结构108的顶表面108t两者所形成的共平面上。
在形成导电材料116之后，遂对半导体封装连板10进行切割。如图1G所示，以线路基板100的第二表面100s为起始，沿着线路基板100的法线方向切割，也就是从第二表面100s切割线路基板100。其中在切割过程中，刀具(未标示)依序通过线路基板100、导电结构108以及导电材料116，以形成多个完全分割的半导体封装模块12，如图1H所示。
为达成电子元件104之间的电磁屏蔽，切割路径必须位于两相邻的半导体封装模块12之间。换句话说，切割路径必须位于两相邻的电子元件104之间，并且通过线路基板100、导电结构108以及导电材料116。除此之外，切割路径还必须不通过密封材料112，即不切割密封材料112，方可形成完整的电磁屏蔽。
本发明还公开一种半导体封装模块，如图4所示，本发明的一实施例的半导体封装模块40包含线路基板400、导电结构408、电子元件404、密封材料412、导电材料416以及焊料414。线路基板400包含第一表面400f以及相对于第一表面400f的第二表面400s，并且包含多个接地垫402，其中接地垫402位于线路基板400的第一表面400f上。
须说明的是，线路基板400的结构可实质上相同于图1A中的线路基板100，其中接地垫402可与接地垫102相同。线路基板400与线路基板100两者之间的主要差异在于尺寸不同。前述实施例中的线路基板100可以为工作连板或基板条，而本实施例中的线路基板400可以为线路板单元。
请继续参考图4，导电结构408位于至少一个接地垫402上，并与接地垫402直接接触。以图4为例，导电结构408可直接接触多个接地垫402。不过，在其他实施例中，导电结构408可以仅直接接触单一个接地垫402。导电结构408具有一顶表面408t，此顶表面408t远离线路基板400的第一表面400f。其中导电结构408的部分侧表面408w与第一表面400f的一部分形成至少一个凹槽410。凹槽410中包含至少一个电子元件404，且电子元件404的数量则依照不同元件封装的需求变动。
在本实施例中，电子元件404与线路基板400之间以多个焊点406电性连接，而焊点406不限于锡球，可以是适用于电性连接的各种焊接结构，例如焊柱。另一方面，装设后的电子元件404仍须保持在凹槽410中，意即电子元件404连接焊点406后的高度(即厚度)，不会超出导电结构408的顶表面408t。
导电结构408可以包含能够在线路基板400上沿着z轴方向层叠成型的材料，例如印刷导电膏、导电胶或相似的材料。但在其他实施例中，导电结构408的材料不限于此。
而在每一个凹槽410内，还包含了密封材料412，此密封材料412具有一外表面412o，且导电结构408的顶表面408t与此外表面412o呈共平面。密封材料412填充于凹槽410中，并且填满于电子元件404以及导电结构408之间的空隙，其中密封材料412完全包覆电子元件404，使电子元件404隔绝于导电结构408以及导电材料416。
导电材料416设置于导电结构408以及密封材料412上，并且覆盖于顶表面408t以及外表面412o所构成的共平面。由图4可得，导电材料416完全覆盖密封材料412的外表面412o并与导电结构408相连接，以形成一电磁屏蔽外壳。其中导电材料416分别与导电结构408以及密封材料412直接接触。
虽然在本实施例中，导电材料416完全覆盖导电结构408的顶表面408t，但在其他实施例中，导电材料416可以仅覆盖导电结构408的顶表面408t的一部分。应特别注意，其中导电材料416不覆盖导电结构408的侧表面408w。此外，多个焊料414位于线路基板400的第二表面400s上，并且与线路基板400电性连接。其中焊料414可以包含锡、铜、银、铟、锌等适用于焊接的金属及其合金。
综上所述，本发明的实施例中，通过半导体封装模块侧边的导电结构以及顶部的导电材料，形成能电磁屏蔽电子元件的遮蔽结构。在制造方法的实施例方面，由于先形成侧边的导电结构，接着才在导电结构与线路基板共同形成的凹槽内填入密封材料，因此相较于一般的后填充(在已成型的模封材料上开槽，并在槽内填入导电结构)方法，依照上述实施例制造方法所揭示的顺序，有助于形成不含气孔的导电结构，进而提升电磁屏蔽的技术效果，并达到外观平整的效果。
另一方面，由于导电结构已先形成侧面的电磁屏蔽，当后续沉积顶部的电磁屏蔽层时，可在连板的状态下进入沉积腔体，不需要再预留间隔放置的空间予侧面沉积，故可提升沉积腔体的空间利用率，并省下分开多个半导体封装模块的时间，进而提高产能。进一步而言，在沉积电磁屏蔽材料的过程中，沉积物质易污染到模块底部的线路基板。相较于切割后的多个单板，未经切割的连板底部距离模块上方沉积范围较远，使得沉积物须经过较长路径方能到达连板底部，故能降低线路基板(半导体封装模块底部)被污染的风险。
虽然本发明的实施例已公开如上，然其并非用以限定本发明的实施例，任何所属技术领域中技术人员，在不脱离本发明实施例的构思和范围内，当可作些许的变动与润饰，故本发明实施例的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种半导体封装模块的制造方法，其特征在于，所述方法包含：
提供一线路基板，所述线路基板包含一第一表面与多个接地垫，其中所述接地垫位于所述第一表面上；
在所述线路基板的一第一表面上，设置多个电子元件，其中所述电子元件的每一者位于所述接地垫的相邻两者之间；
在所述接地垫的至少一者上，形成一导电结构，其中所述导电结构与所述第一表面的一部分形成至少一凹槽，且所述电子元件位于所述凹槽中；
在所述凹槽的每一者中，填充一密封材料，其中所述密封材料完全覆盖所述电子元件，并具有暴露于外界环境的一外表面；
从所述外表面研磨所述导电结构与所述密封材料；
在研磨所述导电结构与所述密封材料之后，在所述导电结构与所述密封材料上，形成一导电材料，其中所述导电材料电性连接于所述导电结构，而所述导电材料、所述导电结构以及所述线路基板完全包覆所述密封材料；以及
沿着所述线路基板的法线方向切割所述导电材料、所述导电结构以及所述线路基板。
2.如权利要求项1所述的方法，其特征在于，其中在所述接地垫的至少一者上，形成所述导电结构的步骤包含：
在所述接地垫的至少一者上，形成多个导电层。
3.如权利要求项2所述的方法，其特征在于，其中所述导电结构凸出于所述电子元件每一者的顶面。
4.如权利要求项1所述的方法，其特征在于，还包含在形成所述导电材料之前，在所述线路基板的一第二表面上设置多个焊料，其中所述第一表面以及所述第二表面分别位于所述线路基板的相对两侧。
5.如权利要求项1所述的方法，其特征在于，其中沿着所述线路基板的法线方向切割所述导电材料、所述导电结构以及所述线路基板包含从所述第二表面往所述第一表面切割。
6.如权利要求项5所述的方法，其特征在于，在沿着所述线路基板的法线方向切割所述导电材料、所述导电结构以及所述线路基板的过程中，是沿着一切割路径切割所述导电材料、所述导电结构以及所述线路基板，其中所述切割路径位于两相邻的所述半导体封装模块之间。
7.一种半导体封装模块，其特征在于，包含：
一线路基板，包含一第一表面、一第二表面以及多个接地垫，其中所述第一表面相对于所述第二表面，而所述接地垫设置于所述第一表面上；
一导电结构，设置于所述第一表面上并电性连接所述接地垫的至少一者，其中所述导电结构在所述第一表面上形成至少一凹槽；
至少一个电子元件，设置于所述凹槽，并电性连接所述线路基板；
至少一个密封材料，填充于所述凹槽中，并包覆所述电子元件；
一导电材料，设置于所述导电结构以及所述密封材料上，并覆盖所述导电结构以及所述密封材料；以及
多个焊料，设置于所述线路基板的所述第二表面上；
其中所述导电结构包含一侧表面，且其中所述导电材料不覆盖所述导电结构的所述侧表面。
8.如权利要求项7所述的半导体封装模块，其特征在于，所述导电结构还包含一顶表面，且所述密封材料的每一者包含一外表面，其中所述顶表面与所述外表面呈共平面。
9.如权利要求项7所述的半导体封装模块，其特征在于，所述导电材料完全覆盖并直接接触所述密封材料。
10.如权利要求项7所述的半导体封装模块，其特征在于，所述导电材料直接接触所述导电结构。
CN202211252876.6A 2022-10-13 2022-10-13 半导体封装模块及其制造方法 Pending CN115483194A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211252876.6A CN115483194A (zh) 2022-10-13 2022-10-13 半导体封装模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211252876.6A CN115483194A (zh) 2022-10-13 2022-10-13 半导体封装模块及其制造方法

Publications (1)

Publication Number Publication Date
CN115483194A true CN115483194A (zh) 2022-12-16

Family

ID=84395842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211252876.6A Pending CN115483194A (zh) 2022-10-13 2022-10-13 半导体封装模块及其制造方法

Country Status (1)

Country Link
CN (1) CN115483194A (zh)

Similar Documents

Publication Publication Date Title
CN102074552B (zh) 半导体元件封装及其制作方法
KR102656016B1 (ko) 오픈 터미널을 갖는 차폐 반도체 패키지 및 2-단계 공정을 통한 제조 방법
US10381312B2 (en) Semiconductor package and method of manufacturing the same
CN106057688B (zh) 具有屏蔽件的集成电路封装系统及其制造方法
CN102024716B (zh) 半导体器件以及制造半导体器件的方法
KR20090034081A (ko) 적층형 반도체 패키지 장치 및 이의 제작 방법
US11784133B2 (en) Shielded semiconductor package with open terminal and methods of making
CN111696963A (zh) 封装结构及其制作方法
CN112234048B (zh) 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法
KR20170029055A (ko) 반도체 패키지 및 그 제조방법
CN109378276B (zh) 电子封装模块的制造方法以及电子封装模块
CN114267664A (zh) 封装电路结构及其制作方法
KR20170002830A (ko) 전자 소자 모듈 및 그 제조 방법
TWI663663B (zh) 電子封裝構件及其製作方法
CN115483194A (zh) 半导体封装模块及其制造方法
TWI836254B (zh) 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽
TWI845002B (zh) 半導體封裝模組及其製造方法
US11452210B2 (en) Wiring substrate and electronic device
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
TW202416498A (zh) 半導體封裝模組及其製造方法
CN106653734B (zh) 具有电磁干扰屏蔽的半导体装置及其制造方法
TWI795959B (zh) 表面黏著式功率半導體封裝元件及其製法
CN116995039A (zh) 电子封装模块及其制造方法
KR20110030090A (ko) 반도체 패키지 및 그 제조방법
CN118099004A (zh) 系统级封装模块及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination