CN115442351A - 一种基于fpga和cpu的高速rs-422串口通信模块 - Google Patents

一种基于fpga和cpu的高速rs-422串口通信模块 Download PDF

Info

Publication number
CN115442351A
CN115442351A CN202210940553.XA CN202210940553A CN115442351A CN 115442351 A CN115442351 A CN 115442351A CN 202210940553 A CN202210940553 A CN 202210940553A CN 115442351 A CN115442351 A CN 115442351A
Authority
CN
China
Prior art keywords
serial port
data
processing unit
cpu
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210940553.XA
Other languages
English (en)
Inventor
鲁玉波
赵爱君
李春华
郑昌平
何菲玲
吴晗
康壮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
715th Research Institute of CSIC
Original Assignee
715th Research Institute of CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 715th Research Institute of CSIC filed Critical 715th Research Institute of CSIC
Priority to CN202210940553.XA priority Critical patent/CN115442351A/zh
Publication of CN115442351A publication Critical patent/CN115442351A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/26—Special purpose or proprietary protocols or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/06—Notations for structuring of protocol data, e.g. abstract syntax notation one [ASN.1]

Abstract

本发明公开了一种基于FPGA和CPU的高速RS‑422串口通信模块,包括数据处理单元，数据处理单元包括CPU中央处理单元、DDR3内存电路、Nor Flash存储电路、千兆以太网接口电路；其中，DDR3内存电路、千兆以太网接口电路、Nor Flash存储电路分别与CPU中央处理单元相连，千兆以太网接口与千兆以太网接口电路相连；协议处理单元，协议处理单元包括FPGA控制单元、第一串口驱动电路、第二串口驱动电路、第一高速RS‑422串口接口和第二高速RS‑422串口接口；其中，第一串口驱动电路、第二串口驱动电路和FPGA控制单元相连。本发明具备声纳浮标数据的千兆以太网络接收和转发功能，具有集成度高、工作稳定可靠等特点；通信模块为CPU+FPGA的架构，设计复用性强，易于推广至后续新项目上使用。

Description

一种基于FPGA和CPU的高速RS-422串口通信模块
技术领域：
本发明涉及声纳信号处理技术领域，具体涉及一种基于FPGA和CPU的高速RS-422串口通信模块。
背景技术：
无人机声磁信号处理机主要负责接收浮标接收机和远程数据采集单元发送的浮标原始声数据和磁探测数据，对其进行信号处理和信息处理，输出处理结果送岸上操作平台或中继飞机平台。声磁信号处理机还负责转发岸上或中继飞机上发送的遥控指令。其中的接口模块主要完成声磁信号处理机与浮标接收解调模块、声纳浮标参考系统的数据交换，完成声纳浮标遥控命令的发送，并提供2路高速RS-422串口，分别与无人机数据链设备和无人机探头通信。
一般CPU都自带UART(universal asynchronous receiver/transmitters)控制器，以飞思卡尔的P2020为例，自带2个UARTs，传输速率最高支持230400bps，已无法满足模块对外RS-422串口通信速率≧55000bps的要求。
因此，需要研制一种可以进行高速RS-422串口通信的模块。
发明内容：
本发明所要解决的技术问题是，提供一种基于FPGA和CPU的高速RS-422串口通信模块，以解决现有CPU芯片自带UART控制器在传输速率上存在的不足。
本发明的技术解决方案是，提供一种基于FPGA和CPU的高速RS-422串口通信模块,包括
数据处理单元，数据处理单元包括CPU中央处理单元、DDR3内存电路、Nor Flash存储电路、千兆以太网接口电路；其中，DDR3内存电路、千兆以太网接口电路、Nor Flash存储电路分别与CPU中央处理单元相连，千兆以太网接口与千兆以太网接口电路相连；
协议处理单元，协议处理单元包括FPGA控制单元、第一串口驱动电路、第二串口驱动电路、第一高速RS-422串口接口和第二高速RS-422串口接口；其中，第一串口驱动电路、第二串口驱动电路和FPGA控制单元相连，第一高速RS-422串口接口和第一串口驱动电路相连，第二高速RS-422串口接口和第二串口驱动电路相连；
模块电源，模块电源给数据处理单元和协议处理单元提供各类所需电源。
具体说，为实现高效便捷的数据传输，CPU中央处理单元采用千兆以太网接口与外部相连，当外部有数据进来时，CPU中央处理单元通过千兆以太网接口接收相关数据，数据进入CPU中央处理单元之后经过数据解析处理后写入DDR3SDRAM(DDR3内存电路)的相应地址空间进行缓存，或者接收经由FPGA控制单元传输过来的RS-422的数据或命令，通过相关处理后由千兆以太网口进行发送；FPGA控制单元采用Xilinx公司的FPGA芯片，当通信模块与外部设备进行通信处于数据或命令的发送状态时，CPU中央处理单元把缓存在DDR3SDRAM的数据通过Local Bus发送给FPGA控制单元，FPGA控制单元完成数据的接收后通过UART Local Bus传输给TX_FIFO，再通过FPGA控制单元的UART_TX Module按设定的时序发送给第一串口驱动电路或者第二串口驱动电路，再通过高速RS-422串口接口与外部设备通信；当通信模块与外部设备进行通信处于数据或命令的接收状态时，FPGA控制单元的UART_RX Module接收外部RS-422串口的数据，再传输给CPU中央处理单元的Local Bus之后再传输给CPU中央处理单元进行数据处理。串口参数设置在程序中进行，根据双方协议规定设置相应的串口端号的串口波特率、奇偶校验位设置、数据位、停止位、帧头信息、帧字节数等。
作为优选，为实现高速RS-422串口通信，采用异步串口专用低抖动有源晶振11.0592MHz。
作为优选，为实现传输速率≧5.5Mbps的RS-422串口传输速率，第一串口驱动电路和第二串口驱动电路采用支持10Mbps的高速全双工串口驱动芯片。
作为优选，CPU中央处理单元采用千兆以太网接口与外部相连，当外部有数据进来时，CPU中央处理单元通过千兆以太网接口接收相关数据，数据进入CPU中央处理单元之后经过数据解析处理后写入DDR3 SDRAM的相应地址空间进行缓存，或者接收经由FPGA控制单元传输过来的RS-422的数据或命令，通过相关处理后由千兆以太网口进行发送。
进一步的，数据处理单元中的CPU中央处理单元与Nor Flash存储电路之间建立互连关系，以保证P2020的操作系统能正常启动；CPU中央处理单元与千兆以太网接口电路和DDR3 SDRAM电路之间建立互连关系，使外部进来的千兆以太网数据通过千兆以太网接口电路直接进入CPU中央处理单元，CPU中央处理单元要发送的千兆以太网络数据通过千兆以太网接口直接发送，同时CPU中央处理单元与FPGA控制单元之间建立互连关系，使CPU中央处理单元可以通过增强型本地总线(LOCAL BUS)和FPGA控制单元之间进行通信。
采用以上方案后与现有技术相比，本发明具有以下优点：
通信模块具备声纳浮标数据的千兆以太网络接收和转发功能，通过FPGA控制单元的串口协议处理提供2路高速RS-422数据传输，具有集成度高、工作稳定可靠等特点，满足整机和项目需求；通信模块为CPU+FPGA的架构，内部各功能电路采用标准化、模块化设计思路，设计复用性强，易于推广至后续新项目上使用。
附图说明：
图1为本发明的连接原理框图。
图2为本发明FPGA控制单元实现串口控制协议的程序框图。
具体实施方式：
下面结合附图就具体实施方式对本发明作进一步说明：
如图1所示，一种基于FPGA和CPU的高速RS-422串口通信模块，包含数据处理单元、协议处理单元和模块电源，其中，
数据处理单元，数据处理单元包括CPU中央处理单元、DDR3内存电路、Nor Flash存储电路、千兆以太网接口电路；其中，DDR3内存电路、千兆以太网接口电路、Nor Flash存储电路分别与CPU中央处理单元相连，千兆以太网接口与千兆以太网接口电路相连；
协议处理单元，协议处理单元包括FPGA控制单元、第一串口驱动电路、第二串口驱动电路、第一高速RS-422串口接口和第二高速RS-422串口接口；其中，第一串口驱动电路、第二串口驱动电路和FPGA控制单元相连，第一高速RS-422串口接口和第一串口驱动电路相连，第二高速RS-422串口接口和第二串口驱动电路相连；
模块电源，模块电源给数据处理单元和协议处理单元提供各类所需电源。
本实施例中，数据处理单元的CPU中央处理单元电路采用飞思卡尔的P2020作为主芯片，该芯片采用PowerPC架构的双核处理器，采用先进的45nm工艺技术，接口资源丰富、工作频率高达1.33GHz，且可提供3个千兆以太网接口。通信模块前端千兆以太网络数据通过千兆以太网接口芯片直接与P2020通信，采用标准的TCP/IP协议，实现千兆网络数据的传输。
如图2所示，协议处理单元的FPGA控制单元采用Xilinx的FPGA控制单元作为逻辑控制芯片，具体的，FPGA控制单元采用xilinx公司的器件XC6SLX150-2FGG900I，用Verilog硬件描述语言在FPGA控制单元上进行串口协议的处理，使数据以程序要求的时序和格式发送给串口驱动电路。该FPGA芯片IO管脚数量丰富，具有设计灵活的优势，在FPGA芯片里通过Verilog HDL硬件描述语言实现CPU Local Bus和UART Local Bus之间的数据传输，并通过RX_FIFO、UART_RX Module和TX_FIFO、UART_TX Module实现高速RS-422串口通信。具体的，CPU Local Bus接口的主要功能是处理CPU中央处理单元和UART Local Bus之间的数据通信。当通信模块处于RS-422串口发送时，数据通过UART Local Bus缓存到TX_FIFO中，再通过UART_TX_Module发送符合标准UART协议的数据供后端使用。当通信模块接收外部RS-422串口的数据时，数据通过UART_RX_Module缓存至RX_FIFO，当RX_FIFO满状态时，产生中断输出，再由CPU中央处理单元通过Local Bus读取数据进行处理。
为实现高速RS-422串口通信，采用异步串口专用低抖动有源晶振11.0592MHz。
为实现传输速率≧5.5Mbps的RS-422串口传输速率，第一串口驱动电路和第二串口驱动电路采用支持10Mbps的高速全双工串口驱动芯片。
进一步的，数据处理单元中的CPU中央处理单元与Nor Flash存储电路之间建立互连关系，保证P2020的操作系统能正常启动，CPU中央处理单元与千兆以太网接口电路和DDR3 SDRAM电路之间建立互连关系，使外部进来的千兆以太网数据通过千兆以太网接口电路直接进入CPU中央处理单元，CPU中央处理单元要发送的千兆以太网络数据通过千兆以太网接口直接发送。CPU中央处理单元与FPGA芯片之间建立互连关系，使CPU中央处理单元可以通过增强型本地总线(LOCAL BUS)和FPGA芯片之间进行通信。
模块电源部分使用ADI公司的LTM4624、LTM4637 DC-DC转换模块实现12V主电源到各芯片所需电源的转换，向各芯片提供1.0V、1.2V、1.5V、2.5V、3.3V电源。
工作时，当通信模块与外部设备进行通信处于数据或命令的发送状态时，CPU中央处理单元把缓存在DDR3 SDRAM的数据通过Local Bus发送给FPGA控制单元，FPGA控制单元完成数据的接收后通过UART Local Bus传输给TX_FIFO，再通过FPGA控制单元的UART_TXModule按设定的时序发送给第一串口驱动电路或者第二串口驱动电路，再通过高速RS-422串口接口与外部设备通信；当通信模块与外部设备进行通信处于数据或命令的接收状态时，FPGA控制单元的UART_RX Module接收外部RS-422串口的数据，再传输给CPU中央处理单元的Local Bus之后再传输给CPU中央处理单元进行数据处理。
本发明的通信模块具有对外接口丰富，数据处理能力强大，高速RS-422串口通信稳定可靠等优点。具有数据收发功能的数据处理单元的CPU中央处理单元使用P2020作为主芯片，该芯片工作频率高，接口资源丰富，性能稳定可靠，可以适用于严苛的工作环境。模块提供千兆以太网电接口，运行TCP/IP协议，可方便与其他设备连接；协议处理单元的FPGA控制单元电路使用FPGA作为串口协议处理控制芯片，灵活便捷，稳定可靠，RS-422串口驱动器采用最高支持10Mbps传输速率的全双工、低功耗器件，UART数据最终以RS-422的差分信号模式传输，具有数据传输距离长、信号稳定可靠、抗干扰能力强的优点。
以上仅就本发明较佳的实施例作了说明，但不能理解为是对权利要求的限制。凡是利用本发明说明书所做的等效结构或等效流程变换，均包括在本发明的专利保护范围之内。

Claims (8)

1.一种基于FPGA和CPU的高速RS-422串口通信模块,其特征在于：包括
数据处理单元，数据处理单元包括CPU中央处理单元、DDR3内存电路、Nor Flash存储电路、千兆以太网接口电路；其中，DDR3内存电路、千兆以太网接口电路、Nor Flash存储电路分别与CPU中央处理单元相连，千兆以太网接口与千兆以太网接口电路相连；
协议处理单元，协议处理单元包括FPGA控制单元、第一串口驱动电路、第二串口驱动电路、第一高速RS-422串口接口和第二高速RS-422串口接口；其中，第一串口驱动电路、第二串口驱动电路和FPGA控制单元相连，第一高速RS-422串口接口和第一串口驱动电路相连，第二高速RS-422串口接口和第二串口驱动电路相连；
模块电源，模块电源给数据处理单元和协议处理单元供电。
2.根据权利要求1所述的基于FPGA和CPU的高速RS-422串口通信模块，其特征在于：FPGA控制单元采用Xilinx公司的FPGA芯片。
3.根据权利要求1所述的基于FPGA和CPU的高速RS-422串口通信模块，其特征在于：为实现高速RS-422串口通信，采用异步串口专用低抖动有源晶振11.0592MHz。
4.根据权利要求1所述的基于FPGA和CPU的高速RS-422串口通信模块，其特征在于：第一串口驱动电路和第二串口驱动电路采用支持10Mbps的高速全双工串口驱动芯片。
5.根据权利要求1所述的基于FPGA和CPU的高速RS-422串口通信模块，其特征在于：CPU中央处理单元采用千兆以太网接口与外部相连，当外部有数据进来时，CPU中央处理单元通过千兆以太网接口接收相关数据，数据进入CPU中央处理单元之后经过数据解析处理后写入DDR3 SDRAM的相应地址空间进行缓存，或者接收经由FPGA控制单元传输过来的RS-422的数据或命令，通过相关处理后由千兆以太网口进行发送。
6.根据权利要求1所述的基于FPGA和CPU的高速RS-422串口通信模块，其特征在于：当通信模块与外部设备进行通信处于数据或命令的发送状态时，CPU中央处理单元把缓存在DDR3 SDRAM的数据通过Local Bus发送给FPGA控制单元，FPGA控制单元完成数据的接收后通过UART Local Bus传输给TX_FIFO，再通过FPGA控制单元的UART_TX Module按设定的时序发送给第一串口驱动电路或者第二串口驱动电路，再通过高速RS-422串口接口与外部设备通信。
7.根据权利要求1所述的基于FPGA和CPU的高速RS-422串口通信模块，其特征在于：当通信模块与外部设备进行通信处于数据或命令的接收状态时，FPGA控制单元的UART_RXModule接收外部RS-422串口的数据，再传输给CPU中央处理单元的Local Bus之后再传输给CPU中央处理单元进行数据处理。
8.根据权利要求1所述的基于FPGA和CPU的高速RS-422串口通信模块，其特征在于：数据处理单元中的CPU中央处理单元与Nor Flash存储电路之间建立互连关系，CPU中央处理单元与千兆以太网接口电路和DDR3 SDRAM电路之间建立互连关系，使外部进来的千兆以太网数据通过千兆以太网接口电路直接进入CPU中央处理单元，CPU中央处理单元要发送的千兆以太网络数据通过千兆以太网接口直接发送，同时CPU中央处理单元与FPGA控制单元之间建立互连关系，使CPU中央处理单元可以通过增强型本地总线和FPGA控制单元之间进行通信。
CN202210940553.XA 2022-08-06 2022-08-06 一种基于fpga和cpu的高速rs-422串口通信模块 Pending CN115442351A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210940553.XA CN115442351A (zh) 2022-08-06 2022-08-06 一种基于fpga和cpu的高速rs-422串口通信模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210940553.XA CN115442351A (zh) 2022-08-06 2022-08-06 一种基于fpga和cpu的高速rs-422串口通信模块

Publications (1)

Publication Number Publication Date
CN115442351A true CN115442351A (zh) 2022-12-06

Family

ID=84242346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210940553.XA Pending CN115442351A (zh) 2022-08-06 2022-08-06 一种基于fpga和cpu的高速rs-422串口通信模块

Country Status (1)

Country Link
CN (1) CN115442351A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102761396A (zh) * 2012-07-30 2012-10-31 哈尔滨工业大学 基于fpga的高速串行接口
WO2014118710A1 (en) * 2013-01-31 2014-08-07 Aselsan Elektronik Sanayi Ve Ticaret Anonim Sirketi An image processing module comprising a fpga
WO2017112408A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Cpu remote snoop filtering mechanism for field programmable gate array cache
CN107979598A (zh) * 2017-11-27 2018-05-01 武汉理工大学 一种双以太网与双rs-422互转通信系统及方法
CN207718364U (zh) * 2018-01-09 2018-08-10 中国电子科技集团公司第二十七研究所 一种基于fpga的多路rs-422串口扩展接口
CN108563607A (zh) * 2018-04-13 2018-09-21 成都赫尔墨斯科技股份有限公司 一种用于在航电系统中提高通信与处理速度的装置和方法
CN109613491A (zh) * 2018-12-24 2019-04-12 上海威固信息技术股份有限公司 一种基于fpga的高速信号采集存储及回放系统
CN111565126A (zh) * 2019-10-16 2020-08-21 江苏云涌电子科技股份有限公司 一种网络态势感知采集装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102761396A (zh) * 2012-07-30 2012-10-31 哈尔滨工业大学 基于fpga的高速串行接口
WO2014118710A1 (en) * 2013-01-31 2014-08-07 Aselsan Elektronik Sanayi Ve Ticaret Anonim Sirketi An image processing module comprising a fpga
WO2017112408A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Cpu remote snoop filtering mechanism for field programmable gate array cache
CN107979598A (zh) * 2017-11-27 2018-05-01 武汉理工大学 一种双以太网与双rs-422互转通信系统及方法
CN207718364U (zh) * 2018-01-09 2018-08-10 中国电子科技集团公司第二十七研究所 一种基于fpga的多路rs-422串口扩展接口
CN108563607A (zh) * 2018-04-13 2018-09-21 成都赫尔墨斯科技股份有限公司 一种用于在航电系统中提高通信与处理速度的装置和方法
CN109613491A (zh) * 2018-12-24 2019-04-12 上海威固信息技术股份有限公司 一种基于fpga的高速信号采集存储及回放系统
CN111565126A (zh) * 2019-10-16 2020-08-21 江苏云涌电子科技股份有限公司 一种网络态势感知采集装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
张东红、张科英、杨立成、王海鹏: ""机载高清视频处理模块的设计与实现"", 《电子技术》, vol. 44, no. 07, 25 July 2015 (2015-07-25), pages 73 - 75 *
边庆、吴琳、段小虎: ""基于双缓冲和FPGA的RS422接口电路设计"", 《信息通信》, no. 04, 15 April 2017 (2017-04-15), pages 55 - 56 *

Similar Documents

Publication Publication Date Title
CN110837486B (zh) 一种基于FPGA的FlexRay-CPCIe通信系统
US20200265004A1 (en) Serial connection between management controller and microcontroller
CN108111382B (zh) 基于i3c总线的通信装置及其通信方法
CN110471880B (zh) 一种基于FPGA支持Label号筛选的ARINC429总线模块及其数据传输方法
CN105141491B (zh) 一种实现自发自收的rs485通讯电路及方法
CN110635985A (zh) 一种FlexRay-CPCIe通信模块
CN115442351A (zh) 一种基于fpga和cpu的高速rs-422串口通信模块
CN218772141U (zh) 双处理器电路及分布式控制系统的控制主板
CN108664443B (zh) 数据通讯同步方法及系统
CN211124025U (zh) 多协议仿真模拟器
CN107911290A (zh) 一种用于海事电子通信的网关设备
CN110995604B (zh) 一种扩展SpaceWire端口的SpaceWire路由器级联结构
CN212647461U (zh) 一种基于pci总线的同步或异步串行通讯控制电路
CN210518380U (zh) 一种基于arinc429协议的电台总线数据转换装置
CN204695304U (zh) 一种1553b总线pc104接口板
CN113676253A (zh) 一种基于FPGA的FlexRay总线光纤通信模块
CN114338837A (zh) 一种基于zynq的hdlc通讯转换控制器
CN108650100B (zh) 一种srio与网络接口的转换器设计方法
CN104683116B (zh) 一种矿用rs‑485隔离中继器
CN220043437U (zh) 多路arinc-429总线控制系统
CN1581126A (zh) Iic总线控制系统及其实现方法
CN216850741U (zh) 激光器光模块控制电路以及激光器
CN219740431U (zh) 一种用于船舶的多源信息协议适配装置
CN114301856B (zh) 基于fpga的千兆gmii数据传输方法和装置
CN220933481U (zh) 一种串行通信分时复用电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination