CN108664443B - 数据通讯同步方法及系统 - Google Patents
数据通讯同步方法及系统 Download PDFInfo
- Publication number
- CN108664443B CN108664443B CN201810145039.0A CN201810145039A CN108664443B CN 108664443 B CN108664443 B CN 108664443B CN 201810145039 A CN201810145039 A CN 201810145039A CN 108664443 B CN108664443 B CN 108664443B
- Authority
- CN
- China
- Prior art keywords
- cpu
- processors
- state
- board
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17325—Synchronisation; Hardware support therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/546—Message passing systems or structures, e.g. queues
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Multi Processors (AREA)
Abstract
本发明提供一种数据通讯同步方法及系统，用于解决在多机多CPU处理器系统中采用消息传输模式进行RapidIO数据通讯时，各板卡及本板卡所有CPU处理器之间自动实现收发初始化同步，与现有技术相比，本发明具有以下优点：通过系统加电后所有CPU处理器的状态管理和共享交互，能够实现基于消息通讯机制的RapidIO通讯链路初始化的自适应协调，有效地解决了在多板卡及多CPU处理器的复杂系统中，采用消息传输模式进行RapidIO数据通讯时，系统内部所有CPU处理器数据通讯初始化协调困难的问题，保证了系统工作可靠性，该方法具有很好的应用价值。
Description
技术领域
本发明涉及计算机数据通讯领域，具体应用于多机系统基于RapidIO消息传输模式的数据通讯收发初始化同步。随着现代电子技术的不断发展,CPU处理器之间数据通讯处理数据量越来越大,实时性越来越高，因此对嵌入式系统数据运算、数据通讯性能的要求越来越高。目前高性能信号处理、数据处理系统多采用GHz以上的高速差分串行总线作为各CPU处理器之间数据通讯手段，其中RapidIO数据通讯使用最为广泛。基于RapidIO的数据通讯互连架构是一种高性能、高可靠、低引脚数、基于包交换的计算机数据通讯体系，具有高效率、低成本、高稳定性、支持广泛易实现的特点，为嵌入式系统提供了高带宽、低时延的数据传输方案。
背景技术
RapidIO是一种基于包交换的传输技术，为满足高性能嵌入式系统需求而设计的一种开放式互联技术标准，它采用了低电压差分信号(LVDS)技术，能在四对差分线上实现高于10Gb/s的有效传输速率，可很好地满足嵌入式系统的应用需求。(邓豹，张亦姝.RapidIO多播传输事务与配置管理研究[J].航空计算技术，2016年5月，第6卷第3期:111-115)。
RapidIO的通信机制具有多种操作模式，可适应不同应用需求，其中应用较多的是直接I/O模式和消息传输模式。其中直接I/O模式具有使用简单、速度快、不需要接收响应等特点，适合于大批量数据传输，通常在流模式系统中使用。直接I/O模式是通过内存映射机制实现的通讯模式，是一种不可靠传输机制，适用于数据量较大、实时性要求较高的数据传输场合。(仲维亮.基于IP over RapidIO的DSP中间件优化实现.西南交通大学研究生学位论文，2013年5月)；而消息传输模式则是一种可靠的数据通讯机制，该机制提供发送和接收接口，接收端接收到消息并确认后表示消息传输成功，如果传输过程出现错误，未能收到接收方确认则发送方再次重发该数据，以确保接收方数据接收正确。使用消息通讯机制进行数据传输可信度高，适用于传输数据量适中，数据通讯时间占空比有余量，数据通讯正确性要求高的应用场合。
近年来，随着现代电子装备的发展需求，分布式架构多机系统应用越来越广泛，系统对数据传输提出了高速、实时、完全可靠的性能要求，因此消息传输模式应用较为广泛。在该类系统设计中，各计算机均通过RapidIO交换器件实现数据通讯互联，可实现各处理器之间快速、灵活的数据交互，为系统软件设计提供了很好的支持。
与直接I/O模式不同，使用RapidIO消息传输模式需要先进行消息通讯单元初始化。基于逻辑层协议约束，CPU处理器在该模式下配置了消息收发处理单元用于控制数据收发过程，发送消息数据包由消息描述符进行维护，内存中设置环形存储空间用于存储消息描述符，发送消息控制器通过队头、队尾指针指示目前是否有待发送消息，队头指针指向即将发送的消息描述符，队尾指针指向最新进入的待发送消息描述符，其工作原理见图1所示。输出消息控制器检测队头指针与队尾指针是否相同，如果相同表示当前没有待发送消息，否则提取队头指针处发送消息描述符进行发送。在实时系统中，消息数据包是CPU处理器响应外部周期性定时触发进行发送的，数据时效性要求很高。如果发送方在接收方未准备好情况下开始发送数据，会造成由于接收方无法进行接收消息确认而反复重发，会导致大量消息描述符积压在环形存储空间中得不到及时发送，此时一旦接收方准备好，暂存的大量消息会在短时间内集中发送给接收方，易造成系统通讯阻塞和错误导致系统崩溃。为了保证收发过程可靠工作，基于消息传输模式的数据通讯必须确保接收方先处于等待接收状态，然后发送方才能启动数据通讯，该协调控制过程称为通讯同步。
对于类似只有2-3个CPU处理器进行点对点连接的小型系统，实现RapidIO消息传输模式下的通讯同步操作较为简单，可以通过FPGA控制所有CPU处理器进入RapidIO初始化时刻的先后来确保顺序正确。但当系统CPU处理器数目发展到4个以上或分布在不同印制板模块，数据通讯拓扑结构复杂时，控制所有CPU处理器初始化时刻先后会变得非常困难，因此必须采用自适应方式，通过状态交互实现系统各处理单元的同步初始化。
发明内容
为了解决该问题，本发明提供了一种数据通讯同步方法，用于解决在多机多CPU处理器系统中采用消息传输模式进行RapidIO数据通讯时，各板卡及本板卡所有CPU处理器之间自动实现收发初始化同步。该方法包括：
步骤一：根据系统规模，确定系统内各板卡上每个PowerPC和DSP处理器的ID,建立设备路由表；在每个板卡内确定一个PowerPC处理器管理上述所有板卡内处理器初始化状态及协调板卡间同步关系；
步骤二：系统正常启动后，各CPU处理器启动并完成自身RapidIO链路消息单元的初始化；
步骤三：系统内各板卡内部处理器完成RapidIO链路同步，做好准备接收数据状态；
步骤四：系统内各板卡间处理器完成RapidIO链路同步，做好准备接收数据状态；
步骤五：向目的ID所对应的CPU处理器发送数据。
所述步骤三中的各板卡内部完成RapidIO链路同步，包括各CPU处理器按照固定周期判断是否有“暂停发送准备好状态”标志，如果有“暂停发送准备好状态”标志，则停止发送本CPU处理器“接收准备好”状态；如果没有“暂停发送准备好状态”标志，则本板卡内所有PowerPC处理器按照固定周期通过以太网给本板卡其它PowerPC处理器发送本CPU处理器RapidIO链路“接收准备好”状态，并通过串口给本板卡各DSP处理器发送本CPU处理器RapidIO链路“接收准备好”状态；各DSP处理器按照固定周期通过串口发送CPU处理器RapidIO链路“接收准备好”状态；各CPU处理器读取本板卡路由表中其它CPU处理器发出的“接收准备好”状态；依次完成本板卡内所有CPU处理器准备状态读取，如果本板卡所有CPU处理器都发出“接收准备好”状态，置“暂停发送准备好状态”标志，进入步骤四，否则继续按照步骤三进行板卡内RapidIO链路同步工作。
所述步骤四各板卡间完成RapidIO链路同步，包括管理CPU处理器采集本板卡各CPU处理器通讯链路“接收准备好”的状态后组合成实时状态表进行发送，并依次接收其它板卡管理CPU处理器发送的实时状态表；通过对其它各板卡实时状态表的解析，确定系统内部其它各板卡CPU处理器“接收准备好”状态，如果某板卡已发出“接收准备好”状态,则将该状态实时刷新发送至本板卡其他CPU处理器。
所述步骤四完成后，如果管理CPU处理器未能收到某板卡的实时状态表，则返回步骤三；如果在限定时间周期内，仍未能收到某个板卡管理CPU处理器发送的实时状态表，说明该板卡处于复位状态或加电故障，管理CPU处理器向本板卡CPU处理器通知该板卡通讯链路中断状态，所有CPU处理器停止向其发送数据，并重新初始化数据链路，然后返回步骤三；管理CPU处理器继续监控等待，直至接收到该板卡加电成功并发出CPU处理器RapidIO链路“接收准备好”状态，再通知本板卡所有CPU处理器恢复向其发送数据，进入步骤五。
所述步骤五发送数据包括所有CPU处理器判断准备发送数据包的目的ID所对应的CPU处理器RapidIO链路正确建立链接后，根据系统应用层功能需求向该CPU处理器发送RapidIO通讯数据包；如果管理CPU处理器发出该CPU处理器通讯链路断开状态，则立即停止向其发送数据，并重新初始化数据链路，等待对方重新初始化并处于接收准备状态，方可恢复数据通讯。
本发明还提供一种数据通讯同步系统，每个板卡由若干片PowerPC处理器、若干片DSP处理器以及FPGA、RapidIO交换芯片组成；
所述处于若干个板卡的各PowerPC处理器通过千兆以太网交换机进行互联，本板卡的PowerPC处理器与各DSP处理器之间通过串口进行互联；
所述所有PowerPC处理器和DSP处理器之间通过RapidIO交换芯片互联构成数据通讯网络，可实现任意PowerPC处理器与PowerPC处理器、PowerPC处理器与DSP处理器、DSP处理器与DSP处理器之间的RapidIO数据通讯。
所述系统内各板卡上每个PowerPC和DSP处理器具有ID,通过ID建立设备路由表；在每个板卡内确定一个PowerPC处理器管理上述所有板卡内处理器初始化状态及协调板卡间同步关系；
系统正常启动后，各CPU处理器启动并完成自身RapidIO链路消息单元的初始化；
系统内各板卡内部处理器完成RapidIO链路同步，做好准备接收数据状态；
系统内各板卡间处理器完成RapidIO链路同步，做好准备接收数据状态；
系统向目的ID所对应的CPU处理器发送数据。
所述各CPU处理器按照固定周期判断是否有“暂停发送准备好状态”标志，如果有“暂停发送准备好状态”标志，则停止发送本CPU处理器“接收准备好”状态；如果没有“暂停发送准备好状态”标志，则本板卡内所有PowerPC处理器按照固定周期通过以太网给本板卡其它PowerPC处理器发送本CPU处理器RapidIO链路“接收准备好”状态，并通过串口给本板卡各DSP处理器发送本CPU处理器RapidIO链路“接收准备好”状态；各DSP处理器按照固定周期通过串口发送CPU处理器RapidIO链路“接收准备好”状态；各CPU处理器读取本板卡路由表中其它CPU处理器发出的“接收准备好”状态；依次完成本板卡内所有CPU处理器准备状态读取，如果本板卡所有CPU处理器都发出“接收准备好”状态，置“暂停发送准备好状态”标志。
所述各板卡间完成RapidIO链路同步后组合成实时状态表进行发送，并依次接收其它板卡管理CPU处理器发送的实时状态表；通过对其它各板卡实时状态表的解析，确定系统内部其它各板卡CPU处理器“接收准备好”状态，如果某板卡已发出“接收准备好”状态,则将该状态实时刷新发送至本板卡其他CPU处理器；所有CPU处理器判断准备发送数据包的目的ID所对应的CPU处理器RapidIO链路正确建立链接后，根据系统应用层功能需求向该CPU处理器发送RapidIO通讯数据包。
根据本发明所提供的一种数据通讯同步方法及系统，通过加电后所有CPU处理器的状态管理和共享交互，能够实现基于消息通讯机制的RapidIO通讯链路初始化的自适应协调，有效地解决了在多板卡及多CPU处理器的复杂系统中，采用消息传输模式进行RapidIO数据通讯时，解决了系统内部所有CPU处理器数据通讯初始化协调困难的问题，保证了系统工作可靠性，该方法具有很好的应用价值。
附图说明
图1发送消息单元结构图
图2多机系统功能结构图
图3板卡内CPU处理器通讯同步控制功能流程图
图4管理CPU处理器通讯同步控制功能流程图
具体实施方式
下面结合附图和具体实施例对本发明进行详细说明，但本发明的保护范围不限于下述的实施例。
一种数据通讯同步方法及系统，如图2、图3和图4所示，本系统由4个板卡通过背板连接构成，每个板卡由1片PowerPC P2020处理器、4片TMS320C6678 DSP处理器、1片FPGA和1片RapidIO交换芯片组成，PowerPC P2020处理器运行实时多任务操作系统，TMS320C6678处理器无操作系统；
4个板卡PowerPC P2020通过千兆以太网交换机进行互联，各板卡的1个PowerPCP2020与4个TMS320C6678 DSP处理器之间通过RS422串口进行互联；
所述所有PowerPC P2020和TMS320C6678 DSP之间通过RapidIO交换芯片互联构成数据通讯网络，把RapidIO Switch配置成4x模式，每对SRIO传输速率为3.125Gbps，可实现任意PowerPC P2020处理器与PowerPC P2020处理器、PowerPC P2020处理器与TMS320C6678DSP处理器、TMS320C6678DSP处理器与TMS320C6678 DSP处理器之间的RapidIO数据通讯；
发送、读取通讯链路“接收准备好”状态通讯周期设置为500ms/周期。
步骤一：建立设备路由表确定4个板卡内每个CPU处理器的ID号，其中管理CPU处理器由各板卡的PowerPC P2020处理器承担，管理本板卡内所有处理器初始化状态及协调板卡间同步关系，详见表1所示。
表1设备路由表
步骤二：系统启动正常后，系统内所有CPU处理器工作软件首先初始化所有RapidIO链路的消息单元。
步骤三：系统内4个板卡内部处理器完成RapidIO链路同步，做好准备接收数据状态，包括本板卡内4片TMS320C6678 DSP及1片PowerPC P2020启动正常后，按照500ms/周期判断是否有“暂停发送准备好状态”标志，如果有“暂停发送准备好状态”标志，则停止发送本板卡内所有CPU处理器“接收准备好”状态；如果没有“暂停发送准备好状态”标志，PowerPC P2020处理器以及4片DSP处理器之间按照500ms/周期通过RS422串口发送本CPU处理器RapidIO链路“接收准备好”状态，同时所有CPU处理器读取本板卡路由表中其它CPU处理器发出的“接收准备好”状态，如果某个CPU处理器发出了“接收准备好”状态，则说明该CPU处理器已处于等待接收RapidIO数据状态，可向其发送数据，否则就说明此RapidIO链路尚未建立链接；依次完成本板卡内所有CPU处理器准备状态读取，如果本板卡所有CPU处理器都发出“接收准备好”状态，置“暂停发送准备好状态”标志，板卡内RapidIO链路同步过程结束，进入步骤四，否则继续按照步骤三进行板卡内RapidIO链路同步工作。
步骤四：系统内各板卡间处理器完成RapidIO链路同步，做好准备接收数据状态，包括管理CPU处理器PowerPC P2020将采集的本板卡所有CPU处理器通讯链路“接收准备好”状态组合形成实时状态表，并依次接收其它3个板卡管理CPU处理器发送的实时状态表；通过对其它3个板卡实时状态表的解析，确定系统内部其它3个板卡CPU处理器“接收准备好”状态，如果某板卡已发出“接收准备好”状态,说明该板卡RapidIO链路已正确建立链接，并将该状态实时刷新通过RS422串口发送至本板卡4片DSP处理器，至此系统内部每一个CPU处理器均能够检测到其它CPU处理器的RapidIO通讯链路准备状态，进入步骤五完成发送数据；
当完成步骤四后，如果管理CPU PowerPC P2020处理器未能收到某板卡的实时状态表，则返回步骤三；如果在5个周期内，仍未能收到某个板卡管理CPU处理器发送的实时状态表，说明该板卡处于复位状态或加电故障，管理CPU处理器PowerPC P2020向本板卡所有CPU处理器通知该板卡通讯链路中断状态，所有CPU处理器停止向其发送数据，并重新初始化数据链路，返回步骤三；管理CPU PowerPC P2020处理器继续监控等待，直至接收到该板卡加电成功后所有CPU处理器发出RapidIO链路“接收准备好”状态后，再通知本板卡所有CPU处理器恢复向其发送数据，进入步骤五。
步骤五：发送数据向目的ID所对应的CPU处理器发送数据，包括所有CPU处理器判断准备发送数据包的目的ID所对应的CPU处理器RapidIO链路正确建立链接后，根据系统应用层功能需求向该CPU处理器发送RapidIO通讯数据包，数据包的目的ID和源ID都在包头中，交换机和端点可据此得知数据包的源地址和目的地址并进行转发；如果本板卡管理CPU处理器PowerPC P2020发出该CPU处理器通讯链路断开状态，则立即停止向其发送数据，并重新初始化数据链路，等待对方重新初始化并处于接收准备状态，方可恢复数据通讯。
Claims (5)
1.一种数据通讯同步方法，其特征在于包括下列步骤：
步骤一：根据系统规模，确定系统内各板卡上每个PowerPC和DSP处理器的ID,建立设备路由表；在每个板卡内确定一个PowerPC处理器管理上述所有板卡内处理器初始化状态及协调板卡间同步关系；
步骤二：系统正常启动后，各CPU处理器启动并完成自身RapidIO链路消息单元的初始化；
步骤三：系统内各板卡内部处理器完成RapidIO链路同步，做好准备接收数据状态；
其中，所述步骤三中的各板卡内部完成RapidIO链路同步，包括各CPU处理器按照固定周期判断是否有“暂停发送准备好状态”标志，如果有“暂停发送准备好状态”标志，则停止发送本CPU处理器“接收准备好”状态；如果没有“暂停发送准备好状态”标志，则本板卡内所有PowerPC处理器按照固定周期通过以太网给本板卡其它PowerPC处理器发送本CPU处理器RapidIO链路“接收准备好”状态，并通过串口给本板卡各DSP处理器发送本CPU处理器RapidIO链路“接收准备好”状态；各DSP处理器按照固定周期通过串口发送CPU处理器RapidIO链路“接收准备好”状态；各CPU处理器读取本板卡路由表中其它CPU处理器发出的“接收准备好”状态；依次完成本板卡内所有CPU处理器准备状态读取，如果本板卡所有CPU处理器都发出“接收准备好”状态，置“暂停发送准备好状态”标志，进入步骤四，否则继续按照步骤三进行板卡内RapidIO链路同步工作；
步骤四：系统内各板卡间处理器完成RapidIO链路同步，做好准备接收数据状态；
其中，步骤四所述各板卡间完成RapidIO链路同步，包括管理CPU处理器采集本板卡各CPU处理器通讯链路“接收准备好”的状态后组合成实时状态表进行发送，并依次接收其它板卡管理CPU处理器发送的实时状态表；
通过对其它各板卡实时状态表的解析，确定系统内部其它各板卡CPU处理器“接收准备好”状态，如果某板卡已发出“接收准备好”状态,则将该状态实时刷新发送至本板卡其他CPU处理器；
步骤五：向目的ID所对应的CPU处理器发送数据。
2.如权利要求1所述的方法，其特征在于：当完成步骤四后，如果管理CPU处理器未能收到某板卡的实时状态表，则返回步骤三；如果在限定时间周期内，仍未能收到某个板卡管理CPU处理器发送的实时状态表，说明该板卡处于复位状态或加电故障。
3.如权利要求2所述的方法，其特征在于：如果在限定时间周期内未收到某个板卡管理CPU处理器发送的实时状态表，管理CPU处理器向本板卡CPU处理器通知该板卡通讯链路中断状态，所有CPU处理器停止向其发送数据，并重新初始化数据链路，返回步骤三；管理CPU处理器继续监控等待，直至接收到该板卡加电成功并发出CPU处理器RapidIO链路“接收准备好”状态，再通知本板卡所有CPU处理器恢复向其发送数据，进入步骤五。
4.如权利要求1所述的方法，其特征在于：步骤五发送数据包括所有CPU处理器判断准备发送数据包的目的ID所对应的CPU处理器RapidIO链路正确建立链接后，根据系统应用层功能需求向该CPU处理器发送RapidIO通讯数据包；如果管理CPU处理器发出该CPU处理器通讯链路断开状态，则立即停止向其发送数据，并重新初始化数据链路，等待对方重新初始化并处于接收准备状态，方可恢复数据通讯。
5.一种数据通讯同步系统，其特征在于：该系统由若干个板卡通过背板连接而成，每个板卡由若干片PowerPC处理器、若干片DSP处理器以及FPGA、RapidIO交换芯片组成；
所述处于若干个板卡的各PowerPC处理器通过千兆以太网交换机进行互联，本板卡的PowerPC处理器与各DSP处理器之间通过串口进行互联；
所有PowerPC处理器和DSP处理器之间通过RapidIO交换芯片互联构成数据通讯网络，可实现任意PowerPC处理器与PowerPC处理器、PowerPC处理器与DSP处理器、DSP处理器与DSP处理器之间的RapidIO数据通讯；
所述系统内各板卡上每个PowerPC和DSP处理器具有ID,通过ID建立设备路由表；在每个板卡内确定一个PowerPC处理器管理上述所有板卡内处理器初始化状态及协调板卡间同步关系；
系统正常启动后，各CPU处理器启动并完成自身RapidIO链路消息单元的初始化；
系统内各板卡内部处理器完成RapidIO链路同步，做好准备接收数据状态；
其中，所述各CPU处理器按照固定周期判断是否有“暂停发送准备好状态”标志，如果有“暂停发送准备好状态”标志，则停止发送本CPU处理器“接收准备好”状态；如果没有“暂停发送准备好状态”标志，则本板卡内所有PowerPC处理器按照固定周期通过以太网给本板卡其它PowerPC处理器发送本CPU处理器RapidIO链路“接收准备好”状态，并通过串口给本板卡各DSP处理器发送本CPU处理器RapidIO链路“接收准备好”状态；各DSP处理器按照固定周期通过串口发送CPU处理器RapidIO链路“接收准备好”状态；各CPU处理器读取本板卡路由表中其它CPU处理器发出的“接收准备好”状态；依次完成本板卡内所有CPU处理器准备状态读取，如果本板卡所有CPU处理器都发出“接收准备好”状态，置“暂停发送准备好状态”标志；
系统内各板卡间处理器完成RapidIO链路同步，做好准备接收数据状态；
所述各板卡间完成RapidIO链路同步后组合成实时状态表进行发送，并依次接收其它板卡管理CPU处理器发送的实时状态表；通过对其它各板卡实时状态表的解析，确定系统内部其它各板卡CPU处理器“接收准备好”状态，如果某板卡已发出“接收准备好”状态,则将该状态实时刷新发送至本板卡其他CPU处理器；所有CPU处理器判断准备发送数据包的目的ID所对应的CPU处理器RapidIO链路正确建立链接后，根据系统应用层功能需求向该CPU处理器发送RapidIO通讯数据包；
系统向目的ID所对应的CPU处理器发送数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810145039.0A CN108664443B (zh) | 2018-02-12 | 2018-02-12 | 数据通讯同步方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810145039.0A CN108664443B (zh) | 2018-02-12 | 2018-02-12 | 数据通讯同步方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108664443A CN108664443A (zh) | 2018-10-16 |
| CN108664443B true CN108664443B (zh) | 2020-10-27 |
Family
ID=63784869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810145039.0A Active CN108664443B (zh) | 2018-02-12 | 2018-02-12 | 数据通讯同步方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108664443B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110460520B (zh) * | 2019-08-26 | 2021-05-18 | 北京经纬恒润科技股份有限公司 | 一种数据报文传输方法及整车网络系统 |
| CN111061661B (zh) * | 2019-11-25 | 2022-04-19 | 中国电子科技集团公司第三十八研究所 | 基于PowerPC平台的RapidIO数据包处理方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7499516B2 (en) * | 2004-11-19 | 2009-03-03 | Agere Systems, Inc. | Methods and apparatus for interface buffer management and clock compensation in data transfers |
| CN201429841Y (zh) * | 2009-06-29 | 2010-03-24 | 北京理工大学 | 一种fpga阵列处理板 |
| CN103631527A (zh) * | 2012-08-20 | 2014-03-12 | 中国人民解放军信息工程大学 | 基于两级交换架构的dsp处理器阵列实现方法 |
-
2018
- 2018-02-12 CN CN201810145039.0A patent/CN108664443B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7499516B2 (en) * | 2004-11-19 | 2009-03-03 | Agere Systems, Inc. | Methods and apparatus for interface buffer management and clock compensation in data transfers |
| CN201429841Y (zh) * | 2009-06-29 | 2010-03-24 | 北京理工大学 | 一种fpga阵列处理板 |
| CN103631527A (zh) * | 2012-08-20 | 2014-03-12 | 中国人民解放军信息工程大学 | 基于两级交换架构的dsp处理器阵列实现方法 |
Non-Patent Citations (2)
| Title |
|---|
| 《Performance optimization of high-speed Interconnect Serial RapidIO for onboard processing》;Abdessamad Klilou et al.;《 2012 IEEE International Conference on Complex Systems (ICCS)》;20130211;全文 * |
| 《串行RapidIO协议的实现与验证》;何嘉文;《中国优秀硕士学位论文全文数据库（电子期刊）信息科技辑》;20130515;第2013年卷(第5期);第I137-24页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108664443A (zh) | 2018-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9164535B2 (en) | Multi-protocol I/O interconnect time synchronization | |
| CN102984059B (zh) | 千兆以太网冗余网卡及其链路切换条件判定结果控制方法 | |
| US20200265004A1 (en) | Serial connection between management controller and microcontroller | |
| EP2688243A1 (en) | 50 Gb/s ethernet using serializer/deserializer lanes | |
| US7830875B2 (en) | Autonegotiation over an interface for which no autonegotiation standard exists | |
| US9385944B2 (en) | Communication system, path switching method and communication device | |
| WO2011137797A1 (zh) | 以太网中的数据传输方法和系统 | |
| US20090210601A1 (en) | Systems and methods for providing a virtual network interface connection ("nic") with the baseboard management controller ("bmc") | |
| CN100421424C (zh) | 一种基于PCI Express总线的集中式路由器 | |
| CN108664443B (zh) | 数据通讯同步方法及系统 | |
| CN201639589U (zh) | 基于arm的嵌入式双冗余网卡 | |
| US11134125B2 (en) | Active link during LAN interface reset | |
| CN109194430A (zh) | 一种基于srio的c6678分布式系统时间同步方法及系统 | |
| CN1773959A (zh) | 一种基于Serial RapidIO总线的集中式路由器 | |
| CN108234308B (zh) | 一种分布式设备内部通信系统及方法 | |
| US20200351121A1 (en) | Ethernet interconnection circuit and apparatus | |
| CN104598430A (zh) | 一种cpu互联扩展系统的网络接口互联设计与控制系统 | |
| CN208386577U (zh) | 基于m-lvds实时多主高速总线的通信系统 | |
| CN101132337A (zh) | 一种基于e1传输的2m环路网络系统 | |
| WO2016141724A1 (zh) | 一种实时总线及其实现方法 | |
| CN106411616B (zh) | 一种通过1553b总线管理以太网终端的装置及方法 | |
| CN106330357B (zh) | 一种serdes的传输校验方法、节点与系统 | |
| CN1671216B (zh) | 利用双发选收电路的双平面系统 | |
| Li et al. | Implementation of gigabit ethernet controller with fault tolerance and prevention mechanism | |
| JPH08147250A (ja) | 相互結合網及びその通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |