CN115440708A - 组件管芯及其制造方法 - Google Patents

组件管芯及其制造方法 Download PDF

Info

Publication number
CN115440708A
CN115440708A CN202210962972.3A CN202210962972A CN115440708A CN 115440708 A CN115440708 A CN 115440708A CN 202210962972 A CN202210962972 A CN 202210962972A CN 115440708 A CN115440708 A CN 115440708A
Authority
CN
China
Prior art keywords
semiconductor die
layer
bonding
die
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210962972.3A
Other languages
English (en)
Inventor
陈世伟
刘醇鸿
刘家宏
蔡豪益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115440708A publication Critical patent/CN115440708A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种组件管芯，其包括第一半导体管芯、第二半导体管芯、抗电弧层以及第一绝缘包封体。第二半导体管芯堆栈在第一半导体管芯上并且与第一半导体管芯电性连接。抗电弧层与第二半导体管芯接触。第一绝缘包封体设置在第一半导体管芯上且侧向地包封第二半导体管芯。此外，提供一种组件管芯的制造方法。

Description

组件管芯及其制造方法
技术领域
本公开实施例涉及一种组件管芯及其制造方法。
背景技术
半导体组件用于各种电子应用，例如个人计算机、手机、数字相机等电子设备。半导体组件通常通过相继地在半导体衬底上沉积绝缘层或介电层、导电层和半导电层而制造，并且使用光刻技术来图案化各种材料层以在半导体基地上形成电路构件和组件。通常会在单一半导体晶片上制造出数十个或数百个集成电路。可沿着切割道切割集成电路以形成单体化的个别管芯。然后，将个别管芯单独封装为多芯片组件或其他类型的封装。
在半导体组件的制造过程中，电荷可能会累积并导致静电放电(ESD)。因此，半导体组件可能会因ESD而损坏，而导致半导体组件的制造良率可能会减少。
发明内容
根据本公开的一些实施例，提供了包括第一半导体管芯、第二半导体管芯、抗电弧层和第一绝缘包封体的组件管芯。第二半导体管芯堆栈在第一半导体管芯上且与第一半导体管芯电性连接。抗电弧层与第二半导体管芯接触。第一绝缘包封体设置在第一半导体管芯上且侧向地包封住第二半导体管芯。
根据本公开的一些其他实施例，提供了一种组件管芯的制造方法。前述的方法包括：借由形成在顶层半导体管芯的正面和形成在底层半导体管芯的背面上的第二接合结构将顶层半导体管芯接合至底层半导体管芯到第一接合结构；形成覆盖顶层半导体管芯的侧壁、顶层半导体管芯的背面和底层半导体管芯的背面的抗电弧材料层；在抗电弧材料层上形成绝缘材料；部分去除绝缘材料和抗电弧材料层，直到露出顶层半导体管芯的背面，从而形成绝缘包封体和抗电弧层，其中绝缘包封体形成在第一半导体管芯上并且侧向地包封第二半导体管芯，并且形成抗电弧层以覆盖顶层半导体管芯的侧壁和底层半导体管芯的背面。
根据本公开的一些其他实施例，提供一种组件管芯的制造方法。前述的方法包括：借由形成在顶层半导体管芯的正表上的第一接合结构以及形成在底层半导体管芯的背面上的第二接合结构使顶层半导体管芯与底层半导体管芯接合；形成绝缘包封体以侧向地包封住顶层半导体管芯；以及形成抗电弧材料层以覆盖顶层半导体管芯和绝缘包封体。
附图说明
结合附图阅读以下详细说明，能最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意地增大或减小各种特征的尺寸。
图1A至图1M是根据本揭露的一些实施例中系统化集成电路或系统化积体芯片(SoIC)结构的制造流程的剖视图。
图2A至图2I示意性地示出根据本揭露的一些实施例中迭层封装(Package-on-Package，PoP)结构的制造流程的剖视图。
图3示意性地示出根据本揭露的一些其他实施例中SoIC结构的积体扇出封装结构的剖视图。
图4A至图4L示意性地示出根据本揭露的一些其他实施例中SoIC结构的制造流程的剖视图。
图5A至图5I示意性地示出根据本揭露的一些替代实施例中PoP结构的制造流程的剖视图。
图6是示意性地示出根据本揭露的一些其他实施例中PoP结构的积体扇出封装结构的剖视图。
图7A至图7L示意性地示出根据本揭露的一些其他实施例中SoIC结构的制造流程的剖视图。
图8A至图8I示意性地示出根据本揭露的一些替代实施例中PoP结构的制造流程的剖视图。
图9至图11示意性地示出根据本揭露的一些实施例中各种PoP结构的剖视图。
图12A至图12N示意性地示出了根据本揭露的一些其他实施例中SoIC结构的制造流程的剖视图。
图13A至图13I示意性地示出根据本揭露的一些备选实施例中PoP结构的制造流程的剖视图。
[符号的说明]
10：晶片
12、32：半导体衬底
14：衬底通孔
16、34、116：内连线结构
18a、26a、36a：接合介电层
20：半导体管芯
22、40、40c、76’：绝缘包封体
24：平坦化层
26、36：接合结构
26b、36b：接合导体
30、202：半导体管芯
38：抗电弧材料层
38a：第一部分
38b、38b’：第二部分
38’、38”、39：抗电弧层
39a、238a、438a：金属层
39b、48、64、68、78、82、88、238b、438b：介电层
39’、238、438：多层结构的抗电弧层
40a、40b、76：绝缘包封材料
42、62：剥离层
44：钝化层
46：导电端子
46a：导电柱
46b：焊料罩
50：贴附膜
60、C1、C2：载体
61、77：重布线路结构
66、80、86：重分布布线
70：开口
72：金属柱
92：凸块下金属
94：电性连接件
96：焊料区
98：底填胶
100、200、300、400、500、600、700、800、900：SoIC结构
204：封装衬底
P1、P3、P4、P5、P6、P7、P8、P9：积体扇出封装
P2：封装
SL1、SL2：切割道
TP、TP1、TP2：胶带
具体实施方式
以下公开内容提供许多不同的实施例或实例以实施所提供主题的不同特征。下文阐述组件及布置的具体实例以简化本公开。当然，这些仅是实例且不旨在进行限制。举例来说，在以下说明中在第二特征之上或在第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且还可包括其中在第一特征与第二特征之间可形成有附加特征以使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复使用参考编号和/或字母。此种重复是出于简明及清晰的目的，而并非自身指示所论述的各种实施例和/或配置之间的关系。
此外，为便于说明起见，本文中可使用例如“在…下面(beneath)”、“在…之下(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示一个组件或特征与另一(其他)组件或特征之间的关系。除图中所绘示的取向外，所述空间相对性用语还旨在囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
图1A至图1M示意性地示出根据本揭露的一些实施例中SoIC结构的制造流程的剖视图。
参考图1A，提供包括有半导体管芯的晶片(wafer)10。半导体管芯可以是逻辑管芯、系统化芯片(SoC)管芯或其他合适的半导体管芯。晶片10可包括半导体衬底12、嵌入半导体衬底12中的衬底通孔14、设置在半导体衬底12上的内连线结构16和设置在内连线结构16上的接合介电层18a，其中衬底通孔14与内连线结构116电性连接。半导体晶片10的半导体衬底12可包括结晶硅晶片。取决于设计要求(例如，p型衬底或n型衬底)，半导体衬底12可包括各种掺杂区。在一些实施例中，掺杂区可掺杂有p型或n型掺质。掺杂区可掺杂有p型掺质，例如硼或BF2；n型掺质，如磷或砷；和/或其组合。掺杂区可以配置为n型鳍型场效应晶体管(FinFETs)和/或p型鳍式场效晶体管(FinFETs)。在一些替代实施例中，半导体衬底12可由一些其他合适的元素半导体制成，例如钻石或锗；合适的化合物半导体，例如砷化镓、硅碳化物、铟砷化物或磷化铟；或合适的合金半导体，例如硅锗碳化物、镓砷磷化物或镓磷化铟。
可借由例如刻蚀、研磨、激光技术、前述工艺的组合或其类似工艺在半导体衬底12中形成凹陷来形成衬底通孔14。薄阻障层可以是共形地沉积在半导体衬底12的前侧上与开口中，薄阻障层例如借由化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)、热氧化、前述工艺的组合或其类似工艺所形成。阻障层可包括氮化物或氮氧化物，例如氮化钛、钛氮氧化物、氮化钽、钽氮氧化物、钨氮化物、前述材料的组合或其类似材料。导电材料沉积在前述的薄阻障层上与开口中。导电材料可由电化学电镀工艺、化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)、前述工艺的组合或其类似制成来形成。导电材料例如是铜、钨、铝、银、金、前述材料的组合或其类似材料。举例来说，多余的导电材料和阻障层可以借由化学机械研磨(CMP)从半导体衬底12的前侧去除。因此，在一些实施例中，衬底通孔14可包括导电材料以及位于导电材料与半导体衬底12之间的薄阻障层。
内连线结构16可包括一个或多个介电层(例如，一个或多个中间层介电(ILD)层，金属间介电(IMD)层或其类似物)以及嵌入一个或多个介电层中的内连线布线，其中内连线布线与形成在半导体衬底12中的半导体组件(例如，鳍式场效晶体管)和/或衬底通孔14电性连接。一个或多个介电层的材料可包括氧化硅(SiOx，其中x>0)、氮化硅(SiNx，其中x>0)、硅氧氮化物(SiOxNy，其中x>0且y>0)或其他合适的介电材料。内连线布线可包括金属布线。举例来说、内连线布线包括铜布线、铜垫、铝垫或其组合。在一些实施例中，衬底通孔14可延伸穿过内连线结构16中的一个或多个层并且延伸进半导体衬底12中。
接合介电层18a的材料可以是氧化硅(SiOx，其中x>0)、氮化硅(SiNx，其中x>0)、硅氮氧化物(SiOxNy，其中x>0且y>0)或其他合适的介电材料。接合介电层18a可借由化学气相沉积(CVD)工艺(例如，等离子增强化学气相沉积工艺(PECVD)或其他合适的工艺)沉积介电材料来形成。
参考图1A和图1B，沿着切割道SL1执行晶片切割工艺以单体化半导体晶片10，从而获得单体化的半导体管芯20。单体化的半导体管芯20中的每一者可包括半导体衬底12、嵌入半导体衬底12中的衬底通孔14、设置在半导体衬底12上的内连线结构16以及设置在内连线结构16上的接合介电层18a。如图1B所示，衬底通孔14埋入于半导体衬底12和内连线结构16中。在此阶段，衬底通孔14未从半导体衬底12的背面显露。
参考图1C，单体化的半导体管芯20被拾取并以并排方式放置在载体C1上，使得单体化的半导体管芯20的正面接合至载体C1。载体C1可以是半导体晶片，例如硅晶片。载体C1可具有圆形顶视形状的硅晶片。举例来说、载体C1可具有8寸的直径、12寸的直径或其他尺寸。单体化的半导体管芯20借由晶片接合工艺与载体C1接合。执行接合工艺以使单体化的半导体管芯20的接合介电层18a与载体C1接合。接合工艺可以是直接接合工艺。在进行上述直接接合工艺之后，可在接合介电层18a和载体C1之间形成半导体-介电质接合接口，例如硅-氮化硅(Si-SiNx)接合界面。
参照图1D，在载体C1上形成绝缘包封材料形成以覆盖住与载体C1接合的单体化的半导体管芯20。绝缘包封材料可以是借由包覆模塑工艺(over-molding process)所形成的模制化合物(例如，环氧树脂或其他合适的树脂)。绝缘包封材料填充相邻半导体管芯20之间的间隙，并且覆盖单体化的半导体管芯20的背面。在载体C1上形成绝缘包封材料之后，绝缘包封材料和半导体管芯20的半导体衬底12被部分去除，从而使半导体管芯20的半导体衬底12变薄，并形成绝缘包封体22以侧向地包封半导体管芯20。绝缘包封材料和半导体管芯20的半导体衬底12可以借由平坦化工艺部分去除，前述的平坦化工艺例如是化学机械研磨(CMP)工艺和/或机械研磨工艺。在执行上述的平坦化工艺之后，绝缘包封体22的厚度实质上等于半导体管芯20的厚度。换句话说，绝缘包封体22的顶面与半导体管芯20的背面实质上对齐。如图1D所示，在执行上述平坦化工艺之后，在此阶段，衬底通孔14会从半导体衬底12的背面显露。衬底通孔14可从半导体衬底12的背面突出。
参照图1E，介电材料可形成在半导体衬底12的背面和绝缘包封体22的顶面上以覆盖住被显露出的衬底通孔14。介电材料可以是或包括氧化硅(SiOx，其中x>0)、氮化硅(SiNx，其中x>0)、硅氮氧化物(SiOxNy，其中x>0且y>0)或其他合适的介电材料。执行平坦化工艺，诸如化学机械研磨(CMP)工艺和/或机械研磨工艺，以部分去除介电材料，从而在半导体衬底12的背面和绝缘包封体22的顶面上形成平坦化层24。平坦化层24的顶面与衬底通孔14的顶端(top ends)实质上对齐。
在形成平坦化层24之后，在平坦化层24上形成接合结构26，而接合结构26包括接合介电层26a以及嵌入接合介电层26a中的接合导体26b。接合介电层26a的材料可以是氧化硅(SiOx，其中x>0)、氮化硅(SiNx，其中x>0)、硅氧氮化物(SiOxNy，其中x>0且y>0)或其他合适的介电材料，并且接合导体26b可以是导通孔(例如铜通孔)、导电垫(例如铜垫)或其组合。接合结构26可借由化学气相沉积(CVD)工艺(例如，等离子增强化学气相沉积(PECVD)工艺或其他合适的工艺)沉积介电材料来形成；图案化介电材料以形成包括开口或贯孔的接合介电层26a；以及在接合介电层26a的开口或贯孔中填充导电材料，以形成嵌入接合介电层26a中的接合导体26b。在一些实施例中，用于形成接合导体26b的导电材料可以通过化学气相沉积(CVD)工艺(例如，等离子增强化学气相沉积(PECVD)工艺或其他合适的工艺)以及在化学气相沉积(CVD)工艺之后进行的平坦化工艺(例如，化学机械研磨(CMP)工艺和/或机械研磨工艺)来形成。
在形成接合结构26之后，提供半导体管芯30。半导体管芯30可以是逻辑管芯、系统化芯片(SoC)管芯或其他合适的半导体管芯。半导体管芯30和半导体管芯20可以执行相同的功能或不同的功能。在一些实施例中，半导体管芯30和半导体管芯20都是系统芯片(SoC)管芯。半导体管芯30中的每一者可以分别包括半导体衬底32以及设置在半导体衬底32上的内连线结构34。此外，接合结构36可形成在半导体管芯30的内连线结构34上。接合结构36包括接合介电层36a以及嵌入在接合介电层36a中接合导体36b。接合介电层36a的材料可以是氧化硅(SiOx，其中x>0)、氮化硅(SiNx，其中x>0)、硅氧氮化物(SiOxNy，其中x>0且y>0)或其他合适的介电材料，并且接合导体36b可以是导通孔(例如铜通孔)、导电垫(例如铜垫)或其组合。接合结构36可借由化学气相沉积(CVD)工艺(例如，等离子增强化学气相沉积(PECVD)工艺或其他合适的工艺)沉积介电材料来形成；图案化介电材料形成包括开口或贯孔的接合介电层36a；以及在接合介电层36a中的开口或贯孔中填充导电材料，以形成嵌入接合介电层36a中的接合导体36b。在一些实施例中，用于形成接合导体36b的导电材料可以通过化学气相沉积(CVD)工艺(例如，等离子增强化学气相沉积(PECVD)工艺或其他合适的工艺)以及在化学气相沉积(CVD)工艺之后进行的平坦化工艺(例如，化学机械研磨(CMP)工艺和/或机械研磨工艺)来形成。
执行接合工艺(例如，芯片对晶片接合工艺)以使形成在半导体管芯30上的接合结构36与接合结构26的接合区接合。接合工艺可以是包括介电对介电接合(dielectric-to-dielectric bonding)以及金属对金属接合(metal-to-metal bonding)的混合接合工艺(hybrid bonding process)。在进行上述接合工艺之后，接合介电层26a与接合介电层36a之间形成介电-介电接合接口，接合导体26b与接合导体36b之间形成金属-金属接合接口。在执行接合工艺之后，半导体管芯30借由接合结构36和接合结构26与半导体管芯20电性连接。
如图1E所示，半导体管芯30可设置在半导体管芯20上。半导体管芯20的侧向尺寸(例如，宽度和/或长度)可以大于半导体管芯30的侧向尺寸(例如，宽度和/或长度)。由于接合结构36仅与接合结构26中的接合区接合，因此接合介电层26a的部分未被接合结构36所覆盖。
参照图1F，形成抗电弧材料层38以覆盖半导体管芯30和接合介电层26a未被接合结构36所覆盖的部分。抗电弧材料层38能够降低电荷积累，从而可以最小化随后执行的工艺期间的放电或电弧现象。在一些实施例中，抗电弧材料层38共形地覆盖半导体管芯30的背面、半导体管芯30的侧壁、接合结构26的侧壁和接合介电层26a未被接合结构36所覆盖的部分。抗电弧材料层38可借由化学气相沉积(CVD)工艺(例如，等离子增强化学气相沉积(PECVD)工艺或其他合适的工艺)、ALD工艺、PVD工艺、前述工艺的组合或其类似工艺沉积形成。抗电弧材料层38的厚度可在约500埃至约1000埃的范围内。抗电弧材料层38可以是或包括钛层或其他合适的金属层。
参考图1F和图1G，在抗电弧材料层38之上形成绝缘包封材料。绝缘包封材料可以是借由包覆模塑工艺所形成的模制化合物(例如，环氧树脂或其他合适的树脂)。绝缘包封材料填充相邻半导体管芯30之间的间隙。在抗电弧材料层38上形成绝缘包封材料之后，绝缘包封材料和抗电弧材料层38被部分去除，直到半导体管芯30的半导体衬底32被显露出，从而形成抗电弧层38’和绝缘包封体40。抗电弧层38’可被视为电荷释放层，以减少放电或电弧现象。绝缘包封材料和抗电弧材料层38可借由平坦化工艺部分去除，而前述平坦化工艺例如是化学机械研磨(CMP)工艺和/或机械研磨工艺。在执行上述平坦化工艺之后，抗电弧层38’的顶端与绝缘包封体40的顶面以及半导体管芯30的背面实质上对齐。如图1G所示，在进行上述平坦化工艺之后，抗电弧层38’的顶端会显露出来。
每个抗电弧层38’可分别包括第一部分38a和连接到第一部分38a的第二部分38b。第一部分38a垂直延伸以覆盖住半导体管芯30的侧壁，且第二部分38b水平延伸以覆盖住接合结构26。如图1G所示，第一部分38a覆盖半导体衬底32的侧壁、内连线结构34的侧壁和接合结构36的侧壁。半导体管芯30借由第一部分38a与绝缘包封体40分隔，且半导体管芯20和接合结构26借由第二部分38b与绝缘包封体40分隔。在一些实施例中，抗电弧层38’的第一部分38a的顶端与绝缘包封体40的顶面以及半导体管芯30的背面实质上对齐。
在图1G到1M中所示的制造工艺期间，电荷积累可由抗电弧层38’释放。因此，抗电弧层38’可以保护半导体管芯20和半导体管芯30免受随后执行的接合和剥离工艺期间发生的ESD损坏，例如图1H所示的接合工艺、图1I所示的剥离工艺、框架图1L中所示的剥离工艺与安装工艺以及图1M中所示的框架安装工艺(frame mount process)。
参照图1H，提供载体C2，所述载体C2包括形成在其上的剥离层42。在一些实施例中，载体C2是玻璃衬底、陶瓷载体或其类似物。载体C2可以具有圆形顶视形状。举例来说、载体C2可具有8寸的直径、12寸的直径或其他尺寸。剥离层42可由聚合物基础材料(例如，光热转化(LTHC)材料)所形成，其随后可与载体C2一起被去除。在一些实施例中，剥离层42是由环氧树脂基础的热释放材料所形成。在其他实施例中，剥离层42是由紫外线(UV)胶所形成。剥离层42可在液体形态下进行涂布并固化。在替代实施例中，剥离层42是层压膜，且此是层压膜层压在载体C2上。剥离层42的顶面是实质上平面。
执行接合工艺(例如，晶片对晶片接合工艺)以使形成在载体C1上的结构与由载体C2所承载的剥离层42接合。在形成在载体C1上的结构与载体C2所承载的剥离层42接合之后，抗电弧层38’的第一部分38a的顶端，绝缘包封体40的顶面以及半导体管芯30的背面会与剥离层42接触。
参考图1H和图1I，在形成在载体C1上的结构与载体C2所承载的剥离层42接合之后，载体C1从接合介电层18a和绝缘包封体22剥离，从而显露出接合介电层18a和绝缘包封体22。
参考图1I和图1J，接合介电层18a被图案化以形成开口，以使得内连线结构16的最顶部内连线布线被形成在接合介电层18a中的开口所显露。接合介电层18a中开口的形成可借由光刻工艺进行。形成包括开口的钝化层44以覆盖接合介电层18a，使得内连线结构16的最顶部内连线布线被钝化层44的开口所显露。钝化层44中开口的形成可借由光刻工艺进行。钝化层44中的开口的宽度可以小于接合介电层18a中的开口的宽度。钝化层44可覆盖接合介电层18a和绝缘包封体22的顶面。钝化层44可以进一步延伸到接合介电层18a中的开口内，使得钝化层44与内连线结构16的最顶部内连线布线接触。
在形成钝化层44之后，在钝化层44上形成导电端子46。导电端子46内连线结构16的内连线布线电性连接并且从钝化层44突出。导电端子46中的每一者可分别包括导电柱46a以及设置在导电柱46a上的焊料罩46b。导电柱46a填充钝化层44中的开口并从钝化层44突出。焊料罩46b覆盖导电柱46a的顶面。在形成导电端子46之后，可进行芯片探测工艺(chip probing process)以增加良率。导电端子46的形成可包括在钝化层44上形成晶种层(未示出)，在晶种层之上形成诸如光掩膜层的图案化罩幕(未示出)，然后在暴露的晶种层上进行电镀工艺。然后，去除图案化罩幕以及被图案化罩幕所覆盖的晶种层的部分，以留下导电端子46。可进一步执行回焊工艺，以重塑焊料罩46a的轮廓。根据一些实施例，晶种层包括钛层以及位于钛层上的铜层。举例来说，晶种层可使用物理气相沉积(PVD)来形成。举例来说，电镀可使用无电电镀进行。
参考图1J和图1K，在执行芯片探测工艺之后，去除焊料罩46b并且在钝化层44上形成介电层48以覆盖导电柱46a。在一些实施例中，介电层48是由聚合物构成的，可以是聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)、或其类似物等感光材料。在一些其他实施例中，介电层48由氮化物诸如氮化硅、氧化物如氧化硅、磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼掺杂磷硅玻璃(BPSG)或其类似物形成。
参考图1K和图1L，执行框架安装工艺，以使得载体C2所承载的结构安装在框架所承载的胶带TP1上。在执行框架安装工艺之后，将介电层48贴附到胶带TP1上，然后执行剥离工艺，以使载体C2与半导体管芯30以及绝缘包封体40剥离。在执行剥离工艺之后，半导体管芯30的背面和绝缘包封体40被显露出来。在剥离工艺期间，剥离层42也会从半导体管芯30和绝缘包封体40上清除。剥离工艺可借由在剥离层42上照射光线，诸如UV光线或激光，以分解剥离层42来进行。
参考图1L和图1M，提供由另一个框架所承载的胶带TP2，其中胶带TP2上形成有贴附膜50。将由胶带TP1所承载的结构转移接合到贴附膜50上。然后，沿着切割道SL2执行单体化工艺，以获得单体化的SoIC结构100(即，组件管芯)。在单体化工艺过程中，介电层48、钝化层44、绝缘包封体22、平坦化层24、接合结构26、抗电弧层38’、绝缘包封体40和贴附膜50被沿着切割道SL2切割。在一些实施例中，绝缘包封体22侧向地包封半导体管芯20，其中绝缘包封体40的侧壁与绝缘包封体22的侧壁实质上对齐。在执行单体化工艺之后，单体化SoIC结构100中的每一者包括与半导体管芯30接触的抗电弧层38”，且抗电弧层38”可以是或包括钛层或其他合适的金属层。每个抗电弧层38”分别包括第一部分38a以及连接到第一部分38a的第二部分38b’。第一部分38a垂直延伸以覆盖半导体管芯30的覆盖，且第二部分38b’水平延伸以覆盖接合结构26。每个第二部分38b’可包括内端以及与内端相对的外端，第二部分38b’的内端连接到第一部分38a的底端，且第二部分38b’的外端与绝缘包封体40的侧壁实质上对齐。
如图1M所示，在单体化的SoIC结构100中，第一部分38a覆盖半导体衬底32的侧壁、内连线结构34的侧壁和接合结构36的侧壁。在单体化的SoIC结构100中，半导体管芯30借由第一部分38a与绝缘包封体40分隔。在单体化的SoIC结构100中，半导体管芯20和接合结构26借由第二部分38b’与绝缘包封体40分隔。在一些实施例中，在单体化的SoIC结构100中，抗电弧层38”的第一部分38a的顶端与绝缘包封体40的表面以及半导体管芯30的背面实质上对齐。此外，在单体化的SoIC结构100中，贴附膜50与绝缘包封体40的表面、半导体管芯30的背面以及第一部分38a的一端接触。
图2A至图2I示意性地示出根据本揭露的一些实施例中PoP结构的制造流程的剖视图。
参照图2A，提供载体60，载体60包括形成于其上的剥离层62。在一些实施例中，载体60是玻璃衬底、陶瓷载体或其类似物。载体60可以具有圆形顶视形状和硅晶片的尺寸。举例来说，载体60可具有8寸的直径、12寸的直径或其他尺寸。剥离层62可由聚合物基础材料(例如，光热转化(LTHC)材料)形成，其随后可与载体60一起从将在随后步骤中所形成的上覆结构移除。在一些实施例中，剥离层62是由环氧树脂基础的热释放材料所形成。在其他实施例中，剥离层62是由紫外线(UV)胶形成。剥离层62可在液体型态被涂布并且固化。在替代实施例中，剥离层62是层压膜，并且层压膜是层压在载体60上。剥离层62的顶面是实质上平面。
参考图2A至图2C，在剥离层62上形成包括介电层64、重分布布线66和介电层68的重布线路结构61，以使得剥离层62位于重布线路结构61的载体60和介电层64之间。如图2A所示，介电层64形成于剥离层62上。在一些实施例中，介电层64是由聚合物形成，也可以是感光材料，例如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)、或其类似物，前述感光材料可使用光刻工艺很容易地被图案化。在一些实施例中，介电层64由氮化物如氮化硅、氧化物如氧化硅、磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼掺杂磷硅玻璃(BPSG)或其类似物形成。如图2B所示，重分布布线66形成在介电层64上。重分布布线66的形成可以包括在介电层64之上形成晶种层(未示出)，在晶种层之上形成诸如光掩膜层的图案化罩幕(未示出)，然后在暴露的晶种层上进行电镀工艺。然后，移除图案化罩幕和被图案化罩幕所覆盖的晶种层的部分，以留下如图2B所示的重分布布线66。根据一些实施例，晶种层包括钛层以及位于钛层上的铜层。举例来说，晶种层可使用物理气相沉积(PVD)形成。举例来说，电镀可使用无电电镀进行。如图2C所示，于介电层64上形成介电层68，以覆盖重分布布线66。介电层68的底面与重分布布线66的顶面以及介电层64接触。按照本揭露中的一些实施例，介电层68由聚合物组成，可以是PBO、聚酰亚胺、BCB或其类似物等感光材料。在一些实施例中，介电层68由氮化物如氮化硅、氧化物如氧化硅、PSG、硼硅玻璃、硼磷硅玻璃或其类似物形成。然后，图案化介电层68以在其中形成开口70。因此，重分布布线66中的部分可借由介电层68中的开口70暴露出来。为了方便说明，图2C及之后的图式仅示出具有单层重分布布线66的单一重布线路结构61，借由重复上述工艺，一些实施例可以具有多层重分布布线66。
参考图2D，在载体60所承载的剥离层62上形成重布线路结构61之后，在重布线路结构61上形成金属柱72，且金属柱72与重布线路结构61的重分布布线66电性连接。在整个描述中，金属柱72也可被称为导电通孔72，因为金属柱72穿透了随后形成的模塑材料(如图2G所示)。在一些实施例中，导电通孔72是借由电镀形成。导电通孔72的电镀可以包括在介电层68之上形成毯覆的晶种层(未示出)，晶种层延伸到图2C中所示的开口70中；形成并且图案化光掩膜(未示出)；以及在被光掩膜的开口所暴露出的晶种层的部分上电镀形成导电通孔72。然后，移除光掩膜以及被光掩膜所覆盖的晶种层的部分。导电通孔72中的材料可包括铜、铝或其类似物。导电通孔72可以是杆状。导电通孔72的俯视形状可以是圆形、矩形、正方形、六边形或其类似形状。
参考图2E，在形成导电通孔72之后，拾取至少一个SoIC结构100并放置在重布线路结构61的介电层68上。为了方便说明，图2E中仅示出了单一个SoIC结构100以及其周围的导电通孔72。然而，应注意的是，图2A至图2I中所示的工艺步骤可以在晶片层级执行，并且可在设置在载体60上的多个SoIC结构100和导电通孔72上执行。如图2E所示，SoIC结构100中的贴附膜50是贴附在介电层68上。
参照图2F，在重布线路结构61上形成绝缘包封材料76，以覆盖SoIC结构100和导电通孔72。绝缘包封材料76可以是借由包覆模塑工艺所形成的模制化合物(例如，环氧树脂或其他合适的树脂)。绝缘包封材料76填充相邻导电通孔72之间的间隙以及导电通孔72和SoIC结构100之间的间隙。绝缘包封材料76覆盖SoIC结构100的介电层48的顶面。
接下来，如图2G所示，执行平坦化，例如化学机械研磨(CMP)工艺和/或机械研磨工艺，以部分去除SoIC结构100的绝缘包封材料76和介电层48，直到显露出SoIC结构100的导电通孔72和导电柱46a。在薄化绝缘包封材料76之后，形成绝缘包封体76’以侧向地包封SoIC结构100和导电通孔72。由于平坦化，导电通孔72的顶端会与介电层48的顶面实质上对齐或共面，且导电通孔72的顶端会与绝缘包封体76’的顶面实质上对齐或共面。此处的对齐或共面是指高度差异落在工艺变化以内。在示例性实施例中，进行平坦化，直到SoIC结构100的导电通孔72和导电柱46a被显露出来。
参照图2H，在SoIC结构100和绝缘包封体76’上形成包括介电层78、重分布布线80、介电层82、重分布布线86以及介电层88的重布线路结构77。在形成重布线路结构77之后，在重布线路结构77上形成焊料区，而焊料区包括凸块下金属(UBM)92以及设置在UBM 92上的电性连接件94。
形成介电层78以覆盖介电层48、导电柱46a和绝缘包封体76’。在一些实施例中，介电层78是由PBO、聚酰亚胺或其类似物等聚合物构成。一些其他实施例，介电层78是由氮化硅、氧化硅、或其类似物组成。可在介电层78中形成开口以暴露出导电通孔72和导电柱46a。介电层78中开口的形成可以借由光刻工艺进行。
接下来，形成重分布布线80以连接到导电柱46a和导电通孔72。重分布布线80也可能互连于导电柱46a和导电通孔72之间。重分布布线80可包括在位在介电层78上的金属迹线(金属线)以及延伸到介电层78中的开口内的金属通孔，以与导电通孔72和导电柱46a电性连接。在一些实施例中，重分布布线80由电镀工艺形成，其中重分布布线80中的每一者包括晶种层(未示出)和位在晶种层上方的电镀金属材料。晶种层和电镀材料可以由相同的材料或不同的材料形成。重分布布线80可包括金属或包括铝、铜、钨或前述金属的合金。重分布布线80可由非焊料(non-solder material)形成。重分布布线80的通孔部分可与导电通孔72和导电柱46a的顶面接触。
然后，在重分布布线80和介电层78上形成介电层82。介电层82可以使用聚合物形成，而聚合物可以从与介电层78相同的候选材料中选择。举例来说，介电层82可包括PBO、聚酰亚胺、BCB或其类似物。在一些实施例中，介电层82可以包括非有机介电材料，例如氧化硅、氮化硅、硅碳化物、氧氮化硅或其类似物。开口也可形成于介电层82中以暴露出重分布布线80。介电层82中的开口的形成可以通过光刻工艺进行。重分布布线86的形成可以采用与形成重分布布线80相似的方法和材料。
可形成介电层88，例如是聚合物层，以覆盖重分布布线86和介电层82。介电层88可选自用于形成介电层78和介电层82的相同候选聚合物。可于介电层88中形成开口，以暴露出重分布布线86的金属垫部分。介电层88中的开口的形成可借由光刻工艺进行。
UBM 92的形成可包括沉积和图案化。电性连接件94的形成可包括将焊料放置在UBM 92的暴露部分上，然后，回焊焊料以形成焊球。在一些实施例中，电性连接件94的形成包括执行电镀步骤以在重分布布线86上形成焊料区，然后，回焊前述的焊料区。在一些其他实施例中，电性连接件94包括金属柱或被焊料罩覆盖的金属柱，电性连接件94可借由电镀形成。在整个描述中，包括SoIC结构100、导电通孔72、绝缘包封体76’、重布线路结构61、重布线路结构77、UBM 92和电性连接件94的组合结构会被视为晶片层级封装，其可以是具有圆形顶视形状的复合晶片。
参考图2H和图2I，然后，执行剥离工艺，以使得载体C2与晶片层级封装剥离。在执行剥离工艺之后，重布线路结构61的介电层34会被显露出来。在剥离工艺期间，剥离层62也会从晶片层级封装上移除。前述的剥离工艺可借由在剥离层62上照射光线，如UV光线或激光，以分解剥离层62来进行。在剥离工艺中，可将胶带(未示出)贴附到介电层88和电性连接件94上。在随后的步骤中，令载体60和剥离层62从晶片层级封装上移除。执行单体化工艺以将图2H中所示的晶片层级封装切割成图2I中所示的多个单体化积体扇出封装P1。
执行图案化工艺以在介电层64中形成开口以曝露出重分布布线66。介电层64中开口的形成可以借由光刻工艺进行。提供封装P2并将封装P2与积体扇出封装P1接合，从而形成PoP结构。在本揭露的一些实施例中，封装P2和积体扇出封装P1之间的接合是借由焊料区96进行的，将重分布布线66的金属垫部分与封装P2中的金属垫连接起来。可形成底填胶98以填充封装P2和积体扇出封装P1之间的间隙，使得焊料区96是侧向地被焊料区96包封且增强底填胶98可靠度。在一些实施例中，封装P2包括半导体管芯202，可以是静态随机存取内存(SRAM)管芯、动态随机存取内存(DRAM)管芯或其类似物等内存管芯。在一些示例性实施例中，内存管芯也可以与封装衬底204接合。
如图2I所示，积体扇出封装P1包括SoIC结构100(即组件管芯)、导电通孔72、绝缘包封体76’、重布线路结构61以及重布线路结构77。绝缘包封体76’侧向地包封SoIC结构100和导电通孔72。重布线路结构61和重布线路结构77分别设置在绝缘包封体76’的相对侧。SoIC结构100包括半导体管芯20(即，底层半导体管芯)、绝缘包封体22、半导体管芯30(即，顶层半导体管芯)、抗电弧层38”以及绝缘包封体40。绝缘包封体22侧向地包封半导体管芯20。绝缘包封体22和绝缘包封体40分别与绝缘包封体76’接触。半导体管芯30堆栈在半导体管芯20并且与半导体管芯20电性连接。抗电弧层38”与半导体管芯30、接合结构26和接合结构26接触。绝缘包封体40借由抗电弧层38”与半导体管芯30、接合结构26和接合结构26分隔。第一绝缘包封体40设置在半导体管芯20上并且侧向地包封半导体管芯30。
在一些实施例中，积体扇出封装P1进一步包括接合结构26和接合结构36，接合结构26设置在半导体管芯20的背面上，接合结构36设置在半导体管芯30的正面上，其中接合结构26和接合结构36设置在半导体管芯20和半导体管芯30之间,且半导体管芯30借由接合结构26和接合结构36与与半导体管芯20电性连接。此外，绝缘包封体22和绝缘包封体40借由接合结构26彼此分隔。
图3示意性地示出本揭露中的一些其他实施例中SoIC结构的积体扇出封装结构的剖视图。
参考图2I和图3，图3所示的积体扇出封装P3与图2I所示的积体扇出封装P1相似，除了积体扇出封装P3包括具有多层结构的抗电弧层238的SoIC结构200，多层结构的抗电弧层238包括与半导体管芯30接触的金属层238a以及覆盖介电层238b的金属层238a。除了多层结构的抗电弧层238之外，SoIC结构200与SoIC结构100相似，因此省略了关于SoIC结构200中的其他组件(例如，绝缘包封体22、半导体管芯20、接合结构26、半导体管芯30、接合结构36和绝缘包封体40)的详细描述。
图4A至图4L示意性地示出根据本揭露的一些其他实施例中SoIC结构的制造流程的剖视图。
参考图4A，提供晶片10，晶片10包括半导体管芯。由于图4A中所示的工艺与图1A中所示的相同，因此省略了关于图4A中所示工艺的详细描述。
参考图4B，晶片10被拾取、放置并接合至载体C1上。载体C1可以是半导体晶片，例如硅晶片。载体C1可以具有圆形顶视形状和硅晶片的尺寸。举例来说、载体C1可具有8寸的直径、12寸的直径或其他尺寸。晶片10借由通过晶片对晶片接合工艺与载体C1接合。执行接合工艺以使晶片10的接合介电层18a与载体C1接合。前述的接合工艺可以是直接接合工艺。在进行上述直接接合工艺之后，可在接合介电层18a和载体C1之间形成半导体-介电质接合接口，例如硅-氮化硅(Si-SiNx)接合界面。
参考图4C，执行薄化工艺以部分去除晶片10的半导体衬底12，直到衬底通孔14从半导体衬底12的背面显露出来。薄化工艺可以是化学机械研磨(CMP)工艺和/或机械研磨工艺。在进行上述薄化工艺之后，衬底通孔14会从半导体衬底12的背面突出。
参照图4D至图4L，由于图4D至图4L中所示的SoIC结构300的工艺与图1E至图1M中所示的工艺相同，因此省略关于图4A至图4L中所示的工艺的详细描述。
图5A到图5I示意性地示出根据本揭露的一些替代实施例中PoP结构的制造流程的剖视图。
参照图5A至图5D，由于图5A至图5D中所示的工艺与图2A至图2D中所示的工艺相同，因此省略关于图5A至图5D中所示的工艺的详细描述。
参考图5E，在形成导电通孔72之后，拾取至少一个SoIC结构300并放置在重布线路结构61的介电层68上。为了方便说明，在图5E中仅示出单一个SoIC结构300及其周围的导电通孔72。然而，应注意的是，图5A至图5I中所示的工艺步骤可以在晶片层级执行，且这些工艺步骤可在设置在载体60上的多个SoIC结构300和导电通孔72上执行。如图5E所示，SoIC结构300中的贴附膜50贴附在介电层68上。
参照图5F至图5I，由于图5F至图5I中所示的工艺与图2F至图2I中所示的工艺相同，因此省略关于图5F至图5I中所示的工艺的详细描述。
如图5I所示，积体扇出封装P4包括SoIC结构300(即组件管芯)、导电通孔72、绝缘包封体76’、重布线路结构61和重布线路结构77。绝缘包封体76’侧向地包封SoIC结构300和导电通孔72。重布线路结构61和重布线路结构77分别设置在绝缘包封体76’的对侧。SoIC结构300包括半导体管芯20(即，底层半导体管芯)、半导体管芯30(即，顶层半导体管芯)、抗电弧层38”和绝缘包封体40。半导体管芯30堆栈在半导体管芯20上，并且与半导体管芯20电性连接。抗电弧层38”与半导体管芯30接触。此外，第一绝缘包封体40设置在半导体管芯20上并且侧向地包封半导体管芯30。
图6示意性地示出根据本揭露的一些和实施例中PoP结构的积体扇出封装结构的剖视图。
参考图5I和图6，图6中的积体扇出封装P5与图5I中的积体扇出封装P4相似，除了积体扇出封装P5包括了具有多层结构的抗电弧层438的系统化集成电路(SoIC)结构400，多层结构的抗电弧层438包括与半导体管芯30接触的金属层438a和覆盖金属层438a的介电层438b。由于SoIC结构400除了多层结构的抗电弧层438之外与SoIC结构300相似，因此，此处省略关于SoIC结构400中其他组件(例如，半导体管芯20、接合结构26、半导体管芯30、接合结构36和绝缘包封体40)的详细描述。
图7A至图7L示意性地示出根据本揭露的一些其他实施例中SoIC结构的制造工艺的剖视图。
参照图7A至图7E，由于图7A至图7E中所示的工艺与图1A至图1E中所示的工艺相同，因此省略关于图7A至图7E中所示的工艺的详细描述。
参考图7F，在接合结构26上形成绝缘包封材料以覆盖半导体管芯30。绝缘包封材料可以是借由包覆模塑工艺所形成的模制化合物(例如，环氧树脂或其他合适的树脂)。绝缘包封材料填充相邻半导体管芯30之间的间隙。在接合结构26上形成绝缘包封材料之后，绝缘包封材料被部分去除，直到半导体管芯30的半导体衬底32露出，从而形成绝缘包封体40。绝缘包封材料可借由平坦化工艺部分去除，例如化学机械研磨(CMP)工艺和/或机械研磨工艺。在执行上述平坦化工艺之后，绝缘包封体40的顶面与半导体管芯30的背面实质上对齐。
在执行上述平坦化工艺之后，形成抗电弧层39以全面性覆盖住绝缘包封体40的顶面和半导体管芯30的背面。电荷积累可以在图1G到图1M中所示的工艺期间被抗电弧层39释放掉。因此，抗电弧层39可以保护半导体管芯20和半导体管芯30免于受到在随后执行的接合工艺与剥离工艺期间所产生的ESD损坏，例如图7G所示的接合工艺、图7H所示的剥离工艺、图7K中所示的剥离工艺和框架安装工艺，以及图7L中所示的框架安装工艺。
参照图7G，提供载体C2，载体C2包括形成在其上的剥离层42。在一些实施例中，载体C2是玻璃衬底、陶瓷载体或其类似物。载体C2可以具有圆形顶视形状和玻璃衬底的尺寸。举例来说、载体C2可具有8寸的直径、12寸的直径或其类似尺寸。剥离层42可由聚合物基础材料(例如，光热转化(LTHC)材料)形成，其随后可与载体C2一起被去除。在一些实施例中，剥离层42是由环氧基础的热释放材料所形成的。在其他实施例中，剥离层42是由紫外线(UV)胶所形成的。剥离层42可在液体状态下涂布并固化。在一些替代实施例中，剥离层42是层压膜，且层压膜层压在载体C2上。剥离层42的顶面是实质上平面。执行接合工艺(例如，晶片对晶片接合工艺)以将形成在载体C1上的结构与由载体C2所承载的剥离层42接合。在将形成在载体C1上地结构与载体C2所承载的剥离层42接合之后，抗电弧层39会与剥离层42接合。
参照图7H至图7L，由于图7H至图7L中所示的SoIC结构500的工艺与图1I至图1M中所示的工艺相同，因此省略关于图7A至图7E中所示的工艺的详细描述。
图8A到图8I示意性地示出根据本揭露的一些替代实施例中制造PoP结构的工艺流程的剖视图。
参照图8A至图8D，由于图8A至图8D中所示的工艺与图2A至图2D中所示的工艺相同，因此省略关于图8A至图8D中所示的工艺的详细描述。
参考图8E，在形成导电通孔72之后，拾取至少一个SoIC结构500并放置在重布线路结构61的介电层68上。为了便于说明，在图8E中仅示出单一个SoIC结构500及其周围的导电通孔72。然而，应注意的是，图8A至图8I中所示的工艺步骤可以在晶片层级执行，且可在配置在载体60上的多个SoIC结构500和导电通孔72上执行。如图8E所示，SoIC结构500中的贴附膜50贴附在介电层68上。
参考图8F至图8I，由于图8F至图8I中所示的工艺与图2F至图2I中所示的工艺相同，因此省略关于图8F至图8I中所示的工艺的详细描述。
如图8I所示，积体扇出封装P6包括SoIC结构500(即组件管芯)、导电通孔72、绝缘包封体76’、重布线路结构61和重布线路结构77。SoIC结构500和导电通孔72被绝缘包封体76’侧向地包封住。重布线路结构61和重布线路结构77分别设置在绝缘包封体76’的对侧。SoIC结构500包括半导体管芯20(即，底层半导体管芯)、绝缘包封体22、半导体管芯30(即，顶层半导体管芯)、抗电弧层39和绝缘包封体40。半导体管芯20被绝缘包封体22侧向地包封住。绝缘包封体22和绝缘包封体40分别与绝缘包封体76’接触。半导体管芯30堆栈在半导体管芯20上并且与半导体管芯20电性连接。抗电弧层39与半导体管芯30和绝缘包封体40接触。第一绝缘包封体40是设置在半导体管芯20上并且侧向地包封住半导体管芯30。在一些实施例中，积体扇出封装P6还包括接合结构26和接合结构36，接合结构26设置在半导体管芯20的背面上，接合结构36设置在半导体管芯30正面上，其中接合结构26和接合结构36设置在半导体管芯20和半导体管芯30之间，且半导体管芯30透过接合结构26和接合结构36与半导体管芯20电性连接。此外，绝缘包封体22和绝缘包封体40借由接合结构26彼此分隔开。
图9至图11示意性地图示根据本揭露的一些实施例中各种PoP结构的剖视图。
参考图8I和图9，图9中的积体扇出封装P7与图8I中的积体扇出封装P6相似，除了积体扇出封装P7包括SoIC结构600和多层结构的抗电弧层39’，且多层结构的抗电弧层39’包括与半导体管芯30接触的金属层39a以及覆盖金属层39a的介电层39b。由于SoIC结构600除了多层结构的抗电弧层39之外与SoIC结构500相似，因此省略了关于SoIC结构600中的其他组件(例如，绝缘包封体22、半导体管芯20、接合结构26、半导体管芯30、接合结构36和绝缘包封体40)的详细描述。
参考图8I和图10，图10中的积体扇出封装P8与图8I中的积体扇出封装P6相似，除了积体扇出封装P8包括SoIC结构700，且SoIC结构700中的半导体管芯20未被绝缘包封体侧向地包封住。由于SoIC结构700与SoIC结构500相似，因此省略了关于SoIC结构700中的其他组件(例如，半导体管芯20、接合结构26、半导体管芯30、接合结构36和绝缘包封体40)的详细描述。
参考图9和图11，图11所示的积体扇出封装P9与图9所示的积体扇出封装P7相似，除了积体扇出封装P9包括SoIC结构800，且SoIC结构800中的半导体管芯20未被绝缘包封体侧向地包封住。由于SoIC结构800与SoIC结构600相似，因此省略了关于SoIC结构800中的其他组件(例如，半导体管芯20、接合结构26、半导体管芯30、接合结构36和绝缘包封体40)的详细描述。
图12A至图12N示意性地图示根据本揭露的一些其他实施例中SoIC结构的工艺的剖视图。
参照图12A至图12E，由于图12A至图12E中所示的工艺与图1A至图1E中所示的工艺相同，因此省略关于图12A至图12E中所示的工艺的详细描述。
参考图12F和图12G，在接合结构26上形成绝缘包封材料40a以覆盖半导体管芯30。绝缘包封材料40a可以是借由包覆模塑工艺所形成的模制化合物(例如，环氧树脂或其他合适的树脂)。绝缘包封材料40a填充相邻半导体管芯30之间的间隙。在接合结构26上形成绝缘包封材料40a之后，执行第一薄化工艺以部分去除绝缘包封材料40a，从而形成绝缘包封材料40b。绝缘包封材料40a可借由平坦化工艺部分去除，例如化学机械研磨(CMP)工艺和/或机械研磨工艺。在进行第一薄化工艺之后，绝缘包封体40b的顶面会高于半导体管芯30的背面。半导体管芯30的背面在此阶段未被显露。
参考图12H和图12I，提供载体C2，载体C2包括形成在其上的剥离层42。在一些实施例中，载体C2是玻璃衬底、陶瓷载体或其类似物。载体C2可以具有圆形顶视形状和玻璃衬底的尺寸。举例来说、载体C2可具有8寸的直径、12寸的直径或其类似尺寸。剥离层42可以是聚合物基础的材料(例如，光热转化(LTHC)材料)形成，其随后可与载体C2一起被去除。在一些实施例中，剥离层42是由环氧基础的热释放材料所形成的。在其他实施例中，剥离层42是由紫外线(UV)胶所形成的。剥离层42可在液体状态被涂布并固化。在替代实施例中，剥离层42是层压膜，且层压膜层压在载体C2上。剥离层42的顶面是实质上平面。执行接合工艺(例如，晶片对晶片接合工艺)以将形成在载体C1上的结构与由载体C2所承载的剥离层42接合。在形成在载体C1上的结构与载体C2所承载的剥离层42接合之后，绝缘包封体40b会与载体C2所承载的剥离层42接合。
参考图12J和图12K，由于图12J和图12K所示的工艺与图1J和图1K所示的工艺相同，因此省略了关于图12J和图12K所示的工艺的详细描述。
参考图12L，执行框架安装工艺，使得载体C2所承载的结构安装在框架所承载的胶带TP1上。在执行框架安装工艺之后，介电层48贴附到胶带TP1上，然后，执行剥离工艺以使载体C2从半导体管芯30和绝缘包封体40剥离。在框架安装工艺和载体C2的剥离工艺过程中，绝缘包封材料40b可以保护半导体管芯20和半导体管芯30不被ESD损坏。
参考图12M，执行第二薄化工艺以部分去除绝缘包封材料40b，直到显露出半导体管芯30的背面。在进行第二薄化工艺之后，形成绝缘包封体40c以侧向地包封住半导体管芯30。绝缘包封材料40b可借由平坦化工艺部分去除，例如化学机械研磨(CMP)工艺和/或机械研磨工艺。在进行上述第二薄化工艺之后，绝缘包封体40c的顶面与半导体管芯30的背面实质上对齐。半导体管芯30的背面会在此阶段被显露出来。
参考图12N，由于图12N中所示的SoIC结构900的工艺与图1M中所示的工艺相同，因此省略关于图12N中所示的工艺的详细描述。
图13A到图13I示意性地示出根据本揭露的一些备选实施例中PoP结构的工艺的剖视图。
参考图13A至图13D，由于图13A至图13D中所示的工艺与图2A至图2D中所示的工艺相同，因此省略关于图13A至图13D中所示的工艺的详细描述。
参考图13E，在形成导电通孔72之后，拾取至少一个SoIC结构900并放置在重布线路结构61的介电层68上。为了方便说明，在图13E中仅示出了单一个SoIC结构900及其周围的导电通孔72。然而，应注意的，图13A至图13I中所示的工艺步骤可以在晶片层级执行，且可在设置在载体60上的多个SoIC结构900和导电通孔72上执行。如图13E所示，SoIC结构900中的贴附膜50贴附在介电层68上。
参照图13F至图13I，由于图13F至图13I中所示的工艺与图2F至图2I中所示的工艺相同，因此省略关于图13F至图13I中所示的工艺的详细描述。
根据本申请的一些实施例，提出了一种包括抗电弧层的组件管芯。组件管芯(例如，SoIC管芯)中的抗电弧层可以保护组件管芯不被接合/剥离工艺中所产生的ESD损坏。根据一些其他实施例，提出了一种包括了绝缘包封材料的两阶段去除工艺的制造方法。绝缘包封材料的两阶段去除工艺可以保护组件管芯不被接合/剥离工艺中所产生的ESD损坏。
根据本公开的一些实施例，提供了包括第一半导体管芯、第二半导体管芯、抗电弧层和第一绝缘包封体的组件管芯。第二半导体管芯堆栈在第一半导体管芯上且与第一半导体管芯电性连接。抗电弧层与第二半导体管芯接触。第一绝缘包封体设置在第一半导体管芯上且侧向地包封住第二半导体管芯。在一些实施例中，抗电弧层与第二半导体管芯中的侧壁接触，且第二半导体管芯借由抗电弧层与第一绝缘包封体分隔。在一些实施例中，抗电弧层包括第一部分和第二部分，第一部分覆盖第二半导体管芯的侧壁，第二半导体管芯借由第一部分与第一绝缘包封体分隔，第二部分设置在第一半导体管芯和第一绝缘包封体之间，且第一半导体管芯借由第二部分与第一绝缘包封体间隔。在一些实施例中，组件管芯进一步包括与第一绝缘包封体的顶面、第二半导体管芯的背面和第一部分的顶端接触的贴附膜。在一些实施例中，第一部分的顶端与第一绝缘包封体的顶面和第二半导体管芯的背面实质上对齐。在一些实施例中，抗电弧层的第二部分包括内端和与内端相对的外端，第二部分的内端与第一部分的底端相连，且第二部分的外端与第一绝缘包封体的侧壁实质上对齐。在一些实施例中，组件管芯还包括侧向地包封住第一半导体管芯的第二绝缘包封体，其中第二绝缘包封体的侧壁与第一绝缘包封体的侧壁实质上对齐。在一些实施例中，组件管芯进一步包括与第一绝缘包封体中的顶面、第二半导体管芯中的背面和抗电弧层接触的贴附膜。在一些实施例中，组件管芯还包括第一接合结构和第二接合结构，第一接合结构设置在第一半导体管芯的背面上，第二接合结构设置在第二半导体管芯的正面，其中第一接合结构和第二接合结构设置在第一半导体管芯和第二半导体管芯之间，且第二半导体管芯透过第一接合结构和第二接合结构与第一半导体管芯电性连接。在一些实施例中，抗电弧层包括与第二半导体管芯接触的金属层。在一些实施例中，抗电弧层包括与第二半导体管芯接触的金属层以及覆盖金属层的介电层。
根据本公开的一些其他实施例，提供了一种组件管芯的制造方法。前述的方法包括：借由形成在顶层半导体管芯的正面和形成在底层半导体管芯的背面上的第二接合结构将顶层半导体管芯接合至底层半导体管芯到第一接合结构；形成覆盖顶层半导体管芯的侧壁、顶层半导体管芯的背面和底层半导体管芯的背面的抗电弧材料层；在抗电弧材料层上形成绝缘材料；部分去除绝缘材料和抗电弧材料层，直到露出顶层半导体管芯的背面，从而形成绝缘包封体和抗电弧层，其中绝缘包封体形成在第一半导体管芯上并且侧向地包封第二半导体管芯，并且形成抗电弧层以覆盖顶层半导体管芯的侧壁和底层半导体管芯的背面。在一些实施例中，抗电弧材料层是共形地沉积以覆盖顶层半导体管芯的侧壁、顶层半导体管芯的背面和底层半导体管芯的背面。在一些实施例中，形成抗电弧材料层包括：形成金属以覆盖顶层半导体管芯的侧壁、顶层半导体管芯的背面和底层半导体管芯的背面。在一些实施例中，形成抗电弧材料层还包括在金属层上形成介电层。在一些实施例中，前述的方法还包括：将绝缘包封体和背面的顶级半导体与载体接合；在底层半导体管芯的正面上形成导电端子；以及在形成导电端子之后，使载体从绝缘包封体和顶层半导体的背面剥离。
根据本公开的一些其他实施例，提供一种组件管芯的制造方法。前述的方法包括：借由形成在顶层半导体管芯的正表上的第一接合结构以及形成在底层半导体管芯的背面上的第二接合结构使顶层半导体管芯与底层半导体管芯接合；形成绝缘包封体以侧向地包封住顶层半导体管芯；以及形成抗电弧材料层以覆盖顶层半导体管芯和绝缘包封体。在一些实施例中，形成抗电弧材料层包括形成金属以覆盖顶层半导体管芯和绝缘包封体。在一些实施例中，形成抗电弧材料层还包括在金属层上形成介电层。在一些实施例中，方法还包括：将抗电弧材料层与载体接合；在底层半导体管芯的正面上形成导电端子；以及在形成导电端子之后，使载体从抗电弧材料层剥离。
上述内容概述了若干实施例的特征，以使所属领域的技术人员可更好地理解本公开的各个方面。所属领域的技术人员应了解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，且他们可在不背离本发明的精神及范围的情况下在本文中做出各种改变、替代及变更。

Claims (10)

1.一种组件管芯，包括：
第一半导体管芯；
第二半导体管芯，堆栈在所述第一半导体管芯上且与所述第一半导体管芯电性连接；
抗电弧层，与所述第二半导体管芯接触；以及
第一绝缘包封体，设置在所述第一半导体管芯上且侧向地包封所述第二半导体管芯。
2.如权利要求1所述的组件管芯，其中所述抗电弧层与所述第二半导体管芯的侧壁接触，且所述第二半导体管芯借由与所述抗电弧层与所述第一绝缘包封体分隔。
3.如权利要求1所述的组件管芯，其中所述抗电弧层包括：
第一部分，覆盖所述第二半导体管芯的侧壁，其中所述第二半导体管芯借由所述第一部分与所述第一绝缘包封体分隔；以及
第二部分，设置在所述第一半导体管芯与所述第一绝缘包封体之间，其中所述第一半导体管芯借由所述第二部分与所述第一绝缘包封体分隔。
4.如权利要求3所述的组件管芯，其中所述第一部分的顶端与所述第一绝缘包封体的顶面以及所述第二半导体管芯的背面实质上对齐。
5.如权利要求3所述的组件管芯，其中所述抗电弧层的所述第二部分包括内端以及与所述内端相对的外端，所述第二部分的所述内端连接到所述第一部分的底端，且所述第二部分的所述外端与所述第一绝缘包封体的侧壁实质上对齐。
6.如权利要求1所述的组件管芯，其中，进一步包括：第二绝缘包封体，侧向地包封所述第一半导体管芯，其中所述第二绝缘包封体的侧壁与所述第一绝缘包封体的侧壁实质上对齐。
7.一种组件管芯的制造方法，所述方法包括：
透过形成在顶层半导体管芯的正面上的第一接合结构以及形成在底层半导体管芯的背面上的第二接合结构，使所述顶层半导体管芯与所述底层半导体管芯接合；
形成抗电弧材料层，以覆盖所述顶层半导体管芯的侧壁、所述顶层半导体管芯的背面以及所述底层半导体管芯的所述背面；
在所述抗电弧材料层上形成绝缘材料；以及
部分去除所述绝缘材料以及所述抗电弧材料层，直到所述顶层半导体管芯的所述背面被显露出来，从而形成绝缘包封体与抗电弧层，其中所述绝缘包封体被形成在所述第一半导体管芯上并且侧向地包封所述第二半导体管芯，且所述抗电弧层被形成以覆盖所述顶层半导体管芯的所述侧壁以及所述底层半导体管芯的所述背面。
8.如权利要求7所述的方法，其中所述抗电弧材料层是共形地沉积以覆盖所述顶层半导体管芯的所述侧壁、所述顶层半导体管芯的所述背面以及所述底层半导体管芯的所述背面。
9.一种组件管芯的制造方法，所述方法包括：
透过形成在顶层半导体管芯的正面上的第一接合结构以及形成在底层半导体管芯的背面上的第二接合结构将所述底层半导体管芯与所述顶层半导体管芯接合；
形成绝缘包封体以侧向地包封所述顶层半导体管芯；以及
形成抗电弧材料层以覆盖所述顶层半导体管芯以及所述绝缘包封体。
10.如权利要求9所述的方法，其中，进一步包括：
将所述抗电弧材料层与载体接合；
在所述底层半导体管芯的正面上形成导电端子；以及
在形成所述导电端子之后，使所述载体从所述抗电弧材料层剥离。
CN202210962972.3A 2021-08-13 2022-08-11 组件管芯及其制造方法 Pending CN115440708A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/401,318 2021-08-13
US17/401,318 US11916025B2 (en) 2021-08-13 2021-08-13 Device die and method for fabricating the same

Publications (1)

Publication Number Publication Date
CN115440708A true CN115440708A (zh) 2022-12-06

Family

ID=84242277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210962972.3A Pending CN115440708A (zh) 2021-08-13 2022-08-11 组件管芯及其制造方法

Country Status (3)

Country Link
US (2) US11916025B2 (zh)
CN (1) CN115440708A (zh)
TW (1) TW202308079A (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US20150287697A1 (en) * 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US10978421B2 (en) * 2018-09-04 2021-04-13 Ningbo Semiconductor International Corporation Wafer-level packaging method and package structure

Also Published As

Publication number Publication date
TW202308079A (zh) 2023-02-16
US20240162171A1 (en) 2024-05-16
US11916025B2 (en) 2024-02-27
US20230049326A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
CN107871718B (zh) 半导体封装件及其形成方法
US11309289B2 (en) Integrated circuit package having heat dissipation structure
CN110444482B (zh) 半导体结构及半导体结构形成方法
US11069662B2 (en) Semiconductor package and manufacturing method thereof
US11908838B2 (en) Three-dimensional device structure including embedded integrated passive device and methods of making the same
CN112242383A (zh) 芯片结构
US10923421B2 (en) Package structure and method of manufacturing the same
US11587900B2 (en) Package structure including IPD and method of forming the same
US20220262695A1 (en) Semiconductor package including package seal ring and methods for forming the same
US20200118914A1 (en) Package structure and method of forming the same
US11410953B2 (en) Via structure for packaging and a method of forming
US20230369273A1 (en) Package structure
CN112447623A (zh) 封装结构及制作所述封装结构的方法
CN110634750A (zh) 半导体装置及其制造方法
CN115527985A (zh) 三维装置结构
CN114783957A (zh) 半导体封装和其形成方法
CN115440708A (zh) 组件管芯及其制造方法
CN219873491U (zh) 具有热增强性能的封装结构
US11862594B2 (en) Package structure with solder resist underlayer for warpage control and method of manufacturing the same
US20230065941A1 (en) Semiconductor package and method of manufacturing the same
CN115377074A (zh) 内存装置、封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication