CN115424978A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN115424978A
CN115424978A CN202211185301.7A CN202211185301A CN115424978A CN 115424978 A CN115424978 A CN 115424978A CN 202211185301 A CN202211185301 A CN 202211185301A CN 115424978 A CN115424978 A CN 115424978A
Authority
CN
China
Prior art keywords
hole
layer
insulating layer
metal layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211185301.7A
Other languages
English (en)
Inventor
赵常宝
叶国梁
盛备备
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202211185301.7A priority Critical patent/CN115424978A/zh
Publication of CN115424978A publication Critical patent/CN115424978A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件及其制造方法，所述半导体器件的制造方法包括：提供一基底，所述基底中形成有通孔；形成第一绝缘层于所述通孔的内表面；采用电化学电镀工艺形成第一金属层于所述通孔中的所述第一绝缘层的表面；填充第二绝缘层于所述通孔中，所述第二绝缘层中形成有空洞。本发明的技术方案能够在实现对具有超大宽度的通孔进行填充，以使得半导体器件具有很高的通流能力的同时，还能大幅降低对通孔进行填充的工艺难度以及制造成本。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
硅通孔(Through Silicon Via，TSV)技术是三维集成电路中堆叠芯片实现互连的一种技术解决方案。硅通孔技术具有小体积、高密度、高集成度和互连延时小等优点，极大地缩小模块的体积，减少重量，是当前集成化、小型化发展的主流方向。并且，有时因硅通孔的通流能力受限，使得超大宽度的硅通孔被需要。
在硅通孔中填充铜时，采用电化学电镀工艺相对于化学气相沉积或物理气相沉积具有较多优势，在工业中使用较多。但是，对于超大宽度的硅通孔，采用电化学电镀工艺在硅通孔中填充铜时会存在如下问题：(1)填充难度大，铜会在硅通孔的底面和侧壁同时生长，导致铜会在硅通孔的顶部提前封口，进而导致填充的铜中产生包含电镀液的空洞，影响后续工艺；(2)即使铜能够将硅通孔填满，电镀时间也会很长(例如超过4小时)，导致成本很高；(3)即使铜能够将硅通孔填满，但是，会导致硅通孔外围的衬底上也会覆盖很厚的铜，进而导致后续采用化学机械研磨工艺研磨去除硅通孔外围衬底上的铜的难度很大，研磨时间长，成本高；(4)硅通孔的宽度过大会导致铜填充之后的退火工艺难以达成，应力难以得到释放。
因此，需要对超大宽度的硅通孔的填充工艺进行改进，以避免出现上述问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，能够在实现对具有超大宽度的通孔进行填充，以使得半导体器件具有很高的通流能力的同时，还能大幅降低对通孔进行填充的工艺难度以及制造成本。
为实现上述目的，本发明提供了一种半导体器件的制造方法，包括：
提供一基底，所述基底中形成有通孔；
形成第一绝缘层于所述通孔的内表面；
采用电化学电镀工艺形成第一金属层于所述通孔中的所述第一绝缘层的表面；
填充第二绝缘层于所述通孔中，所述第二绝缘层中形成有空洞。
可选地，在形成所述第一绝缘层于所述通孔的内表面之后且在采用电化学电镀工艺形成所述第一金属层于所述通孔中的所述第一绝缘层的表面之前，所述半导体器件的制造方法还包括：
形成第一扩散阻挡层于所述通孔中的所述第一绝缘层的表面；
沉积籽晶层于所述通孔中的所述第一扩散阻挡层的表面；
在采用电化学电镀工艺形成所述第一金属层于所述通孔中的所述第一绝缘层的表面之后且在填充所述第二绝缘层于所述通孔中之前，所述半导体器件的制造方法还包括：
形成第二扩散阻挡层于所述通孔中的所述第一金属层的表面。
可选地，所述半导体器件的制造方法还包括：
执行退火工艺。
可选地，所述半导体器件的制造方法还包括：
形成第三绝缘层覆盖于所述基底、所述第一绝缘层、所述第一金属层和所述第二绝缘层上；
刻蚀所述第三绝缘层，以形成暴露出所述第一金属层的沟槽；
填充第二金属层于所述沟槽中。
可选地，所述通孔的俯视面为圆形，所述通孔的直径大于或等于5μm，所述通孔的深宽比为1～20。
可选地，所述空洞顶部和底部的所述第二绝缘层的厚度均大于或等于0.1μm。
可选地，所述半导体器件的制造方法还包括：
减薄或刻蚀所述基底的背面，以暴露出所述通孔底面的所述第一金属层；
形成第三金属层于暴露出的所述第一金属层上，所述第三金属层与所述第一金属层电连接。
本发明还提供一种半导体器件，包括：
基底，所述基底中形成有通孔；
第一绝缘层，形成于所述通孔的内表面；
第一金属层，形成于所述通孔中的所述第一绝缘层的表面；
第二绝缘层，填充于所述通孔中，所述第二绝缘层中形成有空洞。
可选地，所述半导体器件还包括：
第一扩散阻挡层，形成于所述第一绝缘层与所述第一金属层之间；
籽晶层，形成于所述第一扩散阻挡层与所述第一金属层之间；
第二扩散阻挡层，形成于所述第一金属层与所述第二绝缘层之间。
可选地，所述半导体器件还包括：
第三绝缘层，覆盖于所述基底、所述第一绝缘层、所述第一金属层和所述第二绝缘层上，所述第三绝缘层中形成有暴露出所述第一金属层的沟槽；
第二金属层，填充于所述沟槽中。
可选地，所述通孔的俯视面为圆形，所述通孔的直径大于或等于5μm，所述通孔的深宽比为1～20。
可选地，所述空洞顶部和底部的所述第二绝缘层的厚度均大于或等于0.1μm。
可选地，所述半导体器件还包括：
第三金属层，与所述通孔底面的所述第一金属层电连接。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器件的制造方法，由于包括：提供一基底，所述基底中形成有通孔；形成第一绝缘层于所述通孔的内表面；采用电化学电镀工艺形成第一金属层于所述通孔中的所述第一绝缘层的表面；填充第二绝缘层于所述通孔中，所述第二绝缘层中形成有空洞，使得能够在实现对具有超大宽度的通孔进行填充，以使得半导体器件具有很高的通流能力的同时，还能大幅降低对通孔进行填充的工艺难度以及制造成本。
2、本发明的半导体器件，由于包括：基底，所述基底中形成有通孔；第一绝缘层，形成于所述通孔的内表面；第一金属层，形成于所述通孔中的所述第一绝缘层的表面；第二绝缘层，填充于所述通孔中，所述第二绝缘层中形成有空洞，使得能够在实现对具有超大宽度的通孔进行填充，以使得半导体器件具有很高的通流能力的同时，还能大幅降低对通孔进行填充的工艺难度以及制造成本。
附图说明
图1是本发明一实施例的半导体器件的制造方法的流程图；
图2a～图2h是图1所示的半导体器件的制造方法中的器件示意图。
其中，附图1～图2h的附图标记说明如下：
11-基底；111-通孔；12-第一绝缘层；13-第一扩散阻挡层；14-第一金属层；15-第二扩散阻挡层；16-第二绝缘层；17-空洞；181-刻蚀停止层；182-层间介质层；19-第二金属层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种半导体器件的制造方法，参阅图1，图1是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S1、提供一基底，所述基底中形成有通孔；
步骤S2、形成第一绝缘层于所述通孔的内表面；
步骤S3、采用电化学电镀工艺形成第一金属层于所述通孔中的所述第一绝缘层的表面；
步骤S4、填充第二绝缘层于所述通孔中，所述第二绝缘层中形成有空洞。
下面参阅图2a～图2h更为详细的介绍本实施例提供的半导体器件的制造方法，图2a～图2h是半导体器件的剖面示意图。
按照步骤S1，参阅图2a，提供一基底11，所述基底11中形成有通孔111。所述通孔111从所述基底11的正面延伸至所述基底11中。
所述基底11可以为单层结构，此时，所述基底11包括衬底和形成于衬底上的绝缘介质层，衬底和绝缘介质层中可以形成有器件结构，例如包括晶体管、二极管、电容器或电阻器等的至少一个。所述通孔111可以从所述绝缘介质层的表面延伸至所述衬底中。
或者，所述基底11为键合堆叠的至少两层结构，所述通孔111位于所述基底11的其中一层结构中，或者，所述通孔111至少贯穿所述基底11的其中一层结构并延伸至所述基底11的另一层结构中。其中，所述至少两层结构中可以包含至少一层器件晶圆或器件芯片，所述器件晶圆和器件芯片中形成有器件结构。
并且，为了使得所述半导体器件具有很高的通流能力，所述通孔111需要具有超大宽度，以通孔的俯视面为圆形为例，超大宽度指的是通孔直径大于或等于5μm，优选的，所述通孔111的深宽比为1～20；尤其当所述基底11为键合堆叠的至少两层结构且所述通孔111至少贯穿所述基底11的其中一层结构并延伸至所述基底11的另一层结构中时，所述通孔111也具有很大的深度，此时，所述通孔111同时具有很大的宽度和深度。
需要说明的是，所述通孔111的宽度越大，则所述半导体器件的通流能力越强；并且，当所述基底11为键合堆叠的至少两层结构且所述通孔111至少贯穿所述基底11的其中一层结构并延伸至所述基底11的另一层结构中时，增大所述通孔111的宽度还能有效提高半导体器件的功能密度以及可承载功率。
按照步骤S2，参阅图2a，形成第一绝缘层12于所述通孔111的内表面。
可以采用热氧化工艺或原子层沉积工艺等方法形成所述第一绝缘层12。
所述第一绝缘层12用于使得所述基底11与后续形成的所述第一金属层14之间绝缘隔离。
所述第一绝缘层12的材质可以为氧化硅、氮氧化硅和氮化硅等绝缘材料中的至少一种。
并且，在形成所述第一绝缘层12于所述通孔111的内表面之后且在后续采用电化学电镀工艺形成所述第一金属层14于所述通孔111中的所述第一绝缘层12的表面之前，所述半导体器件的制造方法还包括：首先，如图2b所示，可以采用物理气相沉积工艺形成第一扩散阻挡层13于所述通孔111中的所述第一绝缘层12的表面；然后，可以采用物理气相沉积工艺沉积籽晶层(未图示)于所述通孔111中的所述第一扩散阻挡层13的表面，所述籽晶层为用于电化学电镀工艺形成第一金属层14的种子层。
其中，所述第一扩散阻挡层13用于阻挡所述籽晶层和所述第一金属层14中的金属扩散到所述基底11、所述第一绝缘层12中。
按照步骤S3，参阅图2c，采用电化学电镀(Electrical Chemical Plating，ECP)工艺形成第一金属层14于所述通孔111中的所述第一绝缘层12的表面。
其中，若所述通孔111中的所述第一绝缘层12的表面还依次形成有所述第一扩散阻挡层13和所述籽晶层，则所述第一金属层14形成于所述籽晶层的表面。
并且，在采用电化学电镀工艺形成所述第一金属层14于所述通孔111中的所述第一绝缘层12的表面之后且在后续填充所述第二绝缘层16于所述通孔111中之前，如图2d所示，所述半导体器件的制造方法还包括：采用物理气相沉积工艺形成第二扩散阻挡层15于所述通孔111中的所述第一金属层14的表面。
所述第二扩散阻挡层15用于阻挡所述籽晶层和所述第一金属层14中的金属扩散到后续形成的所述第二绝缘层16中。
优选的，所述通孔111底部的所述第一金属层14的厚度大于0.5μm。
所述籽晶层和所述第一金属层14的材质可以为铜或其他可以采用电化学电镀工艺形成的金属。
所述第一扩散阻挡层13和所述第二扩散阻挡层15的材质可以为钛/氮化钛或钽/氮化钽等金属和金属氮化物的组合。
按照步骤S4，参阅图2e，填充第二绝缘层16于所述通孔111中，所述第二绝缘层16中形成有空洞17。
其中，可以采用高生长速率的低压化学气相沉积工艺或者高密度等离子体化学气相沉积工艺等化学气相沉积工艺填充所述第二绝缘层16于所述通孔111中，并且，通过选择合适的化学气相沉积工艺的参数(例如沉积速率、温度等)使得所述第二绝缘层16中形成有所述空洞17。
所述第二绝缘层16的材质可以为氧化硅、氮氧化硅和氮化硅等绝缘材料中的至少一种。
优选的，所述空洞17顶部和底部的所述第二绝缘层16的厚度均大于或等于0.1μm，以使得所述空洞17为封口状态，以避免后续工艺中的膜层材料进入所述空洞17中。
另外，如图2a～图2e所示，所述第一绝缘层12、所述第一扩散阻挡层13、所述籽晶层、所述第一金属层14、所述第二扩散阻挡层15和所述第二绝缘层16还可形成于所述通孔111外围的基底11上，此时，优选的，所述半导体器件的制造方法还包括：如图2f所示，采用化学机械研磨工艺研磨去除所述通孔111外围的基底11上的所述第二绝缘层16、所述第二扩散阻挡层15、所述第一金属层14、所述籽晶层和所述第一扩散阻挡层13，并且，所述通孔111顶部的所述第二绝缘层16、所述第二扩散阻挡层15、所述第一金属层14、所述籽晶层和所述第一扩散阻挡层13也可以被研磨去除，以使得化学机械研磨工艺之后的所述通孔111中的各层结构的表面与所述通孔111外围基底11上的第一绝缘层12的表面齐平。其中，所述通孔111外围的基底11表面保留的第一绝缘层12能够用于避免化学机械研磨工艺研磨所述基底11。
需要说明的是，在其他实施例中，所述通孔111外围的基底11表面的所述第一绝缘层12也可以被研磨去除。
另外，所述半导体器件的制造方法还可包括：执行退火工艺，以释放应力。
另外，所述半导体器件的制造方法还可包括：首先，如图2g所示，形成第三绝缘层覆盖于所述基底11以及所述通孔111中的所述第一绝缘层12、所述第一扩散阻挡层13、所述籽晶层、所述第一金属层14、所述第二扩散阻挡层15和所述第二绝缘层16上；然后，刻蚀所述第三绝缘层，以形成暴露出所述第一金属层14的沟槽(未图示)，所述沟槽还可以暴露出所述第一绝缘层12、所述第一扩散阻挡层13、所述籽晶层、所述第二扩散阻挡层15和所述第二绝缘层16；然后，如图2h所示，填充第二金属层19于所述沟槽中，以使得所述第二金属层19与所述第一金属层14电连接，从而通过所述第二金属层19将所述通孔111中的所述第一金属层14引出。需要说明的是，所述通孔111外围基底11上的第三绝缘层中也可形成有其他沟槽，所述第二金属层19也填充于其他沟槽中，以在所述第三绝缘层中形成任意互连线结构。
其中，所述第三绝缘层的材质可以为氧化硅、氮氧化硅和氮化硅等绝缘材料中的至少一种。在图2g所示的实施例中，所述第三绝缘层包括刻蚀停止层181和层间介质层182，刻蚀停止层181和层间介质层182为不同的材料，第三绝缘层例如为自下向上形成的氮化硅层和氧化硅层。在另一实施例中，可以省略掉刻蚀停止层，第三绝缘层为一层间介质层。
另外，所述半导体器件的制造方法(未图示)还可包括：首先，减薄或刻蚀所述基底11的背面，以暴露出所述通孔111底面的第一金属层14，所述通孔111从所述基底11的正面延伸至所述基底11中，所述背面为与所述正面相对的面。其中，可以采用化学机械研磨工艺、干法刻蚀或湿法刻蚀工艺减薄所述基底11的背面，以暴露出所述通孔111底面的第一金属层14。刻蚀所述基底11的背面，以暴露出所述通孔111底面的第一金属层14，包括：从所述基底11的背面刻蚀所述基底11，形成贯穿至所述通孔111底部的第二通孔(未图示)，所述第二通孔与所述第一通孔111连通，并且，从所述第二通孔中暴露出所述第一金属层14。
然后，形成第三金属层于暴露出的所述第一金属层14上，所述第三金属层与所述第一金属层14电连接，并通过所述第一金属层14与所述基底11正面的所述第二金属层19实现电连接。
从上述内容可知，本实施例中在采用电化学电镀工艺形成所述第一金属层14于所述通孔111中时，所述第一金属层14仅形成于所述第一绝缘层12的表面，所述第一金属层14并未填充所述通孔111，而是采用所述第二绝缘层16填充所述通孔111，使得当所述通孔111具有超大宽度时，能够降低填充所述通孔111的难度，避免仅采用所述第一金属层14填充所述通孔111而导致形成包含电镀液的空洞；并且，由于所述第一金属层14仅形成于所述第一绝缘层12的表面，使得能够减少执行电化学电镀工艺的时间，从而使得成本得到降低，也使得所述通孔111外围基底11上的第一金属层14的厚度也很薄，从而使得采用化学机械研磨工艺研磨去除所述通孔111外围基底11上的第一金属层14的难度得到降低，研磨时间减少，成本进一步得到降低；并且，由于所述第二绝缘层16中形成有空洞17，使得在执行退火工艺时，所述空洞17能够作为应力释放的缓冲区，从而使得应力能够得到很好的释放。
综上所述，本发明提供的半导体器件的制造方法，包括：提供一基底，所述基底中形成有通孔；形成第一绝缘层于所述通孔的内表面；采用电化学电镀工艺形成第一金属层于所述通孔中的所述第一绝缘层的表面；填充第二绝缘层于所述通孔中，所述第二绝缘层中形成有空洞。本发明提供的半导体器件的制造方法在实现对具有超大宽度的通孔进行填充，以使得半导体器件具有很高的通流能力的同时，还能大幅降低对通孔进行填充的工艺难度以及制造成本。
本发明一实施例提供一种半导体器件，包括：基底，所述基底中形成有通孔；第一绝缘层，形成于所述通孔的内表面；第一金属层，形成于所述通孔中的所述第一绝缘层的表面；第二绝缘层，填充于所述通孔中，所述第二绝缘层中形成有空洞。
下面参阅图2h更为详细的介绍本实施例提供的半导体器件，图2h是半导体器件的剖面示意图。
所述基底11中形成有通孔(即图2a中的通孔111)，所述通孔从所述基底11的正面延伸至所述基底11中。
所述基底11可以为单层结构，此时，所述基底11包括衬底和形成于衬底上的绝缘介质层，衬底和绝缘介质层中可以形成有器件结构，例如包括晶体管、二极管、电容器或电阻器等的至少一个。所述通孔可以从所述绝缘介质层的表面延伸至所述衬底中。
或者，所述基底11为键合堆叠的至少两层结构，所述通孔位于所述基底11的其中一层结构中，或者，所述通孔至少贯穿所述基底11的其中一层结构并延伸至所述基底11的另一层结构中。其中，所述至少两层结构中可以包含至少一层器件晶圆或器件芯片，所述器件晶圆和器件芯片中形成有器件结构。
并且，为了使得所述半导体器件具有很高的通流能力，所述通孔需要具有超大宽度，以通孔的俯视面为圆形为例，超大宽度指的是通孔直径大于或等于5μm，优选的，所述通孔的深宽比为1～20；尤其当所述基底11为键合堆叠的至少两层结构且所述通孔至少贯穿所述基底11的其中一层结构并延伸至所述基底11的另一层结构中时，所述通孔也具有很大的深度，此时，所述通孔同时具有很大的宽度和深度。
需要说明的是，所述通孔的宽度越大，则所述半导体器件的通流能力越强；并且，当所述基底11为键合堆叠的至少两层结构且所述通孔至少贯穿所述基底11的其中一层结构并延伸至所述基底11的另一层结构中时，增大所述通孔的宽度还能有效提高半导体器件的功能密度以及可承载功率。
所述第一绝缘层12形成于所述通孔的内表面。
所述第一金属层14形成于所述通孔中的所述第一绝缘层12的表面。
所述第二绝缘层16填充于所述通孔中，所述第二绝缘层16中形成有空洞17。
所述半导体器件还可包括：
第一扩散阻挡层13，形成于所述第一绝缘层12与所述第一金属层14之间；
籽晶层(未图示)，形成于所述第一扩散阻挡层13与所述第一金属层14之间，所述籽晶层为用于电化学电镀工艺形成第一金属层14的种子层；
第二扩散阻挡层15，形成于所述第一金属层14与所述第二绝缘层16之间。
其中，所述第一绝缘层12用于使得所述基底11与所述籽晶层和所述第一金属层14之间绝缘隔离；所述第一扩散阻挡层13用于阻挡所述籽晶层和所述第一金属层14中的金属扩散到所述基底11、所述第一绝缘层12中；所述第二扩散阻挡层15用于阻挡所述籽晶层和所述第一金属层14中的金属扩散到所述第二绝缘层16中。
优选的，所述通孔底部的所述第一金属层14的厚度大于0.5μm。
优选的，所述空洞17顶部和底部的所述第二绝缘层16的厚度均大于或等于0.1μm，以使得所述空洞17为封口状态，以避免后续工艺中的膜层材料进入所述空洞17中。
所述第一绝缘层12和所述第二绝缘层16的材质可以为氧化硅、氮氧化硅和氮化硅等绝缘材料中的至少一种。
所述籽晶层和所述第一金属层14的材质可以为铜或其他可以采用电化学电镀工艺形成的金属。
所述第一扩散阻挡层13和所述第二扩散阻挡层15的材质可以为钛/氮化钛或钽/氮化钽等金属和金属氮化物的组合。
另外，所述第一绝缘层12还可以从所述通孔的内表面延伸至所述通孔外围的基底11上，此时，所述通孔中的各层结构的表面可以与所述通孔外围基底11上的第一绝缘层12的表面齐平。其中，在采用化学机械研磨工艺研磨去除所述通孔外围的基底11上的各层结构时，所述通孔外围的基底11表面的第一绝缘层12能够用于避免化学机械研磨工艺研磨所述基底11。
需要说明的是，在其他实施例中，所述通孔外围的基底11表面也可以未形成所述第一绝缘层12。
另外，所述半导体器件还可包括：
第三绝缘层，覆盖于所述基底11、所述第一绝缘层12、所述第一扩散阻挡层13、所述籽晶层、所述第一金属层14、所述第二扩散阻挡层15和所述第二绝缘层16上，所述第三绝缘层中形成有暴露出所述第一金属层14的沟槽(未图示)，所述沟槽还可以暴露出所述第一绝缘层12、所述第一扩散阻挡层13、所述籽晶层、所述第二扩散阻挡层15和所述第二绝缘层16；
第二金属层19，填充于所述沟槽中，以使得所述第二金属层19与所述第一金属层14电连接，从而通过所述第二金属层19将所述通孔中的所述第一金属层14引出。
需要说明的是，所述通孔外围基底11上的第三绝缘层中也可形成有其他沟槽，所述第二金属层19也填充于其他沟槽中，以使得所述第三绝缘层中形成有任意互连线结构。
其中，所述第三绝缘层的材质可以为氧化硅、氮氧化硅和氮化硅等绝缘材料中的至少一种。在图2g所示的实施例中，所述第三绝缘层包括刻蚀停止层181和层间介质层182，刻蚀停止层181和层间介质层182为不同的材料，第三绝缘层例如为自下向上形成的氮化硅层和氧化硅层。在另一实施例中，可以省略掉刻蚀停止层，第三绝缘层为一层间介质层。
另外，可以通过减薄或刻蚀所述基底11的背面，以暴露出所述通孔底面的第一金属层14，使得所述半导体器件还可包括：
第三金属层(未图示)，形成于所述通孔底面暴露出的所述第一金属层14上，所述第三金属层与所述通孔底面的第一金属层14电连接，并通过所述第一金属层14与所述基底11正面的所述第二金属层19实现电连接，所述背面与所述正面为相对的面。
从上述内容可知，在本实施例中，所述第一金属层14仅形成于所述通孔中的所述第一绝缘层12的表面，所述第一金属层14并未填充所述通孔，而是采用所述第二绝缘层16填充所述通孔，使得当所述通孔具有超大宽度时，能够降低填充所述通孔的难度，避免仅采用所述第一金属层14填充所述通孔而导致形成包含电镀液的空洞；并且，由于所述第一金属层14仅形成于所述第一绝缘层12的表面，使得能够减少执行电化学电镀工艺形成所述第一金属层14的时间，从而使得成本得到降低，也使得所述通孔外围基底11上的第一金属层14的厚度也很薄，从而使得采用化学机械研磨工艺研磨去除所述通孔外围基底11上的第一金属层14的难度得到降低，研磨时间减少，成本进一步得到降低；并且，由于所述第二绝缘层16中形成有空洞17，使得在执行退火工艺时，所述空洞17能够作为应力释放的缓冲区，从而使得应力能够得到很好的释放。
综上所述，本发明提供的半导体器件，包括：基底，所述基底中形成有通孔；第一绝缘层，形成于所述通孔的内表面；第一金属层，形成于所述通孔中的所述第一绝缘层的表面；第二绝缘层，填充于所述通孔中，所述第二绝缘层中形成有空洞。本发明提供的半导体器件在实现对具有超大宽度的通孔进行填充，以使得半导体器件具有很高的通流能力的同时，还能大幅降低对通孔进行填充的工艺难度以及制造成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (13)

1.一种半导体器件的制造方法，其特征在于，包括：
提供一基底，所述基底中形成有通孔；
形成第一绝缘层于所述通孔的内表面；
采用电化学电镀工艺形成第一金属层于所述通孔中的所述第一绝缘层的表面；
填充第二绝缘层于所述通孔中，所述第二绝缘层中形成有空洞。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在形成所述第一绝缘层于所述通孔的内表面之后且在采用电化学电镀工艺形成所述第一金属层于所述通孔中的所述第一绝缘层的表面之前，所述半导体器件的制造方法还包括：
形成第一扩散阻挡层于所述通孔中的所述第一绝缘层的表面；
沉积籽晶层于所述通孔中的所述第一扩散阻挡层的表面；
在采用电化学电镀工艺形成所述第一金属层于所述通孔中的所述第一绝缘层的表面之后且在填充所述第二绝缘层于所述通孔中之前，所述半导体器件的制造方法还包括：
形成第二扩散阻挡层于所述通孔中的所述第一金属层的表面。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法还包括：
执行退火工艺。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法还包括：
形成第三绝缘层覆盖于所述基底、所述第一绝缘层、所述第一金属层和所述第二绝缘层上；
刻蚀所述第三绝缘层，以形成暴露出所述第一金属层的沟槽；
填充第二金属层于所述沟槽中。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述通孔的俯视面为圆形，所述通孔的直径大于或等于5μm，所述通孔的深宽比为1～20。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述空洞顶部和底部的所述第二绝缘层的厚度均大于或等于0.1μm。
7.如权利要求1-6中任一项所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法还包括：
减薄或刻蚀所述基底的背面，以暴露出所述通孔底面的所述第一金属层；
形成第三金属层于暴露出的所述第一金属层上，所述第三金属层与所述第一金属层电连接。
8.一种半导体器件，其特征在于，包括：
基底，所述基底中形成有通孔；
第一绝缘层，形成于所述通孔的内表面；
第一金属层，形成于所述通孔中的所述第一绝缘层的表面；
第二绝缘层，填充于所述通孔中，所述第二绝缘层中形成有空洞。
9.如权利要求8所述的半导体器件，其特征在于，所述半导体器件还包括：
第一扩散阻挡层，形成于所述第一绝缘层与所述第一金属层之间；
籽晶层，形成于所述第一扩散阻挡层与所述第一金属层之间；
第二扩散阻挡层，形成于所述第一金属层与所述第二绝缘层之间。
10.如权利要求8所述的半导体器件，其特征在于，所述半导体器件还包括：
第三绝缘层，覆盖于所述基底、所述第一绝缘层、所述第一金属层和所述第二绝缘层上，所述第三绝缘层中形成有暴露出所述第一金属层的沟槽；
第二金属层，填充于所述沟槽中。
11.如权利要求8所述的半导体器件，其特征在于，所述通孔的俯视面为圆形，所述通孔的直径大于或等于5μm，所述通孔的深宽比为1～20。
12.如权利要求8所述的半导体器件，其特征在于，所述空洞顶部和底部的所述第二绝缘层的厚度均大于或等于0.1μm。
13.如权利要求8-12中任一项所述的半导体器件，其特征在于，所述半导体器件还包括：
第三金属层，与所述通孔底面的所述第一金属层电连接。
CN202211185301.7A 2022-09-27 2022-09-27 半导体器件及其制造方法 Pending CN115424978A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211185301.7A CN115424978A (zh) 2022-09-27 2022-09-27 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211185301.7A CN115424978A (zh) 2022-09-27 2022-09-27 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN115424978A true CN115424978A (zh) 2022-12-02

Family

ID=84207042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211185301.7A Pending CN115424978A (zh) 2022-09-27 2022-09-27 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN115424978A (zh)

Similar Documents

Publication Publication Date Title
TWI525776B (zh) 最佳化之環型銅直通基板穿孔
TWI406381B (zh) 半導體裝置及其形成方法
US8421238B2 (en) Stacked semiconductor device with through via
US9087878B2 (en) Device with through-silicon via (TSV) and method of forming the same
TWI495071B (zh) 具有穿透基板互連之半導體
TWI463584B (zh) 將淺溝槽隔離及穿透基板之通孔整合至積體電路設計中
US8492878B2 (en) Metal-contamination-free through-substrate via structure
US9633929B2 (en) TSV formation
EP2436031B1 (en) Method of forming through-substrate vias
US7919834B2 (en) Edge seal for thru-silicon-via technology
TW201230279A (en) Integrated circuit device and method of forming the same
TWI447850B (zh) 直通基材穿孔結構及其製造方法
WO2010035375A1 (ja) 半導体装置及びその製造方法
US8913402B1 (en) Triple-damascene interposer
TW201426963A (zh) 晶圓堆疊結構及其製作方法
CN111968953A (zh) 硅通孔结构及其制备方法
CN113707641A (zh) 半导体器件及其制作方法
TW201351587A (zh) 穿矽通孔及其製作方法
US7579258B2 (en) Semiconductor interconnect having adjacent reservoir for bonding and method for formation
TW202406018A (zh) 具有高深寬比tsv的電連接結構及其製造方法
JP2013046006A (ja) 半導体装置及びその製造方法
CN115424978A (zh) 半导体器件及其制造方法
TWI705527B (zh) 形成積體電路結構之方法、積體電路裝置、和積體電路結構
KR20230059653A (ko) 반도체 장치 제조 방법
TWI447881B (zh) 矽貫通電極結構及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication