CN115422090A - 一种Pattern生成方法及装置 - Google Patents

一种Pattern生成方法及装置 Download PDF

Info

Publication number
CN115422090A
CN115422090A CN202211364271.6A CN202211364271A CN115422090A CN 115422090 A CN115422090 A CN 115422090A CN 202211364271 A CN202211364271 A CN 202211364271A CN 115422090 A CN115422090 A CN 115422090A
Authority
CN
China
Prior art keywords
instruction
file
waveform
pattern
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211364271.6A
Other languages
English (en)
Other versions
CN115422090B (zh
Inventor
张海云
张满新
马迁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ziguang Tongxin Microelectronics Co Ltd
Original Assignee
Ziguang Tongxin Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ziguang Tongxin Microelectronics Co Ltd filed Critical Ziguang Tongxin Microelectronics Co Ltd
Priority to CN202211364271.6A priority Critical patent/CN115422090B/zh
Publication of CN115422090A publication Critical patent/CN115422090A/zh
Application granted granted Critical
Publication of CN115422090B publication Critical patent/CN115422090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Prevention of errors by analysis, debugging or testing of software
    • G06F11/3668—Testing of software
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Communication Control (AREA)

Abstract

本申请提供了一种Pattern生成方法及装置，涉及自动测试的技术领域，包括：获取通信协议；获取指令文件；根据所述通信协议，获取所述指令文件中的每个指令对应的波形；根据所述指令文件和所述指令文件中的每个指令对应的波形，生成Pattern。本方法利用在通信编码具有通信协议时，预期激励与波形已知的结论，在Pattern生成过程中省去仿真波形的过程，以提高生成效率。尤其在需要大量Pattern文件的大型测试中，利用该脚本化的方法可以省去大量仿真所需的时间，直接将指令转换为Pattern，有效减少Pattern生成的时间，提高研发效率。

Description

一种Pattern生成方法及装置
技术领域
本申请涉及自动测试的技术领域，特别是涉及一种Pattern生成方法及装置。
背景技术
Pattern文件是半导体产业意指集成电路自动测试机（Automatic TestEquipment，ATE机台）测试集成电路时的输入文件，用于定义时钟、数字输入和数字输出信息。其中，时钟用于同步数字输入和数字输出；数字输入为ATE机台向被测集成电路发送的激励；数字输出为被测集成电路向ATE机台发出的响应。ATE机台通过Pattern文件定义的时钟、数字输入向被测集成电路发送激励信号序列，并获取集成电路的输出，同时比对Pattern文件定义的时钟和数字输出，从而判断被测集成电路的功能是否符合测试预期。
现有生成ATE机台测试Pattern的方法是通过模拟仿真获得的。在服务器上运行的电子设计自动化（Electronic Design Automation，EDA）工具产生仿真测试激励、获取被测集成电路仿真响应的同时，通过在后台抓取激励与响应的波形信号生成测试Pattern。但由于集成电路的规模不同，一般仿真一条激励与应答，需要几秒钟至上小时的量级，导致此方法在面对大量需要生成的Pattern时，仿真速度慢，生成效率低。
因此，如何减少Pattern生成的时间，是本领域技术人员亟需解决的技术问题。
发明内容
有鉴于此，本申请实施例提供了一种Pattern生成方法及装置，旨在减少Pattern生成的时间。
第一方面，本申请实施例提供了一种Pattern生成方法，包括：
获取通信协议，所述通信协议用于描述至少一个指令与至少一个波形的对应关系；
获取指令文件，所述指令文件包括至少一个指令；
根据所述通信协议，获取所述指令文件中的每个指令对应的波形；
根据所述指令文件和所述指令文件中的每个指令对应的波形，生成Pattern。
可选的，所述指令包括发送指令和接收指令，所述根据所述指令文件和所述指令文件中的每个指令对应的波形，生成Pattern，包括：
获取所述指令文件中的第一指令和第一波形，所述第一指令为所述指令文件中的第一条指令，所述第一波形为与所述第一指令对应的波形；
响应于所述第一指令为所述发送指令，利用所述第一指令和所述第一波形，生成第一发送Pattern；
响应于所述第一指令为所述接收指令，利用所述第一指令和所述第一波形，生成第一接收Pattern。
可选的，所述方法还包括：
响应于所述第一指令不是所述指令文件中的最后一个指令，利用第二指令替换所述第一指令，重新执行所述获取所述指令文件中的第一指令和第一波形，直至所述第一指令是所述指令文件中的最后一个指令，所述第二指令为所述第一指令的下一条指令。
可选的，所述根据所述指令文件和所述指令文件中的每个指令对应的波形，生成Pattern，包括：
利用不归零码，根据所述指令文件和所述指令文件中的每个指令对应的波形，生成Pattern。
第二方面，本申请实施例提供了一种Pattern生成装置，包括：
第一获取模块，用于获取通信协议，所述通信协议用于描述至少一个指令与至少一个波形的对应关系；
第二获取模块，用于获取指令文件，所述指令文件包括至少一个指令；
波形转换模块，用于根据所述通信协议，获取所述指令文件中的每个指令对应的波形；
Pattern生成模块，用于根据所述指令文件和所述指令文件中的每个指令对应的波形，生成Pattern。
可选的，所述指令包括发送指令和接收指令，所述Pattern生成模块，包括：
第一获取单元，用于获取所述指令文件中的第一指令和第一波形，所述第一指令为所述指令文件中的第一条指令，所述第一波形为与所述第一指令对应的波形；
发送Pattern生成单元，用于响应于所述第一指令为所述发送指令，利用所述第一指令和所述第一波形，生成第一发送Pattern；
接收Pattern生成单元，用于响应于所述第一指令为所述接收指令，利用所述第一指令和所述第一波形，生成第一接收Pattern。
可选的，所述装置还包括：
循环模块，用于响应于所述第一指令不是所述指令文件中的最后一个指令，利用第二指令替换所述第一指令，重新执行所述获取所述指令文件中的第一指令和第一波形，直至所述第一指令是所述指令文件中的最后一个指令，所述第二指令为所述第一指令的下一条指令。
可选的，所述Pattern生成模块，包括：
不归零码单元，用于利用不归零码，根据所述指令文件和所述指令文件中的每个指令对应的波形，生成Pattern。
第三方面，本申请实施例提供了一种Pattern生成设备，所述设备包括存储器和处理器，所述存储器用于存储指令或代码，所述处理器用于执行所述指令或代码，以使所述设备执行前述第一方面任一项所述的Pattern生成方法。
第四方面，本申请实施例提供了一种计算机存储介质，所述计算机存储介质中存储有代码，当所述代码被运行时，运行所述代码的设备实现前述第一方面任一项所述的Pattern生成方法。
本申请实施例提供了一种Pattern生成方法及装置，在执行所述方法时，先获取通信协议，所述通信协议用于描述至少一个指令与至少一个波形的对应关系；后获取指令文件，所述指令文件包括至少一个指令；然后，根据所述通信协议，获取所述指令文件中的每个指令对应的波形；最后根据所述指令文件和所述指令文件中的每个指令对应的波形，生成Pattern。这样，利用在通信编码具有通信协议时，预期激励与波形已知的结论，在Pattern生成过程中省去仿真波形的过程，提高生成效率。尤其在需要大量Pattern文件的大型测试中，利用该脚本化的方法可以省去大量仿真所需的时间，直接将指令转换为Pattern，有效减少Pattern生成的时间，提高研发效率。
附图说明
为更清楚地说明本实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的Pattern生成方法的一种方法流程图；
图2为本申请实施例提供的Pattern生成方法的另一种方法流程图；
图3为本申请实施例提供的I2C接口协议示意图；
图4为本申请实施例提供的第一指令的部分波形示意图；
图5为本申请实施例提供的等待时间标注示意图；
图6为本申请实施例提供的Pattern生成装置的一种结构示意图。
具体实施方式
现有生成ATE机台测试Pattern的方法是通过模拟仿真获得的。在服务器上运行的电子设计自动化（Electronic Design Automation，EDA）工具产生仿真测试激励、获取被测集成电路仿真响应的同时，通过在后台抓取激励与响应的波形信号生成测试Pattern。但由于集成电路的规模不同，一般仿真一条激励与应答，需要几秒钟至上小时的量级，导致此方法在面对大量需要生成的Pattern时，仿真速度慢，生成效率低。
本申请实施例提供的方法由计算机设备执行，用于减少Pattern生成的时间。
显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参见图1，图1为本申请实施例提供的Pattern生成方法的一种方法流程图，包括：
步骤S101：获取通信协议。
通信协议是指通信双方完成通信或服务所必须遵循的规则和约定，在本实施例中用于描述至少一个指令与至少一个波形的对应关系。通信协议中包括指令文件中出现的所有指令及其对应的波形。
以上通信协议可以是通用的通信协议，也可以是通信双方自定义的通信协议。通过此协议，在得知指令的情况下，可以直接预期与其对应的激励与波形。
步骤S102：获取指令文件。
指令文件是包括至少一条指令的文件，其中的每条指令都可以对应地在通信协议中找到其波形。作为一种可能的实施方式，所述指令包括发送指令和接收指令，其中发送指令对应激励波形，接收指令对应响应波形，即应答波形。
步骤S103：根据所述通信协议，获取所述指令文件中的每个指令对应的波形。
因为通过通信协议，可以在得知指令的情况下，可以直接预期与其对应的波形，所以，可以根据通信协议的内容，获取所述指令文件中的每个指令对应的波形。即不必在服务器上运行的电子设计自动化（Electronic Design Automation，EDA）工具产生仿真测试激励、获取被测集成电路仿真响应的同时，通过在后台抓取激励与响应的波形信号生成测试Pattern，可以减少Pattern生成时间。尤其在需要大量Pattern文件的大型测试中，每仿真一条激励与应答，需要几秒钟至上小时的量级。通过本步骤的方式，直接获取指令文件中的每个指令对应的波形，可以大大减少仿真所需要的时间，有效减少Pattern生成的时间，提高研发效率。
步骤S104：根据所述指令文件和所述指令文件中的每个指令对应的波形，生成Pattern。
根据指令文件中每条指令及其对应的波形，都可以生成对应的Pattern。依据机台支持编码方法或个人使用习惯，可选用不同的编码方式，转化成Pattern的方法在这里不作限定。例如，将指令转换成机台Pattern时，时钟线SCL和数据信号线SDA可以都使用NRZ编码方式（即正电平表示1，低电平表示0)。
作为一种可能的实施方式，进行Pattern编码时，测试Pattern文件与ATE机台程序被共同编译后，会存储在机台记忆（机台memory）中。再由模拟发生器（Pattern generator）电路来产生数字输入测试激励，并对测试Pattern中的数字输出的被测集成电路响应做比对。
综上所述，本实施例利用在通信编码具有通信协议时，预期激励与波形已知的结论，在Pattern生成过程中省去仿真波形的过程，提高生成效率。尤其在需要大量Pattern文件的大型测试中，利用该脚本化的方法可以省去大量仿真所需的时间，直接将指令转换为Pattern，有效减少Pattern生成的时间，提高研发效率。
在本申请实施例中，上述图1所述的步骤存在多种可能的实现方式，下面分别进行介绍。需要说明的是，下文介绍中给出的实现方式仅作为示例性的说明，并不代表本申请实施例的全部实现方式。
参见图2，该图为本申请实施例提供的Pattern生成方法的另一种方法流程图，包括：
步骤S201：获取通信协议。
例如，参见图3，图3为本申请实施例提供的I2C接口协议示意图。如图所示，I2C接口协议帧格式规定如下：
时钟线(SCL)：由主设备提供。
数据信号线(SDA)：主从设备均可控制。
起始位(START)：当SCL为高电平的时候，SDA拉低，表示起始位。
地址位(ADDRESS)：ADDRESS为从设备的地址。
读写请求位(R/W)：读写请求位为0时，表示后续DATA由主设备发送，DATA后的ACK由从设备发送；读写请求位为1时，表示后续DATA由从设备发送，DATA后的ACK由主设备发送。
数据位(DATA)：起始位之后的8个数据位。
应答位(ACK)：在8个数据位传输结束之后，主机释放SDA，将其拉高，从机拉低SDA作为应答，表示从机接收到了数据。
结束位(STOP)：应答位结束之后，在SCL为高电平的时候，SDA拉高，表示结束位。
步骤S202：获取指令文件。
例如，指令文件中包括如下指令：
f 505a0034000400000af0caa5；#发送指令(激励)
assert 515a010002900093a5 ；#接收数据(应答)
其中，第一指令为发送指令，第二指令为接收指令，#后为注释。此时，ATE机台做I2C的主设备，被测集成电路为I2C的从设备，且I2C从设备地址为0x28(7bit)。
步骤S203：根据所述通信协议，获取所述指令文件中的每个指令对应的波形。
例如，参见图4，图4为本申请实施例提供的第一指令的部分波形示意图。图中所示是根据通信协议获取的步骤S202中的第一指令对应的波形。图4中的等待时间通过图5进一步解释，参见图5，图5为本申请实施例提供的等待时间标注示意图。所述等待时间是发送指令和返回之间的等待时间。
步骤S204：获取所述指令文件中的第一指令和第一波形。
第一指令为所述指令文件中的第一条指令，第一波形为与所述第一指令对应的波形。
步骤S205：响应于所述第一指令为所述发送指令，利用所述第一指令和所述第一波形，生成第一发送Pattern。
判断指令是发送指令还是接收指令，将指令转换成不同类型的Pattern。
其中，发送指令表示机台发送包括W信号，在第一帧中读/写（R/W bit）的协议格式中的第一个字节（slave address）后，ATE机台发送指令，被测集成电路接收。
步骤S206：响应于所述第一指令为所述接收指令，利用所述第一指令和所述第一波形，生成第一接收Pattern。
判断指令是发送指令还是接收指令，将指令转换成不同类型的Pattern。
其中，接收指令表示机台发送包括R信号，在第一帧中R/W bit的协议格式中的第一个字节（slave address）后，被测集成电路发送数据，ATE机台接收数据。
因发送指令和接收指令不同，因此可以分别进行Pattern编码，以形成脚本化的转化方法，但具体编码规则在此不作限定。
作为一种可能的实施方式，Pattern中的0表示驱动输入低电平；1表示驱动输入高电平；N表示驱动输入负向脉冲；P表示驱动输入正向脉冲；L表示比较输出低电平；H表示比较输出高电平；Z表示高阻状态检出；X表示不关心输出状态。
可以根据通信协议预先规定起始位、结束位等特殊位置的Pattern编码方式。
例如，起始位START由机台驱动，波形特征为当SCL为高时，SDA由高拉低，Pattern如下表示：
scl, sda, trig;
SPM_Pattern (write_sram){
*XX0*TS1, RPT 5 ;
*110*TS1, RPT 5 ;
*100*TS1, RPT 5 ;
其中*后第1列数据为SCL信号，第2列数据为SDA信号，第3列为trig信号，用于ATE机台调试。
结束位STOP由机台驱动，波形特征为，当SCL为高时，SDA由低拉高，Pattern如下表示：
*100*TS1, RPT 5 ;
*110*TS1, RPT 5 ;
发送指令为机台发送激励，集成电路接收。此时，ADDR相关bit、R/W相关bit和DATA相关bit由ATE机台驱动，ACK相关bit由被测集成电路发送。接收数据为被测集成电路发送数据，ATE机台接收。但此时按照协议第一帧为slave地址匹配和R/W状态请求，此帧仍由ATE机台驱动。此时ADDR相关bit、R/W相关bit由ATE机台驱动，第一帧的ACK由被测集成电路驱动。后续帧为被测集成电路发送数据，DATA由被测集成电路驱动，ATE机台接收，而ACK由ATE机台驱动。当ATE机台想结束接收数据时，ACK由ATE机台给高，表示不再继续接收，然后发送STOP标志。
除起始位和结束位的编码部分，包括ADDR相关bit、R/W请求bit、DATA相关bit，不论是由ATE机台驱动还是由被测集成电路驱动，SDA在SCL为高时不允许变化，SDA保持；当SCL为低时，允许SDA切换状态。需要注意的是，以上切换时序应符合I2C协议时序要求。当SDA信号由ATE机台驱动时，SCL为低时，SDA信号切换，切换时机由机台决定，也需要符合I2C时序要求。
另外，SCL由10个cycleTS1时钟周期组成一个SCL时钟周期，5个TS1时钟为低，5个TS1时钟为高，当SCL为低2个TS1时钟时，SDA信号切换。当SDA信号由被测集成电路驱动时，依据协议，在SCL为低时SDA信号状态切换，在SCL为高时SDA信号保持，机台仅关心SCL为高时的SDA状态，所以SDA由被测集成电路驱动时，SCL为低时，Pattern对SDA的期待状态为X即可，而SCL为高时，Pattern给出明确期待SDA的状态为H或者L。
接下来，以步骤S202中的第一指令为例说明一种Pattern编码方式。
当被测集成电路的从地址slave_addr=28时，ATE机台请求W时，且从机被测集成电路的ACK应答为低时，Pattern如下表示：
*000*TS1, RPT 2 ;
*000*TS1, RPT 3 ;
*100*TS1, RPT 5 ;
*000*TS1, RPT 2 ;
*010*TS1, RPT 3 ;
*110*TS1, RPT 5 ;
*010*TS1, RPT 2 ;
*000*TS1, RPT 3 ;
*100*TS1, RPT 5 ;
*000*TS1, RPT 2 ;
*010*TS1, RPT 3 ;
*110*TS1, RPT 5 ;
*010*TS1, RPT 2 ;
*000*TS1, RPT 3 ;
*100*TS1, RPT 5 ;
*000*TS1, RPT 2 ;
*000*TS1, RPT 3 ;
*100*TS1, RPT 5 ;
*000*TS1, RPT 2 ;
*000*TS1, RPT 3 ;
*100*TS1, RPT 5 ;
*000*TS1, RPT 2 ;
*000*TS1, RPT 3 ;
*100*TS1, RPT 5 ;
*0X0*TS1, RPT 5 ;
*1L0*TS1, RPT 5 ;
例中，每两帧数据之间设置等待时间，该等待时间需要依据DUT具体情况而定，Pattern表示如下：
*010*TS1, RPT 60;
例中，发送指令和接收数据之间，设置等待时间，等待时间依据DUT处理指令时间而定。接收数据和下一条发送指令之间设置等待时间，等待时间依据机台接收数据后处理时间而定。此外，等待时间设置过长的话，会影响Pattern测试效率。具体Pattern表示如下：
*110*TS1, RPT 65535;
*110*TS1, RPT 65535;
*110*TS1, RPT 65535;
步骤S207：响应于所述第一指令不是所述指令文件中的最后一个指令，利用第二指令替换所述第一指令，返回步骤S204。
通过判断第一指令是否为所述指令文件中的最后一个指令，以在第一指令不是所述指令文件中的最后一个指令时，利用第二指令替换所述第一指令。重新执行步骤S204，进行下一条指令的Pattern生成。通过设置这一条件，可以让整个指令文件自动从头到尾遍历执行Pattern生成，不需要人工干预，充分提高Pattern生成的自动化及效率。
综上所述，本实施例不仅可以利用在通信编码具有通信协议时，预期激励与波形已知的结论，在Pattern生成过程中省去仿真波形的过程，提高生成效率。而且，设置循环生成Pattern的方法，可以让整个指令文件自动从头到尾遍历执行Pattern生成，不需要人工干预，充分提高Pattern生成的自动化及效率。
以上为本申请实施例提供Pattern生成方法的一些具体实现方式，基于此，本申请还提供了对应的装置。下面将从功能模块化的角度对本申请实施例提供的装置进行介绍。
参见图6所示的Pattern生成装置的一种结构示意图，该装置600包括第一获取模块601、第二获取模块602、波形转换模块603和Pattern生成模块604。
第一获取模块601，用于获取通信协议，所述通信协议用于描述至少一个指令与至少一个波形的对应关系；
第二获取模块602，用于获取指令文件，所述指令文件包括至少一个指令；
波形转换模块603，用于根据所述通信协议，获取所述指令文件中的每个指令对应的波形；
Pattern生成模块604，用于根据所述指令文件和所述指令文件中的每个指令对应的波形，生成Pattern。
作为一种可能的实施方式，所述指令包括发送指令和接收指令，所述Pattern生成模块604，包括：
第一获取单元，用于获取所述指令文件中的第一指令和第一波形，所述第一指令为所述指令文件中的第一条指令，所述第一波形为与所述第一指令对应的波形；
发送Pattern生成单元，用于响应于所述第一指令为所述发送指令，利用所述第一指令和所述第一波形，生成第一发送Pattern；
接收Pattern生成单元，用于响应于所述第一指令为所述接收指令，利用所述第一指令和所述第一波形，生成第一接收Pattern。
作为一种可能的实施方式，所述装置600还包括：
循环模块，用于响应于所述第一指令不是所述指令文件中的最后一个指令，利用第二指令替换所述第一指令，重新执行所述获取所述指令文件中的第一指令和第一波形，直至所述第一指令是所述指令文件中的最后一个指令，所述第二指令为所述第一指令的下一条指令。
作为一种可能的实施方式，所述Pattern生成模块604，包括：
不归零码单元，用于利用不归零码，根据所述指令文件和所述指令文件中的每个指令对应的波形，生成Pattern。
第三方面，本申请实施例提供了一种设备，所述设备包括存储器和处理器，所述存储器用于存储指令或代码，所述处理器用于执行所述指令或代码，以使所述设备执行前述第一方面任一项所述的Pattern生成方法。
本申请实施例还提供了对应的设备以及计算机存储介质，用于实现本申请实施例提供的方案。
其中，所述设备包括存储器和处理器，所述存储器用于存储指令或代码，所述处理器用于执行所述指令或代码，以使所述设备执行本申请任一实施例所述的Pattern生成方法。
所述计算机存储介质中存储有代码，当所述代码被运行时，运行所述代码的设备实现本申请任一实施例所述的Pattern生成方法。
本申请实施例中提到的 “第一”、“第二”（若存在）等名称中的“第一”、“第二”只是用来做名字标识，并不代表顺序上的第一、第二。
通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到上述实施例方法中的全部或部分步骤可借助软件加通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如只读存储器（英文：read-only memory，ROM）/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者诸如路由器等网络通信设备）执行本申请各个实施例或者实施例的某些部分所述的方法。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述仅是本申请示例性的实施方式，并非用于限定本申请的保护范围。

Claims (10)

1.一种Pattern生成方法，其特征在于，所述方法包括：
获取通信协议，所述通信协议用于描述至少一个指令与至少一个波形的对应关系；
获取指令文件，所述指令文件包括至少一个指令；
根据所述通信协议，获取所述指令文件中的每个指令对应的波形；
根据所述指令文件和所述指令文件中的每个指令对应的波形，生成Pattern。
2.根据权利要求1所述的方法，其特征在于，所述指令包括发送指令和接收指令，所述根据所述指令文件和所述指令文件中的每个指令对应的波形，生成Pattern，包括：
获取所述指令文件中的第一指令和第一波形，所述第一指令为所述指令文件中的第一条指令，所述第一波形为与所述第一指令对应的波形；
响应于所述第一指令为所述发送指令，利用所述第一指令和所述第一波形，生成第一发送Pattern；
响应于所述第一指令为所述接收指令，利用所述第一指令和所述第一波形，生成第一接收Pattern。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
响应于所述第一指令不是所述指令文件中的最后一个指令，利用第二指令替换所述第一指令，重新执行所述获取所述指令文件中的第一指令和第一波形，直至所述第一指令是所述指令文件中的最后一个指令，所述第二指令为所述第一指令的下一条指令。
4.根据权利要求1所述的方法，其特征在于，所述根据所述指令文件和所述指令文件中的每个指令对应的波形，生成Pattern，包括：
利用不归零码，根据所述指令文件和所述指令文件中的每个指令对应的波形，生成Pattern。
5.一种Pattern生成装置，其特征在于，所述装置包括：
第一获取模块，用于获取通信协议，所述通信协议用于描述至少一个指令与至少一个波形的对应关系；
第二获取模块，用于获取指令文件，所述指令文件包括至少一个指令；
波形转换模块，用于根据所述通信协议，获取所述指令文件中的每个指令对应的波形；
Pattern生成模块，用于根据所述指令文件和所述指令文件中的每个指令对应的波形，生成Pattern。
6.根据权利要求5所述的装置，其特征在于，所述指令包括发送指令和接收指令，所述Pattern生成模块，包括：
第一获取单元，用于获取所述指令文件中的第一指令和第一波形，所述第一指令为所述指令文件中的第一条指令，所述第一波形为与所述第一指令对应的波形；
发送Pattern生成单元，用于响应于所述第一指令为所述发送指令，利用所述第一指令和所述第一波形，生成第一发送Pattern；
接收Pattern生成单元，用于响应于所述第一指令为所述接收指令，利用所述第一指令和所述第一波形，生成第一接收Pattern。
7.根据权利要求6所述的装置，其特征在于，所述装置还包括：
循环模块，用于响应于所述第一指令不是所述指令文件中的最后一个指令，利用第二指令替换所述第一指令，重新执行所述获取所述指令文件中的第一指令和第一波形，直至所述第一指令是所述指令文件中的最后一个指令，所述第二指令为所述第一指令的下一条指令。
8.根据权利要求5所述的装置，其特征在于，所述Pattern生成模块，包括：
不归零码单元，用于利用不归零码，根据所述指令文件和所述指令文件中的每个指令对应的波形，生成Pattern。
9.一种Pattern生成设备，其特征在于，所述设备包括存储器和处理器，所述存储器用于存储指令或代码，所述处理器用于执行所述指令或代码，以使所述设备执行权利要求1至4任一项所述的Pattern生成方法。
10.一种计算机存储介质，其特征在于，所述计算机存储介质中存储有代码，当所述代码被运行时，运行所述代码的计算机存储设备实现权利要求1至4任一项所述的Pattern生成方法。
CN202211364271.6A 2022-11-02 2022-11-02 一种Pattern生成方法及装置 Active CN115422090B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211364271.6A CN115422090B (zh) 2022-11-02 2022-11-02 一种Pattern生成方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211364271.6A CN115422090B (zh) 2022-11-02 2022-11-02 一种Pattern生成方法及装置

Publications (2)

Publication Number Publication Date
CN115422090A true CN115422090A (zh) 2022-12-02
CN115422090B CN115422090B (zh) 2023-03-21

Family

ID=84207182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211364271.6A Active CN115422090B (zh) 2022-11-02 2022-11-02 一种Pattern生成方法及装置

Country Status (1)

Country Link
CN (1) CN115422090B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2530968A1 (en) * 2011-05-30 2012-12-05 Sequans Communications Method for testing a device bound to be inserted in a mobile terminal, as well as corresponding system, device and computer program product
CN104322026A (zh) * 2012-04-16 2015-01-28 英特尔公司 至少部分地生成和/或接收包括至少一个波形的信号
CN106294144A (zh) * 2016-08-04 2017-01-04 芯原微电子(上海)有限公司 串行通信协议的测试向量的生成方法、系统及服务器
CN110632499A (zh) * 2019-09-23 2019-12-31 珠海格力电器股份有限公司 基于测试对象的测试向量生成方法及存储介质
CN113810240A (zh) * 2020-06-15 2021-12-17 北京小米移动软件有限公司 通讯协议解析方法、装置及计算机可读存储介质
CN115086072A (zh) * 2022-07-20 2022-09-20 紫光同芯微电子有限公司 一种智能卡攻击测试方法及装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2530968A1 (en) * 2011-05-30 2012-12-05 Sequans Communications Method for testing a device bound to be inserted in a mobile terminal, as well as corresponding system, device and computer program product
CN104322026A (zh) * 2012-04-16 2015-01-28 英特尔公司 至少部分地生成和/或接收包括至少一个波形的信号
CN106294144A (zh) * 2016-08-04 2017-01-04 芯原微电子(上海)有限公司 串行通信协议的测试向量的生成方法、系统及服务器
CN110632499A (zh) * 2019-09-23 2019-12-31 珠海格力电器股份有限公司 基于测试对象的测试向量生成方法及存储介质
CN113810240A (zh) * 2020-06-15 2021-12-17 北京小米移动软件有限公司 通讯协议解析方法、装置及计算机可读存储介质
CN115086072A (zh) * 2022-07-20 2022-09-20 紫光同芯微电子有限公司 一种智能卡攻击测试方法及装置

Also Published As

Publication number Publication date
CN115422090B (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
US6295623B1 (en) System for testing real and simulated versions of an integrated circuit
CN112285538B (zh) 芯片测试方法及系统
CN115202947A (zh) 基于调试接口的芯片测试向量生成方法
CN110632499B (zh) 基于测试对象的测试向量生成方法及存储介质
CN102565683B (zh) 一种测试向量的生成与验证方法
CN101763299B (zh) 一种通用串行总线设备测试方法和装置
CN114281624B (zh) 一种i2c信号完整性的测试方法、系统、装置及设备
CN116340073B (zh) 测试方法、装置及系统
CN117572217A (zh) 一种集成电路测试激励方法、装置、设备及存储介质
CN115422090B (zh) 一种Pattern生成方法及装置
CN105158673A (zh) 一种ate机台文件的生成方法及装置
CN119149471A (zh) 一种半双工的片间spi访问寄存器的方法及系统
CN115421020A (zh) 一种集成电路测试信号的生成方法与测试方法
CN112462248B (zh) 一种测试信号输出系统及其使用方法
CN115756996A (zh) 一种芯片测试方法、装置、设备及可读存储介质
CN115758963A (zh) 芯片eda仿真中打印信息的处理装置、方法及系统
CN110502067B (zh) Fpga信号时序的获取方法及系统
KR20140022167A (ko) 메모리 테스터에서 레이트 및 타이밍 발생장치
CN217766718U (zh) 一种芯片测试系统
CN117217142B (zh) 基于时分复用的芯片联合仿真方法、电子设备和介质
Wang et al. Universal Semiconductor ATPG Solutions for ATE Platform under the Trend of AI and ADAS
CN116909935B (zh) 基于单一处理模块接口的芯片联合仿真方法、设备和介质
JP3126127B2 (ja) 試験データ圧縮方式
CN114816868B (zh) 实现串行接口芯片测试的方法
CN119805051A (zh) 一种数模协同测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant