CN115412092B - 高线性度无尾电流舵数模转换器 - Google Patents

高线性度无尾电流舵数模转换器 Download PDF

Info

Publication number
CN115412092B
CN115412092B CN202211067876.9A CN202211067876A CN115412092B CN 115412092 B CN115412092 B CN 115412092B CN 202211067876 A CN202211067876 A CN 202211067876A CN 115412092 B CN115412092 B CN 115412092B
Authority
CN
China
Prior art keywords
nmos transistor
load
digital
drain
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211067876.9A
Other languages
English (en)
Other versions
CN115412092A (zh
Inventor
王楠
李承哲
钟英权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiyiwei Semiconductor Shanghai Co ltd
Original Assignee
Jiyiwei Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiyiwei Semiconductor Shanghai Co ltd filed Critical Jiyiwei Semiconductor Shanghai Co ltd
Priority to CN202211067876.9A priority Critical patent/CN115412092B/zh
Publication of CN115412092A publication Critical patent/CN115412092A/zh
Application granted granted Critical
Publication of CN115412092B publication Critical patent/CN115412092B/zh
Priority to PCT/CN2023/112939 priority patent/WO2024046106A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请公开一种高线性度无尾电流舵数模转换器，包括：若干比特数模转换单元、运算放大器和电流源，每个单元包括：第一和第二负载PMOS晶体管、第一和第二负载电阻、第一至第四NMOS晶体管，第一负载PMOS晶体管漏极连接第一NMOS晶体管漏极和第一负载电阻一端，第二负载PMOS晶体管漏极连接第二NMOS晶体管漏极和第二负载电阻一端，第一NMOS晶体管源极连接第三NMOS晶体管漏极，第二NMOS晶体管源极连接第四NMOS晶体管漏极，第三和第四NMOS晶体管栅极各连接一对差分输入信号。第一和第二负载PMOS晶体管栅极连接运放输出，第一和第二负载电阻另一端连接运放正相输入端，运放负向输入端连接参考电压。电流源连接第一和第二NMOS晶体管栅极。在高速高摆幅应用中实现高线性化无尾DAC。

Description

高线性度无尾电流舵数模转换器
技术领域
本发明一般涉及集成电路技术领域，特别涉及一种高线性度无尾电流舵数模转换器。
背景技术
传统的无尾高速数模转换器(DAC)存在线性度问题，如图1所示，因为输出共模由
Figure BDA0003828676670000011
设置，其中RL在大多数时间等于50欧姆，而Idac主要由摆幅要求决定。较高摆幅的应用通常伴随着较低的输出共模，这给DAC的NMOS Mn1/Mn2.带来了余量问题。
发明内容
本发明的目的在于提供一种高线性度无尾电流舵数模转换器，在高速高摆幅应用中采用线性化技术的无尾DAC。
本申请公开了一种高线性度无尾电流舵数模转换器，包括：
若干个比特数模转换单元，每个所述数模转换单元包括：第一和第二负载PMOS晶体管、第一和第二负载电阻、以及第一至第四NMOS晶体管，所述第一和第二负载PMOS晶体管的源极均连接电源端，所述第一负载PMOS晶体管的漏极连接所述第一NMOS晶体管的漏极和所述第一负载电阻的一端，所述第二负载PMOS晶体管的漏极连接所述第二NMOS晶体管的漏极和所述第二负载电阻的一端，所述第一NMOS晶体管的源极连接所述第三NMOS晶体管的漏极，所述第二NMOS晶体管的源极连接所述第四NMOS晶体管的漏极，所述第三和第四NMOS晶体管的栅极分别连接一对差分输入信号，源极均连接地端；
运算放大器，所述第一和第二负载PMOS晶体管的栅极均连接所述运算放大器的输出端，所述第一和第二负载电阻的另一端相连并连接所述运算放大器的正相输入端，所述运算放大器的负向输入端连接参考电压，所述运算放大器的输出端与所述地端之间串联第一电容；和
电流源，所述电流源连接所述第一和第二NMOS晶体管的栅极。
在一个优选例中，还包括：第五和第六NMOS晶体管，所述第五NMOS晶体管的栅极和漏极连接所述电流源，所述第五NMOS晶体管的源极连接所述第六NMOS晶体管的漏极，所述第六NMOS晶体管的栅极连接所述电源端，所述第六NMOS晶体管的源极连接所述地端。
在一个优选例中，还包括：参考电压生成电路，所述参考电压生成电路包括：分压电阻串、第七NMOS晶体管和第八NMOS晶体管，所述分压电阻串串联在所述电源端和所述第七NMOS晶体管的漏极之间并输出参考电压，所述第七NMOS晶体管的栅极连接所述电流源，所述第七NMOS晶体管的源极连接所述第八NMOS晶体管的漏极，所述第八NMOS晶体管的栅极连接所述电源端，所述第八NMOS晶体管的源极连接所述地端，其中，所述第七和第八NMOS晶体管的电流与最低位的数模转换单元的第一至第四NMOS晶体管的电流相同。
在一个优选例中，所述分压电阻串包括串联在所述电源端和所述第七NMOS晶体管的漏极之间多个电阻，每个相邻电阻之间的节点通过一开关连接所述运算放大器的负相输入端。
在一个优选例中，还包括：第三和第四负载电阻，所述第三负载电阻并联连接在所述第一负载PMOS晶体管的源极和漏极之间，所述第四负载电阻并联连接在所述第二负载PMOS晶体管的源极和漏极之间。
在一个优选例中，还包括：第二电容，所述第二电容的一端与所述第一、第二和第五NMOS晶体管的栅极，另一端连接所述地端。
在一个优选例中，还包括：第三电阻和第三电容，所述第三电阻的串联在所述第一和第二负载电阻的另一端与所述运算放大器的正相输入端之间，所述第三电容的一端连接所述运算放大器的正相输入端，另一端连接所述地端。
相对于现有技术，本申请的高线性度无尾电流舵数模转换器至少具有以下有益效果：
1.所提出的电路描述了在高速高摆幅应用中采用线性化技术的电流转向无尾DAC。NMOS晶体管的余量问题得以解决并提供更好的线性度。
2.输出共模摆脱了被
Figure BDA0003828676670000031
的限制。通过本申请的运算放大器和参考电压生成电路的设计，输出共模可以通过参考电压的调节来灵活控制。
3.通过可调节的电流源部分实现可控的输出摆幅。
4.在小工艺(诸如14nm,7nm)的应用中，同时可控的输出共模以及输出摆幅对NMOS晶体管的可靠性有很大帮助。解决晶体管的老化问题。
本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本申请上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均应该视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。
附图说明
图1是传统的无尾高速数模转换器的电路图。
图2是本申请一个实施例中无尾电流舵数模转换器的电路图。
图3是本申请一个实施例中参考电压生成电路的电路图。
图4是本申请另一个实施例中负载电阻的示意图。
图5是本申请另一个实施例中无尾电流舵数模转换器的电路图。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。
本申请公开了一种高线性度无尾电流舵数模转换器，图2示出了一个实施例中无尾电流舵数模转换器100的电路图。数模转换器100包括：若干个比特数模转换单元101、运算放大器102、可编程化电流源103、参考电压生成电路104。
每个所述数模转换单元101包括：第一负载PMOS晶体管MP1和第二负载PMOS晶体管MP2、第一负载电阻RL1和第二负载电阻RL2、以及第一NMOS晶体管MN1、第二NMOS晶体管MN2、第三NMOS晶体管MN3、第四NMOS晶体管MN4，所述第一负载PMOS晶体管MP1和第二负载PMOS晶体管MP2的源极均连接电源端，所述第一负载PMOS晶体管MP1的漏极连接所述第一NMOS晶体管MN1的漏极和所述第一负载电阻RL1的一端，所述第二负载PMOS晶体管MP2的漏极连接所述第二NMOS晶体管MN2的漏极和所述第二负载电阻RL2的一端，所述第一NMOS晶体管MN1的源极连接所述第三NMOS晶体管MN3的漏极，所述第二NMOS晶体管MN2的源极连接所述第四NMOS晶体管MN4的漏极，所述第三NMOS晶体管MN3和第四NMOS晶体管MN4的栅极分别连接一对差分输入信号Vin_p、Vin_n，源极均连接地端。图2中示出的是最高位(MSB)的数模转换单元101。
所述第一负载PMOS晶体管MP1和第二负载PMOS晶体管MP2的栅极均连接所述运算放大器102的输出端，所述第一负载电阻RL1和第二负载电阻RL2的另一端相连并连接所述运算放大器102的正相输入端，所述运算放大器102的负向输入端连接参考电压Vref，所述运算放大器102的输出端与所述地端之间串联第一电容C1。所述电流源连接所述第一NMOS晶体管MN1的栅极和第二NMOS晶体管MN2的栅极。
为了解决高摆幅要求下的线性度问题，本申请介绍了一种新型CMFB(共模反馈)控制的PMOS MP1/MP2并联无尾DAC，如图2所示。这里的RL1和RL2可以起到两个作用：检测输出共模和保持DAC的输出阻抗。
在一个实施例中，数模转换器100还包括：第五NMOS晶体管MN5和第六NMOS晶体管MN6，所述第五NMOS晶体管MN5的栅极和漏极连接所述可编程化电流源103，所述第五NMOS晶体管MN5的源极连接所述第六NMOS晶体管MN6的漏极，所述第六NMOS晶体管MN6的栅极连接所述电源端，所述第六NMOS晶体管MN6的源极连接所述地端。
在一个实施例中，参考电压生成电路104包括：分压电阻串201、第七NMOS晶体管MN7和第八NMOS晶体管MN8，所述分压电阻串201串联在所述电源端和所述第七NMOS晶体管MN7的漏极之间并输出参考电压Vref，所述第七NMOS晶体管MN7的栅极连接所述可编程化电流源103，所述第七NMOS晶体管MN7的源极连接所述第八NMOS晶体管MN8的漏极，所述第八NMOS晶体管MN8的栅极连接所述电源端，所述第八NMOS晶体管MN8的源极连接所述地端，其中，所述第七NMOS晶体管MN7和第八NMOS晶体管MN8的电流与最低位(LSB)的数模转换单元101的第一NMOS晶体管MN1、第二NMOS晶体管MN2、第三NMOS晶体管MN3、第四NMOS晶体管MN4的电流ILSB相同。
在一个实施例中，所述分压电阻串201包括串联在所述电源端和所述第七NMOS晶体管MN7的漏极之间多个电阻(例如，9个)，每个相邻电阻之间的节点通过一开关连接所述运算放大器102的负相输入端并输出参考电压Vref到运算放大器102。本实施例中，通过控制第一开关控制分组电压串的串联电阻个数，从而调整参考电压Vref。
在一个实施例中，数模转换器100还包括：第二电容C2，所述第二电容C2的一端与所述第一NMOS晶体管MN1、第二NMOS晶体管MN2和第五NMOS晶体管MN5的栅极，所述第二电容C2的另一端连接所述地端。
在一个实施例中，数模转换器100还包括：第三电阻R3和第三电容C3，所述第三电阻R3的串联在所述第一负载电阻RL1和第二负载电阻RL2的另一端与所述运算放大器102的正相输入端之间，所述第三电容C3的一端连接所述运算放大器102的正相输入端，另一端连接所述地端。
图4显示了另一个实施例中负载电阻的一种实现方式。其中RL1与RL3并行，RL2与RL4并行，而不是使用RL1＝RL2＝50欧姆。请注意，RL3和RL4可以连接到另一个共模电压或电源电平，而不是与使用的PMOS MP1/MP2共享相同的电源。图5示出了另一个实施例中无尾电流舵数模转换器300的电路图。数模转换器300与数模转换器100的结构基本相同，主要区别在于：数模转换器300除了包括第一负载电阻RL1和第二负载电阻RL2，还包括：第三负载电阻RL3和第四负载电阻RL4，所述第三负载电阻RL3并联连接在所述第一负载PMOS晶体管MP1的源极和漏极之间，所述第四负载电阻RL4并联连接在所述第二负载PMOS晶体管MP2的源极和漏极之间。图5显示了整个数模转换器300电路，PMOS负载与负载电阻RL1、RL2、RL3、RL4一起工作以实现高度线性的性能。
需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。
本说明书包括本文所描述的各种实施例的组合。对实施例的单独提及(例如“一个实施例”或“一些实施例”或“优选实施例”)不一定是指相同的实施例；然而，除非指示为是互斥的或者本领域技术人员很清楚是互斥的，否则这些实施例并不互斥。应当注意的是，除非上下文另外明确指示或者要求，否则在本说明书中以非排他性的意义使用“或者”一词。
在本说明书提及的所有文献都被认为是整体性地包括在本申请的公开内容中，以便在必要时可以作为修改的依据。此外应理解，以上所述仅为本说明书的较佳实施例而已，并非用于限定本说明书的保护范围。凡在本说明书一个或多个实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例的保护范围之内。

Claims (7)

1.一种高线性度无尾电流舵数模转换器，其特征在于，包括：
若干个比特数模转换单元，每个所述数模转换单元包括：第一和第二负载PMOS晶体管、第一和第二负载电阻、以及第一至第四NMOS晶体管，所述第一和第二负载PMOS晶体管的源极均连接电源端，所述第一负载PMOS晶体管的漏极连接所述第一NMOS晶体管的漏极和所述第一负载电阻的一端，所述第二负载PMOS晶体管的漏极连接所述第二NMOS晶体管的漏极和所述第二负载电阻的一端，所述第一NMOS晶体管的源极连接所述第三NMOS晶体管的漏极，所述第二NMOS晶体管的源极连接所述第四NMOS晶体管的漏极，所述第三和第四NMOS晶体管的栅极分别连接一对差分输入信号，源极均连接地端；
运算放大器，所述第一和第二负载PMOS晶体管的栅极均连接所述运算放大器的输出端，所述第一和第二负载电阻的另一端相连并连接所述运算放大器的正相输入端，所述运算放大器的负向输入端连接参考电压，所述运算放大器的输出端与所述地端之间串联第一电容；和
电流源，所述电流源连接所述第一和第二NMOS晶体管的栅极。
2.如权利要求1所述的数模转换器，其特征在于，还包括：第五和第六NMOS晶体管，所述第五NMOS晶体管的栅极和漏极连接所述电流源，所述第五NMOS晶体管的源极连接所述第六NMOS晶体管的漏极，所述第六NMOS晶体管的栅极连接所述电源端，所述第六NMOS晶体管的源极连接所述地端。
3.如权利要求1所述的数模转换器，其特征在于，还包括：参考电压生成电路，所述参考电压生成电路包括：分压电阻串、第七NMOS晶体管和第八NMOS晶体管，所述分压电阻串串联在所述电源端和所述第七NMOS晶体管的漏极之间并输出参考电压，所述第七NMOS晶体管的栅极连接所述电流源，所述第七NMOS晶体管的源极连接所述第八NMOS晶体管的漏极，所述第八NMOS晶体管的栅极连接所述电源端，所述第八NMOS晶体管的源极连接所述地端，其中，所述第七和第八NMOS晶体管的电流与最低比特的数模转换单元的第一至第四NMOS晶体管的电流相同。
4.如权利要求3所述的数模转换器，其特征在于，所述分压电阻串包括串联在所述电源端和所述第七NMOS晶体管的漏极之间的多个电阻，每个相邻电阻之间的节点通过一开关连接所述运算放大器的负相输入端。
5.如权利要求1所述的数模转换器，其特征在于，还包括：第三和第四负载电阻，所述第三负载电阻并联连接在所述第一负载PMOS晶体管的源极和漏极之间，所述第四负载电阻并联连接在所述第二负载PMOS晶体管的源极和漏极之间。
6.如权利要求1所述的数模转换器，其特征在于，还包括：第二电容，所述第二电容的一端与所述第一、第二和第五NMOS晶体管的栅极连接，另一端连接所述地端。
7.如权利要求1所述的数模转换器，其特征在于，还包括：第三电阻和第三电容，所述第三电阻的串联在所述第一和第二负载电阻的另一端与所述运算放大器的正相输入端之间，所述第三电容的一端连接所述运算放大器的正相输入端，另一端连接所述地端。
CN202211067876.9A 2022-09-01 2022-09-01 高线性度无尾电流舵数模转换器 Active CN115412092B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211067876.9A CN115412092B (zh) 2022-09-01 2022-09-01 高线性度无尾电流舵数模转换器
PCT/CN2023/112939 WO2024046106A1 (zh) 2022-09-01 2023-08-14 高线性度无尾电流舵数模转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211067876.9A CN115412092B (zh) 2022-09-01 2022-09-01 高线性度无尾电流舵数模转换器

Publications (2)

Publication Number Publication Date
CN115412092A CN115412092A (zh) 2022-11-29
CN115412092B true CN115412092B (zh) 2023-05-23

Family

ID=84164560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211067876.9A Active CN115412092B (zh) 2022-09-01 2022-09-01 高线性度无尾电流舵数模转换器

Country Status (2)

Country Link
CN (1) CN115412092B (zh)
WO (1) WO2024046106A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115412092B (zh) * 2022-09-01 2023-05-23 集益威半导体(上海)有限公司 高线性度无尾电流舵数模转换器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902912B2 (en) * 2008-03-25 2011-03-08 Analog Devices, Inc. Bias current generator
US9548752B1 (en) * 2015-08-06 2017-01-17 Texas Instruments Incorporation Calibration technique for current steering DAC
US9813071B1 (en) * 2016-12-29 2017-11-07 Infinera Corporation Scaling apparatus and method for compensating nonlinearity due to the finite output impedance of current sources in current-steering digital-to-analog converters
US10236843B2 (en) * 2017-05-03 2019-03-19 Synopsys, Inc. High gain differential amplifier with common-mode feedback
US10868557B2 (en) * 2018-03-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd Analog to digital converter with current steering stage
CN109889165B (zh) * 2019-02-01 2023-01-03 东南大学 一种输出共模电压可调节放大器
US10862500B1 (en) * 2019-11-14 2020-12-08 Xilinx, Inc. Embedded variable output power (VOP) in a current steering digital-to-analog converter
CN115412092B (zh) * 2022-09-01 2023-05-23 集益威半导体(上海)有限公司 高线性度无尾电流舵数模转换器

Also Published As

Publication number Publication date
CN115412092A (zh) 2022-11-29
WO2024046106A1 (zh) 2024-03-07

Similar Documents

Publication Publication Date Title
CN106209108B (zh) 分段dac
US7525381B2 (en) Amplifier structures that enhance transient currents and signal swing
CN112019217B (zh) 流水线型逐次逼近模数转换器及转换方法
JP5835005B2 (ja) Ｄ／ａ変換器
US8941522B2 (en) Segmented digital-to-analog converter having weighted current sources
CN108958345B (zh) 差分参考电压缓冲器
CN115412092B (zh) 高线性度无尾电流舵数模转换器
JPH0884077A (ja) アナログ／デジタル変換装置
JP4741680B2 (ja) フレキシブル性を有するアナログ／デジタルコンバータ
JP2012023616A (ja) スイッチドキャパシタ型ｄ／ａコンバータ
CN108540135B (zh) 一种数模转换器及转换电路
US10944417B1 (en) Radio frequency DAC with improved linearity using shadow capacitor switching
Wulff et al. Comparator-based switched-capacitor pipelined analog-to-digital converter with comparator preset, and comparator delay compensation
CN106301375A (zh) 获得高dc增益和宽输出电压范围的放大器拓扑结构
CN111817719B (zh) 适用流水线型adc的参考电平缓冲器及流水线型adc
CN115296671B (zh) 混合结构的数模转换电路
CN104300983A (zh) 用于流水线型模数转换器的动态比较器
TWI407701B (zh) 具受控緩衝輸入之數位至類比轉換器
CN109586726B (zh) 分段式数模转换器
US8248287B2 (en) Method and apparatus for reducing input differential pairs for digital-to-analog converter voltage interpolation amplifier
US7642944B2 (en) A/D converter
JP2008219263A (ja) デジタルアナログ変換回路
Bommireddipalli Design of a Precision Low Voltage Resistor Multiplying Digital-to-Analog Converter
Ghaderi et al. ANovel MDAC SUITABLE FOR A 14B, 120MS/S ADC, USING ANew FOLDED CASCODE OP-AMP
Zahrai et al. A 12b 100ms/s highly power efficient pipelined adc for communication applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant