CN115394916A - Rram下电极结构、制造方法和阻变存储器及电子装置 - Google Patents
Rram下电极结构、制造方法和阻变存储器及电子装置 Download PDFInfo
- Publication number
- CN115394916A CN115394916A CN202210629602.8A CN202210629602A CN115394916A CN 115394916 A CN115394916 A CN 115394916A CN 202210629602 A CN202210629602 A CN 202210629602A CN 115394916 A CN115394916 A CN 115394916A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive material
- lower electrode
- material layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提供一种RRAM下电极结构、制造方法和阻变存储器及电子装置,包括下电极通孔、下极板层和钝化层;下电极通孔设置在绝缘层内,下电极通孔的底部设置在金属连线层上;在下电极通孔内设置有导电材料层;导电材料层的顶部呈圆弧形状;下极板层设置在导电材料层的顶部,下极板层的端部设置在绝缘层上,使下极板层呈圆弧形穹顶状;钝化层设置在下极板层的上部;且在钝化层的顶部设置有钝化层开口,下极板层的穹顶通过钝化层开口裸露在所述钝化层的外部。利用本发明能够解决器件后续擦除和写入存在不稳定的问题。
Description
技术领域
本发明涉及半导体制造技术领域,更为具体地,涉及一种RRAM下电极结构、制造方法和阻变存储器及电子装置。
背景技术
RRAM器件的结构是“三明治”的典型结构,(MIM)结构是其上下电极之间能够发生电阻转变的阻变层材料。在外加偏压的作用下,器件的电阻会在高低阻态之间发生转换,从而实现“0”和“1”的存储。
RRAM结构紧凑且简单,并且其工艺可以与CMOS兼容,所以常见的结构是集成在CMOS工艺中的金属连线层间。其中,TE为上电极,SL为阻变层,BE为下电极,CF为导电丝,Via为连接RRAM和下层金属的穿孔。这种典型的结构由于上下极板和阻变层都是平行的,因此,当极板加电压时,导电丝产生的位置是不固定的,可能有多个区域多条导电丝产生,从而导致器件后续擦除和写入存在不稳定的问题。
发明内容
鉴于上述问题,本发明的目的是提供一种RRAM下电极结构、制造方法和阻变存储器及电子装置,以解决目前由于上下极板和阻变层都是平行的,当极板加电压时,导电丝产生的位置固定,有多个区域多条导电丝产生,从而导致器件后续擦除和写入存在不稳定的问题。
本发明提供一种RRAM下电极结构,包括下电极通孔、下极板层和钝化层;其中,所述下电极通孔设置在绝缘层内,所述下电极通孔的底部设置在金属连线层上;在所述下电极通孔内设置有导电材料层;所述导电材料层的顶部呈圆弧形状;所述下极板层设置在所述导电材料层的顶部,所述下极板层的端部设置在所述绝缘层上,使所述下极板层呈圆弧形穹顶状;所述钝化层设置在所述下极板层的上部;且在所述钝化层的顶部设置有钝化层开口,所述下极板层的穹顶通过所述钝化层开口裸露在所述钝化层的外部。
此外,优选的方案是,所述下极板层为下极板金属层或下极板金属氮化层。
此外,优选的方案是,所述下极板金属层的材料为W或Pt;和/或;所述下极板金属氮化层的材料为TiN或TaN。
此外,优选的方案是,所述钝化层的材料为WNx、WOx、PtOx、TiO、TaO中的任意一种。
此外,优选的方案是,所述金属连线层的材质为铜金属。
本发明提供一种如上所述的RRAM下电极结构的制造方法,包括如下步骤:
在绝缘层上通过通孔研磨工艺加工下电极通孔,使所述下电极通孔的底端与金属连线层的顶端连接,并向所述下电极通孔内填充导电材料,在所述下电极通孔内形成导电材料层;
通过绝缘层减薄工艺使所述导电材料层的顶部凸出所述绝缘层,并采用湿法或平面的刻蚀工艺使所述导电材料层的凸出部分形成圆弧形状,或通过导电材料层减薄工艺使所述导电材料层的顶部低于所述绝缘层,并采用研磨工艺或湿法刻蚀工艺使所述导电材料层的顶部形成圆弧形状,得到顶部呈圆弧形状的导电材料层;
沿着所述绝缘层的平面和所述导电材料层的圆弧形顶部均匀生长下极板层,得到下极板层;
对所述下极板层的上表面进行钝化处理,使在所述下极板层的上表面形成钝化层;
通过平面刻蚀工艺打开所述钝化层,在所述钝化层上形成钝化层开口,并使所述下极板层的穹顶通过所述钝化层开口裸露在所述钝化层的外部,得到阻变存储器的下电极结构。
此外,优选的方案是,所述通过绝缘层减薄工艺使所述导电材料层的顶部凸出所述绝缘层,并采用湿法或平面的刻蚀工艺使所述导电材料层的凸出部分形成圆弧形状,顶部呈圆弧形状的导电材料层包括:
通过研磨液对所述绝缘层的选择比大于所述研磨液对所述导电材料层的选择比或通过采用所述绝缘层的刻蚀速度大于所述导电材料层的刻蚀速度,使所述导电材料层的顶部凸出所述绝缘层;
采用湿法或平面的刻蚀工艺,通过对所述导电材料层的刻蚀速度大于对所述绝缘层的刻蚀速度,并且刻蚀速度在边缘接触角大的区域大于中间接触角小的区域,使所述导电材料层的凸出部分形成圆弧形状,得到顶部呈圆弧形状的导电材料层。
此外,优选的方案是,所述通过导电材料层减薄工艺使所述导电材料层的顶部低于所述绝缘层,并采用研磨工艺或湿法刻蚀工艺使所述导电材料层的顶部形成圆弧形状,得到顶部呈圆弧形状的导电材料层包括:
通过研磨工艺或者湿法工艺对所述导电材料层的选择比大于所述研磨工艺或者湿法工艺对所述绝缘层的选择比,使所述导电材料层的顶部低于所述绝缘层;
采用研磨工艺或者湿法刻蚀工艺,通过对所述导电材料层的研磨或刻蚀速度大于对所述绝缘层的研磨或刻蚀速度,从而使所述导电材料层的顶部形成圆弧形状,得到顶部呈圆弧形状的导电材料层。
本发明提供的阻变存储器,包括上电极结构、阻变层和如上所述的RRAM下电极结构;其中,
所述阻变层设置在所述上电极结构与所述钝化层之间,且所述下极板层的穹顶与所述阻变层的底部接触。
本发明提供的电子装置,包括如上所述的阻变存储器。
从上面的技术方案可知,本发明提供的RRAM下电极结构、制造方法和阻变存储器及电子装置,通过导电材料层的顶部呈圆弧形状、使生长在导电材料层顶部和绝缘层上的下极板层呈圆弧形穹顶状,因穹顶结构和不均匀的钝化层以及裸露在钝化层的外部的下极板层的穹顶能够与阻变层的底部接触,使导电丝只能在穹顶上部产生,其他区域因为有钝化层的存在,从根本上限制导电丝的产生,因此提升了器件性能的稳定性。
为了实现上述以及相关目的,本发明的一个或多个方面包括后面将详细说明的特征。下面的说明以及附图详细说明了本发明的某些示例性方面。然而,这些方面指示的仅仅是可使用本发明的原理的各种方式中的一些方式。此外,本发明旨在包括所有这些方面以及它们的等同物。
附图说明
通过参考以下结合附图的说明,并且随着对本发明的更全面理解,本发明的其它目的及结果将更加明白及易于理解。在附图中:
图1为根据本发明实施例的RRAM下电极结构的结构示意图;
图2为根据本发明实施例的RRAM下电极结构制造过程的示意图;
图3为根据本发明另一实施例的RRAM下电极结构制造过程的示意图;
图4为根据本发明实施例的RRAM下电极结构的制造方法的流程图。
在附图中,1-下电极通孔,2-下极板层,3-钝化层,31-钝化层开口,4-绝缘层,5-金属连线层,6-导电材料层,7-阻变层,8-导电丝,9-上电极结构。
在所有附图中相同的标号指示相似或相应的特征或功能。
具体实施方式
在下面的描述中,出于说明的目的,为了提供对一个或多个实施例的全面理解,阐述了许多具体细节。然而,很明显,也可以在没有这些具体细节的情况下实现这些实施例。
针对前述提出的目前由于上下极板和阻变层都是平行的,当极板加电压时,导电丝产生的位置固定,有多个区域多条导电丝产生,从而导致器件后续擦除和写入存在不稳定的问题,提出了一种RRAM下电极结构、制造方法和阻变存储器及电子装置。
以下将结合附图对本发明的具体实施例进行详细描述。
为了说明本发明提供的阻变存储器及其制造方法和电子装置图1示出了根据本发明实施例的RRAM下电极结构的结构;图2示出了根据本发明实施例的RRAM下电极结构制造过程;图3示出了根据本发明另一实施例的RRAM下电极结构制造过程;图4示出了根据本发明实施例的RRAM下电极结构的制造方法的流程。
如图1所示,本发明提供的RRAM下电极结构,包括下电极通孔1、下极板层2和钝化层3;其中,下电极通孔1设置在绝缘层4内,下电极通孔1的底部设置在金属连线层5上;在下电极通孔1内设置有导电材料层6;导电材料层6的顶部呈圆弧形状;下极板层2设置在导电材料层6的顶部,下极板层2的端部设置在绝缘层4上,使下极板层2呈圆弧形穹顶状;钝化层3设置在下极板层2的上部;且在钝化层3的顶部设置有钝化层开口31,下极板层2的穹顶通过钝化层开口31裸露在钝化层3的外部。
通过导电材料层6的顶部呈圆弧形状、使生长在导电材料层6顶部和绝缘层4上的下极板层2呈圆弧形穹顶状,因穹顶结构和不均匀的钝化层3以及裸露在钝化层3的外部的下极板层2的穹顶能够与阻变层7的底部接触,使导电丝8只能在穹顶上部产生,其他区域因为有钝化层的存在,从根本上限制导电丝8的产生,因此提升了器件性能的稳定性。
作为本发明的一个优选实施例,下极板层2为下极板金属层或下极板金属氮化层。
作为本发明的一个优选实施例,下极板金属层的材料为W或Pt;和/或;下极板金属氮化层的材料为TiN或TaN。
作为本发明的一个优选实施例,钝化层3的材料为WNx、WOx、PtOx、TiO、TaO中的任意一种。
作为本发明的一个优选实施例,金属连线层5的材质为铜金属。
如图2至图4共同所示,本发明提供的RRAM下电极结构的制造方法,包括如下步骤:
S1、在绝缘层4上通过通孔研磨工艺加工下电极通孔1,使下电极通孔1的底端与金属连线层5的顶端连接,并向下电极通孔1内填充导电材料,在下电极通孔1内形成导电材料层6;
S2、通过绝缘层减薄工艺使导电材料层6的顶部凸出绝缘层4,并采用湿法或平面的刻蚀工艺使导电材料层6的凸出部分形成圆弧形状,或通过导电材料层减薄工艺使导电材料层6的顶部低于绝缘层4,并采用研磨工艺或湿法刻蚀工艺使导电材料层6的顶部形成圆弧形状,得到顶部呈圆弧形状的导电材料层6;
S3、沿着绝缘层4的平面和导电材料层6的圆弧形顶部均匀生长下极板层2,得到下极板层2;
S4、对下极板层2的上表面进行钝化处理,使在下极板层2的上表面形成钝化层3;
S5、通过平面刻蚀工艺打开钝化层3,在钝化层3上形成钝化层开口31,并使下极板层2的穹顶通过钝化层开口31裸露在钝化层3的外部,得到阻变存储器的下电极结构。
本发明提供的RRAM下电极结构的制造方法在对导电材料层6的穹顶形状进行加工的过程中,主要可采用两种方法,一种是先通过做导电材料层6减薄然后做导电材料层6表面凸起球形,接着生长完下极板层2以及钝化层3后,再进行圆弧顶端钝化层3的局部打开的方式形成。
另一种是先通过做导电材料层6减薄和表面凸起球形然后做绝缘层减薄,生长完下极板层2以及钝化层3后,再进行圆弧顶端钝化层3局部打开的方式形成。
通过平面蚀刻的控制,可以完成穹顶上部钝化层3的剥离且其他区域钝化层的保留。这样就形成了一个新型的下电极结构:由穹顶形金属和不连续的金属钝化层构成。这种新型的下电极由于有钝化层3的存在,并且钝化层3是不均匀的,所以在钝化层3处有很强的壁垒,阻断了导电丝8形成的通道;而只有在穹顶上部没有钝化层3的区域,可以和阻变层7和上极板层2共同构成这个RRAM器件的唯一导通通道.
如图2所示,作为本发明的一个优选实施例,通过绝缘层减薄工艺使导电材料层6的顶部凸出绝缘层4,并采用湿法或平面的刻蚀工艺使导电材料层6的凸出部分形成圆弧形状,顶部呈圆弧形状的导电材料层6包括:
通过研磨液对绝缘层4的选择比大于研磨液对导电材料层6的选择比或通过采用绝缘层4的刻蚀速度大于导电材料层6的刻蚀速度,使导电材料层6的顶部凸出绝缘层4;
采用湿法或平面的刻蚀工艺,通过对导电材料层6的刻蚀速度大于对绝缘层4的刻蚀速度,并且刻蚀速度在边缘接触角大的区域大于中间接触角小的区域,使导电材料层6的凸出部分形成圆弧形状,得到顶部呈圆弧形状的导电材料层6。
在正常的通孔研磨工艺之后,通过增加一个额外的绝缘层减薄工艺,依靠研磨液对绝缘层的选择比大于导电材料层6来实现,或者通过一个平面刻蚀工艺,依靠绝缘层刻蚀速度大于导电材料层6的刻蚀速率实现;通过湿法工艺或者平面刻蚀工艺,依靠对导电材料层6的刻蚀速度大于绝缘层4的刻蚀速率,并且刻蚀速率在边缘接触角大的区域大于中间接触角小的区域实现;生长下极板层,沿着绝缘层4的平面和凸起的球形通孔均匀生长;对下极板层进行钝化,钝化过程主要是通过对下极板金属层或下极板氮化金属层的表面氧化和氮化完成;通过平面刻蚀工艺打开钝化层3,由于在凸起的穹顶区域刻蚀速率最快,所以通过控制一定的刻蚀速率来打开穹顶区域,而保留其他区域的部分钝化层3;这样这个新型的下电极结构就完成了,最后经过后续阻变层和上电极的生长,光刻和刻蚀工艺,可以完成整个RRAM器件。
作为本发明的一个优选实施例,通过导电材料层减薄工艺使导电材料层的顶部低于绝缘层,并采用研磨工艺或湿法刻蚀工艺使导电材料层的顶部形成圆弧形状,得到顶部呈圆弧形状的导电材料层包括:
通过研磨工艺或者湿法工艺对导电材料层6的选择比大于研磨工艺或者湿法工艺对绝缘层4的选择比,使导电材料层6的顶部低于绝缘层4;
采用研磨工艺或者湿法刻蚀工艺,通过对导电材料层6的研磨或刻蚀速度大于对绝缘层4的研磨或刻蚀速度,从而使导电材料层6的顶部形成圆弧形状,得到顶部呈圆弧形状的导电材料层6。
在正常的通孔研磨工艺之后,通过增加一个额外的导电材料层6减薄工艺,依靠研磨工艺或者湿法工艺对导电材料层6的选择比大于绝缘层4材料来实现;通过研磨工艺或者湿法刻蚀工艺,依靠对导电材料层6的研磨或刻蚀速度大于绝缘层的刻蚀速率来实现绝缘层减薄,因为导电材料层6一般和侧壁的内衬层有电位差,造成一定的原电池效应,所以容易形成球形结构;生长下极板层,沿着绝缘层4平面和凸起的球形通孔均匀生长;对下极板层进行钝化,钝化过程主要是通过对下极板金属层的表面氧化和氮化完成;通过平面刻蚀工艺打开钝化层3,由于在凸起的穹顶区域刻蚀速率最快,所以通过控制一定的刻蚀速率来打开穹顶区域,而保留其他区域的部分钝化层3;这样这个新型的下电极结构就完成了,最后经过后续阻变层和上电极的生长,光刻和刻蚀工艺,可以完成整个RRAM器件。
本发明提供的阻变存储器,包括上电极结构9、阻变层7和如上所述的RRAM下电极结构;其中,阻变层7设置在上电极结构9与钝化层3之间,且下极板层2的穹顶与阻变层7的底部接触。
本发明提供的电子装置,包括如上所述的阻变存储器。
通过导电材料层的顶部呈圆弧形状、使生长在导电材料层顶部和绝缘层上的下极板层呈圆弧形穹顶状,因穹顶结构和不均匀的钝化层以及裸露在钝化层的外部的下极板层的穹顶能够与阻变层的底部接触,使导电丝只能在穹顶上部产生,其他区域因为有钝化层的存在,从根本上限制导电丝的产生,因此提升了器件性能的稳定性。
如上参照附图以示例的方式描述了根据本发明提出的RRAM下电极结构、制造方法和阻变存储器及电子装置。但是,本领域技术人员应当理解,对于上述本发明所提出的RRAM下电极结构、制造方法和阻变存储器及电子装置,还可以在不脱离本发明内容的基础上做出各种改进。因此,本发明的保护范围应当由所附的权利要求书的内容确定。
Claims (10)
1.一种RRAM下电极结构,其特征在于,包括下电极通孔、下极板层和钝化层;其中,
所述下电极通孔设置在绝缘层内,所述下电极通孔的底部设置在金属连线层上;在所述下电极通孔内设置有导电材料层;所述导电材料层的顶部呈圆弧形状;
所述下极板层设置在所述导电材料层的顶部,所述下极板层的端部设置在所述绝缘层上,使所述下极板层呈圆弧形穹顶状;
所述钝化层设置在所述下极板层的上部;且在所述钝化层的顶部设置有钝化层开口,所述下极板层的穹顶通过所述钝化层开口裸露在所述钝化层的外部。
2.根据权利要求1所述的RRAM下电极结构,其特征在于,
所述下极板层为下极板金属层或下极板金属氮化层。
3.根据权利要求2所述的RRAM下电极结构,其特征在于,
所述下极板金属层的材料为W或Pt;和/或;
所述下极板金属氮化层的材料为TiN或TaN。
4.根据权利要求1所述的RRAM下电极结构,其特征在于,
所述钝化层的材料为WNx、WOx、PtOx、TiO、TaO中的任意一种。
5.根据权利要求1所述的RRAM下电极结构,其特征在于,
所述金属连线层的材质为铜金属。
6.如权利要求1-5任意一项所述的RRAM下电极结构的制造方法,其特征在于,包括如下步骤:
在绝缘层上通过通孔研磨工艺加工下电极通孔,使所述下电极通孔的底端与金属连线层的顶端连接,并向所述下电极通孔内填充导电材料,在所述下电极通孔内形成导电材料层;
通过绝缘层减薄工艺使所述导电材料层的顶部凸出所述绝缘层,并采用湿法或平面的刻蚀工艺使所述导电材料层的凸出部分形成圆弧形状,或通过导电材料层减薄工艺使所述导电材料层的顶部低于所述绝缘层,并采用研磨工艺或湿法刻蚀工艺使所述导电材料层的顶部形成圆弧形状,得到顶部呈圆弧形状的导电材料层;
沿着所述绝缘层的平面和所述导电材料层的圆弧形顶部均匀生长下极板层,得到下极板层;
对所述下极板层的上表面进行钝化处理,使在所述下极板层的上表面形成钝化层;
通过平面刻蚀工艺打开所述钝化层,在所述钝化层上形成钝化层开口,并使所述下极板层的穹顶通过所述钝化层开口裸露在所述钝化层的外部,得到阻变存储器的下电极结构。
7.根据权利要求6所述的RRAM下电极结构的制造方法,其特征在于,所述通过绝缘层减薄工艺使所述导电材料层的顶部凸出所述绝缘层,并采用湿法或平面的刻蚀工艺使所述导电材料层的凸出部分形成圆弧形状,顶部呈圆弧形状的导电材料层包括:
通过研磨液对所述绝缘层的选择比大于所述研磨液对所述导电材料层的选择比或通过采用所述绝缘层的刻蚀速度大于所述导电材料层的刻蚀速度,使所述导电材料层的顶部凸出所述绝缘层;
采用湿法或平面的刻蚀工艺,通过对所述导电材料层的刻蚀速度大于对所述绝缘层的刻蚀速度,并且刻蚀速度在边缘接触角大的区域大于中间接触角小的区域,使所述导电材料层的凸出部分形成圆弧形状,得到顶部呈圆弧形状的导电材料层。
8.根据权利要求6所述的RRAM下电极结构的制造方法,其特征在于,所述通过导电材料层减薄工艺使所述导电材料层的顶部低于所述绝缘层,并采用研磨工艺或湿法刻蚀工艺使所述导电材料层的顶部形成圆弧形状,得到顶部呈圆弧形状的导电材料层包括:
通过研磨工艺或者湿法工艺对所述导电材料层的选择比大于所述研磨工艺或者湿法工艺对所述绝缘层的选择比,使所述导电材料层的顶部低于所述绝缘层;
采用研磨工艺或者湿法刻蚀工艺,通过对所述导电材料层的研磨或刻蚀速度大于对所述绝缘层的研磨或刻蚀速度,从而使所述导电材料层的顶部形成圆弧形状,得到顶部呈圆弧形状的导电材料层。
9.一种阻变存储器,其特征在于,包括上电极结构、阻变层和如权利要求1-5任意一项所述的RRAM下电极结构;其中,
所述阻变层设置在所述上电极结构与所述钝化层之间,且所述下极板层的穹顶与所述阻变层的底部接触。
10.一种电子装置,其特征在于,所述电子装置包括如权利要求9所述的阻变存储器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210629602.8A CN115394916A (zh) | 2022-06-06 | 2022-06-06 | Rram下电极结构、制造方法和阻变存储器及电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210629602.8A CN115394916A (zh) | 2022-06-06 | 2022-06-06 | Rram下电极结构、制造方法和阻变存储器及电子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115394916A true CN115394916A (zh) | 2022-11-25 |
Family
ID=84116459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210629602.8A Pending CN115394916A (zh) | 2022-06-06 | 2022-06-06 | Rram下电极结构、制造方法和阻变存储器及电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115394916A (zh) |
-
2022
- 2022-06-06 CN CN202210629602.8A patent/CN115394916A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100648033B1 (ko) | 비대칭 영역 메모리 셀 | |
CN105826466B (zh) | 改进的电阻式随机存取存储器(rram)结构 | |
US6501111B1 (en) | Three-dimensional (3D) programmable device | |
US7667220B2 (en) | Multilevel-cell memory structures employing multi-memory with tungsten oxides and manufacturing method | |
KR100881181B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
US6437387B2 (en) | Memory cell with a stacked capacitor | |
KR101851101B1 (ko) | 개선된 형성 전압 특성을 갖는 저항성 랜덤 액세스 메모리 (rram) 및 이의 제조 방법 | |
US10957742B2 (en) | Resistive random-access memory array with reduced switching resistance variability | |
US8058097B2 (en) | Methods of forming resistive memory devices | |
US20080036508A1 (en) | Switching Element, Switching Element Drive Method and Fabrication Method, Reconfigurable Logic Integrated Circuit, and Memory Element | |
US10381561B2 (en) | Dedicated contacts for controlled electroforming of memory cells in resistive random-access memory array | |
JP2008113005A (ja) | 集積半導体構造の製造方法 | |
US7897959B2 (en) | Phase change memory device having a word line contact | |
CN115394916A (zh) | Rram下电极结构、制造方法和阻变存储器及电子装置 | |
US11950523B2 (en) | Memory device, memory integrated circuit and manufacturing method thereof | |
JP2007173470A (ja) | 半導体記憶装置の製造方法 | |
US11456416B2 (en) | Resistive switching memory cell | |
US20230301210A1 (en) | Manufacturing method of memory device | |
JP2006013138A (ja) | 半導体装置及び強誘電体メモリ、半導体装置の製造方法 | |
JP2000260963A (ja) | 半導体装置およびその製造方法 | |
CN115472737A (zh) | 存储装置以及其制作方法 | |
CN117177555A (zh) | 半导体结构及其制备方法 | |
CN115274550A (zh) | 半导体结构的形成方法及半导体结构 | |
CN113496994A (zh) | 集成组合件、其制作方法、半导体存储器及电子设备 | |
KR20090052720A (ko) | 강유전체 메모리 장치 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |