CN115394236A - 一种显示面板及其驱动方法、显示装置 - Google Patents

一种显示面板及其驱动方法、显示装置 Download PDF

Info

Publication number
CN115394236A
CN115394236A CN202211027083.4A CN202211027083A CN115394236A CN 115394236 A CN115394236 A CN 115394236A CN 202211027083 A CN202211027083 A CN 202211027083A CN 115394236 A CN115394236 A CN 115394236A
Authority
CN
China
Prior art keywords
pixel
light
group
pixels
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211027083.4A
Other languages
English (en)
Inventor
翟应腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN202211027083.4A priority Critical patent/CN115394236A/zh
Publication of CN115394236A publication Critical patent/CN115394236A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供了一种显示面板及其驱动方法、显示装置，该显示面板包括：N组像素组，N≥2，像素组包括多个像素，同一像素组中的像素与同一条电源信号线电连接；第i组像素组中的像素接收数据信号时，所述第i组像素组中的像素处于非发光状态，且至少第j组像素组中的像素处于发光状态；其中，1≤i≤N，1≤j≤N，i≠j；即只需保证像素组中像素接收数据信号时该像素组中的所有像素均处于非发光状态即可，即保证该像素组对应的电源信号线上不存在电流，此时这一组像素组中的各个像素在接收数据信号时对应的电源电压均相同，显然也就不会对显示面板的均一性显示产生影响，最终提高显示面板的显示效果。

Description

一种显示面板及其驱动方法、显示装置
技术领域
本发明涉及显示技术领域，更具体地说，涉及一种显示面板及其驱动方法、显示装置。
背景技术
随着科学技术的发展，越来越多的具有显示功能的显示装置被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当前人们不可或缺的重要工具；其中显示装置实现显示功能的主要部件是显示面板。
但是，由于显示面板上电源信号线上存在阻抗，导致显示面板上各个像素接收数据信号时对应的电源电压不同，使显示面板出现差异化显示，最终影响显示面板的显示效果。
发明内容
有鉴于此，为解决上述问题，本发明提供一种显示面板及其驱动方法、显示装置，技术方案如下：
一种显示面板，所述显示面板包括：N组像素组，N≥2，所述像素组包括多个像素，所述像素包括发光元件和与所述发光元件电连接的像素电路；同一所述像素组中的像素与同一条电源信号线电连接；
第i组像素组中的像素接收数据信号时，所述第i组像素组中的像素处于非发光状态，且至少第j组像素组中的像素处于发光状态；其中，1≤i≤N，1≤j≤N，i≠j。
一种显示装置，所述显示装置包括上述所述的显示面板。
一种显示面板的驱动方法，应用于显示面板，所述显示面板包括像素组，一个所述像素组包括多个像素，同一像素组中的像素与同一条电源信号线电连接；所述像素包括像素电路和发光元件；
所述像素电路的驱动周期包括发光阶段和非发光阶段，所述驱动方法包括：
给所述第i组像素组中的像素提供数据信号，所述第i组像素组中的像素处于非发光阶段；或，给第i组像素组提供黑态电压数据信号，所述第i组像素组中的像素处于发光阶段；
给第j组像素组提供发光控制信号，所述第j组像素组中的像素处于发光阶段；其中，1≤i≤N，1≤j≤N，i≠j。
相较于现有技术，本发明实现的有益效果为：
本发明提供的一种显示面板，将显示面板上的多个像素划分为N组像素组，N≥2，且N为正整数，并且同一像素组中的像素与同一条电源信号线电连接，第i组像素组中的像素接收数据信号时，所述第i组像素组中的像素处于非发光状态，且至少第j组像素组中的像素处于发光状态；其中，1≤i≤N，1≤j≤N，i≠j；其中像素处于非发光状态表示的是发光元件的阳极到阴极这一通路上没有驱动电流流通，也就是说此时接收数据信号且处于非发光状态的像素连接的电源信号线上没有电流，那么该电源信号线上就不存在压降，即该电源信号线上任何一处的电源电压都是相同的，那么这一组像素组中的所有像素在接收数据信号的过程中对应的电源信号都是未发生压降的电源电压，且这一组像素组中的各个像素在接收数据信号时对应的电源电压均相同；并且由于同一像素组中的像素与同一条电源信号线电连接，也就是说不同电源信号线上的电源电压是独立变化的，即使处于发光状态的像素对应的电源信号线上存在压降，也不会影响其它电源信号线上的电源电压，只需保证像素组中像素接收数据信号时该像素组中的所有像素均处于非发光状态即可，即保证该像素组对应的电源信号线上不存在电流即可，显然也就不会对显示面板的均一性显示产生影响，最终提高显示面板的显示效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种显示面板的结构示意图；
图2为本发明实施例提供的一种像素的示意图；
图3为本发明实施例提供的另一种像素的结构示意图；
图4为本发明实施例提供的一种像素划分示意图；
图5为本发明实施例提供的另一种显示面板的结构示意图；
图6为本发明实施例提供的又一种显示面板的结构示意图；
图7为本发明实施例提供的又一种显示面板的结构示意图；
图8为本发明实施例提供的又一种显示面板的结构示意图；
图9为本发明实施例提供的一种时序示意图；
图10为本发明实施例提供的另一种时序示意图；
图11为本发明实施例提供的又一种显示面板的结构示意图；
图12为本发明实施例提供的又一种显示面板的结构示意图；
图13为本发明实施例提供的又一种时序示意图；
图14为本发明实施例提供的又一种显示面板的结构示意图；
图15为本发明实施例提供的又一种显示面板的结构示意图；
图16为本发明实施例提供的又一种显示面板的结构示意图；
图17为本发明实施例提供的又一种时序示意图；
图18为本发明实施例提供的另一种时序示意图；
图19为本发明实施例提供的又一种时序示意图；
图20为本发明实施例提供的又一种时序示意图；
图21为本发明实施例提供的又一种时序示意图；
图22为本发明实施例提供的一种显示面板的驱动方法的流程示意图；
图23为本发明实施例提供的又一种时序示意图；
图24为本发明实施例提供的又一种时序示意图；
图25为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
基于背景技术记载的现有显示面板存在的技术问题，在此首先对该技术问题进行详细分析，具体如下：
目前显示面板中像素电路输出的驱动电流I＝K*(VData-VPVDD)2，其中，K表示电流系数；VData表示数据信号的电压值；VPVDD表示电源信号线上传输的电源电压；需要说明的是，VPVDD该电源电压指的是像素电路接收数据信号时电源信号线上传输的电源电压。
基于显示面板上现有的驱动方式而言，部分像素中的像素电路在输入数据电压时，由于显示面板上的其它像素同时处于发光状态，此时电源信号线上有电流流通，并且由于电源信号线上存在阻抗，显然会导致显示面板各个位置处的电源电压不同，也就是说像素电路接收数据信号时对应的电源电压与未发生压降之前的电源电压之间已经存在偏差，且各个像素接收数据信号时对应的电源电压也各不相同，进而使显示面板出现差异化显示，最终影响显示面板的显示效果。
基于此本发明提供了一种显示面板，将显示面板上的多个像素划分为N组像素组，N≥2，且N为正整数，并且同一像素组中的像素与同一条电源信号线电连接，第i组像素组中的像素接收数据信号时，所述第i组像素组中的像素处于非发光状态，且至少第j组像素组中的像素处于发光状态；其中，1≤i≤N，1≤j≤N，i≠j；其中像素组中的像素处于非发光状态表示的是发光元件的阳极到阴极这一通路上没有驱动电流流通，也就是说此时接收数据信号且处于非发光状态的像素连接的电源信号线上没有电流，那么该电源信号线上就不存在压降，即该电源信号线上任何一处的电源电压都是相同的，那么这一组像素组中的所有像素在接收数据信号的过程中对应的电源信号都是未发生压降的电源电压，且这一组像素组中的各个像素在接收数据信号时对应的电源电压均相同；并且由于同一像素组中的像素与同一条电源信号线电连接，也就是说不同电源信号线上的电源电压是独立变化的，即使处于发光状态的像素对应的电源信号线上存在压降，也不会影响其它电源信号线上的电源电压，只需保证像素组中像素接收数据信号时该像素组中的所有像素均处于非发光状态即可，即保证该像素组对应的电源信号线上不存在电流即可，显然也就不会对显示面板的均一性显示产生影响，最终提高显示面板的显示效果。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1，图1为本发明实施例提供的一种显示面板的结构示意图，所述显示面板包括：多个像素11；为了实现显示面板的全彩显示，可选的该多个像素11可以包括用于发出绿光的像素，用于发出蓝光的像素以及用于发出红光的像素。
参考图2，图2为本发明实施例提供的一种像素的示意图，所述像素11包括：发光元件Q和与所述发光元件Q电连接的像素电路12，所述像素电路12包括：数据写入模块121、驱动模块122、和发光控制模块，所述发光控制模块包括第一发光控制子模块123和第二发光控制子模块124。
所述数据写入模块121写入数据信号Vdata到所述驱动模块122，所述驱动模块122根据所述数据信号Vdata产生驱动电流，所述发光控制模块控制所述发光元件Q的显示状态。
其中，所述像素11处于非发光状态时，所述发光控制模块关闭，即所述第一发光控制子模块123和所述第二发光控制子模块124同时处于关闭状态。
可选的，参考图3，图3为本发明实施例提供的另一种像素的结构示意图，所述驱动模块122包括驱动晶体管M1，所述数据写入模块121包括数据写入晶体管M2，所述第一发光控制子模块123包括第一发光控制晶体管M3，所述第二发光控制子模块124包括第二发光控制晶体管M4；第一发光控制晶体管M3的第一极与电源信号线L1电连接形成第一电源电压端PVDD，第一发光控制晶体管M3的第二极与所述驱动晶体管M1的第一极电连接；所述数据写入晶体管M2的第一极接收数据信号Vdata，所述数据写入晶体管M2的第二极与所述驱动晶体管M1的第一极电连接；所述第二发光控制晶体管M4的第一极与所述驱动晶体管M1的第二极电连接，所述第二发光控制晶体管M4的第二极与所述发光元件Q的阳极电连接，驱动晶体管M1基于数据信号Vdata产生相对应的驱动电流传输至发光元件Q，发光元件Q基于驱动电流进行发光。
可选的，如图3所示，所述数据写入晶体管M2的栅极用于接收控制信号S1，该数据写入晶体管M2接收的控制信号S1为脉冲信号，控制信号S1的有效脉冲控制数据写入晶体管M2处于导通状态，以将数据信号Vdata写入到驱动晶体管M1的栅极；控制信号S1的无效脉冲控制数据写入晶体管M2处于关断状态；因此，在控制信号S1的控制下，数据写入晶体管M2选择性地写入像素11所需的数据信号Vdata。
可选的，如图3所示，第一发光控制晶体管M3和第二发光控制晶体管M4用于控制像素电路12处于发光阶段还是非发光阶段，第一发光控制晶体管M3和第二发光控制晶体管M4的栅极同时接收发光控制信号EM，在发光控制信号EM的控制下，第一发光控制晶体管M3和第二发光控制晶体管M4处于导通状态或关断状态；第一发光控制晶体管M3和第二发光控制晶体管M4的栅极接收的发光控制信号EM为脉冲信号，在发光阶段，发光控制信号EM输出有效脉冲控制第一发光控制晶体管M3和第二发光控制晶体管M4处于导通状态，则驱动晶体管M1提供的驱动电流流入发光元件Q使其发光；在非发光阶段，发光控制信号EM输出无效脉冲控制第一发光控制晶体管M3和第二发光控制晶体管M4处于关断状态，则发光元件Q不发光。
可选的，如图3所示，所述像素电路12还包括：补偿晶体管M5，该补偿晶体管M5用于补偿驱动晶体管M1的阈值电压；补偿晶体管M5的第一极与驱动晶体管M1的栅极连接，补偿晶体管M5的第二极与驱动晶体管M1的第二极连接，补偿晶体管M1的栅极用于接收控制信号S2。其中，补偿晶体管M5接收的控制信号S2为脉冲信号，控制信号S2的有效脉冲控制补偿晶体管M5处于导通状态，以补偿驱动晶体管M1的阈值电压；控制信号S2的无效脉冲控制补偿晶体管M5处于关断状态；因此，在控制信号S2的控制下，补偿晶体管M5选择性地补偿驱动晶体管M1的阈值电压。
需要说明的是，数据写入晶体管M2向驱动晶体管M1的栅极写入数据信号Vdata时，该补偿晶体管M5也需要同时处于导通状态，基于此该控制信号S1和控制信号S2可以为同一控制信号。
可选的，如图3所示，该像素电路12还包括第一复位晶体管M6；第一复位晶体管M6的第一极接收复位信号VREF1，第一复位晶体管M6的第二极与驱动晶体管M1的栅极连接，第一复位晶体管M6的栅极用于接收控制信号S3；其中，第一复位晶体管M6接收的控制信号S3为脉冲信号，控制信号S3的有效脉冲控制第一复位晶体管M6处于导通状态，以对驱动晶体管M1的栅极进行复位；控制信号S3的无效脉冲控制第一复位晶体管M6处于关断状态。
可选的，如图3所示，该像素电路12还包括第二复位晶体管M7；第二复位晶体管M7的第一极用于接收初始化信号VREF2，第二复位晶体管M7的第二极与发光元件Q的阳极连接，第二复位晶体管M7的栅极用于接收扫描信号S4；其中，第二复位晶体管M7接收的控制信号S4为脉冲信号，控制信号S4的有效脉冲控制第二复位晶体管M7处于导通状态，则初始化信号VREF2通过第二复位晶体管M7写入发光元件Q的阳极，以对发光元件Q进行初始化；控制信号S4的无效脉冲控制第二复位晶体管M7处于关断状态。
可选的，如图3所示，发光元件Q的阴极连接第二电源电压端PVEE。
可选的，如图3所示，该像素电路12还包括存储电容C1，该存储电容C1的第一极板与电源信号线L1电连接，该存储电容C1的第二极板与驱动晶体管M1的栅极连接。
需要说明的是，本发明实施例提供的像素电路12还可以其它电路形式的像素电路，在本发明实施例中仅仅以一种7T1C的像素电路作为示例进行说明，其具体的电路结构在本发明实施例中并不作限定。
进一步的，参考图4，图4为本发明实施例提供的一种像素划分示意图，所述显示面板包括显示区AA和至少部分包围所述显示区AA的边框区BB，以及位于所述边框区BB内的扇出区CC，在本发明实施例中以边框区BB全包围显示区AA为例进行说明。
所述显示面板包括：N组像素组，N≥2，且N为正整数，即将显示面板上的多个像素11划分为N组像素组，同一所述像素组中的像素11与同一条电源信号线L1电连接；第i组像素组中的像素11接收数据信号Vdata时，所述第i组像素组中的像素11处于非发光状态，且至少第j组像素组中的像素11处于发光状态；其中，1≤i≤N，1≤j≤N，i≠j。
需要说明的是，在本发明实施例中将连接相同电源信号线L1的所有像素11定义为一个像素组。
具体的，在本发明实施例中在第i组像素组中的像素11接收数据信号Vdata时，使至少第j组像素组中的像素11处于发光状态表示显示面板处于显示状态，显然也可以在第i组像素组中的像素11接收数据信号Vdata时，使第i组像素组以外的所有像素11组均处于发光状态，具体使像素组处于发光状态的像素组数量在本发明实施例中并不作限定可根据实际需求而定，只需保证在第i组像素组中的像素11接收数据信号Vdata时，其它至少一组像素组中的像素11处于发光状态即可。
进一步的，在本发明实施例中像素组中的像素11处于发光状态表示的是该像素11中的发光元件Q的阳极到阴极这一通路上有驱动电流流通，即该像素11中的像素电路12上第一电源电压端PVDD至第二电源电压端PVEE这一通路上有驱动电流流通，此时发光元件Q响应驱动电流以处于发光状态，以使显示面板处于显示状态。
像素组中的像素11处于非发光状态表示的是发光元件Q的阳极到阴极这一通路上没有驱动电流流通，即该像素11中的像素电路12上第一电源电压端PVDD至第二电源电压端PVEE这一通路上没有驱动电流流通，也就是说此时接收数据信号Vdata且处于非发光状态的像素11连接的电源信号线L1上没有电流，那么该电源信号线L1上就不存在压降，即该电源信号线L1上任何一处的电源电压VPVDD都是相同的，那么这一组像素组中的所有像素11在接收数据信号Vdata的过程中对应的电源信号都是未发生压降的电源电压VPVDD，且这一组像素组中的各个像素11在接收数据信号Vdata时对应的电源电压VPVDD均相同；并且由于同一像素组中的像素11与同一条电源信号线L1电连接，也就是说不同电源信号线L1上的电源电压VPVDD是独立变化的，即使处于发光状态的像素11对应的电源信号线L1上存在压降，也不会影响其它电源信号线L1上的电源电压VPVDD，只需保证像素组中像素11接收数据信号Vdata时该像素组中的所有像素11均处于非发光状态即可，即保证接收数据信号Vdata的像素组对应的电源信号线L1上不存在电流即可，显然也就不会对显示面板的均一性显示产生影响，最终提高显示面板的显示效果。
可选的，参考图5，图5为本发明实施例提供的另一种显示面板的结构示意图；参考图6，图6为本发明实施例提供的又一种显示面板的结构示意图。
所述显示面板包括：电源信号输入端13，该电源信号输入端13位于所述扇出区CC。
所述第i组像素组与第一电源信号线L1A电连接，所述第j组像素组与第二电源信号线L1B电连接，所述第一电源信号线L1A和所述第二电源信号线L1B分别与所述电源信号输入端13连接，所述第一电源信号线L1A和所述第二电源信号线L1B从所述扇出区CC延伸至边框区BB，之后显示区AA中像素11中的像素电路12通过过渡连接线实现与边框区BB中电源信号线L1的电连接，即该过渡连接线在边框区BB实现与对应电源信号线L1的电连接，在显示区AA实现与对应像素组中像素电路12的电连接。
具体的，在本发明实施例中如图5所示以一个电源信号输入端13为例进行说明，在扇出区CC内该电源信号输入端13连接有一条电源信号主线L0，该电源信号主线L0有多个电源信号支线，其中任意一条电源信号支线定义为本发明实施例中的一条电源信号线L1，即第一电源信号线L1A是任意一条电源信号支线，第二电源信号线L1B也为任意一条电源信号支线，且第一电源信号线L1A和第二电源信号线L1B为两条不同的电源信号支线，即电源信号支线的数量与像素组的数量相同，均为N，电源信号输入端13的数量小于电源信号线的数量。
可选的，在本发明另一实施例中，如图6所示以多个电源信号输入端13为例进行说明，那也就是说在本发明实施例中多条电源信号线L1为多条独立的电源信号线，一条电源信号线L1对应一个电源信号输入端13和一组像素组，即电源信号输入端13的数量与电源信号线L1的数量相同，电源信号线L1的数量与像素组的数量相同，均为N。
也就是说，本发明实施例中每一组像素组对应的独立的电源信号线L1在边框区BB内不进行短接，例如第一电源信号线L1A与第二电源信号线L1B在边框区BB内不进行短接；并且电源信号线L1连接的过渡连接线与其它电源信号线L1连接的过渡信号线在显示区AA内也不进行短接，例如与第一电源信号线L1A连接的多条过渡连接线定义为多条第一过渡连接线，与第二电源信号线L1B连接的多条过渡连接线定义为多条第二过渡连接线，则第一过渡连接线与第二过渡连接线在显示区AA内不进行短接。
需要说明的是，如图5所示多条电源信号线L1可以在扇出区CC内进行短接，如图6所示多条电源信号线L1也可以在扇出区CC内不进行短接。
需要说明的是，基于图6所示的多条电源信号线L1在扇出区CC内不进行短接的情况而言，那么每条电源信号线L1上可以接收不同的电源电压信号，即实现给不同的像素组提供不同的电源电压信号的目的。
假设，与第一电源信号线L1A电连接的第i组像素组中的像素11接收数据信号Vdata，且所述第i组像素组中的像素11处于非发光状态时，由于第i组像素组中的像素电路12中第一电源电压端PVDD到第二电源电压端PVEE处于非通路状态，此时第一电源信号线L1A上并没有电流流通，即使与第二电源信号线L1B电连接的第j组像素组中的像素11处于发光状态，即第二电源信号线L1B上有电流时，也不会对第一电源信号线L1A造成影响，那么该第一电源信号线L1A上就不存在压降，即该第一电源信号线L1A上任何一处的电源电压VPVDD都是相同的，那么第i组像素组中的所有像素11在接收数据信号Vdata的过程中对应的电源信号都是未发生压降的电源电压VPVDD，且第i组像素组中的各个像素11在接收数据信号Vdata时对应的电源电压VPVDD均相同。
可选的，在本发明另一实施例中，如图4所示，在第一方向X上，第一组所述像素组至第N组所述像素组依次交替设置。
其中，所述第一方向X平行于所述显示面板所在平面。
具体的，在本发明实施例中如图4所示，所述显示面板包括的阵列排布的多个像素11，在所述阵列排布的列方向上，第一组所述像素组至第N组所述像素组依次交替设置，即所述第一方向X为阵列排布的列方向。
需要说明的是，图4中以一组像素组中包括两行像素为例进行说明，在其它一些可选的实施例中一组像素组也可以包括一行像素或两行以上的像素11，其像素组的划分可根据实际情况而定。
可选的，在本发明另一实施例中，参考图7，图7为本发明实施例提供的又一种显示面板的结构示意图，所述显示面板包括的阵列排布的多个像素11，在所述阵列排布的行方向上，第一组所述像素组至第N组所述像素组依次交替设置，即所述第一方向X为阵列排布的行方向。
需要说明的是，图7中以一组像素组中包括两列像素为例进行说明，在其它一些可选的实施例中一组像素组也可以包括一列像素或两列以上的像素11，其像素组的划分可根据实际情况而定。
需要说明的是，在本发明实施例中一行像素11或一列像素11也可以位于不同的像素组中，例如以一行像素中的像素位于两个不同的像素组为例进行说明，即一行像素11中的部分像素位于一个像素组中，其它剩余的像素位于另一个像素组中。
可选的，在本发明另一实施例中，所述第一方向X并非所述阵列排布的行方向或所述阵列排布的列方向，该第一方向X还可以是除了行方向和列方向以外的其它平行于显示面板所在平面的方向。
也就是说，在本发明实施例中如何对多个像素11进行划分形成N个像素组可根据实际情况而定，在本发明实施例中并不作限定。
可选的，在本发明另一实施例中，参考图8，图8为本发明实施例提供的又一种显示面板的结构示意图，一个所述像素组包括至少两组子像素组。
具体的，在本发明实施例中以显示面板包括两组像素组为例进行说明，其中像素组中的一行像素作为一组子像素组，第一组像素组中的子像素组与第二组像素组中的子像素组在第一方向X上依次交替排布，例如每个奇数行像素构成的子像素组作为第一组像素组中的子像素组，每个偶数行像素构成的子像素组作为第二组像素组中的子像素组。
可选的，在本发明另一实施例中，参考图9，图9为本发明实施例提供的一种时序示意图，参考图10，图10为本发明实施例提供的另一种时序示意图，基于图8所示的显示面板结构而言，以显示面板包括两组像素组，且每组像素组包括两组子像素组为例进行说明，其中S1_A1表示第一组像素组中第一组子像素组接收数据信号Vdata的时序；S1_A2表示第一组像素组中第二组子像素组接收数据信号Vdata的时序；ME_A1表示第一组像素组中第一组子像素组的发光时序；EM_A2表示第一组像素组中第二组子像素组的发光时序；S1_Y1表示第二组像素组中第一组子像素组接收数据信号Vdata的时序；S1_Y2表示第二组像素组中第二组子像素组接收数据信号Vdata的时序；ME_Y1表示第二组像素组中第一组子像素组的发光时序；EM_Y2表示第二组像素组中第二组子像素组的发光时序。
其中，通过图9所示的时序图可知，在一组像素组接收数据信号Vdata时，其像素组中的像素全部处于非发光状态，其数据信号Vdata是依次写入的，另一组像素组中的像素处于发光阶段。
进一步的，结合图9和图10所示的时序图可知，在发光阶段，像素组中的子像素组可以同时处于发光阶段，也可以依次处于发光阶段且发光阶段的有效时段可以交叠。
可选的，在本发明另一实施例中，参考图11，图11为本发明实施例提供的又一种显示面板的结构示意图，同样以显示面板包括两组像素组为例进行说明，其中像素组中的一行像素作为一组子像素组，第一组像素组和第二组像素组在第一方向X上依次排布，例如第一行像素构成的子像素组至第a行像素构成的子像素组构成第一组像素组，第a+1行像素构成的子像素组至第z行像素构成的子像素组构成第二组像素组。
可选的，在本发明另一实施例中，参考图12，图12为本发明实施例提供的又一种显示面板的结构示意图，在显示区AA内，同一组像素组中的多组子像素组短接。
需要说明的是，在本发明实施例中以显示面板包括z行像素为例进行说明。
可选的，在本发明另一实施例中，参考图13，图13为本发明实施例提供的又一种时序示意图。
不同所述子像素组中的像素11处于发光状态的时段互不交叠。
具体的，在本发明实施例中以一个像素组包括两组子像素组为例进行说明，其中EM1表示第一组子像素组中像素11的发光时序，EM2表示第二组子像素组中像素11的发光时序，也就是说多组子像素组在本发明实施例中是以依次发光的控制方式进行控制的，例如将一行像素11作为一组子像素组，那么在本发明实施例中控制像素11发光的方式是使各行像素11依次发光。
需要说明的是，不同所述子像素组中的像素11处于发光状态的时段互不交叠在本发明实施例中可以有两种理解，其一如图13所示，第一组子像素组处于发光状态的结束时刻早于第二组子像素组处于发光状态的起始时刻；其二也可以是第一组子像素组处于发光状态的结束时刻与第二组子像素组处于发光状态的起始时刻相同。
可选的，在本发明另一实施例中，参考图14，图14为本发明实施例提供的又一种显示面板的结构示意图。
所述显示面板包括：第一像素组和第二像素组。
所述第一像素组包括发出第一颜色光的第一颜色像素，所述第二像素组中的像素11发出第二颜色光；所述第一颜色光和所述第二颜色光的波长不同。
具体的，在本发明实施例中为了实现显示面板的全彩显示，可选的该显示面板上的多个像素11可以包括用于发出绿光的像素，用于发出蓝光的像素以及用于发出红光的像素，假设将绿光作为第一颜色光，那么用于发出绿光的像素为第一颜色像素，则第一像素组由发出绿光的像素构成。
进一步的，在本发明实施例中第二颜色光可以为一种单独的颜色光也可以为多种颜色光的混合光，当第二颜色光为单独的颜色光时，该第二颜色光可以为红光或蓝光，如图14所示将红光作为第二颜色光，那么第二像素组由发出红光的像素构成。
参考图15，图15为本发明实施例提供的又一种显示面板的结构示意图，当第二颜色光为多种颜色光的混合光时，该第二颜色光可以为红光和蓝光的混合光，那么第二像素组由发出红光的像素和发出蓝光的像素共同构成。
可选的，在本发明另一实施例中，参考图16，图16为本发明实施例提供的又一种显示面板的结构示意图。
所述显示面板还包括第三像素组，所述第三像素组中的像素11发出第三颜色光，所述第一颜色光、所述第二颜色光和所述第三颜色光的波长不同。
具体的，在本发明实施例中以第二颜色光为单独的颜色光为例进行说明，例如第一颜色光为绿光，第二颜色光为红光，第三颜色光为蓝光，则第一像素组由发出绿光的像素构成，第二像素组由发出红光的像素构成，第三像素组由发出蓝光的像素构成。
也就是说，在本发明实施例中将RGB三基色对应的像素各自电连接一条电源信号线L1，独立写入数据信号Vdata，以提高RGB三基色对应像素的发光效果，进而提高显示面板的显示效果。
可选的，在本发明另一实施例中，参考图17，图17为本发明实施例提供的又一种时序示意图，基于图16所示的显示面板结构而言，以显示面板包括R像素组、B像素组和G像素组为例进行说明，其中S1_R1表示R像素组中第一组子像素组接收数据信号Vdata的时序；S1_R2表示R像素组中第二组子像素组接收数据信号Vdata的时序；ME_R1表示R像素组中第一组子像素组的发光时序；EM_R2表示R像素组中第二组子像素组的发光时序；S1_B1表示B像素组中第一组子像素组接收数据信号Vdata的时序；S1_B2表示B像素组中第二组子像素组接收数据信号Vdata的时序；ME_B1表示B像素组中第一组子像素组的发光时序；EM_B2表示B像素组中第二组子像素组的发光时序；S1_G1表示G像素组中第一组子像素组接收数据信号Vdata的时序；S1_G2表示G像素组中第二组子像素组接收数据信号Vdata的时序；ME_G1表示G像素组中第一组子像素组的发光时序；EM_G2表示G像素组中第二组子像素组的发光时序。
可选的，在本发明另一实施例中，参考图18，图18为本发明实施例提供的另一种时序示意图。
在所述像素组中，第m个像素接收所述数据信号Vdata的结束时刻早于第m+1个像素接收所述数据信号Vdata的起始时刻。
具体的，在本发明实施例中S1_m表示第m个像素接收数据信号Vdata的时序，S1_m+1表示第m+1个像素接收数据信号Vdata的时序，使第m个像素接收所述数据信号Vdata的结束时刻早于第m+1个像素接收所述数据信号Vdata的起始时刻可以降低相邻两个像素11写入数据信号Vdata时的信号干扰，以提高每个像素11接收到数据信号Vdata的信号稳定性，进而保证每个像素11可以达到所需的发光亮度。
可选的，在本发明另一实施例中，参考图19，图19为本发明实施例提供的又一种时序示意图。
在所述像素组中，第k个像素接收所述数据信号Vdata的结束时刻与第k+1个像素接收所述数据信号Vdata的起始时刻相同。
具体的，在本发明实施例中S1_k表示第k个像素接收数据信号Vdata的时序，S1_k+1表示第k+1个像素接收数据信号Vdata的时序，使第k个像素接收所述数据信号Vdata的结束时刻与第k+1个像素接收所述数据信号Vdata的起始时刻相同可以减少时序中存在过多的无用阶段，进而可提高显示面板数据信号的写入效率。
可选的，在本发明另一实施例中，参考图20，图20为本发明实施例提供的又一种时序示意图。
在所述像素组中，第p个发光元件处于所述发光状态的结束时刻早于第p+1个发光元件处于所述发光状态的起始时刻。
具体的，在本发明实施例中EM_p表示第p个发光元件的发光时序，EM_p+1表示第p+1个发光元件的发光时序，使第p个发光元件处于所述发光状态的结束时刻早于第p+1个发光元件处于所述发光状态的起始时刻可以降低相邻两个像素11接收发光控制信号时的信号干扰，以保证每个发光元件Q可以达到所要求的发光时长，进而提高显示面板的显示效果。
可选的，在本发明另一实施例中，参考图21，图21为本发明实施例提供的又一种时序示意图。
在所述像素组中，第h个发光元件处于所述发光状态的起始时刻与第h+1个发光元件处于所述发光状态的起始时刻相同。
具体的，在本发明实施例中EM_h表示第h个发光元件的发光时序，EM_h+1表示第h+1个发光元件的发光时序，使第h个发光元件处于所述发光状态的起始时刻与第h+1个发光元件处于所述发光状态的起始时刻相同，表示像素组中的发光元件Q同时处于发光状态。
通过上述描述可知，本发明实施例提供的写入数据信号Vdata的方式多种多样，以及控制发光元件Q处于发光状态的控制方式也多种多样，可以根据实际需求来合理选择，在本发明实施例中并不作限定。
需要说明的是，在本发明实施例中控制数据信号Vdata写入的控制信号S1的有效脉冲以低电平为有效脉冲为例进行说明，控制发光的发光控制信号EM的有效脉冲也同样以低电平为有效脉冲为例进行说明，即在本发明实施例中以数据写入晶体管M2为P型晶体管、第一发光控制晶体管M3为P型晶体管以及第二发光控制晶体管M4为P型晶体管为例进行说明。
可选的，基于本发明上述全部实施例，在本发明另一实施例中还提供了一种显示面板的驱动方法，该驱动方法应用于显示面板，所述显示面板包括像素组，一个所述像素组包括多个像素11，同一像素组中的像素11与同一条电源信号线L1电连接；所述像素11包括像素电路12和发光元件Q。
所述像素电路12的驱动周期包括发光阶段和非发光阶段。
参考图22，图22为本发明实施例提供的一种显示面板的驱动方法的流程示意图，所述驱动方法包括：
S101：给所述第i组像素组中的像素提供数据信号，所述第i组像素组中的像素处于非发光阶段；或，给第i组像素组提供黑态电压数据信号，所述第i组像素组中的像素处于发光阶段。
S102：给第j组像素组提供发光控制信号，所述第j组像素组中的像素处于发光阶段；其中，1≤i≤N，1≤j≤N，i≠j。
具体的，在本发明实施例中给第i组像素组提供黑态电压数据信号，例如，Vdata为PVDD，虽然显示面板会是黑态显示，但是在本发明实施例中将该黑态显示理解为第i组像素组中的像素11处于发光阶段。
具体的，在本发明实施例中给第i组像素组中的像素11提供数据信号Vdata时，给第j组像素组提供发光控制信号，使至少第j组像素组中的像素11处于发光状态表示显示面板处于显示状态，显然也可以在给第i组像素组中的像素11提供数据信号Vdata时，给第i组像素组以外的所有像素组提供发光控制信号，使第i组像素组以外的所有像素11组均处于发光状态，具体使像素组处于发光状态的像素组数量在本发明实施例中并不作限定可根据实际需求而定，只需保证在给第i组像素组中的像素11提供数据信号Vdata时，给其它至少一组像素组中的像素11提供发光控制信号，使其处于发光状态即可。
进一步的，在本发明实施例中像素组中的像素11处于发光状态表示的是该像素11中的发光元件Q的阳极到阴极这一通路上有驱动电流流通，即该像素11中的像素电路12上第一电源电压端PVDD至第二电源电压端PVEE这一通路上有驱动电流流通，此时发光元件Q响应驱动电流以处于发光状态，以使显示面板处于显示状态。
像素组中的像素11处于非发光状态表示的是发光元件Q的阳极到阴极这一通路上没有驱动电流流通，即该像素11中的像素电路12上第一电源电压端PVDD至第二电源电压端PVEE这一通路上没有驱动电流流通，也就是说此时接收数据信号Vdata且处于非发光状态的像素11连接的电源信号线L1上没有电流，那么该电源信号线L1上就不存在压降，即该电源信号线L1上任何一处的电源电压VPVDD都是相同的，那么这一组像素组中的所有像素11在接收数据信号Vdata的过程中对应的电源信号都是未发生压降的电源电压VPVDD，且这一组像素组中的各个像素11在接收数据信号Vdata时对应的电源电压VPVDD均相同；并且由于同一像素组中的像素11与同一条电源信号线L1电连接，也就是说不同电源信号线上的电源电压VPVDD是独立变化的，即使处于发光状态的像素11对应的电源信号线L1上存在压降，也不会影响其它电源信号线L1上的电源电压VPVDD，只需保证像素组中像素11接收数据信号Vdata时该像素组中的所有像素11均处于非发光状态即可，即保证接收数据信号Vdata的像素组对应的电源信号线L1上不存在电流即可，显然也就不会对显示面板的均一性显示产生影响，最终提高显示面板的显示效果。
可选的，在本发明另一实施例中，如图3所示，所述像素电路12包括发光控制模块，在所述发光阶段，给所述像素电路12的发光控制模块提供有效电平。
具体的，在本发明实施例中如图3所示所述发光控制模块包括第一发光控制子模块123和第二发光控制子模块124，也就是说在所述发光阶段，给所述像素电路12的第一发光控制子模块123和第二发光控制子模块124提供有效电平。
其中，所述第一发光控制子模块123包括第一发光控制晶体管M3，所述第二发光控制子模块124包括第二发光控制晶体管M4，第一发光控制晶体管M3和第二发光控制晶体管M4用于控制像素电路12处于发光阶段还是非发光阶段，第一发光控制晶体管M3和第二发光控制晶体管M4的栅极同时接收发光控制信号EM，在发光控制信号EM的控制下，第一发光控制晶体管M3和第二发光控制晶体管M4处于导通状态或关断状态；第一发光控制晶体管M3和第二发光控制晶体管M4的栅极接收的发光控制信号EM为脉冲信号，在发光阶段，发光控制信号EM输出有效脉冲控制第一发光控制晶体管M3和第二发光控制晶体管M4处于导通状态，则驱动晶体管M1提供的驱动电流流入发光元件Q使其发光；在非发光阶段，发光控制信号EM输出无效脉冲控制第一发光控制晶体管M3和第二发光控制晶体管M4处于关断状态，则发光元件Q不发光。
需要说明的是，该有效脉冲即有效电平，无效脉冲即无效电平，实现对第一发光控制子模块M3和第二发光控制子模块M4的控制，进而实现对发光元件Q的控制。
可选的，在本发明另一实施例中，参考图23，图23为本发明实施例提供的又一种时序示意图。
同一所述像素组中，各像素依次接收数据信号，并依次处于所述发光阶段。
可选的，在本发明另一实施例中，参考图24，图24为本发明实施例提供的又一种时序示意图；同一所述像素组中，各像素依次接收数据信号，并且同一像素组中的像素同时处于所述发光阶段。
具体的，在本发明实施例中以三个像素11的时序为例进行说明，S1_f表示第f个像素接收数据信号Vdata的时序，S1_f+1表示第f+1个像素接收数据信号Vdata的时序，S1_f+2表示第f+2个像素接收数据信号Vdata的时序，如图23或图24所示第f个像素、第f+1个像素和第f+2个像素是依次接收数据信号Vdata的，且各个像素接收数据信号Vdata的时段互不交叠，也就是说一个像素11接收数据信号Vdata的结束时刻早于下一个像素11接收数据信号Vdata的起始时刻，以降低相邻两个像素11写入数据信号Vdata时的信号干扰，以提高每个像素11接收到数据信号Vdata的信号稳定性，进而保证每个像素11可以达到所需的发光亮度。
进一步的，EM_f表示第f个像素的发光时序，EM_f+1表示第f+1个像素的发光时序，EM_f+2表示第f+2个像素的发光时序，如图23所示在像素组中的像素11接收完成数据信号Vdata之后，控制像素组中的像素11依次处于发光阶段，且各个像素11处于发光阶段的时段互不交叠，也就是说一个像素11处于发光阶段的结束时刻早于下一个像素11处于发光阶段的起始时刻，以降低相邻两个像素11接收发光控制信号时的信号干扰，以保证每个像素11中的发光元件Q可以达到所要求的发光时长，进而提高显示面板的显示效果。
可选的，如图24所示在像素组中的像素11接收完成数据信号Vdata之后，控制像素组中的像素11同时处于发光阶段，也就是说所有像素11处于发光状态的起始时刻相同。
可选的，基于本发明上述全部实施例，在本发明另一实施例中还提供了一种显示装置，参考图25，图25为本发明实施例提供的一种显示装置的结构示意图。
所述显示装置100包括本申请上述实施例所述的显示面板。
该显示装置100包括但不限定于手机、平板等显示装置，该显示装置至少具有与显示面板相同的技术效果。
以上对本发明所提供的一种显示面板及其驱动方法、显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (15)

1.一种显示面板，其特征在于，所述显示面板包括：N组像素组，N≥2，所述像素组包括多个像素，所述像素包括发光元件和与所述发光元件电连接的像素电路；同一所述像素组中的像素与同一条电源信号线电连接；
第i组像素组中的像素接收数据信号时，所述第i组像素组中的像素处于非发光状态，且至少第j组像素组中的像素处于发光状态；其中，1≤i≤N，1≤j≤N，i≠j。
2.根据权利要求1所述的显示面板，其特征在于，在第一方向上，第一组所述像素组至第N组所述像素组依次交替设置；
其中，所述第一方向平行于所述显示面板所在平面。
3.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括：第一像素组和第二像素组；
所述第一像素组包括发出第一颜色光的第一颜色像素，所述第二像素组中的像素发出第二颜色光；所述第一颜色光和所述第二颜色光的波长不同。
4.根据权利要求1所述的显示面板，其特征在于，在所述像素组中，第m个像素接收所述数据信号的结束时刻早于第m+1个像素接收所述数据信号的起始时刻。
5.根据权利要求1所述的显示面板，其特征在于，在所述像素组中，第k个像素接收所述数据信号的结束时刻与第k+1个像素接收所述数据信号的起始时刻相同。
6.根据权利要求1所述的显示面板，其特征在于，在所述像素组中，第p个发光元件处于所述发光状态的结束时刻早于第p+1个发光元件处于所述发光状态的起始时刻。
7.根据权利要求1所述的显示面板，其特征在于，在所述像素组中，第h个发光元件处于所述发光状态的起始时刻与第h+1个发光元件处于所述发光状态的起始时刻相同。
8.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括：电源信号输入端；
所述第i组像素组与第一电源信号线电连接，所述第j组像素组与第二电源信号线电连接，所述第一电源信号线和所述第二电源信号线分别与所述电源信号输入端连接。
9.根据权利要求1所述的显示面板，其特征在于，所述像素电路包括：数据写入模块、驱动模块、和发光控制模块；
所述数据写入模块写入数据信号到所述驱动模块，所述驱动模块根据所述数据信号产生驱动电流，所述发光控制模块控制所述发光元件的显示状态；
其中，所述像素处于非发光状态时，所述发光控制模块关闭。
10.根据权利要求1所述的显示面板，其特征在于，一个所述像素组包括至少两组子像素组；
不同所述子像素组中的像素处于发光状态的时段互不交叠。
11.一种显示装置，其特征在于，所述显示装置包括权利要求1-10任一项所述的显示面板。
12.一种显示面板的驱动方法，其特征在于，应用于显示面板，所述显示面板包括像素组，一个所述像素组包括多个像素，同一像素组中的像素与同一条电源信号线电连接；所述像素包括像素电路和发光元件；
所述像素电路的驱动周期包括发光阶段和非发光阶段，所述驱动方法包括：
给所述第i组像素组中的像素提供数据信号，所述第i组像素组中的像素处于非发光阶段；或，给第i组像素组提供黑态电压数据信号，所述第i组像素组中的像素处于发光阶段；
给第j组像素组提供发光控制信号，所述第j组像素组中的像素处于发光阶段；其中，1≤i≤N，1≤j≤N，i≠j。
13.根据权利要求12所述的驱动方法，其特征在于，所述像素电路包括发光控制模块，在所述发光阶段，给所述像素电路的发光控制模块提供有效电平。
14.根据权利要求12所述的驱动方法，其特征在于，同一所述像素组中，各像素依次接收数据信号，并依次处于所述发光阶段。
15.根据权利要求12所述的驱动方法，其特征在于，同一所述像素组中，各像素依次接收数据信号，并且同一像素组中的像素同时处于所述发光阶段。
CN202211027083.4A 2022-08-25 2022-08-25 一种显示面板及其驱动方法、显示装置 Pending CN115394236A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211027083.4A CN115394236A (zh) 2022-08-25 2022-08-25 一种显示面板及其驱动方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211027083.4A CN115394236A (zh) 2022-08-25 2022-08-25 一种显示面板及其驱动方法、显示装置

Publications (1)

Publication Number Publication Date
CN115394236A true CN115394236A (zh) 2022-11-25

Family

ID=84122189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211027083.4A Pending CN115394236A (zh) 2022-08-25 2022-08-25 一种显示面板及其驱动方法、显示装置

Country Status (1)

Country Link
CN (1) CN115394236A (zh)

Similar Documents

Publication Publication Date Title
CN109872680B (zh) 像素电路及驱动方法、显示面板及驱动方法、显示装置
CN112634832B (zh) 一种显示面板、驱动方法及显示装置
US11398184B2 (en) Pixel driving circuit, display apparatus, and method for driving pixel driving circuit
CN100409282C (zh) 显示器和多路分解器
JP4209832B2 (ja) 表示装置のピクセル回路，表示装置，及びその駆動方法
CN100463245C (zh) 平板显示器中的像素电路和用于驱动该电路的方法
JP5089876B2 (ja) 発光表示装置
CN111145686B (zh) 一种像素驱动电路、显示面板及驱动方法
KR20210099973A (ko) 공통 led 구동 회로를 포함하는 발광 소자 기반 디스플레이 패널 및 발광 소자 디스플레이 장치
CN110021261B (zh) 一种阵列基板及其驱动方法、显示面板
CN112562589B (zh) 一种像素驱动电路、显示面板和像素驱动电路的驱动方法
CN112908264B (zh) 像素驱动电路、驱动方法、显示面板及显示装置
CN112349250A (zh) 一种显示面板以及驱动方法
CN110288950B (zh) 像素阵列、阵列基板及显示装置
US20240013712A1 (en) Pixel circuit and display apparatus having the same
US11727889B2 (en) Display device
CN114220389A (zh) 像素驱动电路及其驱动方法、显示面板及装置
CN113971936B (zh) 显示面板及其驱动方法
TW201947571A (zh) 畫素驅動電路及具有畫素驅動電路的顯示裝置
US20060221016A1 (en) Display
CN115064105A (zh) 显示面板的像素驱动电路、驱动方法以及显示装置
CN115394236A (zh) 一种显示面板及其驱动方法、显示装置
CN216928003U (zh) 一种显示面板及显示装置
CN114067736A (zh) 一种像素电路及其驱动方法、显示面板和显示装置
CN114724515B (zh) 一种显示面板及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination