TW201947571A - 畫素驅動電路及具有畫素驅動電路的顯示裝置 - Google Patents

Abstract

本發明涉及一種畫素驅動電路用於驅動由兩個相鄰設置的畫素單元構成一個畫素組。畫素驅動電路包括驅動模組、第一開關模組及第二開關模組。驅動模組包括控制端、第一連接端、第二連接端及驅動電晶體。控制端所在側能夠存儲電壓，驅動模組用於根據控制端所在側所存儲的電壓來調節及控制經由驅動電晶體的電信號大小。第一開關模組根據第一控制信號將驅動模組產生的驅動電流提供給第一畫素單元。第二開關模組根據第二控制信號將驅動模組產生的驅動電流提供給第二畫素單元。本發明還提供一種具有畫素驅動電路的顯示裝置。

Description

畫素驅動電路及具有畫素驅動電路的顯示裝置

本發明涉及一種畫素驅動電路及具有畫素驅動電路的顯示裝置。

隨著電子技術的不斷發展，手機、可擕式電腦、個人數位助理(PDA)、平板電腦、媒體播放機等顯示裝置大多都採用顯示面板作為輸入輸出設備，以使產品具有更友好的人機對話模式。有機發光二極體（organic light emitting diode, OLED）或微型發光二極體(micro light emitting diode, μLED)作為一種發光器件，因其所具有的自發光、快速回應、寬視角和可製作在柔性襯底上等特點而越來越多地被應用於高性能顯示領域當中。採用OLED的顯示裝置通常定義有顯示區域和非顯示區域。顯示區域內設置有矩陣設置的畫素單元。每個畫素單元對應一個畫素驅動電路。非顯示區域內設置有用於驅動畫素驅動電路的顯示驅動電路。畫素驅動電路包括選擇電晶體、驅動電晶體、存儲電容及發光元件構成。當顯示器尺寸變大時，隨著畫素單元數量的增加，用於驅動畫素驅動電路的顯示驅動電路的尺寸也相應的增加，進而導致非顯示區域的面積過大。隨著窄邊框設計需求的增加，非顯示區域的面積縮小。因此，顯示裝置的電路結構需要進行簡化。

有鑒於此，有必要提供一種有利於窄邊框設計的畫素驅動電路。

還有必要提供一種有利於窄邊框設計的顯示裝置。

一種畫素驅動電路，用於驅動由兩個相鄰設置的畫素單元構成畫素組。畫素組包括第一畫素單元和第二畫素單元。第一畫素單元包括第一發光元件，第二畫素單元包括第二發光元件。每一畫素驅動電路能夠驅動同一畫素組的第一畫素單元與第二畫素單元，畫素驅動電路包括： 驅動模組，驅動模組位於同一畫素組的其中一個畫素單元中，包括控制端、第一連接端、第二連接端及驅動電晶體，控制端所在側能夠存儲電壓，驅動模組用於根據控制端所在側所存儲的電壓來調節及控制經由驅動電晶體的電信號大小； 第一開關模組，第一開光模組位於同一畫素組的第一畫素單元中，根據被載入的第一控制信號將驅動模組產生的驅動電流提供給第一發光元件； 第二開關模組，位於同一畫素組的第二畫素單元中，第二開關模組根據被載入的第二控制信號將驅動模組產生的驅動電流提供給同一畫素組的第二發光元件。

一種具有畫素驅動電路的顯示裝置，定義有顯示區域和圍繞顯示區域設置的非顯示區域。顯示區域包括多個畫素單元。每一畫素單元內均具有發光元件。兩個相鄰設置的畫素單元構成一個畫素組。每個畫素組對應一個畫素驅動電路。每一畫素驅動電路能夠驅動同一畫素組的第一畫素單元與第二畫素單元，畫素驅動電路包括： 驅動模組，驅動模組位於同一畫素組的其中一個畫素單元中，包括控制端、第一連接端、第二連接端及驅動電晶體，控制端所在側能夠存儲電壓，驅動模組用於根據控制端所在側所存儲的電壓來調節及控制經由驅動電晶體的電信號大小； 第一開關模組，第一開光模組位於同一畫素組的第一畫素單元中，根據被載入的第一控制信號將驅動模組產生的驅動電流提供給第一發光元件； 第二開關模組，位於同一畫素組的第二畫素單元中，第二開關模組根據被載入的第二控制信號將驅動模組產生的驅動電流提供給同一畫素組的第二發光元件。

與習知技術相比較，採用上述結構的畫素驅動電路和顯示裝置，兩個相鄰的畫素單元利用同一畫素驅動電路進行驅動，減少了畫素驅動電路的面積，延長發光元件的壽命，進而更有利於製造更高解析度的顯示裝置。同時，減少了對應掃描線以及資料線的數量，進而可降低對應非顯示區域內的顯示驅動電路的尺寸，更有利於顯示裝置的窄邊框設計。

本發明提供一種顯示裝置。顯示裝置定義有顯示區域和圍繞顯示區域設置的非顯示區域。顯示區域包括多個畫素單元。每一畫素單元內均具有發光元件。兩個相鄰設置的畫素單元構成一個畫素組。每個畫素組對應一個畫素驅動電路。

在一實施例中，畫素驅動電路包括： 驅動模組，驅動模組位於同一畫素組的其中一個畫素單元中，包括控制端、第一連接端、第二連接端及驅動電晶體，控制端所在側能夠存儲電壓，驅動模組用於根據控制端所在側所存儲的電壓來調節及控制經由驅動電晶體的電信號大小； 第一開關模組，第一開光模組位於同一畫素組的第一畫素單元中，根據被載入的第一控制信號將驅動模組產生的驅動電流提供給第一發光元件； 第二開關模組，位於同一畫素組的第二畫素單元中，第二開關模組根據被載入的第二控制信號將驅動模組產生的驅動電流提供給同一畫素組的第二發光元件。

在一實施例中，每一畫素驅動電路分時驅動同一畫素組的第一畫素單元與第二畫素單元。

在一實施例中，畫素驅動電路進一步包括： 共用補償模組，共用補償模組與控制端電性連接，用於根據掃描信號寫入並存儲用於補償驅動電晶體的控制端電壓的資料電壓； 重置模組，重置模組與驅動模組電性連接，用於根據接收的重置信號重置驅動電晶體的工作狀態。

在一實施例中，重置模組根據重置信號重置控制端為參考電壓。共用補償模組根據掃描信號將用於補償驅動電晶體的控制端電壓的資料電壓提供給第一連接端。

在一實施例中，共用補償模組包括掃描電晶體、補償電晶體及存儲電容。掃描電晶體的閘極接收掃描信號，掃描電晶體的源極與資料線電性連接，掃描電晶體的汲極與控制端電性連接。存儲電容的一端接收電源電壓，另一端與控制端電性連接。補償電晶體的閘極接收掃描信號，補償電晶體的源極與第二連接端電性連接，補償電晶體的汲極與第一連接端電性連接。

在一實施例中，重置模組根據重置信號重置第二連接端為參考電壓。共用補償模組根據掃描信號將用於補償驅動電晶體的控制端電壓的資料電壓提供給控制端。

在一實施例中，掃描電晶體、補償電晶體及存儲電容。掃描電晶體的閘極接收掃描信號，掃描電晶體的源極與資料線電性連接，掃描電晶體的汲極藉由存儲電容與控制端電性連接，並與第一開關模組和第二開關模組電性連接。補償電晶體的閘極接收掃描信號，補償電晶體的源極與第二連接端電性連接，補償電晶體的汲極與控制端電性連接。

在一實施例中，第一開關模組同時與共用補償模組和控制端電性連接。第二開關模組同時與共用補償模組和控制端電性連接。第一開關模組根據第一控制信號將參考電壓提供給存儲電容並電性連接第二連接端與第一發光元件。第二開關模組根據第二控制信號將參考電壓提供給存儲電容並電性連接第二連接端與第一發光元件。

在一實施例中，第一開關模組同時與第一連接端和第二連接端電性連接。第二開關模組同時與第一連接端和第二連接端電性連接。第一開關模組根據第一控制信號將電源電壓提供給第一連接端並電性連接第二連接端與第一發光元件。第二開關模組根據第二控制信號將電源電壓提供給第一連接端並電性連接第二連接端與第一發光元件。

在一實施例中，顯示裝置包括第一子驅動階段和第二子驅動階段。在第一子驅動階段，多個畫素組內的第一發光被依次驅動；在第二子驅動階段，多個畫素組內的第二發光元件被依次驅動。

在一實施例中，閘極驅動器設置於顯示區域內。

在一實施例中，閘極驅動器設置於非顯示區域內。

在一實施例中，顯示裝置包括兩個閘極驅動器。其中一個閘極驅動用器用於提供掃描信號給畫素驅動電路，另一個閘極驅動器用於提供第一控制信號和第二控制信號給畫素驅動電路。

下面結合圖對本發明觸控面板的具體實施方式進行說明。

請一併參閱圖1，其為本發明一種實施方式的顯示裝置1的模組示意圖。顯示裝置1定義有顯示區域11和圍繞顯示區域11設置的非顯示區域13。顯示區域11包括多個畫素單元10。每一畫素單元10內設置有發光元件。發光元件用於產生顯示所需的光。其中，發光元件可以為有機發光二極體(Organic Emitting Diode)或微型發光二極體(micro light emitting diode, μLED)。顯示裝置1包括分別能夠產生藍光、綠光及紅光的發光二極體，不同顏色的二極體分別設置在不同的畫素單元10內。可變更地，顯示裝置1也可僅具有產生白色光的發光二極體，並進一步具有彩色濾光層。更進一步地，顯示裝置1的發光二極體產生的具有第一原色的光線可再經由量子點膜的作用轉換從而獲得其他原色的光線。但並不以此為限。多個畫素單元10劃分形成多個畫素組100。每個畫素組100包括沿第一方向Y相鄰設置的第一畫素單元10a和第二畫素單元10b。

顯示裝置11進一步包括多條相互平行的掃描線S1-Sn、多條相互平行的資料線D1-Dm以及多條相互平行的控制線EM1-EM(2n)。其中，n取大於等於2的整數，m取大於等於1的整數。多條掃描線S1-Sn沿與第一方向Y垂直的第二方向X延伸，用於為畫素單元10提供掃描信號。多條資料線D1-Dm沿第一方向Y延伸，用於為畫素單元10提供資料信號。相互交叉設置掃描線與資料線形成網格，在網格的鏤空處對應設置有畫素單元10。畫素單元10呈矩陣排布。同一畫素組的第一畫素單元10a與第二畫素單元10b並列設置，其中，在一畫素組中的第一畫素單元10a中設置有至少包括受在掃描線上載入的掃描信號控制的電晶體及用於為第一畫素單元10a的發光元件提供發光所用電信號的驅動電晶體的畫素驅動電路的一部分，第二畫素單元10b中至少設置有用於為第二畫素單元10a的發光元件提供發光所用電信號的驅動電晶體的同一畫素驅動電路的另一部分。換句話說，同一畫素驅動電路既能驅動第一畫素單元10a的發光元件的發光情況，也能驅動第二畫素單元10b的發光元件的發光情況，所述發光情況包括是否發光及發光強度。

非顯示區域13內設置有閘極驅動器20、源極驅動器30。每個畫素組100藉由一條掃描線Sn與閘極驅動器20電性連接，藉由一條資料線Dm與源極驅動器30電性連接，且藉由兩條控制線EM(2n-1)-EM(2n)與控制驅動器40。一幀圖像顯示時間劃分形成第一子驅動階段Ta和第二子驅動階段Tb（如圖5所示），在第一子驅動階段Ta，多個畫素組100內的第一畫素單元10a被依次掃描；在第二子驅動階段Tb，多個畫素組100內的第二畫素單元10b被依次掃描。在本實施方式中，閘極驅動器20和源極驅動器30可藉由自動結合（tape-automated bonding，MAB）或藉由設置於玻璃上的晶片（chip-on-glass，COG）方式與顯示面板上的焊盤（圖未示）連接，也可藉由（gate-in-panel，GIP）方式直接設置於顯示面板上。在其他實施方式中，閘極驅動器20和源極驅動器30也可作為顯示面板的一部分直接集成於顯示面板上。在其他實施方式中，非顯示區域13還包括時序控制器。時序控制器用於提供多個同步控制信號給閘極驅動器20和源極驅動器30，以驅動閘極驅動器20和源極驅動器30。其中，多個同步控制信號可包括水準同步信號（horizontal synchronization，Vsync）、垂直同步訊號（vertical synchronization，Vsync）、時鐘信號（clock，CLK）以及資料使能信號（data enable，EN）等。

在本實施方式中，閘極驅動器20設置在顯示區域11一側邊的非顯示區域13上。可變更地，如圖2所示，顯示裝置1可進一步包含兩個閘極驅動器20。兩個閘極驅動器20分別設置於非顯示區域13的相對兩側處。其中，位於非顯示區域13的右側邊框的閘極驅動器20用於驅動控制掃描線S1-Sn，位於非顯示區域13的左側邊框用於驅動控制線EM1-EM(2n)。即，控制線EM1-EM(2n)上載入的控制信號也可由閘極驅動器20提供。

可以理解地，如圖3所示，相較於習知技術，如圖2所示的本實施方式中掃描線S1-Sn的數量減半，使得閘極驅動器20的引線較少，進而閘極驅動器20可設置於顯示區域11內，進而顯示裝置1可以進一步實現窄邊框設計。

請一併參閱圖4，其為適用於畫素組100的一實施方式的畫素驅動電路300a，圖4僅以一個畫素組100為例進行說明，其餘畫素組100分別具有相同的畫素驅動電路300a。每個畫素組100對應一個畫素驅動電路300a。畫素驅動電路300a與相鄰兩條掃描線S(n-1)-Sn、資料線Dm及相鄰兩條控制線EM(2n-1)-EM(2n)電性連接。

畫素驅動電路300a接收前一條掃描線S(n-1)上的信號作為重置信號，接收對應掃描線Sn上的信號作為掃描信號，接收對應資料線Dm上的資料信號，接收控制線EM(2n-1)上的信號作為第一控制信號，接收控制線EM(2n)上的信號作為第二控制信號。兩條相鄰掃描線S(n-1)-Sn的掃描信號依次移位元。畫素驅動電路300a分時驅動畫素組100內的第一畫素單元10a和第二畫素單元10b。在第一子驅動階段Ta和第二子驅動階段Tb內畫素驅動電路300a均依次工作在重置階段T1\T1’、寫入補償階段T2\T2’及發光階段T3\T3’。在第一子驅動階段Ta的發光階段T3，畫素驅動電路300a驅動第一畫素單元10a的第一發光元件EL(n-1)發光；在第二子驅動階段Tb的發光階段T3’，畫素驅動電路300a驅動第二畫素單元10b的第二發光元件ELn發光。在本實施方式中，畫素驅動電路300a為電流型驅動電路。

畫素驅動電路300a包括重置模組21、第一開關模組23、第二開關模組25、驅動模組27、共用補償模組29、第一發光元件EL(n-1)及第二發光元件ELn。第一發光元件EL(n-1)對應第一畫素單元10a，第二發光元件ELn對應第二畫素單元10b。其中，重置模組21、第一開關模組23、驅動模組27、共用補償模組29構成的電路用於驅動第一畫素單元10a。重置模組21、第二開關模組25、驅動模組27、共用補償模組29及第二發光元件ELn構成的電路用於驅動第二畫素單元10b。也就是說，第一畫素單元10a和第二畫素單元10b共用重置模組21、驅動模組27及共用補償模組29。其中，在本實施例中，從電路佈局上看，重置模組21、第一開關模組23、驅動模組27及共用補償模組29對應第一畫素單元10a設置，第二開關模組25則對應第二畫素單元10b設置。可變更地，重置模組21、驅動模組27及共用補償模組29中的一個或多個可對應設置在第二畫素單元10b中，並不以此為限。

驅動模組27包括控制端271、第一連接端272及第二連接端273及驅動電晶體Td，驅動模組27用於根據控制端271所在側所存儲的電壓來調節及控制經由驅動電晶體Td的電流大小，從而控制所在畫素單元10的亮度及灰階。控制端271與電源電壓Vdd之間連接有一存儲電容C1，用於存儲電壓。控制端271與存儲電容C1的一端的連接點定義第一節點N1。驅動電晶體Td的源極連接驅動模組27的第一連接端272，連接點定義第二節點N2，驅動電晶體Td的汲極連接驅動模組27的第二連接端273，閘極連接控制端271。驅動模組27的控制端271與重置模組21的輸出端連接於第一節點N1、驅動模組27的第一連接端272與第一開關模組23和第二開關模組25連接於第二節點N2、驅動模組27的第二連接端273與第一開關模組23和第二開關模組25連接於節點N3，共用補償模組29連接於電源電壓Vdd與第三節點N3之間。驅動電晶體Td具有閾值電壓Vth。在本實施方式中，驅動電晶體Td為P型薄膜電晶體。

重置模組21接收掃描線S(n-1)上的信號作為重置信號以重置驅動模組27。驅動模組27被重置後，以將第一節點N1的電壓重置為參考電壓Vref。重置模組21的輸出單連接第一節點N1，從而將重置信號傳送至驅動模組27的控制端271。重置模組21包括重置電晶體M1。重置電晶體M1的閘極與掃描線S(n-1)電性連接，重置電晶體M1的汲極接收參考電壓Vref（作為重置信號），重置電晶體M1的源極極與驅動模組27電性連接。在本實施方式中，重置電晶體M1為P型薄膜電晶體。

第一開關模組23用於根據第一控制信號控制電源電壓Vdd是否提供給驅動模組27的第一連接端272，並控制自驅動模組27產生的電流是否提供給第一發光元件EL(n-1)。第一開關模組23包括第一電晶體M2和第二電晶體M3。第一電晶體M2連接於電源電壓Vdd與驅動模組27的第一連接端272之間。具體地，第一電晶體M2的閘極與接收第一控制信號，第一電晶體M2的源極與接收電源電壓Vdd，第一電晶體M2的汲極與驅動模組27的第一連接端272電性連接。第二電晶體M3的閘極接收第一控制信號，第二電晶體M3的源極與驅動模組27的第二連接端273電性連接，第二電晶體M3的汲極與第一發光元件EL(n-1)電性連接。在本實施方式中，第一電晶體M2和第二電晶體M3均為P型薄膜電晶體。在本實施方式中，電源電壓Vdd大於參考電壓Vref。

第二開關模組25用於根據第二控制信號控制電源電壓Vdd是否提供給驅動模組27的第一連接端272，並控制自驅動模組27產生的電流是否提供給第二發光元件ELn。第二開關模組25包括第三電晶體M6和第四電晶體M7。第三電晶體M6與第一電晶體M2並聯連接於電源電壓Vdd與驅動模組27的第一連接端272之間。具體地，第三電晶體M6的閘極接接收第二控制信號，第三電晶體M6的源極接收電源電壓Vdd電性連接，第三電晶體M6的汲極與驅動模組27的第一連接端272電性連接。第四電晶體M7連接於驅動模組27的第二連接端273與第二發光元件ELn之間。具體地，第四電晶體M7的閘極接收第二控制信號，第四電晶體M7的源極與驅動模組27的第二連接端273電性連接，第四電晶體M7的汲極與第二發光元件ELn電性連接。在本實施方式中，第三電晶體M6和第四電晶體M7均為P型薄膜電晶體。

共用補償模組29用於以在第一驅動階段和/或第二驅動階段寫入並存儲由資料線Dm上載入的用於補償驅動電晶體Td的閘極電壓的補償資料電壓從而對驅動模組27進行補償。共用補償模組29包括掃描電晶體M4、補償電晶體M5及存儲電容C1。掃描電晶體M4的閘極與掃描線Sn電性連接，掃描電晶體M4的汲極與驅動電晶體Td的源極電性連接，掃描電晶體M4的源極與資料線Dm電性連接。補償電晶體M5的閘極與掃描線Sn電性連接，補償電晶體M5的源極連接於驅動模組27的第二連接端273，並進一步地與驅動電晶體Td的源極電性連接，補償電晶體M5的汲極連接於驅動模組27的控制端271，並進一步與驅動電晶體Td的閘極電性連接。存儲電容C1的第一端與電壓源Vdd電性連接，第二端與驅動電晶體Td的閘極電性連接。在本實施方式中，掃描電晶體M4和補償電晶體M5均為P型薄膜電晶體。在本實施方式中，參考電壓Vref小於資料電壓Vdata和閾值電壓Vth。

第一發光元件EL(n-1)的陽極經由第二電晶體M3與驅動電晶體Td的源極電性連接，陰極接地。第二發光元件ELn的陽極經由第四電晶體M7與驅動電晶體Td的源極電性連接，陰極接地。

請一併參閱圖5及圖6，其為畫素驅動電路300a的驅動時序圖以及畫素驅動電路300a在第一子驅動階段Ta的重置階段T1的電路示意圖。

在第一子驅動階段Ta的重置階段T1，掃描線S(n-1)上的信號有效，掃描線Sn上的信號無效（如為低電平），控制線EM(2n-1)-EM(2n)上的信號無效（如為高電平），僅有重置電晶體M1導通，重置模組21輸出參考電壓Vref，從而將驅動電晶體Td的閘極電壓被重置為參考電壓Vref，從而可以保證資料線Dm上的電壓能夠正常寫入至驅動電晶體Td的閘極。

請一併參閱圖5及圖7，其為畫素驅動電路300a的驅動時序圖以及畫素驅動電路300a在第一子驅動階段Ta的寫入補償階段T2的電路示意圖。 在第一子驅動階段Ta的寫入補償階段T2，掃描線S(n-1)上的信號無效，掃描線Sn上的信號有效，控制線EM(2n-1)-EM(2n)上的信號無效，掃描電晶體M4根據掃描線Sn上的信號導通，資料線Dm上的資料電壓Vdata被提供給驅動電晶體Td的源極。同時，補償電晶體M5根據掃描線Sn上的信號導通，驅動電晶體Td的閘極與汲極電性連接，進而驅動電晶體Td為二極體連接方式，使得資料線Dm上的資料電壓Vdata被傳送給驅動電晶體Td的閘極，以補償驅動電晶體Td的閾值電壓Vth。此時，第一節點N1的電壓為Vdata-Vth，第二節點N2的電壓為Vdata。存儲電容C1的第一端上的電壓始終等於電源電壓Vdd，第二端的電壓等於第一節點N1的電壓。故，存儲電容C1的存儲電壓為電源電壓Vdd和第一節點N1電壓的差值，即存儲電壓為Vdd+Vth-Vdata。因此，實現閾值電壓Vth和資料電壓Vdata的存儲。因此，存儲電容C1實現閾值電壓Vth的補償和資料電壓Vdata的存儲。

請一併參閱圖5及圖8，其為畫素驅動電路300a的驅動時序圖以及畫素驅動電路300a在第一子驅動階段Ta的發光階段T3的電路示意圖。 在第一子驅動階段Ta的發光階段T3，掃描線S(n-1)上的信號無效，掃描線Sn上的信號無效，控制線EM(2n-1)上的信號有效，控制線EM(2n)上的信號無效，第一電晶體M2和第二電晶體M3在控制線EM(2n-1)上的信號作用下導通，第一節點N1的電壓在存儲電容C1保持兩端電壓不變的作用下保持為Vdata-Vth不變，第二節點N2的電壓與電源電壓Vdd相同，驅動電晶體Td導通，產生驅動電流Ioled以驅動第一發光元件EL(n-1)發光。此時，驅動電流Ioled可藉由下述方式計算得出。 Ioled=k×(Vgs-Vth)² =k×[Vdd-(Vdata-Vth)-Vth]² =k×(Vdd-Vdata)²

其中，k由驅動電晶體Td的電流放大係數，其與驅動電晶體Td的遷移率及溝道寬度以及溝道長度的比例確定的比例常數相關。 由此可以看出，驅動電流Ioled與驅動電晶體Td的閾值電壓無關，僅與資料電壓Vdata相關。

在第二子驅動階段Tb中重置階段T1’和寫入補償階段T2’與第一子驅動階段Ta中的重置階段T1和寫入補償階段T2工作方式一致。故，在此不再贅述。

請一併參閱圖5及圖9，其為畫素驅動電路300a的驅動時序圖以及畫素驅動電路300a在第二子驅動階段Tb的發光階段T3’的電路示意圖。 在第二子驅動階段Ta的發光階段T3’，掃描線S(n-1)上的信號無效，掃描線Sn上的信號無效，控制線EM(2n)上的信號有效，控制線EM(2n-1)上的信號無效，第三電晶體M6和第四電晶體M7在控制線EM(2n)上的信號作用下導通，第一節點N1的電壓在存儲電容C1的作用下保持為Vdata-Vth不變，第二節點N2的電壓與電源電壓Vdd相同，驅動電晶體Td導通，產生驅動電流Ioled以驅動第二發光元件EL(n)發光。

綜上所述，採用上述結構的畫素驅動電路，兩個相鄰的畫素單元利用同一畫素驅動電路進行驅動，減少了畫素驅動電路的面積，延長發光元件的壽命，進而更有利於製造更高解析度的顯示裝置。同時，減少了對應掃描線以及資料線的數量，進而可降低對應非顯示區域內的顯示驅動電路的尺寸，更有利於顯示裝置的窄邊框設計。

請參閱圖10，其為適用於畫素組100的另一實施方式的畫素驅動電路300b。圖10僅以一個畫素組100為例進行說明，其餘畫素組100分別具有相同的畫素驅動電路300b。每個畫素組100對應一個畫素驅動電路300a。畫素驅動電路300a與相鄰兩條掃描線S(n-1)-Sn、資料線Dm及相鄰兩條控制線EM(2n-1)-EM(2n)電性連接。

畫素驅動電路300b接收前一條掃描線S(n-1)上的信號作為重置信號，接收對應掃描線Sn上的信號作為掃描信號，接收對應資料線Dm上的資料信號，接收控制線EM(2n-1)上的信號作為第一控制信號，接收控制線EM(2n)上的信號作為第二控制信號。兩條相鄰掃描線S(n-1)-Sn的掃描信號依次移位元。畫素驅動電路300b分時驅動畫素組100內的第一畫素單元10a和第二畫素單元10b。在第一子驅動階段Ta和第二子驅動階段Tb內畫素驅動電路300a均依次工作在重置階段T1\T1’、寫入補償階段T2\T2’及發光階段T3\T3’。在第一子驅動階段Ta的發光階段T3，畫素驅動電路300b驅動第一畫素單元10a的第一發光元件EL(n-1)發光；在第二子驅動階段Tb的發光階段T3’，畫素驅動電路300b驅動第二畫素單元10b的第二發光元件ELn發光。在本實施方式中，畫素驅動電路300b為電流型驅動電路。

畫素驅動電路300b包括重置模組21、第一開關模組23、第二開關模組25、驅動模組27、共用補償模組29、第一發光元件EL(n-1)及第二發光元件ELn。第一發光元件EL(n-1)對應第一畫素單元10a，第二發光元件ELn對應第二畫素單元10b。其中，重置模組21、第一開關模組23、驅動模組27、共用補償模組29構成的電路用於驅動第一畫素單元10a。重置模組21、第二開關模組25、驅動模組27、共用補償模組29及第二發光元件ELn構成的電路用於驅動第二畫素單元10b。也就是說，第一畫素單元10a和第二畫素單元10b共用重置模組21、驅動模組27及共用補償模組29。其中，在本實施例中，從電路佈局上看，重置模組21、第一開關模組23、驅動模組27及共用補償模組29對應第一畫素單元10a設置，第二開關模組25則對應第二畫素單元10b設置。可變更地，重置模組21、驅動模組27及共用補償模組29中的一個或多個可對應設置在第二畫素單元10b中，並不以此為限。

驅動模組27包括控制端271、第一連接端272及第二連接端273及驅動電晶體Td，驅動模組27用於根據控制端271所在側所存儲的電壓來調節及控制經由驅動電晶體Td的電流大小，從而控制所在畫素單元10的亮度及灰階。控制端271與共用補償模組29之間連接有一存儲電容C1，用於存儲電壓。控制端271與存儲電容C1的一端的連接點定義第一節點N1，共用補償模組29與存儲電容C1的另一端的連接點定義為第二節點N2。驅動電晶體Td的源極與驅動模組27的第一連接端272連接，驅動電晶體Td的汲極連接驅動模組27的第二連接端273，閘極連接控制端271。驅動模組27的控制端271與存儲電容C1連接於第一節點N1，驅動模組27的第一連接端272與電源電壓Vdd連接、驅動模組27的第二連接端273與第一開關模組23和第二開關模組25連接於節點N3。共用補償模組29的輸出端藉由第二節點N2與存儲電容C1連接，並藉由第三節點N3連接第一開關模組23和第二開關模組25。驅動電晶體Td具有閾值電壓Vth。在本實施方式中，驅動電晶體Td為P型薄膜電晶體。

重置模組21接收掃描線S(n-1)上的信號作為重置信號以重置驅動模組27的第二連接端273。重置模組27被重置後，以將第三節點N3的電壓重置為參考電壓Vref。重置模組21的輸出單連接第一節點N1，從而將重置信號傳送至驅動模組27的控制端271。重置模組21包括重置電晶體M1。重置電晶體M1的閘極與掃描線S(n-1)電性連接，重置電晶體M1的汲極接收參考電壓Vref（作為重置信號），重置電晶體M1的源極與驅動模組27電性連接。在本實施方式中，重置電晶體M1為P型薄膜電晶體。

第一開關模組23用於根據第一控制信號控制參考電壓Vref是否提供給共用補償模組29並控制驅動模組27產生的電流是否提供給第一發光元件EL(n-1)。第一開關模組23包括第一電晶體M2和第二電晶體M3。第一電晶體M2連接於參考電壓Vref與共用補償模組29的第二節點N2之間。具體地，第一電晶體M2的閘極與接收第一控制信號，第一電晶體M2的源極與接收參考電壓Vref，第一電晶體M2的汲極與共用補償模組29的第二節點N2電性連接。第二電晶體M3連接於共用補償模組29的第三節點N3與第一發光元件EL(n-1)之間。具體地，第二電晶體M3的閘極接收第一控制信號，第二電晶體M3的源極與第三節點N3電性連接，並進一步與驅動模組27的第二連接端273電性連接，第二電晶體M3的汲極與第一發光元件EL(n-1)電性連接。在本實施方式中，第一電晶體M2和第二電晶體M3均為P型薄膜電晶體。

第二開關模組25用於根據第二控制信號控制是否提供參考電壓Vref給共用補償模組29並控制驅動模組27產生的電流是否提供給第二發光元件ELn。第二開關模組25包括第三電晶體M6和第四電晶體M7。第三電晶體M6連接於參考電壓Vref與共用補償模組29的第二節點N2之間。具體地，第三電晶體M6的閘極接接收第一控制信號，第三電晶體M6的源極接收參考電壓Vref電性連接，第三電晶體M6的汲極與共用補償模組29的第二節點N2電性連接。第四電晶體M7連接於共用補償模組29的第三節點N3與第二發光元件ELn之間。具體地，第四電晶體M7的閘極接收第二控制信號，第四電晶體M7的源極與共用補償模組29的第三節點N3電性連接，進一步與驅動模組27的第二連接端273電性連接，第四電晶體M7的汲極與第二發光元件ELn電性連接。在本實施方式中，第三電晶體M6和第四電晶體M7均為P型薄膜電晶體。

共用補償模組29用於以在第一驅動階段和/或第二驅動階段的寫入存儲資料線Dm上的資料電壓從而對驅動模組27進行補償。共用補償模組29包括掃描電晶體M4、補償電晶體M5、存儲電容C1及第二節點N2。存儲電容C1的第一端藉由第二結點N2與掃描電晶體M4的閘極電性連接，存儲電容C1的第二端藉由第一結點N1與驅動電晶體Td的閘極電性連接。掃描電晶體M4的閘極與掃描線Sn電性連接，掃描電晶體M4的汲極藉由第二節點N2與存儲電容C1電性連接，掃描電晶體M4的源極與資料線Dm電性連接。補償電晶體M5的閘極與掃描線Sn電性連接，補償電晶體M5的源極連接於驅動電晶體Td的第二連接端273，並進一步與驅動電晶體Td的源極電性連接，補償電晶體M5的汲極與驅動電晶體Td的閘極電性連接。在本實施方式中，掃描電晶體M4和補償電晶體M5均為P型薄膜電晶體。

請一併參閱圖5及圖11，其為畫素驅動電路300b的驅動時序圖以及畫素驅動電路300b在第一子驅動階段Ta的重置階段T1的電路示意圖。 在第一子驅動階段Ta的重置階段T1，掃描線S(n-1)上的信號有效，掃描線Sn上的信號無效（如為低電平），控制線EM(2n-1)-EM(2n)上的信號無效（如為高電平），僅有重置電晶體M1導通，第二節點N2的電壓被重置為參考電壓Vref，從而避免第一發光元件EL(n-1)和第二發光元件ELn的陽極受到上一幀時間內的資料信號的影響。

請一併參閱圖5及圖12，其為畫素驅動電路300b的驅動時序圖以及畫素驅動電路300b在第一子驅動階段Ta的寫入補償階段T2的電路示意圖。 在第一子驅動階段Ta的寫入補償階段T2，掃描線S(n-1)上的信號無效，掃描線Sn上的信號有效，控制線EM(2n-1)-EM(2n)上的信號無效，掃描電晶體M4根據掃描線Sn上的信號導通，資料線Dm上的資料電壓Vdata被提供給第二結點N2。同時，補償電晶體M5根據掃描線Sn上的信號導通，驅動電晶體Td的閘極與汲極電性連接，進而驅動電晶體Td為二極體連接方式。此時，第一結點N1的電壓為電源電壓Vdd-Vth。存儲電容C1與掃描電晶體M4連接的第一端上的電壓等於第二節點N2上的電壓，即Vdata，第二端的電壓等於第一節點N1的電壓。故，存儲電容C1上的存儲電壓為第一節點N1和第二節點N2的差值，即存儲電壓為Vdd-Vth-Vdata。因此，存儲電容C1實現閾值電壓Vth的補償和資料電壓Vdata的存儲。

請一併參閱圖5及圖13，其為畫素驅動電路300b的驅動時序圖以及畫素驅動電路300b在第一子驅動階段Ta的發光階段T3的電路示意圖。

在第一子驅動階段Ta的發光階段T3，掃描線S(n-1)上的信號無效，掃描線Sn上的信號無效，控制線EM(2n-1)上的信號有效，控制線EM(2n)上的信號無效，第一電晶體M2和第二電晶體M3在控制線EM(2n-1)上的信號作用下導通，第二節點N2的電壓跳變為Vref；在存儲電容C1保持兩端電壓差不變的作用下，第一節點N1的電壓變為Vref+Vdd-Vth-Vdata；驅動電晶體Td導通，產生驅動電流Ioled以驅動第一發光元件EL(n-1)發光。此時，驅動電流Ioled可藉由下述方式計算得出。 Ioled=k×(Vgs-Vth)² =k×[Vdd-(Vref+Vdd-Vth-Vdata)-Vth]² =k×(Vdata-Vref )²

其中，k由驅動電晶體Td的電流放大係數，其與驅動電晶體Td的遷移率及溝道寬度以及溝道長度的比例確定的比例常數相關。

由此可以看出，驅動電流Ioled與驅動電晶體Td的閾值電壓無關，僅與資料電壓Vdata相關。

在第二子驅動階段Tb中重置階段T1’和寫入補償階段T2’與第一子驅動階段Ta中的重置階段T1和寫入補償階段T2工作方式一致。故，在此不再贅述。

請一併參閱圖5及圖14，其為畫素驅動電路300b的驅動時序圖以及畫素驅動電路300b在第二子驅動階段Tb的發光階段T3’的電路示意圖。 在第二子驅動階段Ta的發光階段T3’，掃描線S(n-1)上的信號無效，掃描線Sn上的信號無效，控制線EM(2n)上的信號有效，控制線EM(2n-1)上的信號無效，第三電晶體M6和第四電晶體M7在控制線EM(2n)上的信號作用下導通，第二節點N2的電壓跳變為Vref；在存儲電容C1的作用下，第一節點N1的電壓變為Vref+Vdd-Vth-Vdata；驅動電晶體Td導通，產生驅動電流Ioled以驅動第二發光元件ELn發光。

綜上所述，採用上述結構的畫素驅動電路，兩個相鄰的畫素單元利用同一畫素驅動電路進行驅動，減少了畫素驅動電路的面積，延長發光元件的壽命，進而更有利於製造更高解析度的顯示裝置。同時，減少了對應掃描線以及資料線的數量，進而可降低對應非顯示區域內的顯示驅動電路的尺寸，更有利於顯示裝置的窄邊框設計。進一步地，相較於第一實施方式的畫素驅動電路中資料電壓藉由驅動電晶體的源極寫入驅動電晶體的閘極，第二實施方式的畫素驅動電路中資料電壓直接寫入至驅動電晶體的閘極，簡化了寫入操作。

1‧‧‧顯示裝置

11‧‧‧顯示區域

13‧‧‧非顯示區域

S1-Sn‧‧‧掃描線

D1-Dm‧‧‧數據線

EM1-EM2n‧‧‧控制線

10‧‧‧畫素單元

10a‧‧‧第一畫素單元

10b‧‧‧第二畫素單元

100‧‧‧畫素組

20‧‧‧閘極驅動器

30‧‧‧源極驅動器

40‧‧‧控制驅動器

300a、300b‧‧‧畫素驅動電路

M1‧‧‧重置電晶體

M2‧‧‧第一電晶體

M3‧‧‧第二電晶體

M4‧‧‧掃描電晶體

M5‧‧‧補償電晶體

M6‧‧‧第三電晶體

M7‧‧‧第四電晶體

Td‧‧‧驅動電晶體

271‧‧‧控制端

272‧‧‧第一連接端

273‧‧‧第二連接端

C1‧‧‧存儲電容

EL(n-1)‧‧‧第一發光元件

ELn‧‧‧第二發光元件

N1‧‧‧第一節點

N2‧‧‧第二節點

N3‧‧‧第三節點

Ta‧‧‧第一子驅動階段

Tb‧‧‧第二子驅動階段

T1、T1’‧‧‧重置階段

T2、T2’‧‧‧寫入補償階段

T3、T3’‧‧‧發光階段

圖1為本發明較佳實施方式之顯示裝置的模組示意圖。

圖2為本發明第二實施方式之顯示裝置的模組示意圖。

圖3為本發明第三實施方式之顯示裝置的模組示意圖。

圖4為圖1中所示第一實施方式之畫素驅動電路的電路示意圖。

圖5為圖4中所示畫素驅動電路的驅動時序圖。

圖6為圖4中所示畫素驅動電路工作在重置階段的電路圖，且圖6中以「X」表示電晶體的截止。

圖7為圖4中所示畫素驅動電路工作在補償階段的電路圖，且圖7中以「X」表示電晶體的截止。

圖8為圖4中所示畫素驅動電路工作在第一發光階段的電路圖，且圖8中以「X」表示電晶體的截止。

圖9為圖4中所示畫素驅動電路工作在第二發光階段的電路圖，且圖9中以「X」表示電晶體的截止。

圖10為圖1中第二實施方式之畫素驅動電路的電路示意圖。

圖11為圖10中所示畫素驅動電路工作在重置階段的電路圖，且圖11中以「X」表示電晶體的截止。

圖12為圖10中所示畫素驅動電路工作在補償階段的電路圖，且圖12中以「X」表示電晶體的截止。

圖13為圖10中所示畫素驅動電路工作在第一發光階段的電路圖，且圖13中以「X」表示電晶體的截止。

圖14為圖10中所示畫素驅動電路工作在第二發光階段的電路圖，且圖14中以「X」表示電晶體的截止。

Claims (14)

1. 一種畫素驅動電路，用於驅動由兩個相鄰設置的畫素單元構成畫素組，所述畫素組包括第一畫素單元和第二畫素單元；所述第一畫素單元包括第一發光元件，所述第二畫素單元包括第二發光元件，其改良在於：每一畫素驅動電路能夠驅動同一畫素組的所述第一畫素單元與所述第二畫素單元，所述畫素驅動電路包括： 驅動模組，所述驅動模組位於所述同一畫素組的其中一個所述畫素單元中，包括控制端、第一連接端、第二連接端及驅動電晶體，所述控制端所在側能夠存儲電壓，所述驅動模組用於根據所述控制端所在側所存儲的電壓來調節及控制經由所述驅動電晶體的電信號大小； 第一開關模組，所述第一開光模組位於所述同一畫素組的所述第一畫素單元中，根據被載入的第一控制信號將所述驅動模組產生的驅動電流提供給所述第一發光元件； 第二開關模組，位於所述同一畫素組的所述第二畫素單元中，所述第二開關模組根據被載入的第二控制信號將所述驅動模組產生的驅動電流提供給所述同一畫素組的所述第二發光元件。
2. 如請求項1所述的畫素驅動電路，其中，所述每一畫素驅動電路分時驅動所述同一畫素組的所述第一畫素單元與所述第二畫素單元。
3. 如請求項1所述的畫素驅動電路，其中，所述畫素驅動電路進一步包括： 共用補償模組，所述共用補償模組與所述控制端電性連接，用於根據掃描信號寫入並存儲用於補償所述驅動電晶體的控制端電壓的資料電壓； 重置模組，所述重置模組與所述驅動模組電性連接，用於根據接收的重置信號重置所述驅動電晶體的工作狀態。
4. 如請求項3所述的畫素驅動電路，其中，所述重置模組根據所述重置信號重置所述控制端為參考電壓；所述共用補償模組根據所述掃描信號將所述用於補償所述驅動電晶體的控制端電壓的資料電壓提供給所述第一連接端。
5. 如請求項4所述的畫素驅動電路，其中，所述共用補償模組包括掃描電晶體、補償電晶體及存儲電容；所述掃描電晶體的閘極接收所述掃描信號，所述掃描電晶體的源極接收與資料線電性連接，所述掃描電晶體的汲極與所述控制端電性連接；所述存儲電容的一端接收電源電壓，另一端與所述控制端電性連接；所述補償電晶體的閘極接收所述掃描信號，所述補償電晶體的源極與所述第二連接端電性連接，所述補償電晶體的汲極與所述第一連接端電性連接。
6. 如請求項3所述的畫素驅動電路，其中，所述重置模組根據所述重置信號重置所述第二連接端為參考電壓；所述共用補償模組根據所述掃描信號將所述用於補償所述驅動電晶體的控制端電壓的資料電壓提供給所述控制端。
7. 如請求項6所述的畫素驅動電路，其中，所述共用補償模組包括掃描電晶體、補償電晶體及存儲電容；所述掃描電晶體的閘極接收所述掃描信號，所述掃描電晶體的源極與資料線電性連接，所述掃描電晶體的汲極藉由所述存儲電容與所述控制端電性連接，並與所述第一開關模組和所述第二開關模組電性連接；所述補償電晶體的閘極接收所述掃描信號，所述補償電晶體的源極與所述第二連接端電性連接，所述補償電晶體的汲極與所述控制端電性連接。
8. 如請求項7所述的畫素驅動電路，其中，所述第一開關模組同時與所述共用補償模組和所述控制端電性連接；所述第二開關模組同時與所述共用補償模組和所述控制端電性連接；所述第一開關模組根據所述第一控制信號將參考電壓提供給所述存儲電容並電性連接所述第二連接端與所述第一發光元件；所述第二開關模組根據所述第二控制信號將所述參考電壓提供給所述存儲電容並電性連接所述第二連接端與所述第一發光元件。
9. 如請求項1所述畫素驅動電路，其中，所述第一開關模組同時與所述第一連接端和所述第二連接端電性連接；所述第二開關模組同時與所述第一連接端和所述第二連接端電性連接；所述第一開關模組根據所述第一控制信號將電源電壓提供給所述第一連接端並電性連接所述第二連接端與所述第一發光元件；所述第二開關模組根據所述第二控制信號將所述電源電壓提供給所述第一連接端並電性連接所述第二連接端與所述第一發光元件。
10. 一種具有畫素驅動電路的顯示裝置，定義有顯示區域和圍繞顯示區域設置的非顯示區域；所述顯示區域包括多個畫素單元；每個所述畫素單元內均具有發光元件；兩個相鄰設置的所述畫素單元構成一個畫素組；每個所述畫素組對應一個畫素驅動電路；每一所述畫素驅動電路能夠驅動同一所述畫素組的第一畫素單元與第二畫素單元，所述顯示裝置包括至少一個閘極驅動器；其改良在於：所述畫素驅動電路採用請求項1至9中任意一項所述的畫素驅動電路。
11. 如請求項10所述顯示裝置，其中，所述顯示裝置包括第一子驅動階段和第二子驅動階段；在所述第一子驅動階段，所述多個畫素組內的所述第一發光被依次驅動；在所述第二子驅動階段，所述多個畫素組內的所述第二發光元件被依次驅動。
12. 如請求項10所述顯示裝置，其中，所述閘極驅動器設置於所述顯示區域內。
13. 如請求項10所述顯示裝置，其中，所述閘極驅動器設置於所述非顯示區域內。
14. 如請求項13所述顯示裝置，其中，所述顯示裝置包括兩個閘極驅動器；其中一個所述閘極驅動用器用於提供掃描信號給所述畫素驅動電路，另一個所述閘極驅動器用於提供所述第一控制信號和所述第二控制信號給所述畫素驅動電路。