CN114724515B - 一种显示面板及其驱动方法、显示装置 - Google Patents

Abstract

本申请实施例提供一种显示面板及其驱动方法、显示装置；显示面板包括数据信号线及子像素，子像素包括像素电路；像素电路包括数据电压写入模块，数据电压写入模块的输入端与数据信号线电连接；像素电路的一个工作周期包括第一阶段和第二阶段；第一阶段包括数据写入阶段和发光阶段，至少部分第二阶段包括调节阶段和发光阶段；在数据写入阶段，数据信号线为像素电路传输数据电压；在调节阶段，数据信号线为像素电路传输调节电压；且至少一种颜色子像素所接收的调节电压与其他颜色子像素所接收的调节电压不同。本申请可以修正像素电路中驱动晶体管在第二阶段的偏置状态，减小其在第二阶段和第一阶段中的偏置状态差异，从而改善显示面板的显示效果。

Description

一种显示面板及其驱动方法、显示装置

【技术领域】

本申请涉及显示技术领域，尤其是涉及一种显示面板及其驱动方法、显示装置。

【背景技术】

有机发光二极管(organic light-emitting diode，OLED)显示面板具有功耗低、自发光、宽视角、宽温度特性及响应速度快等优点，在市场上具有广泛的应用。其中，用于控制发光器件发光的像素驱动电路是OLED显示面板的核心技术内容，具有重要的研究意义。

在现有的像素电路中，由于驱动晶体管的工作特性，显示面板在第一阶段的发光亮度和在第二阶段的发光亮度具有较大差异，影响显示效果。尤其是在显示面板的低灰阶低频显示状态下，影响非常明显。其中，第一阶段是指包含数据电压写入阶段、发光阶段的阶段，第二阶段是在第一阶段之后进行且不包括数据电压写入阶段、但是包括发光阶段的阶段。

【发明内容】

有鉴于此，本申请实施例提供了一种显示面板及其驱动方法、显示装置，以解决上述问题。

第一方面，本申请实施例提供一种显示面板，显示面板包括多条数据信号线及多个子像素，子像素包括像素电路，数据信号线与多个像素电路电连接；像素电路包括数据电压写入模块，数据电压写入模块的输入端与数据信号线电连接；像素电路的一个工作周期包括第一阶段和在第一阶段之后进行的第二阶段；第一阶段包括数据写入阶段和在数据写入阶段之后进行的发光阶段，至少部分第二阶段包括调节阶段和在调节阶段之后进行的发光阶段；其中，在数据写入阶段，数据信号线为像素电路中的数据电压写入模块传输数据电压；在调节阶段，数据信号线为像素电路中的数据电压写入模块传输调节电压；在一个调节阶段，多条数据信号线分别为多个像素电路的数据电压写入模块传输调节电压；在至少一个调节阶段，至少一种颜色子像素中的像素电路所接收的调节电压与其他颜色子像素中的像素电路所接收的调节电压不同。

在第一方面的一种实现方式中，多个子像素中包括第一颜色子像素、第二颜色子像素和第三颜色子像素；多条数据信号线分别为第一颜色子像素、第二颜色子像素及第三颜色子像素中的像素电路提供的调节电压均不同。

在第一方面的一种实现方式中，显示面板还包括至少一个多路分解器，多路分解器包括多个输出端且该多个输出端与数据信号线一一对应电连接；多路分解器的多个输出端中包括至少两个第一输出端、至少两个第二输出端及至少两个第三输出端；在至少一个调节阶段，至少两个第一输出端分别通过不同的数据信号线为不同的第一颜色子像素中的像素电路提供调节电压，至少两个第二输出端分别通过不同的数据信号线为不同的第二颜色子像素中的像素电路提供调节电压，至少两个第三输出端分别通过不同的数据信号线为不同的第三颜色子像素中的像素电路提供调节电压；其中，在至少一个调节阶段，各第一输出端向第一颜色子像素中的像素电路传输调节电压的时间早于或晚于各第二输出端向第二颜色子像素中的像素电路传输调节电压的时间，各第二输出端向第二颜色子像素中的像素电路传输调节电压的时间早于或晚于各第三输出端向第三颜色子像素中的像素电路传输调节电压的时间。

在第一方面的一种实现方式中，在至少一个调节阶段中，同一多路分解器的至少两个第一输出端依次向第一颜色子像素中的像素电路传输调节电压，同一多路分解器的至少两个第二输出端依次向第二颜色子像素中的像素电路传输调节电压，同一多路分解器的至少两个第三输出端依次向第三颜色子像素中的像素电路传输调节电压。

在第一方面的一种实现方式中，在至少一个调节阶段中，同一多路分解器的至少两个第一输出端同时向第一颜色子像素中的像素电路传输调节电压，同一多路分解器的至少两个第二输出端同时向第二颜色子像素中的像素电路传输调节电压，同一多路分解器的至少两个第三输出端同时向第三颜色子像素中的像素电路传输调节电压。

在第一方面的一种实现方式中，在至少一个调节阶段中，各第一输出端分别向第一颜色子像素中的像素电路传输调节电压的时长为t1，各第二输出端分别向第二颜色子像素中的像素电路传输调节电压的时长为t2，各第三输出端分别向第三颜色子像素中的像素电路传输调节电压的时长为t3；其中，t1、t2、t3中一者的数值与其他两者的数值不同。

在第一方面的一种实现方式中，t1、t2、t3的数值各不相同。

在第一方面的一种实现方式中，多条数据信号线中包括第一数据信号线、第二数据信号线和第三数据信号线；第一数据信号线与第一颜色子像素中的像素电路电连接，第二数据信号线与第二颜色子像素中的像素电路电连接，第三数据信号线与第三颜色子像素中的像素电路电连接；第一输出端与第一数据信号线电连接，第二输出端与第二数据信号线电连接，第三输出端与第三数据信号线电连接；其中，在至少一个调节阶段，各第一输出端向第一数据信号线传输调节电压的时间早于或晚于各第二输出端向第二数据信号线传输调节电压的时间，各第二输出端向第二数据信号线传输调节电压的时间早于或晚于各第三输出端向第三数据信号线传输调节电压的时间。

在第一方面的一种实现方式中，至少部分像素电路的调节阶段与其他至少部分像素电路的调节阶段先后相邻进行；其中，在先进行的调节阶段，同一多路分解器中的各第一输出端向第一数据信号线传输调节电压的时间晚于各第二输出端向第二数据信号线传输调节电压的时间，且晚于各第三输出端向第三数据信号线传输调节电压的时间；在后进行的调节阶段，该多路分解器中的各第一输出端向第一数据信号线传输调节电压的时间早于各第二输出端向第二数据信号线传输调节电压的时间，且早于各第三输出端向第三数据信号线传输调节电压的时间。

在第一方面的一种实现方式中，在至少一个调节阶段，多路分解器关闭。

第二方面，本申请实施例提供一种显示面板的驱动方法，用于驱动如第一方面提供的显示面板；驱动方法包括：

在数据写入阶段，数据信号线为像素电路中的数据电压写入模块传输数据电压；

在调节阶段，数据信号线为像素电路中的数据电压写入模块传输调节电压；且在至少一个调节阶段，至少一种颜色子像素中的像素电路所接收的调节电压与其他颜色子像素中的像素电路所接收的所述调节电压不同。

在第二方面的一种实现方式中，多个子像素中包括第一颜色子像素、第二颜色子像素和第三颜色子像素；驱动方法还包括：

多条数据信号线分别为第一颜色子像素、第二颜色子像素及第三颜色子像素中的像素电路提供的调节电压均不同。

在第二方面的一种实现方式中，显示面板还包括至少一个多路分解器，多路分解器包括多个输出端且该多个输出端与数据信号线一一对应电连接；多路分解器的多个输出端中包括至少两个第一输出端、至少两个第二输出端及至少两个第三输出端；在至少一个调节阶段，至少两个第一输出端分别通过不同的数据信号线为不同的第一颜色子像素中的像素电路提供调节电压，至少两个第二输出端分别通过不同的数据信号线为不同的第二颜色子像素中的像素电路提供调节电压，至少两个第三输出端分别通过不同的数据信号线为不同的第三颜色子像素中的像素电路提供调节电压；

驱动方法还包括：

在至少一个调节阶段，各第一输出端向第一颜色子像素中的像素电路传输调节电压的时间早于或晚于各第二输出端向第二颜色子像素中的像素电路传输调节电压的时间，各第二输出端向第二颜色子像素中的像素电路传输调节电压的时间早于或晚于各第三输出端向第三颜色子像素中的像素电路传输调节电压的时间。

在第二方面的一种实现方式中，驱动方法还包括：

在至少一个调节阶段中，同一多路分解器的至少两个第一输出端依次向第一颜色子像素中的像素电路传输调节电压，同一多路分解器的至少两个第二输出端依次向第二颜色子像素中的像素电路传输调节电压，同一多路分解器的至少两个第三输出端依次向第三颜色子像素中的像素电路传输调节电压。

在第二方面的一种实现方式中，驱动方法还包括：

在至少一个调节阶段中，同一多路分解器的至少两个第一输出端同时向第一颜色子像素中的像素电路传输调节电压，同一多路分解器的至少两个第二输出端同时向第二颜色子像素中的像素电路传输调节电压，同一多路分解器的至少两个第三输出端同时向第三颜色子像素中的像素电路传输调节电压。

第三方面，本申请实施例提供一种显示装置，包括如上述第一方面提供的显示面板。

本申请实施例中，在第二阶段的调节阶段，数据信号线通过开启的数据电压写入模块向像素电路中驱动晶体管的源极传输调节电压，则可以修正驱动晶体管的偏置状态，而且在至少一个调节阶段，使得至少一种颜色子像素中的像素电路所接收的调节电压与其他颜色子像素中的像素电路所接收的调节电压不同，可以对不同颜色子像素中驱动晶体管的偏置状态进行更精准的修正，最大限度的减小各颜色子像素中驱动晶体管在第二阶段和第一阶段中的偏置状态差异。从而减小第一阶段和第二阶段中发光元件所接收电流的爬坡速度差异，进而减小显示面板在第一阶段和第二阶段的亮度差异，改善显示面板的显示效果。

【附图说明】

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本申请实施例提供的一种显示面板的示意图；

图2为本申请实施例提供的一种像素电路的原理图；

图3为图2所示像素电路的一种示意图；

图4为图3所示像素电路的一种时序图；

图5为本申请实施例提供的一种像素电路的时序图；

图6为本申请实施例提供的又一种显示面板的示意图；

图7为本申请实施例提供的一种多路分解器的结构示意图；

图8为图7所示多路分解器的一种开关时序图；

图9为图7所示多路分解器的又一种开关时序图；

图10为图7所示多路分解器的又一种开关时序图；

图11为图7所示多路分解器的又一种开关时序图；

图12为图7所示多路分解器的又一种开关时序图；

图13为本申请实施例提供的又一种像素电路的原理图；

图14为图2所示像素电路的又一种示意图；

图15为图14所示像素电路的一种时序图；

图16为本申请实施例提供的一种显示面板的驱动方法流程图；

图17为本申请实施例提高的一种显示装置的示意图。

【具体实施方式】

为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

本说明书的描述中，需要理解的是，本申请权利要求及实施例所描述的“基本上”、“近似”、“大约”、“约”、“大致”“大体上”等词语，是指在合理的工艺操作范围内或者公差范围内，可以大体上认同的，而不是一个精确值。

应当理解，尽管在本申请实施例中可能采用术语第一、第二、第三等来描述开关、晶体管、数据信号线等，但这些开关、晶体管、数据信号线等不应限于这些术语。这些术语仅用来将开关、晶体管、数据信号线等彼此区分开。例如，在不脱离本申请实施例范围的情况下，第一晶体管也可以被称为第二晶体管，类似地，第二晶体管也可以被称为第一晶体管。

本案申请人通过细致深入研究，对于现有技术中所存在的问题，而提供了一种解决方案。

图1为本申请实施例提供的一种显示面板的示意图，图2为本申请实施例提供的一种像素电路的原理图，图3为图2所示像素电路的一种示意图，图4为图3所示像素电路的一种时序图。

本申请实施例提供一种显示面板100，如图1所示，显示面板100包括多条数据信号线DL1及多个子像素001，子像素001包括电连接的像素电路10 和发光元件20，像素电路10用于驱动与其电连接的发光元件20发光。数据信号线DL1可以沿第一方向X延伸，并且多条数据信号线DL1可以沿第二方向Y排布。

其中，数据信号线DL1与多个像素电路10电连接，即数据信号线DL1 与多个子像素001电连接。同一数据信号线DL1可以与相同颜色的子像素001 电连接，也可以与不同颜色的子像素001电连接。

结合图2-图4，像素电路10包括驱动晶体管Td和数据电压写入模块101，驱动晶体管Td用于产生发光驱动电流；数据电压写入模块101的输入端1011 与数据信号线DL1电连接、输出端1012与驱动晶体管Td的源极电连接、控制端1013与第一扫描线S1电连接。数据电压写入模块101用于将数据信号线DL1传输的信号传输至驱动晶体管Td的源极。

像素电路10的一个工作周期包括第一阶段T1和在第一阶段T1之后进行的第二阶段T2，第一阶段T1包括数据写入阶段E1和在数据写入阶段E1之后进行的发光阶段E2，至少部分第二阶段T2包括调节阶段E3和在调节阶段 E3之后进行的发光阶段E2。

其中，在数据写入阶段E1，数据信号线DL1为像素电路10中的数据电压写入模块101传输数据电压Vdata；同时，第一扫描线S1传输有效信号控制数据电压写入模块101开启，数据电压Vdata通过开启的数据电压写入模块101传输至驱动晶体管Td。在调节阶段E3，数据信号线DL1为像素电路 10中的数据电压写入模块101传输调节电压Vset；同时，第一扫描线S1传输有效信号数据电压写入模块101开启，调节电压Vset通过开启的数据电压写入模块101传输至驱动晶体管Td。

在一个调节阶段E3，多条数据信号线DL1分别为多个像素电路10的数据电压写入模块101传输调节电压Vset。也就是说，在一个调节阶段E3，与多条数据信号线DL1电连接的多个像素电路10分别接收调节电压Vset。

例如，如图1所示，第一方向X可以是显示面板100中的列方向，第二方向Y可以是显示面板100中的行方向。在一个调节阶段E3，一行像素电路 10分别接收与其电连接的数据信号线DL1所传输的调节电压Vset。一行像素电路10可以连接相同的控制扫描线。

在至少一个调节阶段E3，至少一种颜色子像素001中的像素电路10所接收的调节电压Vset与其他颜色子像素001中的像素电路10所接收的调节电压Vset不同。

例如，请继续参考图1，多个子像素001中包括第一颜色子像素11、第二颜色子像素12和第三颜色子像素13。在至少一个调节阶段E3，第一颜色子像素11、第二颜色子像素12和第三颜色子像素13中至少一者的像素电路 10所接收的调节电压Vset与其他两者的像素电路10所接收的调节电压Vset 不同。当然，第一颜色子像素11、第二颜色子像素12和第三颜色子像素13 中的像素电路10所接收的调节电压Vset也可以各不相同。

需要说明的是，不同颜色子像素001中的像素电路10的结构可以是相同的，仅是通过子像素001中发光元件20的发光颜色定义子像素001的颜色。

现有技术中，在像素电路10的第一阶段T1，为了使驱动晶体管Td产生符合要求的发光驱动电流，需要对驱动晶体管Td的栅极进行复位，然后向驱动晶体管Td的栅极写入数据电压Vdata。以保证在第一阶段T1的发光阶段 E2，驱动晶体管Td可以产生符合要求的发光驱动电流，并传输至发光元件 20。在发光元件20发光的初期有一个电流爬坡的过程，电流爬坡的速度与驱动晶体管Td的偏置状态相关。

但是，现有技术中，在像素电路10的第二阶段T2，不再对驱动晶体管 Td的栅极进行复位以及写入数据电压Vdata，驱动晶体管Td的栅极维持与上一发光阶段基本相当的电位，并在产生发光驱动电流后传输至发光元件20。这就导致在第二阶段T2的发光阶段E2初期与第一阶段T1的发光阶段E2初期，驱动晶体管Td的偏置状态差异较大，从而导致在第一阶段T1和第二阶段T2中，发光元件03所接收的电流爬坡的速度差异较大，进而导致显示面板在第一阶段T1和第二阶段T2的亮度差异较大，影响显示面板100的正常显示，尤其是在显示面板100低频低灰阶显示状态下，闪烁问题非常明显。

本申请实施例中，在第二阶段T2的调节阶段E3，数据信号线DL1通过开启的数据电压写入模块101向驱动晶体管Td的源极传输调节电压Vset，则可以修正驱动晶体管Td的偏置状态，减小第二阶段T2和第一阶段T1中驱动晶体管Td的偏置状态差异。从而减小第一阶段T1和第二阶段T2中发光元件 20所接收电流的爬坡速度差异，进而减小显示面板100在第一阶段T1和第二阶段T2的亮度差异，改善显示面板100的显示效果。

而且，考虑到不同颜色子像素001中发光元件20的充电效率不同，在产生相同亮度时所需的发光驱动电流可能并不相同。因此，在显示过程中，不同颜色子像素001中的驱动晶体管Td所接收的数据电压Vdata可能存在差异，从而导致在第一阶段T1，不同颜色子像素001中驱动晶体管Td的偏置状态可能不同。

因此，在本申请实施例中，在至少一个调节阶段E3，使得至少一种颜色子像素001中的像素电路10所接收的调节电压Vset与其他颜色子像素001 中的像素电路10所接收的调节电压Vset不同，可以对不同颜色子像素001 中驱动晶体管Td的偏置状态进行更精准的修正，最大限度的减小各颜色子像素001中驱动晶体管Td在第二阶段T2和第一阶段T1中的偏置状态差异，进一步改善显示面板100的显示效果。

图5为本申请实施例提供的一种像素电路的时序图。

在本申请的一个实施例中，如图1所示，多个子像素001中包括第一颜色子像素11、第二颜色子像素12和第三颜色子像素13。多条数据信号线DL1 分别为第一颜色子像素11、第二颜色子像素12及第三颜色子像素13中的像素电路10提供的调节电压Vset均不同。

具体地，请结合图1和图5，多条数据信号线DL1中包括第一数据信号线DL11、第二数据信号线DL12和第三数据信号线DL13；第一数据信号线 DL11与第一颜色子像素11中的像素电路10电连接，第二数据信号线DL12 与第二颜色子像素12中的像素电路10电连接，第三数据信号线DL13与第三颜色子像素13中的像素电路10电连接。在一个调节阶段E3，第一数据信号线DL11向第一颜色子像素11中的像素电路10的调节电压Vset为第一调节电压Vset1，第二数据信号线DL12向第二颜色子像素12中的像素电路10传输的调节电压Vset为第二调节电压Vset2，第三数据信号线DL13向第三颜色子像素13中的像素电路10传输的调节电压Vset为第三调节电压Vset3，其中，第一调节电压Vset1、第二调节电压Vset2和第三调节电压Vset3的电压值各不相同。

需要说明的是，当同一数据信号线DL1与多种颜色子像素001的像素电路10电连接时，该数据信号线DL1至少向一种颜色子像素001的像素电路 10传输的调节电压Vset与向其他颜色子像素001的像素电路10传输的调节电压Vset不同。当然，该数据信号线DL1分别向不同颜色子像素001的像素电路10所传输的调节电压Vset可以各不相同。

图6为本申请实施例提供的又一种显示面板的示意图，图7为本申请实施例提供的一种多路分解器的结构示意图，图8为图7所示多路分解器的一种开关时序图。

如图6所示，在本申请的一个实施例中，显示面板100还包括至少一个多路分解器Q，多路分解器Q包括多个输出端Q2，并且该多个输出端Q2与数据信号线DL1一一对应电连接。多路分解器Q的多个输出端Q2中包括至少两个第一输出端Q21、至少两个第二输出端Q22及至少两个第三输出端Q23。图7仅是示意出了多路分解器Q的多个输出端Q2中包括两个第一输出端Q21、两个第二输出端Q22及两个第三输出端Q23的情况。

在至少一个调节阶段E3，至少两个第一输出端Q21分别通过不同的数据信号线DL1为不同的第一颜色子像素11中的像素电路10提供调节电压Vset；至少两个第二输出端Q22分别通过不同的数据信号线DL1为不同的第二颜色子像素12中的像素电路10提供调节电压Vset；至少两个第三输出端Q23分别通过不同的数据信号线DL1为不同的第三颜色子像素13中的像素电路10 提供调节电压Vset。

其中，在至少一个调节阶段E3，各第一输出端Q21向各第一颜色子像素 11中的像素电路10传输调节电压Vset的时间早于或晚于各第二输出端Q22 向各第二颜色子像素12中的像素电路10传输调节电压Vset的时间；各第二输出端Q22向各第二颜色子像素12中的像素电路10传输调节电压Vset的时间早于或晚于各第三输出端Q23向各第三颜色子像素13中的像素电路10传输调节电压Vset的时间。

具体地，请结合图6和图7，显示面板100还包括集成电路板IC，多路分解器Q的输入端Q1与集成电路板IC电连接。由集成电路板IC向多路分解器Q的输入端Q1传输数据电压Vdata或者调节电压Vset。多路分解器Q 包括多个开关K，多个开关K的第一极电连接并且与多路分解器Q的输入端 Q1电连接，多个开关K的第二极分别与多路分解器Q的输出端Q2一一对应电连接。多路分解器Q还包括多条控制信号线SR，开关K的控制端与控制信号线SR电连接。其中，控制信号线SR所传输的信号通过控制开关K的开关状态来控制多路分解器Q的多个输出端Q2是否输出信号。

示例性地，如图7所示，多路分解器Q可以包括一个输入端Q1和六个输出端Q2，六个输出端Q2中包括两个第一输出端Q21、两个第二输出端Q22 及两个第三输出端Q23。多个开关K中包括第一开关K1、第二开关K2、第三开关K3、第四开关K4、第五开关K5及第六开关K6。第一开关K1、第二开关K2、第三开关K3、第四开关K4、第五开关K5及第六开关K6的第一极电连接并且与多路分解器Q的输入端Q1电连接；第一开关K1的第二极与一个第一输出端Q21电连接，第二开关K2的第二极与另一个第一输出端Q21 电连接，第三开关K3的第二极与一个第二输出端Q22电连接，第四开关K4 的第二极与另一个第二输出端Q22电连接，第五开关K5的第二极与一个第三输出端Q23电连接，第六开关K6的第二极与另一个第三输出端Q23电连接。多条控制信号线SR中包括第一控制信号线SR1、第二控制信号线SR2、第三控制信号线SR3、第四控制信号线SR4、第五控制信号线SR5及第六控制信号线SR6；第一控制信号线SR1与第一开关K1的控制端电连接，第二控制信号线SR2与第二开关K2的控制端电连接，第三控制信号线SR3与第三开关K3的控制端电连接，第四控制信号线SR4与第四开关K4的控制端电连接，第五控制信号线SR5与第五开关K5的控制端电连接，第六控制信号线SR6与第六开关K6的控制端电连接。需要说明的是，图7仅示意出了第一开关K1、第二开关K2、第三开关K3、第四开关K4、第五开关K5及第六开关K6均为P型晶体管的情况。当然，其中的任意一个也可以为N型晶体管。

在至少一个调节阶段E3，第一控制信号线SR1传输的信号控制第一开关 K1开启的时间和第二控制信号线SR2传输的信号控制第二开关K2开启的时间早于或晚于第三控制信号线SR3传输的信号控制第三开关K3开启的时间和第四控制信号线SR4传输的信号控制第四开关K4开启的时间；第三控制信号线SR3传输的信号控制第三开关K3开启的时间和第四控制信号线SR4 传输的信号控制第四开关K4开启的时间早于或晚于第五控制信号线SR5传输的信号控制第五开关K5开启的时间和第六控制信号线SR6传输的信号控制第六开关K6开启的时间。

可选地，如图8所示，在至少一个调节阶段E3，第一控制信号线SR1传输的信号控制第一开关K1开启的时间和第二控制信号线SR2传输的信号控制第二开关K2开启的时间早于第三控制信号线SR3传输的信号控制第三开关K3开启的时间和第四控制信号线SR4传输的信号控制第四开关K4开启的时间，并且第三控制信号线SR3传输的信号控制第三开关K3开启的时间和第四控制信号线SR4传输的信号控制第四开关K4开启的时间早于第五控制信号线SR5传输的信号控制第五开关K5开启的时间和第六控制信号线SR6 传输的信号控制第六开关K6开启的时间。

也就是说，在至少一个调节阶段E3，各第一输出端Q21向各第一颜色子像素11中的像素电路10传输调节电压Vset的时间早于各第二输出端Q22向各第二颜色子像素12中的像素电路10传输调节电压Vset的时间，并且各第二输出端Q22向各第二颜色子像素12中的像素电路10传输调节电压Vset的时间早于各第三输出端Q23向各第三颜色子像素13中的像素电路10传输调节电压Vset的时间。

当然，在一个调节阶段E3，各第一输出端Q21向第一颜色子像素11中的像素电路10传输调节电压Vset的时间、各第二输出端Q22向第二颜色子像素12中的像素电路10传输调节电压Vset的时间和各第三输出端Q23向第三颜色子像素13中的像素电路10传输调节电压Vset的时间还有多种时间顺序关系，在此不一一赘述。

由于相同颜色的子像素001可以接收相同的调节电压Vset，则多路分解器Q的各第一输出端Q21可以输出相同的调节电压Vset、各第二输出端Q22 可以输出相同的调节电压Vset、各第三输出端Q23可以输出相同的调节电压 Vset。本申请实施例有利于减小多路分解器Q的输入端Q1所传输的调节电压 Vset的跳变次数，有利于降低显示面板100的功耗。

在本申请实施例的一种技术方案中，在至少一个调节阶段E3中，同一多路分解器Q的至少两个第一输出端Q21依次向第一颜色子像素11中的像素电路10传输调节电压Vset；同一多路分解器Q的至少两个第二输出端Q22 依次向第二颜色子像素12中的像素电路10传输调节电压Vset；同一多路分解器Q的至少两个第三输出端Q23依次向第三颜色子像素13中的像素电路 10传输调节电压Vset。

示例性地，请结合图7和图8，在至少一个调节阶段E3中，第一控制信号线SR1传输有效信号控制第一开关K1开启，然后第二控制信号线SR2传输有效信号控制第二开关K2开启，使得两个第一输出端Q21可以依次向第一颜色子像素11中的像素电路10传输调节电压Vset。第三控制信号线SR3 传输有效信号控制第三开关K3开启，然后第四控制信号线SR4传输有效信号控制第四开关K4开启，使得两个第二输出端Q22可以依次向第二颜色子像素11中的像素电路10传输调节电压Vset。第五控制信号线SR5传输有效信号控制第五开关K5开启，然后第六控制信号线SR6传输有效信号控制第六开关K6开启，使得两个第三输出端Q23可以依次向第三颜色子像素11中的像素电路10传输调节电压Vset。

图9为图7所示多路分解器的又一种开关时序图。

在本申请的实施例的又一种技术方案中，在至少一个调节阶段E3中，同一多路分解器Q的至少两个第一输出端Q21同时向第一颜色子像素11中的像素电路10传输调节电压Vset；同一多路分解器Q的至少两个第二输出端 Q22同时向第二颜色子像素12中的像素电路10传输调节电压Vset；同一多路分解器Q的至少两个第三输出端Q23同时向第三颜色子像素13中的像素电路10传输调节电压Vset。

示例性地，请结合图7和图9，在至少一个调节阶段E3中，第一控制信号线SR1传输有效信号控制第一开关K1开启的同时，第二控制信号线SR2 传输有效信号控制第二开关K2开启，使得两个第一输出端Q21可以同时向第一颜色子像素11中的像素电路10传输调节电压Vset。第三控制信号线SR3 传输有效信号控制第三开关K3开启的同时，第四控制信号线SR4传输有效信号控制第四开关K4开启，使得两个第二输出端Q22可以同时向第二颜色子像素11中的像素电路10传输调节电压Vset。第五控制信号线SR5传输有效信号控制第五开关K5开启的同时，第六控制信号线SR6传输有效信号控制第六开关K6开启，使得两个第三输出端Q23可以同时向第三颜色子像素 11中的像素电路10传输调节电压Vset。

需要说明的是，同一多路分解器Q的至少两个第一输出端Q21在向第一颜色子像素11中的像素电路10传输调节电压Vset的时序上还可以部分交叠，例如，一个第一输出端Q21在先传输调节电压Vset，且在其还未停止传输调节电压Vset时，另一个第一输出端Q21开始传输调节电压Vset。当然，同一多路分解器Q的至少两个第二输出端Q22在向第二颜色子像素12中的像素电路10传输调节电压Vset的时序上也可以部分交叠；同一多路分解器Q的至少两个第三输出端Q23在向第三颜色子像素13中的像素电路10传输调节电压Vset的时序上也可以部分交叠。

图10为图7所示多路分解器的又一种开关时序图。

在本申请的一个实施例中，在至少一个调节阶段E3中，各第一输出端 Q21分布向第一颜色子像素11中的像素电路10传输调节电压Vset的时长为 t1，各第二输出端Q22分布向第二颜色子像素12中的像素电路10传输调节电压Vset的时长为t2，各第三输出端Q23分别向第三颜色子像素13中的像素电路10传输调节电压Vset的时长为t3。

其中，t1、t2、t3中一者的数值与其他两者的数值不同。

可选地，t1、t2、t3的数值各不相同。

可以理解的是，多路分解器Q的各输出端Q2传输信号的时长与该各输出端Q2所对应的开关K开启的时长相对应。也就是说，在至少一个所述调节阶段E3中，与各第一输出端Q21对应的开关K开启的时长为t1，与各第二输出端Q22对应的开关K开启的时长为t2，与各第三输出端Q23对应的开关K开启的时长为t3。

示例性地，结合图7和图10所示，第一控制信号线SR1传输有效信号控制第一开关K1开启的时长和第二控制信号线SR2传输有效信号控制第二开关K2开启的时长均为t1；第三控制信号线SR3传输有效信号控制第三开关 K3开启的时长和第四控制信号线SR4传输有效信号控制第四开关K4开启的时长均为t2；第五控制信号线SR5传输有效信号控制第五开关K5开启的时长和第六控制信号线SR6传输有效信号控制第六开关K6开启的时长均为t3。

其中，t1、t2、t3中一者的数值与其他两者的数值不同。

可选地，t1、t2、t3的数值各不相同。

本申请实施例中，可以不用改变多路分解器Q的输入端Q1所传输的调节电压Vset的大小，而是通过t1、t2、t3控制第一输出端Q21、第二输出端 Q22和第三输出端Q23输出的调节电压Vset的大小，从而使得不同颜色子像素001中的像素电路10所接收的调节电压Vset可以不同。有利于进一步减小多路分解器Q的输入端Q1所传输调节电压Vset的跳变次数，进一步降低显示面板100的功耗。

如图6所示，在本申请的一个实施例中，多条数据信号线DL1中包括第一数据信号线DL11、第二数据信号线DL12和第三数据信号线DL13。第一数据信号线DL11与第一颜色子像素11中的像素电路10电连接；第二数据信号线DL12与第二颜色子像素12中的像素电路10电连接；第三数据信号线DL13与第三颜色子像素13中的像素电路10电连接。

第一输出端Q21与第一数据信号线DL11电连接，第二输出端Q22与第二数据信号线DL12电连接，第三输出端Q23与第三数据信号线DL13电连接。

其中，在至少一个调节阶段E3，各第一输出端Q21向第一数据信号线DL11传输调节电压Vset的时间早于或晚于各第二输出端Q22向第二数据信号线DL12传输调节电压Vset的时间；各第二输出端Q22向第二数据信号线 DL12传输调节电压Vset的时间早于或晚于各第三输出端Q23向第三数据信号线DL13传输调节电压Vset的时间。

本申请实施例中，各第一输出端Q21向第一数据信号线DL11传输调节电压Vset、各第二输出端Q22向第二数据信号线DL12传输调节电压Vset、各第三输出端Q23向第三数据信号线DL13传输调节电压Vset的过程可以分别与上述实施例中各第一输出端Q21向第一颜色子像素11中的像素电路10 传输调节电压Vset、各第二输出端Q22向第二颜色子像素12中的像素电路 10传输调节电压Vset、各第三输出端Q23向第三颜色子像素13中的像素电路10传输调节电压Vset的过程相同，在此不再赘述。当然，各第一输出端 Q21第一数据信号线DL11传输调节电压Vset的时间、各第二输出端Q22向第二数据信号线DL12传输调节电压Vset的时间和各第三输出端Q23向第三数据信号线DL13传输调节电压Vset的时间可以分别与上述实施例中各第一输出端Q21向第一颜色子像素11中的像素电路10传输调节电压Vset的时间、各第二输出端Q22向第二颜色子像素12中的像素电路10传输调节电压Vset 的时间和各第三输出端Q23向第三颜色子像素13中的像素电路10传输调节电压Vset的时间相同，在此不再赘述。

图11为图7所示多路分解器的又一种开关时序图。

在本申请的一个实施例中，至少部分像素电路10的调节阶段E3与其他至少部分像素电路10的调节阶段E3先后相邻进行。例如在图6中，第二行像素电路10的调节阶段E3可以与第三行像素电路10的调节阶段E3先后相邻进行。

其中，在先进行的一个调节阶段E3，同一多路分解器Q中的各第一输出端Q21向第一数据信号线DL11传输调节电压Vset的时间晚于各第二输出端Q22向第二数据信号线DL12传输调节电压Vset的时间，并且晚于各第三输出端Q23向第三数据信号线DL13传输调节电压Vset的时间；在后进行的一个调节阶段E3，该多路分解器Q中的各第一输出端Q21向第一数据信号线 DL11传输调节电压Vset的时间早于各第二输出端Q22向第二数据信号线 DL12传输调节电压Vset的时间，并且早于各第三输出端Q23向第三数据信号线DL13传输调节电压Vset的时间。

示例性地，请结合图7和图11，多个调节阶段E3中包括第一调节阶段 E31和在第一调节阶段E31之后相邻进行的第二调节阶段E32；第一调节阶段 E31和第二调节阶段E32均可以为显示面板100中一行像素电路10分别接收与其电连接的数据信号线DL1所传输的调节电压Vset的阶段。

由上述多路分解器Q的工作过程可知，多路分解器Q中各输出端Q2传输信号的时间与该各输出端Q2所对应的开关K开启的时间相对应。

在第一调节阶段E31，第一控制信号线SR1传输的信号控制第一开关K1 开启的时间和第二控制信号线SR2传输的信号控制第二开关K2开启的时间晚于第三控制信号线SR3传输的信号控制第三开关K3开启的时间和第四控制信号线SR4传输的信号控制第四开关K4开启的时间，并且第三控制信号线SR3传输的信号控制第三开关K3开启的时间和第四控制信号线SR4传输的信号控制第四开关K4开启的时间晚于第五控制信号线SR5传输的信号控制第五开关K5开启的时间和第六控制信号线SR6传输的信号控制第六开关 K6开启的时间。在第二调节阶段E32，第一控制信号线SR1传输的信号控制第一开关K1开启的时间和第二控制信号线SR2传输的信号控制第二开关K2 开启的时间早于第三控制信号线SR3传输的信号控制第三开关K3开启的时间和第四控制信号线SR4传输的信号控制第四开关K4开启的时间，并且第三控制信号线SR3传输的信号控制第三开关K3开启的时间和第四控制信号线SR4传输的信号控制第四开关K4开启的时间早于第五控制信号线SR5传输的信号控制第五开关K5开启的时间和第六控制信号线SR6传输的信号控制第六开关K6开启的时间。

本申请实施例中，多路分解器Q在先进行的调节阶段E3中最后输出的调节电压Vset与其在后进行的调节阶段E3中最先输出的调节电压Vset可以相同，有利于进一步减小多路分解器Q的输入端Q1所传输的调节电压Vset的跳变次数，进一步降低显示面板100的功耗。

图12为图7所示多路分解器的又一种开关时序图。

在本申请的一个实施例中，在至少一个调节阶段E3，多路分解器Q关闭。也就是说，多个调节阶段E3中，同一多路分解器Q可以仅在其中部分调节阶段E3开启。

显示面板100可以包括多行像素电路10，在显示一帧画面时，每行像素电路10都可以执行一个调节阶段E3。本申请实施例中的多个调节阶段E3可以是显示面板100在显示一帧画面时，多行像素电路10所执行的调节阶段E3.

可选地，在显示面板100包括n行像素电路10时，多路分解器Q仅在第一行像素电路10的调节阶段E3、中间行像素电路10的调节阶段E3和第n 行像素电路10的调节阶段E3开启，n为大于等于2的正整数。

示例性地，结合图7和图12所示，显示面板100在显示一帧画面时可以包括五个依次进行的调节阶段E3。按照时间顺序，该五个调节阶段E3可以分别为第一调节阶段E31、第二调节阶段E32、第三调节阶段E33、第四调节阶段E34和第五调节阶段E35。多路分解器Q仅在第一调节阶段E31、第三调节阶段E33和第五调节阶段E35开启。

本申请实施例可以减小多路分解器Q中开关的跳变次数，有利于进一步降低显示面板100的功耗。

请结合图2和图4，在本申请的一个实施例中，像素电路10还包括阈值电压抓取模块102，阈值电压抓取模块102的输入端1021与驱动晶体管Td 的漏极电连接、输出端1022与驱动晶体管Td的栅极电连接、控制端1023与第二扫描线S2电连接。

在数据写入阶段E1，第二扫描线S2传输有效信号控制阈值电压抓取模块102开启。由于此时数据电压写入模块101也开启，则数据信号线DL1所传输的数据电压Vdata可传输至驱动晶体管Td的源极，使得驱动晶体管Td 的源极电位大于其栅极电位，从而使得驱动晶体管Td开启，数据电压Vdata 通过开启的驱动晶体管Td和阈值电压抓取模块102传输至驱动晶体管Td的栅极。

在调节阶段E3，第二扫描线S2传输有效信号控制阈值电压抓取模块102 关闭。避免调节电压Vset传输至驱动晶体管Td的栅极，从而避免影响驱动晶体管Td在第二阶段T2所产生发光驱动电流的准确性。

在本申请的一个实施例中，请继续结合图2和图4，像素电路10还包括第一复位模块103，第一复位模块103的输入端1031与第一复位线SL1电连接、输出端1032与驱动晶体管Td的栅极电连接、控制端1033与第三扫描线 S3电连接。像素电路10的第一阶段T1还包括复位阶段E0，复位阶段E0在数据写入阶段E1之前进行。

在复位阶段E0，第三扫描线S3传输有效信号控制第一复位模块103开启，并且第一复位线SL1传输第一复位电压Vref1，第一复位电压Vref1通过开启的第一复位模块103传输至驱动晶体管Td的栅极，完成对驱动晶体管 Td栅极的复位。

在调节阶段E3，第三扫描线S3传输有效信号控制第一复位模块103关闭，避免第一复位电压Vref1传输至驱动晶体管Td的栅极，从而避免影响驱动晶体管Td在第二阶段T2所产生发光驱动电流的准确性。

请继续参考图2，在本申请的一个实施例中，像素电路10还包括电源电压写入模块104和发光控制模块105，电源电压写入模块104的输入端1041 与电源电压信号线DL2电连接、输出端1042与驱动晶体管Td的源极电连接。发光控制模块105的输入端1051与驱动晶体管Td的漏极电连接、输出端1052 与发光元件03电连接。

其中，电源电压写入模块104的控制端1043和发光控制模块105的控制端1053均与同一发光控制信号线EM电连接，并且发光控制信号线EM传输的信号控制电源电压写入模块104和发光控制模块105的开关状态相同。

在发光阶段E2，发光控制信号线EM传输有效信号控制电源电压写入模块104和发光控制模块105开启，在非发光阶段，发光控制信号线EM传输有效信号控制电源电压写入模块104和发光控制模块105关闭。

图13为本申请实施例提供的又一种像素电路的原理图。

请继续参考图2，在本申请的一个实施例中，像素电路10还包括第二复位模块106，第二复位模块106的输入端1061与第二复位线SL2电连接、输出端1062与发光元件20的第一极201电连接、控制端1063与第一扫描线S1 电连接。

其中，第一扫描线S1传输的信号控制第二复位模块106与数据电压写入模块101的开关状态相同。

具体地，第二复位模块106用于对发光元件20进行复位。在数据写入阶段E1，第二复位模块106开启，同时第二复位线SL2传输第二复位电压Vref2，第二复位电压Vref2通过开启的第二复位模块106传输至发光元件20的第一极201，完成对发光元件20的复位。发光元件20可以为有机发光二极管，第二复位电压Vref2对有机发光二极管的阳极进行复位。

可选地，如图13所示，第一复位线SL1与第二复位线SL2电连接。即第一复位电压Vref1复用为第二复位电压Vref2。

如图3所示，数据电压写入模块101可以包括第一晶体管M1，第一晶体管M1的源极与数据信号线DL1电连接、漏极与驱动晶体管Td的源极电连接、栅极与第一扫描线S1电连接。阈值电压抓取模块102可以包括第二晶体管 M2，第二晶体管M2的源极与驱动晶体管Td的漏极电连接、漏极与驱动晶体管Td的栅极电连接、栅极与第二扫描线S2电连接。第一复位模块103可以包括第三晶体管M3，第三晶体管M3的源极与第一复位线SL1电连接、漏极与驱动晶体管Td的栅极电连接、栅极与第三扫描线S3电连接。电源电压写入模块104包括第四晶体管M4，第四晶体管M4的源极与电源电压信号线 DL2电连接、漏极与驱动晶体管Td的源极电连接、栅极与发光控制信号线 EM电连接。发光控制模块105包括第五晶体管M5，第五晶体管M5的源极与驱动晶体管Td的漏极电连接、漏极与发光元件20的第一极201电连接、栅极与发光控制信号线EM电连接。第二复位模块106包括第六晶体管M6，第六晶体管M6的源极与第二复位线SL2电连接、漏极与发光元件20的第一极201电连接、栅极与第一扫描线S1电连接。此外，像素电路001还包括第一电容C1，第一电容C1的第一极板与电源电压信号线DL1电连接、第二极板与驱动晶体管Td的栅极电连接。

下面结合图4和图3对图3所示像素电路001的工作过程进行说明。

需要说明的是，以下以第一晶体管M1、第二晶体管M2、第三晶体管 M3、第四晶体管M4、第五晶体管M5、第六晶体管M6为P型晶体管为例进行说明。当然，上述晶体管的任意一者也可以为N型晶体管。

在第一阶段T1的复位阶段E0，第三扫描线S3传输开启信号，即低电平信号，第三晶体管M3开启；第一扫描线S1、第二扫描线S2和发光控制信号线EM均传输关闭信号，即高电平信号，第一晶体管M1、第二晶体管M2、第四晶体管M4、第五晶体管M5及第六晶体管M6关闭。同时，第一复位线 SL1传输第一复位电压Vref1，第一复位电压Vref1通过开启的第三晶体管M3传输至驱动晶体管Td的栅极，完成对驱动晶体管Td栅极的复位。由于驱动晶体管Td的栅极连接有第一电容C1，因此，第一复位电压Vref1可以存储在驱动晶体管Td的栅极。

在第一阶段T1的数据写入阶段E1，第一扫描线S1传输开启信号，即低电平信号，第一晶体管M1和第六晶体管M6开启；第二扫描线S2传输开启信号，即低电平信号，第二晶体管M2开启；第三扫描线S3和发光控制信号线EM传输关闭信号，即高电平信号，第三晶体管M3、第四晶体管M4和第五晶体管M5关闭。同时，数据信号线DL1传输数据电压Vdata，在数据写入阶段E1的起始点，驱动晶体管Td的栅极电位为第一复位电压Vref1，驱动晶体管Td的源极电位为数据电压信号Vdata，驱动晶体管Td的源极与栅极之间的电位差为(Vdata-Vref1)，两者的电位差大于0，因此，驱动晶体管Td开启，数据电压Vdata通过开启的驱动晶体管Td以及开启的第二晶体管M2传输至驱动晶体管Td的栅极，使得驱动晶体管Td的栅极电位逐渐增加。当驱动晶体管Td的栅极电位等于(Vdata-∣Vth∣)时，驱动晶体管Td关闭，此时，由于第一电容C1的存在，在数据写入阶段E1，驱动晶体管Td的栅极电位保持在(Vdata-∣Vth∣)，其中，Vth为驱动晶体管Td的阈值电压。

同时，第二复位线SL2传输第二复位电压Vref2，第二复位电压Vref2通过开启的第六晶体管M6对发光元件20的第一极201进行复位。可选地，发光元件20包括有机发光二极管，第二复位电压Vref2通过开启的第六晶体管 M6对有机发光二极管的阳极进行复位。

在第一阶段T1的发光阶段E2，第一扫描线S1、第二扫描线S2及第三扫描线S3均传输关闭信号，即高电平信号，第一晶体管M1、第二晶体管M2、第三晶体管M3、第六晶体管M6均关闭；发光控制信号线EM传输开启信号，即低电平信号，第四晶体管M4和第五晶体管M5开启。同时，电源电压信号线DL2传输电源电压VDD，即驱动晶体管Td源极的电位为电源电压VDD。由于电源电压VDD的电位大于数据电压Vdata的电位，则驱动晶体管Td产生发光驱动电流并通过第五晶体管M5传输至发光元件20，控制发光元件20 发光。

在第二阶段T2的调节阶段E3，第一扫描线S1传输开启信号，即低电平信号，第一晶体管M1和第六晶体管M6开启；第二扫描线S2、第三扫描线 S3及发光控制信号线EM均传输关闭信号，即高电平信号，第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5均关闭。此时，数据信号线DL1传输调节电压Vset，并且该调节电压Vset可以与发光元件20的发光颜色相对应。调节电压Vset经过开启的第一晶体管M1传输至驱动晶体管Td 的源极，从而调整驱动晶体管Td的偏置状态。同时，第二复位线SL2传输的第二复位电压Vref2可以对发光元件20进行复位。

需要说明的是，在调节阶段E3，尽管第二复位电压Vref2可以通过开启的第六晶体管M6传输至发光元件20，但并不影响驱动晶体管Td偏置状态的调整。而且发光元件20在第一阶段T1和第二阶段T2开始发光之前均被第二复位电压Vref2复位一次，有利于进一步降低发光元件20在第一阶段T1和第二阶段T2的发光亮度差异。

第二阶段T2的发光阶段E2与第一阶段T1的发光阶段E2相同，在此不再赘述。

图14为图2所示像素电路的又一种示意图，图15为图14所示像素电路的一种时序图。

图14所示的像素电路10与图3所示像素电路10的差别仅在于第二晶体管M2和第三晶体管M3为包括金属氧化物有源层的N型晶体管。

相较于图4所示的时序，图15所示的时序变化在于：第二扫描线S2和第三扫描线S3传输的开启信号为高电平信号，关闭信号为低电平信号。

图16为本申请实施例提供的一种显示面板的驱动方法流程图。

本申请实施例还提供一种显示面板的驱动方法，用于驱动如上述实施例提供的显示面板100。像素电路10的结构可以参考上述图2-图3、图13-图14中的示意。对于驱动方法可以结合上述实施例中像素电路10的工作过程及多路分解器Q的工作过程进行理解。

如图16所示，驱动方法包括：

步骤B1：在数据写入阶段E1，数t据信号线DL1为像素电路10中的数据电压写入模块101传输数据电压Vdata。

步骤B2：在调节阶段E3，数据信号线DL1为像素电路10中的数据电压写入模块101传输调节电压Vset。且在至少一个调节阶段E3，至少一种颜色子像素001中的像素电路10所接收的调节电压Vset与其他颜色子像素001 中的像素电路10所接收的调节电压Vset不同。

其中，一个调节阶段E3可以是显示面板100中一行像素电路10分别接收与其电连接的数据信号线DL1所传输调节电压Vset的阶段。一行像素电路 10可以与相同的第一扫描线S1、第二扫描线S2、第三扫描线S3及发光控制信号线Em电连接。

在本申请实施例提供的驱动方法中，在第二阶段T2的调节阶段E3，数据信号线DL1通过开启的数据电压写入模块101向驱动晶体管Td的源极传输调节电压Vset，则可以修正驱动晶体管Td的偏置状态，而且在至少一个调节阶段E3，使得至少一种颜色子像素001中的像素电路10所接收的调节电压 Vset与其他颜色子像素001中的像素电路10所接收的调节电压Vset不同，可以对不同颜色子像素001中驱动晶体管Td的偏置状态进行更精准的修正，最大限度的减小各颜色子像素001中驱动晶体管Td在第二阶段T2和第一阶段T1中的偏置状态差异。从而减小第一阶段T1和第二阶段T2中发光元件 20所接收电流的爬坡速度差异，进而减小显示面板100在第一阶段T1和第二阶段T2的亮度差异，改善显示面板100的显示效果。

在本申请的一个实施例中，如图1所示，多个子像素001中包括第一颜色子像素11、第二颜色子像素12和第三颜色子像素13。

驱动方法还包括：

多条数据信号线DL1分别为第一颜色子像素11、第二颜色子像素12和第三颜色子像素13中的像素电路10提供的调节电压Vset均不同。

也就是说，在至少一个调节阶段E3，第一颜色子像素11、第二颜色子像素12和第三颜色子像素13中的像素电路10所接收的调节电压Vset各不相同。

本申请实施例进一步提高了对不同颜色子像素001中驱动晶体管Td偏置状态的修正准确性，有利于进一步改善显示效果。

在本申请的一个实施例中，如图6所示，显示面板100还包括至少一个多路分解器Q，多路分解器Q包括多个输出端Q2，并且该多个输出端Q2与数据信号线DL1一一对应电连接。多路分解器Q的多个输出端Q2中包括至少两个第一输出端Q21、至少两个第二输出端Q22及至少两个第三输出端Q23。图6仅是示意出了多路分解器Q的多个输出端Q2中包括两个第一输出端Q21、两个第二输出端Q22及两个第三输出端Q23的情况。

在至少一个调节阶段E3，至少两个第一输出端Q21分别通过不同的数据信号线DL1为不同的第一颜色子像素11中的像素电路10提供调节电压Vset；至少两个第二输出端Q22分别通过不同的数据信号线DL1为不同的第二颜色子像素12中的像素电路10提供调节电压Vset；至少两个第三输出端Q23分别通过不同的数据信号线DL1为不同的第三颜色子像素13中的像素电路10 提供调节电压Vset。

驱动方法还包括：

在至少一个调节阶段E3，各第一输出端Q21向各第一颜色子像素11中的像素电路10传输调节电压Vset的时间早于或晚于各第二输出端Q22向各第二颜色子像素12中的像素电路10传输调节电压Vset的时间；各第二输出端Q22向各第二颜色子像素12中的像素电路10传输调节电压Vset的时间早于或晚于各第三输出端Q23向各第三颜色子像素13中的像素电路10传输调节电压Vset的时间。

在本申请实施例的一种技术方案中，驱动方法还包括：

在至少一个调节阶段E3中，同一多路分解器Q的至少两个第一输出端 Q21依次向第一颜色子像素11中的像素电路10传输调节电压Vset；同一多路分解器Q的至少两个第二输出端Q22依次向第二颜色子像素12中的像素电路10传输调节电压Vset；同一多路分解器Q的至少两个第三输出端Q23 依次向第三颜色子像素13中的像素电路10传输调节电压Vset。

在本申请实施例的另一种技术方案中，驱动方法还包括：

在至少一个调节阶段E3中，同一多路分解器Q的至少两个第一输出端 Q21同时向第一颜色子像素11中的像素电路10传输调节电压Vset；同一多路分解器Q的至少两个第二输出端Q22同时向第二颜色子像素12中的像素电路10传输调节电压Vset；同一多路分解器Q的至少两个第三输出端Q23 同时向第三颜色子像素13中的像素电路10传输调节电压Vset。

由于相同颜色的子像素001可以接收相同的调节电压Vset，则多路分解器Q的各第一输出端Q21可以输出相同的调节电压Vset、各第二输出端Q22 可以输出相同的调节电压Vset、各第三输出端Q23可以输出相同的调节电压 Vset。本申请实施例有利于减小多路分解器Q的输入端Q1所传输的调节电压 Vset的跳变次数，降低显示面板100的功耗。

图17为本申请实施例提高的一种显示装置的示意图。

本申请实施例提供一种显示装置200，如17所示，显示装置200包括如上述实施例提供的显示面板100。显示装置200可以是手机，此外，显示装置 200还可以是电脑、电视等电子设备。

显示装置200中，在第二阶段T2的调节阶段E3，数据信号线DL1通过开启的数据电压写入模块101向驱动晶体管Td的源极传输调节电压Vset，则可以修正驱动晶体管Td的偏置状态，而且在至少一个调节阶段E3，使得至少一种颜色子像素001中的像素电路10所接收的调节电压Vset与其他颜色子像素001中的像素电路10所接收的调节电压Vset不同，可以对不同颜色子像素001中驱动晶体管Td的偏置状态进行更精准的修正，最大限度的减小各颜色子像素001中驱动晶体管Td在第二阶段T2和第一阶段T1中的偏置状态差异。从而减小第一阶段T1和第二阶段T2中发光元件20所接收电流的爬坡速度差异，进而减小显示面板100在第一阶段T1和第二阶段T2的亮度差异，改善显示面板100的显示效果。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (15)

1.一种显示面板，其特征在于，所述显示面板包括多条数据信号线及多个子像素，所述子像素包括像素电路；所述数据信号线与多个所述像素电路电连接；

所述像素电路包括数据电压写入模块，所述数据电压写入模块的输入端与所述数据信号线电连接；所述像素电路的一个工作周期包括第一阶段和在所述第一阶段之后进行的第二阶段；所述第一阶段包括数据写入阶段和在所述数据写入阶段之后进行的发光阶段，至少部分所述第二阶段包括调节阶段和在所述调节阶段之后进行的发光阶段；

其中，在所述数据写入阶段，所述数据信号线为所述像素电路中的所述数据电压写入模块传输数据电压；在所述调节阶段，所述数据信号线为所述像素电路中的所述数据电压写入模块传输调节电压；

在一个所述调节阶段，多条所述数据信号线分别为多个所述像素电路的所述数据电压写入模块传输调节电压；在至少一个所述调节阶段，至少一种颜色子像素中的像素电路所接收的调节电压与其他颜色子像素中的所述像素电路所接收的所述调节电压不同；

所述多个子像素中包括第一颜色子像素、第二颜色子像素和第三颜色子像素，在至少一个所述调节阶段，所述第一颜色子像素、所述第二颜色子像素和所述第三颜色子像素中至少一者的所述像素电路所接收的调节电压与其他两者的所述像素电路所接收的调节电压不同；

所述显示面板包括至少一个多路分解器，所述多路分解器包括多个输出端，且该多个输出端与数据信号线一一对应电连接；所述多路分解器的多个输出端中包括至少两个第一输出端、至少两个第二输出端及至少两个第三输出端；

在至少一个所述调节阶段，所述至少两个所述第一输出端分别通过不同的所述数据信号线为不同的所述第一颜色子像素中的所述像素电路提供调节电压，所述至少两个所述第二输出端分别通过不同的所述数据信号线为不同的所述第二颜色子像素中的所述像素电路提供调节电压，所述至少两个所述第三输出端分别通过不同的所述数据信号线为不同的所述第三颜色子像素中的所述像素电路提供调节电压；

在至少一个所述调节阶段中，各所述第一输出端分别向所述第一颜色子像素中的像素电路传输调节电压的时长为t1，各所述第二输出端分别向所述第二颜色子像素中的像素电路传输调节电压的时长为t2，各所述第三输出端分别向所述第三颜色子像素中的像素电路传输调节电压的时长为t3；

其中，t1、t2、t3中一者的数值与其他两者的数值不同，且在所述调节阶段，先后相邻接收所述调节电压的两个所述子像素中，在后接收所述调节电压的所述子像素开始接收所述调节电压的时刻与在先接收所述调节电压的所述子像素停止接收所述调节电压的时刻相同。

2.根据权利要求1所述的显示面板，其特征在于，多条所述数据信号线分别为所述第一颜色子像素、所述第二颜色子像素及所述第三颜色子像素中的所述像素电路提供的所述调节电压均不同。

3.根据权利要求2所述的显示面板，其特征在于，在至少一个所述调节阶段，各所述第一输出端向所述第一颜色子像素中的像素电路传输调节电压的时间早于或晚于各所述第二输出端向所述第二颜色子像素中的像素电路传输调节电压的时间，各所述第二输出端向所述第二颜色子像素中的像素电路传输调节电压的时间早于或晚于各所述第三输出端向所述第三颜色子像素中的像素电路传输调节电压的时间。

4.根据权利要求3所述的显示面板，其特征在于，在至少一个所述调节阶段中，同一所述多路分解器的至少两个所述第一输出端依次向所述第一颜色子像素中的像素电路传输调节电压，同一所述多路分解器的至少两个所述第二输出端依次向所述第二颜色子像素中的像素电路传输调节电压，同一所述多路分解器的至少两个所述第三输出端依次向所述第三颜色子像素中的像素电路传输调节电压。

5.根据权利要求3所述的显示面板，其特征在于，在至少一个所述调节阶段中，同一所述多路分解器的至少两个所述第一输出端同时向所述第一颜色子像素中的像素电路传输调节电压，同一所述多路分解器的至少两个所述第二输出端同时向所述第二颜色子像素中的像素电路传输调节电压，同一所述多路分解器的至少两个所述第三输出端同时向所述第三颜色子像素中的像素电路传输调节电压。

6.根据权利要求1所述的显示面板，其特征在于，t1、t2、t3的数值各不相同。

7.根据权利要求3所述的显示面板，其特征在于，所述多条数据信号线中包括第一数据信号线、第二数据信号线和第三数据信号线；所述第一数据信号线与所述第一颜色子像素中的所述像素电路电连接，所述第二数据信号线与所述第二颜色子像素中的所述像素电路电连接，所述第三数据信号线与所述第三颜色子像素中的所述像素电路电连接；

所述第一输出端与所述第一数据信号线电连接，所述第二输出端与所述第二数据信号线电连接，所述第三输出端与所述第三数据信号线电连接；

其中，在至少一个所述调节阶段，各所述第一输出端向所述第一数据信号线传输调节电压的时间早于或晚于各所述第二输出端向所述第二数据信号线传输调节电压的时间，各所述第二输出端向所述第二数据信号线传输调节电压的时间早于或晚于各所述第三输出端向所述第三数据信号线传输调节电压的时间。

8.根据权利要求7所述的显示面板，其特征在于，至少部分所述像素电路的所述调节阶段与其他至少部分所述像素电路的所述调节阶段先后相邻进行；

其中，在先进行的所述调节阶段，同一所述多路分解器中的各所述第一输出端向所述第一数据信号线传输调节电压的时间晚于各所述第二输出端向所述第二数据信号线传输调节电压的时间，且晚于各所述第三输出端向所述第三数据信号线传输调节电压的时间；在后进行的所述调节阶段，该所述多路分解器中的各所述第一输出端向所述第一数据信号线传输调节电压的时间早于各所述第二输出端向所述第二数据信号线传输调节电压的时间，且早于各所述第三输出端向所述第三数据信号线传输调节电压的时间。

9.根据权利要求7所述的显示面板，其特征在于，

在至少一个所述调节阶段，所述多路分解器关闭。

10.一种显示面板的驱动方法，其特征在于，用于驱动如权利要求1至9任意一项所述的显示面板；

所述驱动方法包括：

在所述数据写入阶段，所述数据信号线为所述像素电路中的所述数据电压写入模块传输数据电压；

在所述调节阶段，所述数据信号线为所述像素电路中的所述数据电压写入模块传输调节电压；且在至少一个所述调节阶段，至少一种颜色子像素中的所述像素电路所接收的所述调节电压与其他颜色子像素中的所述像素电路所接收的所述调节电压不同。

11.根据权利要求10所述的驱动方法，其特征在于，

所述驱动方法还包括：

多条所述数据信号线分别为所述第一颜色子像素、所述第二颜色子像素及所述第三颜色子像素中的所述像素电路提供的所述调节电压均不同。

12.根据权利要求11所述的驱动方法，其特征在于，

所述驱动方法还包括：

在至少一个所述调节阶段，各所述第一输出端向所述第一颜色子像素中的像素电路传输调节电压的时间早于或晚于各所述第二输出端向所述第二颜色子像素中的像素电路传输调节电压的时间，各所述第二输出端向所述第二颜色子像素中的像素电路传输调节电压的时间早于或晚于各所述第三输出端向所述第三颜色子像素中的像素电路传输调节电压的时间。

13.根据权利要求12所述的驱动方法，其特征在于，所述驱动方法还包括：

在至少一个所述调节阶段中，同一所述多路分解器的至少两个所述第一输出端依次向所述第一颜色子像素中的像素电路传输调节电压，同一所述多路分解器的至少两个所述第二输出端依次向所述第二颜色子像素中的像素电路传输调节电压，同一所述多路分解器的至少两个所述第三输出端依次向所述第三颜

色子像素中的像素电路传输调节电压。

14.根据权利要求12所述的驱动方法，其特征在于，所述驱动方法还包括：

在至少一个所述调节阶段中，同一所述多路分解器的至少两个所述第一输出端同时向所述第一颜色子像素中的像素电路传输调节电压，同一所述多路分解器的至少两个所述第二输出端同时向所述第二颜色子像素中的像素电路传输调节电压，同一所述多路分解器的至少两个所述第三输出端同时向所述第三颜色子像素中的像素电路传输调节电压。

15.一种显示装置，其特征在于，包括如权利要求1至9任意一项所述的显示面板。