CN112687237A - 显示面板及其显示控制方法、显示装置 - Google Patents

Abstract

本申请公开了一种显示面板及其显示控制方法、显示装置。具有显示区和非显示区，显示面板包括：像素单元，多个像素单元阵列分布于显示区，各像素单元包括至少三种颜色的子像素；控制模块，设置于非显示区，用于在第一显示模式下，控制至少两个像素单元中相同颜色的子像素共用一个数据信号。根据本申请实施例，能够降低显示面板的功耗。

Description

显示面板及其显示控制方法、显示装置

技术领域

本申请涉及显示技术领域，具体涉及一种显示面板、显示面板的显示控制方法及显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，OLED)是当今显示器研究领域的热点之一，与液晶显示器(Liquid Crystal Display，LCD)相比，OLED显示面板具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。

随着显示技术的发展，越来越追求OLED显示面板具有更低的功耗。因此，如何使显示面板具有更低的功耗成为本领域技术人员亟需解决的技术问题。

发明内容

本申请提供一种显示面板、显示面板的显示控制方法及显示装置，能够降低显示面板的功耗。

第一方面，本申请实施例提供一种显示面板，其具有显示区和非显示区，显示面板包括：像素单元，多个像素单元阵列分布于显示区，各像素单元包括至少三种颜色的子像素；控制模块，设置于非显示区，用于在第一显示模式下，控制至少两个像素单元中相同颜色的子像素共用一个数据信号。

第二方面，本申请实施例提供一种显示面板的显示控制方法，用于控制如第一方面实施例所述的显示面板显示，该方法包括：在第一显示模式下，控制至少两个像素单元中相同颜色的子像素共用一个数据信号，其中，数据信号为显示面板的驱动芯片的同一个数据信号端口一次输出的信号。

第三方面，本申请实施例提供一种显示装置，其包括如第一方面实施例所述的显示面板。

根据本申请实施例提供的显示面板、显示面板的显示控制方法及显示装置，控制模块在第一显示模式下，控制至少两个像素单元中相同颜色的子像素共用一个数据信号，可以使得显示面板的驱动芯片仅需为共用数据信号的子像素一次性提供一个数据信号，降低驱动芯片输出的数据信号的数量，可降低显示面板的驱动芯片的功耗。

附图说明

通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。

图1示出本申请一种实施例提供的显示面板的俯视示意图；

图2示出本申请另一种实施例提供的显示面板的俯视示意图；

图3示出本申请又一种实施例提供的显示面板的俯视示意图；

图4示出本申请又一种实施例提供的显示面板的俯视示意图；

图5示出图4的一种时序示意图；

图6示出本申请又一种实施例提供的显示面板的俯视示意图；

图7示出图6的一种时序示意图；

图8示出图6的另一种时序示意图；

图9示出本申请又一种实施例提供的显示面板的俯视示意图；

图10示出图9的一种时序示意图；

图11示出图9的另一种时序示意图；

图12示出图4的另一种时序示意图；

图13示出图4的又一种时序示意图；

图14示出本申请又一种实施例提供的显示面板的俯视示意图；

图15示出本申请又一种实施例提供的显示面板的俯视示意图；

图16示出图15的一种时序示意图；

图17示出本申请又一种实施例提供的显示面板的俯视示意图；

图18示出图17的一种时序示意图；

图19示出本申请又一种实施例提供的显示面板的俯视示意图；

图20示出图19的一种时序示意图；

图21示出图19的另一种时序示意图；

图22示出本申请又一种实施例提供的显示面板的俯视示意图；

图23示出图22的一种时序示意图；

图24示出图22的另一种时序示意图；

图25示出图17的又一种时序示意图；

图26示出图17的又一种时序示意图；

图27示出本申请又一种实施例提供的显示面板的俯视示意图；

图28示出图27的一种时序示意图；

图29示出本申请一种实施例提供的显示面板的显示控制方法的流程示意图；

图30示出本申请一种实施例提供的显示装置的结构示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如目标和非目标等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

本申请实施例提供一种显示面板，该显示面板可以是OLED显示面板，本申请实施例的显示面板可以各种形式呈现，以下将描述其中一些示例。

图1是根据本申请一种实施例提供的显示面板的俯视示意图。如图1所示，本申请实施例提供的显示面板100具有显示区AA和非显示区NA。非显示区NA可以至少部分围绕显示区AA设置。显示区AA的形状可以为圆形、矩形、椭圆形、圆角矩形、不规则图形等，非显示区NA的形状与显示区AA的形状相适应。图1示例性的示出了显示区AA和非显示区NA均为圆角矩形，本申请对此不作限定。

显示面板100包括像素单元PU和控制模块10。多个像素单元PU阵列分布于显示区AA。控制模块10设置于非显示区NA。各像素单元PU包括至少三种颜色的子像素P。例如，各像素单元PU包括至少三种颜色的子像素P，分别为第一子像素P1、第二子像素P2和第三子像素P3，第一子像素P1可以是红色子像素，第二子像素P2可以是绿色子像素，第三子像素P3可以是蓝色子像素。

控制模块10用于在第一显示模式下，控制至少两个像素单元PU中相同颜色的子像素P共用一个数据信号。示例性的，第一显示模式可以是低功耗显示模式、低刷新率显示模式、低分辨率显示模式或者待机画面显示模式中的任一种。示例性的，第一显示模式的刷新率可以小于或等于30Hz。示例的，相同颜色的子像素所共用的一个数据信号可以是显示面板的驱动芯片的同一个数据信号端口一次输出的信号。

根据本申请实施例，由于控制模块10在第一显示模式下，控制至少两个像素单元PU中相同颜色的子像素P共用一个数据信号，可以使得显示面板的驱动芯片仅需为共用数据信号的子像素一次性提供一个数据信号，降低驱动芯片输出的数据信号的数量，可降低显示面板的驱动芯片的功耗，从而降低显示面板的功耗。

示例性的，控制模块10可以集成在显示面板的驱动芯片上。

示例性的，控制模块10可以控制位于同一列且不同行的两个像素单元PU中相同颜色的子像素共用一个数据信号，也可以控制位于同一行且不同列的两个像素单元PU中相同颜色的子像素共用一个数据信号，本申请对此不作限定。

在一些可选的实施例中，控制模块10具体可用于在第一显示模式下，控制至少两个相邻的像素单元中相同颜色的子像素共用一个数据信号。示例性的，控制模块10可以控制位于同一列中相邻两行的像素单元PU中相同颜色的子像素共用一个数据信号。另外，也可以控制位于同一行中相邻两列像素单元PU中相同颜色的子像素共用一个数据信号，本申请对此不作限定。

可以理解的是，共用数据信号的多个相同颜色的子像素所显示的画面信息是相同的，通过控制相邻的像素单元中相同颜色的子像素共用一个数据信号，可以避免显示相同画面信息的多个相同颜色的子像素过于分散，从而避免显示面板的显示质量过差。

多个像素单元PU可以呈M行N列分布，其中，M≥2且为整数，N≥2且为整数。仍以各像素单元PU包括不同颜色的第一子像素P1、第二子像素P2和第三子像素P3为例，可以理解的是，第一子像素P1、第二子像素P2和第三子像素P3也呈M行N列分布。

在一些可选的实施例中，控制模块10可以用于，在第一显示模式下，控制同一列像素单元中的第i行和第i+1行像素单元中相同颜色的子像素共用一个数据信号，其中，1≤i≤M且为奇数。也就是说，控制模块10用于控制同一列中偶数行与其上一行奇数行像素单元中相同颜色的子像素共用一个数据信号。例如，控制模块10可以用于，在第一显示模式下，控制第一列中第一行和第二行的两个第一子像素P1共用一个数据信号，控制第一列中第一行和第二行的两个第二子像素P2共用一个数据信号，控制第一列中第一行和第二行的两个第三子像素P3共用一个数据信号；控制第一列中第三行和第四行的两个第一子像素P1共用一个数据信号，控制第一列中第三行和第四行的两个第二子像素P2共用一个数据信号，控制第一列中第三行和第四行的两个第三子像素P3共用一个数据信号，以此类推。

例如，M为偶数，由于控制模块10可以控制偶数行与其上一行奇数行像素单元中相同颜色的子像素共用一个数据信号，可以使得驱动芯片仅需输出一半像素单元对应的数据信号，可以进一步降低驱动芯片输出的数据信号的数量。

在另一些可选的实施例中，控制模块10可以用于在第一显示模式下，控制同一行像素单元中的第j列和第j+1列像素单元中相同颜色的子像素共用一个数据信号，其中，1≤j≤N且为奇数。也就是说，控制模块10用于控制同一行中偶数列与其上一列奇数列像素单元中相同颜色的子像素共用一个数据信号。例如，控制模块10可以用于，在第一显示模式下，控制第一行中第一列和第二列的两个第一子像素P1共用一个数据信号，控制第一行中第一列和第二列的两个第二子像素P2共用一个数据信号，控制第一行中第一列和第二列的两个第三子像素P3共用一个数据信号；控制第一行中第三列和第四列的两个第一子像素P1共用一个数据信号，控制第一行中第三列和第四列的两个第二子像素P2共用一个数据信号，控制第一行中第三列和第四列的两个第三子像素P3共用一个数据信号，以此类推。

例如，N为偶数，由于控制模块10可以控制偶数列与其上一列奇数列像素单元中相同颜色的子像素共用一个数据信号，可以使得驱动芯片仅需输出一半像素单元对应的数据信号，可以进一步降低驱动芯片输出的数据信号的数量。

在又一些可选的实施例中，控制模块10可以用于，在第一显示模式下，控制同一列像素单元中的第i行和第i+1行像素单元中相同颜色的子像素共用一个数据信号，并控制同一行像素单元中的第j列和第j+1列像素单元中相同颜色的子像素共用一个数据信号。也就是说，控制模块10用于控制呈两行两列的每四个像素单元中相同颜色的子像素共用一个数据信号。例如，控制模块10可以用于，在第一显示模式下，控制第一行中第一列和第二列以及第二行中第一列和第二列的四个第一子像素P1共用一个数据信号，控制第一行中第一列和第二列以及第二行中第一列和第二列的四个第二子像素P2共用一个数据信号，控制第一行中第一列和第二列以及第二行中第一列和第二列的四个第三子像素P3共用一个数据信号；控制第三行中第一列和第二列以及第四行中第一列和第二列的四个第一子像素P1共用一个数据信号，控制第三行中第一列和第二列以及第四行中第一列和第二列的四个第二子像素P2共用一个数据信号，控制第三行中第一列和第二列以及第四行中第一列和第二列的四个第三子像素P3共用一个数据信号，以此类推。

例如，M、N均为偶数，由于控制模块10可以控制每四个像素单元中相同颜色的子像素共用一个数据信号，可以使得驱动芯片仅需输出25％像素单元对应的数据信号，可以进一步降低驱动芯片输出的数据信号的数量。

图2和图3示例性的示出了部分像素单元PU。在一些可选的实施例中，如图2或图3所示，显示面板100包括多个多路复用器20、多条数据线30及多个数据信号端40。多个多路复用器20及多个数据信号端40可以位于非显示区NA，多条数据线30可以沿列方向Y延伸且在行方向X上间隔分布。多路复用器20与数据信号端40一一对应电连接，各多路复用器20通过数据线30与至少一列像素单元PU电连接，且同一列像素单元PU中相同颜色的子像素P与同一条数据线30电连接。图2示出了各多路复用器20与两列像素单元PU电连接，图3示出了各多路复用器20与一列像素单元PU电连接。

示例性的，同一列像素单元PU中，同一颜色的子像素与同一条数据线30电连接，不同颜色的子像素与不同的数据线30电连接。

示例性的，数据信号端40可以直接集成在显示面板的驱动芯片上，数据信号端40也可以通过柔性电路板(Flexible Printed Circuit，FPC)与显示面板的驱动芯片电连接，本申请对此不作限定。

在一些可选的实施例中，控制模块10具体可以用于，在第一显示模式下的第一时段内，控制多路复用器20处于导通状态，以通过多路复用器20及数据线30向第i行像素单元PU的子像素P传输数据信号，在第一显示模式下的第二时段内，控制多路复用器20处于截止状态，以使第i+1行像素单元PU中的子像素P共用第一时段内存储在数据线30上的数据信号，其中，第二时段在第一时段后，且第一时段和第二时段在同一帧内。

示例性的，如图2或图3所示，以第i行和第i+1行像素单元PU为例，在第一时段内，控制模块10可以控制各多路复用器20处于导通状态，驱动芯片输出第i行像素单元PU对应的数据信号，该数据信号依次通过数据信号端口40、多路复用器20以及数据线40传输给第i行像素单元PU，该数据信号也会暂存在数据线40上。在第二时段内，控制模块10可以控制各多路复用器20处于截止状态，此时，驱动芯片可以停止输出数据信号，由于数据线40上暂存有第i行像素单元PU对应的数据信号，因此，第i+1行像素单元PU可以共用暂存在数据线30上的第i行像素单元PU所对应的数据信号。

在另一些可选的实施例中，控制模块10具体可以用于，在第一显示模式下，控制同一行像素单元中的第j列和第j+1列像素单元PU电连接的多路复用器20同时处于导通状态，以使第j列和第j+1列像素单元共用来自同一个数据信号端40的数据信号。也就是说，第j列和第j+1列像素单元PU电连接的多路复用器20所接收的控制信号是相同的，从而实现同时导通，此时，驱动芯片可以仅输出第j列像素单元对应的数据信号，并停止输出第j+1列像素单元PU对应的数据信号，或者，驱动芯片可以仅输出第j+1列像素单元对应的数据信号，并停止输出第j列像素单元PU对应的数据信号，由于第j列和第j+1列像素单元PU电连接的多路复用器20都处于导通状态，则第j列和第j+1列像素单元PU可以共用一个数据信号。

在又一些可选的实施例中，控制模块10具体可以用于：在第一显示模式下的第一时段内，控制多路复用器20处于导通状态，以通过多路复用器20及数据线30向第i行像素单元PU的子像素P传输数据信号，在第一显示模式下的第二时段内，控制多路复用器20处于截止状态，以使第i+1行像素单元PU中的子像素P共用第一时段内存储在数据线30上的数据信号；且控制同一行像素单元中的第j列和第j+1列像素单元电连接的多路复用器同时处于导通状态，以使第j列和第j+1列像素单元共用来自同一个数据信号端的数据信号。

示例性的，多路复用器20可以包括控制端，控制模块10可用于控制提供给多路复用器20的控制端的控制信号的电平，以控制多路复用器20处于导通或截止状态。

根据本申请实施例，通过控制多路复用器的导通或截止状态，即可实现像素单元共用数据信号的目的，从而降低驱动芯片输出的数据信号的数量，降低驱动芯片的功耗。

在一些可选的实施例中，如图4所示，一个多路复用器20与两列像素单元PU对应电连接。示例性的，多路复用器20与第j列和第j+1列像素单元PU对应电连接，各像素单元PU包括第一子像素P1、第二子像素P2和第三子像素P3，数据线30包括第一数据线31、第二数据线32和第三数据线33，第一子像素P1与第一数据线31连接，第二子像素P2与第二数据线32连接，第三子像素P3与第三数据线33连接。各多路复用器20包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6。

第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6的第一极均与数据信号端40电连接。第一晶体管T1的栅极与第一控制信号端61电连接，第二晶体管T2的栅极与第二控制信号端62电连接，第三晶体管T3的栅极与第三控制信号端63电连接，第四晶体管T4的栅极与第四控制信号端64电连接，第五晶体管T5的栅极与第五控制信号端65电连接，第六晶体管T6的栅极与第六控制信号端66电连接。第一晶体管T1的第二极与第j列像素单元PU对应的第一数据线31电连接，第二晶体管T2的第二极与第j列像素单元PU对应的第二数据线32电连接，第三晶体管T3第二极与第j列像素单元PU对应的第三数据线33电连接，第四晶体管T4的第二极与第j+1列像素单元PU对应的第一数据线31电连接，第五晶体管T5的第二极与第j+1列像素单元PU对应的第二数据线32电连接，第六晶体管T6的第二极与第j+1列像素单元PU对应的第三数据线33电连接。

示例性的，控制信号端61～66可以集成在控制模块10上，控制信号端61～66可以输出电压信号。

多路复用器20中的各晶体管可以均为P型晶体管，也可以均为N型晶体管，或者多路复用器20中部分晶体管为P型晶体管，另一部分晶体管为N型晶体管。其中，P型晶体管的导通电平为低电平，截止电平为高电平；N型晶体管的导通电平为高电平，截止电平为低电平。本申请对多路复用器20中各晶体管的具体类型不作限定。

控制信号端61～66输出的控制信号分别为CKH1、CKH2、CKH3、CKH4、CKH5、CKH6。示例性的，显示面板还包括扫描线50，扫描线50用于向各子像素P传输扫描信号SCAN。本文中，以扫描信号SCAN的低电平为导通电平，扫描信号SCAN的高电平为截止电平为例。另外，本文中以多路复用器20中的各晶体管均为P型晶体管为例。

在一些可选的实施例中，如图5所示，在第二显示模式下，对于每一行像素单元PU，控制信号端61～66可以依次输出导通电平，例如，对于每一行像素单元PU所对应的控制信号CKH1、CKH2、CKH3、CKH4、CKH5、CKH6可以依次为低电平，从而使得晶体管T1～T6依次导通。示例性的，第二显示模式可以是高刷新率显示模式或者高分辨率显示模式。示例性的，第二显示模式的刷新率可以大于30Hz，例如，第二显示模式的刷新率为60Hz。在第二显示模块下，对于每一行像素单元PU，控制信号端61～66可以依次输出导通电平，可以避免像素单元共用数据信号，影响显示面板的显示质量。

仍以像素单元PU的行数为M，1≤i≤M且为整数，i为奇数为例。在第一显示模式下，控制模块10可以控制第i行第j列及第i行第j+1列像素单元PU所对应的控制信号CKH1、CKH2、CKH3、CKH4、CKH5、CKH6依次为低电平，从而使得晶体管T1～T6依次导通，数据信号端40依次输出的数据信号Vdata传输至数据线30上，第i行像素单元PU所对应扫描信号SCAN为低电平时，数据线30上的数据信号写入第i行像素单元PU。控制模块10可以控制第i+1行第j列及第i+1行第j+1列像素单元PU所对应的控制信号CKH1、CKH2、CKH3、CKH4、CKH5、CKH6为高电平，从而使得晶体管T1～T6截止，此时显示面板的驱动芯片可以停止输出第i+1行第j列及第i+1行第j+1列像素单元PU所对应的数据信号，由于数据线30上暂存有第i行像素单元PU所对应的数据信号，因此，第i+1行像素单元PU所对应扫描信号SCAN为低电平时，数据线30上暂存的第i行像素单元PU所对应的数据信号写入第i+1行像素单元PU，从而实现第i行像素单元PU与第i+1行像素单元PU共用数据信号的目的，使得显示面板的驱动芯片仅需提供第i行像素单元PU所对应的数据信号，降低驱动芯片输出的数据信号的数量，降低显示面板的驱动芯片的功耗。

可以理解的是，在本申请实施例中，虽然未向第i+1行像素单元PU提供其本身对应的数据信号，由于第i+1行像素单元PU共用了第i行像素单元PU所对应的数据信号，因此第i+1行像素单元PU也会被点亮，从而避免第i+1行像素单元PU无法被点亮，导致人眼能够观察到明显的间隔。

在一些可选的实施例中，如图6所示，显示面板100还可以包括第一开关模块71，第一开关模块71和多路复用器20一一对应，第一开关模块71包括第七晶体管T7、第八晶体管T8和第九晶体管T9。第七晶体管T7、第八晶体管T8和第九晶体管T9的栅极均与第七控制信号端67电连接，第七晶体管T7的第一极与第一控制信号端61电连接，第七晶体管T7的第二极与第四晶体管T4的栅极电连接，第八晶体管T8的第一极与第二控制信号端62电连接，第八晶体管T8的第二极与第五晶体管T5的栅极电连接，第九晶体管T9的第一极与第三控制信号端63电连接，第九晶体管T9的第二极与第六晶体管T6的栅极电连接。

示例性的，第七控制信号端67也可以集成在控制模块10上。

如图7所示，图7中的S4、S5、S6分别表示第四晶体管T4、第五晶体管T5及第六晶体管T6的栅极接收的信号。示例性的，以晶体管T1～T9均为P型晶体管为例。图7所示的第二显示模式对应的控制信号CKH1、CKH2、CKH3、CKH4、CKH5、CKH6与图5所示的第二显示模式相同，且图7所示的第二显示模式下的第七控制信号端67输出的控制信号CKH7为高电平，从而使晶体管T7～T9截止，防止控制信号CKH1、CKH2、CKH3传输至晶体管T4～T6。

请继续参考图7，在第一显示模式下，控制模块10具体可以用于控制第一控制信号端61、第二控制信号端62、第三控制信号端63依次输出导通电平，控制第七控制信号端67输出导通电平，控制第四控制信号端64、第五控制信号端65及第六控制信号端66停止输出控制信号。

由于第七控制信号端67输出导通电平，能够使晶体管T7～T9导通，第一控制信号端61、第二控制信号端62、第三控制信号端63依次输出的导通电平能够分别通过晶体管T7～T9传输至晶体管T4～T6的栅极，因此，第四晶体管T4的栅极接收的信号S4与第一控制信号端61输出的控制信号CKH1相同，第五晶体管T5的栅极接收的信号S5与第二控制信号端62输出的控制信号CKH2相同，第六晶体管T6的栅极接收的信号S6与第三控制信号端63输出的控制信号CKH3相同，从而使得第四晶体管T4与第一晶体管T1同时导通，第五晶体管T5与第二晶体管T2同时导通，第六晶体管T6与第三晶体管T3同时导通。

第四晶体管T4与第一晶体管T1同时导通的情况下，数据信号端40输出的第j列像素单元PU中的第一子像素P1对应的数据信号Vdata能够同时通过第一晶体管T1到达第j列像素单元PU对应的第一数据线31，通过第四晶体管T4到达第j+1列像素单元PU对应的第一数据线31，使得第j列和第j+1列像素单元PU中的第一子像素P1共用一个数据信号。同理，第五晶体管T5与第二晶体管T2同时导通的情况下，使得第j列和第j+1列像素单元PU中的第二子像素P2共用一个第j列像素单元PU中的第二子像素P2对应的数据信号；第六晶体管T6与第三晶体管T3同时导通的情况下，使得第j列和第j+1列像素单元PU中的第三子像素P3共用一个第j列像素单元PU中的第三子像素P3对应的数据信号，从而实现第j列像素单元PU与第j+1列像素单元PU共用数据信号的目的，使得显示面板的驱动芯片仅需提供第j列像素单元PU所对应的数据信号，降低驱动芯片输出的数据信号的数量，降低显示面板的驱动芯片的功耗。

可以理解的是，在本申请实施例中，虽然未向第j+1列像素单元PU提供其本身对应的数据信号，由于第j+1列像素单元PU共用了第j列像素单元PU所对应的数据信号，因此第j+1列像素单元PU也会被点亮，从而避免第j列像素单元PU无法被点亮，导致人眼能够观察到明显的间隔。

例如，如图7所示，可以仅控制第j列和第j+1列像素单元PU共用数据信号，第i行和第i+1行像素单元PU不共用数据信号。具体的，在第一显示模式下，控制模块10可以控制第i行及第i+1行像素单元PU所对应的控制信号CKH1、CKH2、CKH3均依次为低电平，控制控制信号端64～66停止输出控制信号，且使控制信号CKH7为低电平，并通过数据信号端口40向第i行及第i+1行像素单元PU提供各自对应的数据信号。

又例如，如图8所示，可以既控制第j列和第j+1列像素单元PU共用数据信号，也控制第i行和第i+1行像素单元PU共用数据信号。具体的，在第一显示模式下，控制模块10可以控制第i行像素单元PU所对应的控制信号CKH1、CKH2、CKH3均依次为低电平，控制第i+1行像素单元PU所对应的控制信号CKH1、CKH2、CKH3均为高电平，控制控制信号端64～66停止输出控制信号，且使控制信号CKH7为低电平，并通过数据信号端口40提供第i行第j列的像素单元对应的数据信号，使得第i行第j列、第i行第j+1列、第i+1行第j列、第i+1行第j+1列四个像素单元PU均共用第i行第j列的像素单元对应的数据信号。

在另一些可选的实施例中，如图9所示，第七晶体管T7、第八晶体管T8和第九晶体管T9的栅极均与第七控制信号端67电连接，第七晶体管T7的第一极与第四控制信号端64电连接，第七晶体管T7的第二极与第一晶体管T1的栅极电连接，第八晶体管T8的第一极与第五控制信号端65电连接，第八晶体管T8的第二极与第二晶体管T2的栅极电连接，第九晶体管T9的第一极与第六控制信号端66电连接，第九晶体管T9的第二极与第三晶体管T3的栅极电连接。

如图10所示，图10中的S1、S2、S3分别表示第一晶体管T1、第二晶体管T2及第三晶体管T3的栅极接收的信号。示例性的，以晶体管T1～T9均为P型晶体管为例。请继续参考图10，在第一显示模式下，控制模块10具体可以用于控制第四控制信号端64、第五控制信号端65、第六控制信号端66依次输出导通电平，控制第七控制信号端67输出导通电平，控制第一控制信号端61、第二控制信号端62及第三控制信号端63停止输出控制信号。

由于第七控制信号端67输出导通电平，能够使晶体管T7～T9导通，第四控制信号端64、第五控制信号端65、第六控制信号端66依次输出的导通电平能够分别通过晶体管T7～T9传输至晶体管T1～T3的栅极，因此，第一晶体管T1的栅极接收的信号S1与第四控制信号端64输出的控制信号CKH4相同，第二晶体管T2的栅极接收的信号S2与第五控制信号端65输出的控制信号CKH5相同，第三晶体管T3的栅极接收的信号S3与第六控制信号端66输出的控制信号CKH6相同，从而使得第四晶体管T4与第一晶体管T1同时导通，第五晶体管T5与第二晶体管T2同时导通，第六晶体管T6与第三晶体管T3同时导通。

第四晶体管T4与第一晶体管T1同时导通的情况下，数据信号端40输出的第j+1列像素单元PU中的第一子像素P1对应的数据信号Vdata能够同时通过第一晶体管T1到达第j列像素单元PU对应的第一数据线31，通过第四晶体管T4到达第j+1列像素单元PU对应的第一数据线31，使得第j列和第j+1列像素单元PU中的第一子像素P1共用一个数据信号。同理，第五晶体管T5与第二晶体管T2同时导通的情况下，使得第j列和第j+1列像素单元PU中的第二子像素P2共用一个第j+1列像素单元PU中的第二子像素P2对应的数据信号；第六晶体管T6与第三晶体管T3同时导通的情况下，使得第j列和第j+1列像素单元PU中的第三子像素P3共用一个第j+1列像素单元PU中的第三子像素P3对应的数据信号，从而实现第j列像素单元PU与第j+1列像素单元PU共用数据信号的目的，使得显示面板的驱动芯片仅需提供第j+1列像素单元PU所对应的数据信号，降低驱动芯片输出的数据信号的数量，降低显示面板的驱动芯片的功耗。

例如，如图10所示，可以仅控制第j列和第j+1列像素单元PU共用数据信号，第i行和第i+1行像素单元PU不共用数据信号。具体的，在第一显示模式下，控制模块10可以控制第i行及第i+1行像素单元PU所对应的控制信号CKH4、CKH5、CKH6均依次为低电平，控制控制信号端61～63停止输出控制信号，且使控制信号CKH7为低电平，并通过数据信号端口40向第i行及第i+1行像素单元PU提供各自对应的数据信号。

又例如，如图11所示，可以既控制第j列和第j+1列像素单元PU共用数据信号，也控制第i行和第i+1行像素单元PU共用数据信号。具体的，在第一显示模式下，控制模块10可以控制第i行像素单元PU所对应的控制信号CKH4、CKH5、CKH6均依次为低电平，控制第i+1行像素单元PU所对应的控制信号CKH4、CKH5、CKH6均为高电平，控制控制信号端61～63停止输出控制信号，且使控制信号CKH7为低电平，并通过数据信号端口40提供第i行第j+1列的像素单元对应的数据信号，使得第i行第j列、第i行第j+1列、第i+1行第j列、第i+1行第j+1列四个像素单元PU均共用第i行第j+1列的像素单元对应的数据信号。

在另一些可选的实施例中，在不设置第一开关模块71的情况下，也可实现仅控制第j列和第j+1列像素单元PU共用数据信号，第i行和第i+1行像素单元PU不共用数据信号的目的。具体的，如图4和图12所示，图12与图7的相同之处不再赘述，不同之处在于，在第一显示模式下，针对第i行及第i+1行像素单元，控制模块10控制第四控制信号端64输出的控制信号CKH4与第一控制信号端61输出的控制信号CKH1相同，控制第五控制信号端65输出的控制信号CKH5与第二控制信号端62输出的控制信号CKH2相同，控制第六控制信号端66输出的控制信号CKH6与第三控制信号端63输出的控制信号CKH3相同，从而使得第四晶体管T4与第一晶体管T1同时导通，第五晶体管T5与第二晶体管T2同时导通，第六晶体管T6与第三晶体管T3同时导通，实现第j列像素单元PU与第j+1列像素单元PU共用数据信号的目的，使得显示面板的驱动芯片仅需提供第j列像素单元PU所对应的数据信号，降低驱动芯片输出的数据信号的数量，降低显示面板的驱动芯片的功耗。

当然，在不设置第一开关模块71的情况下，也可实现既控制第j列和第j+1列像素单元PU共用数据信号，也控制第i行和第i+1行像素单元PU共用数据信号的目的。具体的，如图4和图13所示，图13与图8的相同之处不再赘述，不同之处在于，在第一显示模式下，控制模块10可以控制第i行像素单元PU所对应的控制信号CKH1、CKH2、CKH3均依次为低电平，控制第i行像素单元PU所对应的控制信号CKH4与CKH1相同、CKH5与CKH2相同、CKH6与CKH3相同，控制第i+1行像素单元PU所对应的控制信号CKH1、CKH2、CKH3、CKH4、CKH5、CKH6均为高电平。

在一些可选的实施例中，如图14所示，显示面板100还包括至少一个黒态控制模块80，黒态控制模块80可以设置在非显示区NA。至少一列像素单元PU通过数据线30与黒态控制模块80电连接。控制模块10还用于，在第一显示模式下，控制至少一个黒态控制模块80处于导通状态，以使与处于导通状态的黒态控制模块80电连接的一列像素单元PU处于黒态。

示例性的，黒态控制模块80可以包括控制端，控制模块10可用于控制提供给黒态控制模块80的控制端的控制信号的电平，以控制黒态控制模块80处于导通或截止状态。

根据本申请实施例，通过使与处于导通状态的黒态控制模块80电连接的一列像素单元PU处于黒态，一方面，可以使应当处于黑态的像素单元稳定的处于黑态，防止出现偷亮；另一方面，能够使得驱动芯片不必再向处于黑态的像素单元PU提供数据信号，从而降低驱动芯片输出的数据信号的数量，降低驱动芯片的功耗。

请继续参考图14，黒态控制模块80的数量可以和像素单元PU的列数相同，即黒态控制模块80的数量也为N，且黒态控制模块80可以与各列像素单元PU一一对应。

在一些可选的实施例中，控制模块10具体可以用于，在第一显示模式下，控制奇数列像素单元PU电连接的黒态控制模块80处于截止状态，控制偶数列像素单元PU电连接的黒态控制模块80处于导通状态。

也就是说，在第一显示模式下，可以是隔列点亮的显示方式，具体的，奇数列像素单元PU可以被点亮，而偶数列像素单元PU始终处于黑态，能够使得驱动芯片不必再向偶数列像素单元提供数据信号。

示例性的，控制模块10可以控制控制信号端61～63依次输出导通电平，使得晶体管T1～T3依次导通，并控制信号端64～66均输出截止电平，使得晶体管T4～T6均保持截止状态。

在另一些可选的实施例中，控制模块10具体可以用于，在第一显示模式下，控制奇数列像素单元PU电连接的黒态控制模块80处于导通状态，控制偶数列像素单元PU电连接的黒态控制模块80处于截止状态。

也就是说，在第一显示模式下，可以是隔列点亮的显示方式，具体的，偶数列像素单元PU可以被点亮，而奇数列像素单元PU始终处于黑态，能够使得驱动芯片不必再向奇数列像素单元提供数据信号。

示例性的，控制模块10可以控制控制信号端64～66依次输出导通电平，使得晶体管T4～T6依次导通，并控制信号端61～63均输出截止电平，使得晶体管T1～T3均保持截止状态。

在又一些可选的实施例中，控制模块10具体可以用于，在第一显示模式下，控制奇数列像素单元PU电连接的黒态控制模块80处于截止状态，控制偶数列像素单元PU电连接的黒态控制模块80处于导通状态，在间隔N1个帧后，控制奇数列像素单元PU电连接的黒态控制模块80处于导通状态，控制偶数列像素单元PU电连接的黒态控制模块80处于截止状态，其中，N1≥1且为整数。

根据本申请实施例，可以使每列像素单元交替性的处于点亮状态和黑态，也就是说，能够使晶体管T1～T6交替性的处于导通状态和截止状态，避免晶体管长时间的处于关闭状态而出现工作不稳定的问题。

示例性的，在第一显示模式下，显示面板的刷新率为30Hz，N1可以等于30、60、90等，本申请对N1的具体数值不作限定。

示例性的，在第三显示模式下，控制模块10具体可以用于，控制所有黑态控制模块80均处于导通状态，从而使得所有像素单元PU均处于黑态。可以理解的是，第三显示模式为全黑画面显示模式。

示例性的，在第三显示模式下，控制模块10可以控制控制信号端61～66均输出截止电平，使得晶体管T1～T6均保持截止状态。另外，驱动芯片不需要输出任意一个像素单元对应的数据信号。

在一些可选的实施例中，如图15所示，像素单元PU包括第一子像素P1、第二子像素P2和第三子像素P3，数据线30包括第一数据线31、第二数据线32和第三数据线33，第一子像素P1与第一数据线31连接，第二子像素P2与第二数据线32连接，第三子像素P3与第三数据线33连接。

黒态控制模块80包括第十晶体管T10、第十一晶体管T11和第十二晶体管T12。第十晶体管T10、第十一晶体管T11和第十二晶体管T12的第一极均与固定电压端DH电连接，第十晶体管T10的第二极与第一数据线31电连接、第十一晶体管T11的第二极与第二数据线32电连接，第十二晶体管T12的第二极与第三数据线33电连接，奇数列像素单元PU所对应的第十晶体管T10、第十一晶体管T11和第十二晶体管T12的栅极均与第八控制信号端68电连接，偶数列像素单元PU所对应的第十晶体管T10、第十一晶体管T11和第十二晶体管T12的栅极均与第九控制信号端69电连接。

示例性的，固定电压端DH可以输出黑态电压，黑态电压写入子像素后可以使子像素呈黑态。固定电压端DH可以位于显示面板的非显示区NA。固定电压端DH可以不用集成在驱动芯片上，因此在第三显示模式下，黑态电压不是来自于驱动芯片，可以理解为，驱动芯片在第三显示模式下是不工作的。

如图16所示，以偶数列像素单元PU对应的黑态控制模块80处于导通状态，奇数列像素单元PU对应的黑态控制模块80处于截止状态，以晶体管T10～T12为P型晶体管为例。第八控制信号端68输出的控制信号为CKH8，第九控制信号端69输出的控制信号为CKH9。在第二显示模式下，控制信号CKH8、CKH9均为高电平，使晶体管T10～T12均处于截止状态。在第一显示模式下，控制信号CKH8为高电平，使奇数列像素单元PU所对应的晶体管T10～T12均处于截止状态；控制信号CKH9为低电平，使偶数列像素单元PU所对应的晶体管T10～T12均处于导通状态，固定电压端DH输出的黑态电压写入偶数列像素单元PU，偶数列像素单元PU呈黑态。另外，控制信号CKH4、CKH5、CKH6均为高电平，且驱动芯片停止输出偶数列像素单元PU对应的数据信号。

在一些可选的实施例中，如图17所示，多路复用器20可以包括第一多路复用器21和第二多路复用器22，第一多路复用器21与第j列像素单元PU对应电连接，第二多路复用器22与第j+1列像素单元PU对应电连接，像素单元PU包括第一子像素P1、第二子像素P2和第三子像素P3，数据线30包括第一数据线31、第二数据线32和第三数据线33，第一子像素P1与第一数据线31连接，第二子像素P2与第二数据线32连接，第三子像素P3与第三数据线33连接。

第一多路复用器21包括第十三晶体管T13、第十四晶体管T14和第十五晶体管T15，第二多路复用器22包括第十六晶体管T16、第十七晶体管T17和第十八晶体管T18。第十三晶体管T13、第十四晶体管T14和第十五晶体管T15的第一极均与其中一个数据信号端40电连接，第十六晶体管T16、第十七晶体管T17和第十八晶体管T18的第一极与另一个数据信号端40电连接。第十三晶体管T13、第十四晶体管T14和第十五晶体管T15的第二极分别与第j列像素单元PU对应的第一数据线31、第二数据线32和第三数据线33电连接，第十六晶体管T16、第十七晶体管T17和第十八晶体管T18的第二极分别与第j+1列像素单元PU对应的第一数据线31、第二数据线32和第三数据线33电连接，第十三晶体管T13、第十四晶体管T14和第十五晶体管T15、第十六晶体管T16、第十七晶体管T17和第十八晶体管T18的栅极分别与第十控制信号端610、第十一控制信号端611、第十二控制信号端612、第十三控制信号端613、第十四控制信号端614、第十五控制信号端615电连接。

示例性的，控制信号端610～615可以集成在控制模块10上，控制信号端610～615可以输出电压信号。晶体管T13～T18可以均为P型晶体管，也可以均为N型晶体管，或者部分为P型晶体管，另一部分为N型晶体管。控制信号端610～615输出的控制信号分别为CKH10、CKH11、CKH12、CKH13、CKH14、CKH15。本文中以晶体管T13～T18均为P型晶体管为例。

如图18所示，在第二显示模式下，对于每一行像素单元PU，控制信号端610～615可以依次输出导通电平，例如，对于每一行像素单元PU所对应的控制信号CKH10、CKH11、CKH12、CKH13、CKH14、CKH15可以依次为低电平，从而使得晶体管T13～T18依次导通。在第二显示模块下，对于每一行像素单元PU，控制信号端610～615可以依次输出导通电平，可以避免像素单元共用数据信号，影响显示面板的显示质量。

仍以像素单元PU的行数为M，1≤i≤M且为整数，i为奇数为例。在第一显示模式下，控制模块10可以控制第i行第j列及第i行第j+1列像素单元PU所对应的控制信号CKH10、CKH11、CKH12、CKH13、CKH14、CKH15依次为低电平，从而使得晶体管T13～T18依次导通，数据信号端40依次输出的数据信号Vdata传输至数据线30上，第i行像素单元PU所对应扫描信号SCAN为低电平时，数据线30上的数据信号写入第i行像素单元PU。控制模块10可以控制第i+1行第j列及第i+1行第j+1列像素单元PU所对应的控制信号CKH10、CKH11、CKH12、CKH13、CKH14、CKH15为高电平，从而使得晶体管T13～T18截止，此时显示面板的驱动芯片可以停止输出数据信号，由于数据线30上暂存有第i行像素单元PU所对应的数据信号，因此，第i+1行像素单元PU所对应扫描信号SCAN为低电平时，数据线30上暂存的第i行像素单元PU所对应的数据信号写入第i+1行像素单元PU，从而实现第i行像素单元PU与第i+1行像素单元PU共用数据信号的目的，使得显示面板的驱动芯片仅需提供第i行像素单元PU所对应的数据信号，降低驱动芯片输出的数据信号的数量，可降低显示面板的驱动芯片的功耗。

可以理解的是，在本申请实施例中，虽然未向第i+1行像素单元PU提供其本身对应的数据信号，由于第i+1行像素单元PU共用了第i行像素单元PU所对应的数据信号，因此第i+1行像素单元PU也会被点亮，从而避免第i+1行像素单元PU无法被点亮，导致人眼能够观察到明显的间隔。

在一些可选的实施例中，如图19所示，显示面板100还包括第二开关模块72，第二开关模块72包括第十九晶体管T19、第二十晶体管T20和第二十一晶体管T21。第十九晶体管T19、第二十晶体管T20和第二十一晶体管T21的栅极均与第十六控制信号端616电连接，第十九晶体管T19的第一极与第十控制信号端610电连接，第十九晶体管T19的第二极与第十六晶体管T16的第一极电连接，第二十晶体管T20的第一极与第十一控制信号端611电连接，第二十晶体管T20的第二极与第十七晶体管T17的第一极电连接，第二十一晶体管T21的第一极与第十二控制信号端612电连接，第二十一晶体管T21的第二极与第十八晶体管T18的第一极电连接。

示例性的第十六控制信号端616也可以集成在控制模块10上。

如图20所示，图20中的S16、S17、S18分别表示第十六晶体管T16、第十七晶体管T17及第十八晶体管T18的栅极接收的信号。示例性的，以晶体管T13～T21均为P型晶体管为例。图20所示的第二显示模式对应的控制信号CKH10、CKH11、CKH12、CKH13、CKH14、CKH15与图5所示的第二显示模式相同，且图20所示的第二显示模式下的第十六控制信号端616输出的控制信号CKH16为高电平，从而使晶体管T19～T21截止，防止控制信号CKH10、CKH11、CKH12传输至晶体管T16～T18。

请继续参考图20，在第一显示模式下，控制模块10具体可以用于控制第十控制信号端610、第十一控制信号端611、第十二控制信号端612依次输出导通电平，控制第十六控制信号端616输出导通电平，控制第十三控制信号端613、第十四控制信号端614及第十五控制信号端615停止输出控制信号。

由于第十六控制信号端616输出导通电平，能够使晶体管T19～T21导通，第十控制信号端610、第十一控制信号端611、第十二控制信号端612依次输出导通电平能够分别通过晶体管T19～T21传输至晶体管T16～T18的栅极，因此，第十六晶体管T16的栅极接收的信号S16与第十控制信号端610输出的控制信号CKH10相同，第十七晶体管T17的栅极接收的信号S17与第十一控制信号端611输出的控制信号CKH11相同，第十八晶体管T18的栅极接收的信号S18与第十二控制信号端612输出的控制信号CKH12相同，从而使得第十六晶体管T16与第十三晶体管T13同时导通，第十七晶体管T17与第十四晶体管T14同时导通，第十八晶体管T18与第十五晶体管T15同时导通。

第十六晶体管T16与第十三晶体管T13同时导通的情况下，数据信号端40输出的第j列像素单元PU中的第一子像素P1对应的数据信号Vdata同时通过第十三晶体管T13到达第j列像素单元PU对应的第一数据线31，通过第十六晶体管T16到达第j+1列像素单元PU对应的第一数据线31，使得第j列和第j+1列像素单元PU中的第一子像素P1共用一个数据信号。同理，第十七晶体管T17与第十四晶体管T14同时导通的情况下，使得第j列和第j+1列像素单元PU中的第二子像素P2共用一个第j列像素单元PU中的第二子像素P2对应的数据信号；第十八晶体管T18与第十五晶体管T15同时导通的情况下，使得第j列和第j+1列像素单元PU中的第三子像素P3共用一个第j列像素单元PU中的第三子像素P3对应的数据信号，从而实现第j列像素单元PU与第j+1列像素单元PU共用数据信号的目的，使得显示面板的驱动芯片仅需提供第j列像素单元PU所对应的数据信号，降低驱动芯片输出的数据信号的数量，可降低显示面板的驱动芯片的功耗。

可以理解的是，在本申请实施例中，虽然未向第j+1列像素单元PU提供其本身对应的数据信号，由于第j+1列像素单元PU共用了第j列像素单元PU所对应的数据信号，因此第j+1列像素单元PU也会被点亮，从而避免第j列像素单元PU无法被点亮，导致人眼能够观察到明显的间隔。

例如，如图20所示，可以仅控制第j列和第j+1列像素单元PU共用数据信号，第i行和第i+1行像素单元PU不共用数据信号。具体的，在第一显示模式下，控制模块10可以控制第i行及第i+1行像素单元PU所对应的控制信号CKH10、CKH11、CKH12均依次为低电平，停止输出信号控制信号CKH13、CKH14、CKH15，且使控制信号CKH16为低电平，并通过数据信号端口40向第i行及第i+1行像素单元PU提供各自对应的数据信号。

又例如，如图21所示，可以既控制第j列和第j+1列像素单元PU共用数据信号，也控制第i行和第i+1行像素单元PU共用数据信号。具体的，在第一显示模式下，控制模块10可以控制第i行像素单元PU所对应的控制信号CKH10、CKH11、CKH12均依次为低电平，控制第i+1行像素单元PU所对应的控制信号CKH10、CKH11、CKH12均为高电平，停止输出信号控制信号CKH13、CKH14、CKH15，且使控制信号CKH16为低电平，并通过数据信号端口40提供第i行第j列的像素单元对应的数据信号，使得第i行第j列、第i行第j+1列、第i+1行第j列、第i+1行第j+1列四个像素单元PU均共用第i行第j列的像素单元对应的数据信号。

在另一些可选的实施例中，如图22所示，第十九晶体管T19、第二十晶体管T20和第二十一晶体管T21的栅极均与第十六控制信号端616电连接，第十九晶体管T19的第一极与第十三控制信号端613电连接，第十九晶体管T19的第二极与第十三晶体管T13的第一极电连接，第二十晶体管T20的第一极与第十四控制信号端614电连接，第二十晶体管T20的第二极与第十四晶体管T14的第一极电连接，第二十一晶体管T21的第一极与第十五控制信号端615电连接，第二十一晶体管T21的第二极与第十五晶体管T15的第一极电连接。

如图23所示，图23中的S13、S14、S15分别表示第十三晶体管T13、第十四晶体管T14及第十五晶体管T15的栅极接收的信号。示例性的，以晶体管T13～T21均为P型晶体管为例。图23所示的第二显示模式对应的控制信号CKH10、CKH11、CKH12、CKH13、CKH14、CKH15与图5所示的第二显示模式相同，且图23所示的第二显示模式下的第十六控制信号端616输出的控制信号CKH16为高电平，从而使晶体管T19～T21截止，防止控制信号CKH10、CKH11、CKH12传输至晶体管T16～T18。

请继续参考图23，在第一显示模式下，控制模块10具体可以用于控制第十三控制信号端613、第十四控制信号端614及第十五控制信号端615依次输出导通电平，控制第十六控制信号端616输出导通电平，控制第十控制信号端610、第十一控制信号端611、第十二控制信号端612停止输出控制信号。

由于第十六控制信号端616输出导通电平，能够使晶体管T19～T21导通，第十三控制信号端613、第十四控制信号端614及第十五控制信号端615依次输出导通电平能够分别通过晶体管T19～T21传输至晶体管T13～T15的栅极，因此，第十三晶体管T13的栅极接收的信号S13与第十三控制信号端613输出的控制信号CKH13相同，第十四晶体管T14的栅极接收的信号S14与第十四控制信号端614输出的控制信号CKH14相同，第十五晶体管T15的栅极接收的信号S15与第十五控制信号端615输出的控制信号CKH15相同，从而使得第十六晶体管T16与第十三晶体管T13同时导通，第十七晶体管T17与第十四晶体管T14同时导通，第十八晶体管T18与第十五晶体管T15同时导通。

第十六晶体管T16与第十三晶体管T13同时导通的情况下，数据信号端40输出的第j+1列像素单元PU中的第一子像素P1对应的数据信号Vdata同时通过第十三晶体管T13到达第j列像素单元PU对应的第一数据线31，通过第十六晶体管T16到达第j+1列像素单元PU对应的第一数据线31，使得第j列和第j+1列像素单元PU中的第一子像素P1共用一个数据信号。同理，第十七晶体管T17与第十四晶体管T14同时导通的情况下，使得第j列和第j+1列像素单元PU中的第二子像素P2共用一个第j+1列像素单元PU中的第二子像素P2对应的数据信号；第十八晶体管T18与第十五晶体管T15同时导通的情况下，使得第j列和第j+1列像素单元PU中的第三子像素P3共用一个第j+1列像素单元PU中的第三子像素P3对应的数据信号，从而实现第j列像素单元PU与第j+1列像素单元PU共用数据信号的目的，使得显示面板的驱动芯片仅需提供第j+1列像素单元PU所对应的数据信号，降低驱动芯片输出的数据信号的数量，可降低显示面板的驱动芯片的功耗。

例如，如图23所示，可以仅控制第j列和第j+1列像素单元PU共用数据信号，第i行和第i+1行像素单元PU不共用数据信号。具体的，在第一显示模式下，控制模块10可以控制第i行及第i+1行像素单元PU所对应的控制信号CKH13、CKH14、CKH15均依次为低电平，停止输出信号控制信号CKH10、CKH11、CKH12，且使控制信号CKH16为低电平，并通过数据信号端口40向第i行及第i+1行像素单元PU提供各自对应的数据信号。

又例如，如图24所示，可以既控制第j列和第j+1列像素单元PU共用数据信号，也控制第i行和第i+1行像素单元PU共用数据信号。具体的，在第一显示模式下，控制模块10可以控制第i行像素单元PU所对应的控制信号CKH13、CKH14、CKH15均依次为低电平，控制第i+1行像素单元PU所对应的控制信号CKH13、CKH14、CKH15均为高电平，停止输出信号控制信号CKH10、CKH11、CKH12，且使控制信号CKH16为低电平，并通过数据信号端口40提供第i行第j+1列的像素单元对应的数据信号，使得第i行第j列、第i行第j+1列、第i+1行第j列、第i+1行第j+1列四个像素单元PU均共用第i行第j+1列的像素单元对应的数据信号。

在另一些可选的实施例中，在不设置第二开关模块72的情况下，也可实现仅控制第j列和第j+1列像素单元PU共用数据信号，第i行和第i+1行像素单元PU不共用数据信号的目的。具体的，如图17和图25所示，图25与图20的相同之处不再赘述，不同之处在于，在第一显示模式下，对于第i行和第i+1行像素单元PU，控制模块10控制第十三控制信号端613输出的控制信号CKH13与第十控制信号端610输出的控制信号CKH10相同，控制第十四控制信号端614输出的控制信号CKH14与第十一控制信号端611输出的控制信号CKH11相同，控制第十五控制信号端615输出的控制信号CKH15与第十二控制信号端612输出的控制信号CKH12相同，从而使得第十六晶体管T16与第十三晶体管T13同时导通，第十七晶体管T17与第十四晶体管T14同时导通，第十八晶体管T18与第十五晶体管T15同时导通，实现第j列像素单元PU与第j+1列像素单元PU共用数据信号的目的，使得显示面板的驱动芯片仅需提供第j列像素单元PU所对应的数据信号，降低驱动芯片输出的数据信号的数量，可降低显示面板的驱动芯片的功耗。

当然，在不设置第二开关模块72的情况下，也可实现既控制第j列和第j+1列像素单元PU共用数据信号，也控制第i行和第i+1行像素单元PU共用数据信号的目的。具体的，如图17和图26所示，图26与图21的相同之处不再赘述，不同之处在于，在第二显示模式下，控制模块10可以控制第i行像素单元PU所对应的控制信号CKH10、CKH11、CKH12均依次为低电平，控制第i行像素单元PU所对应的控制信号CKH13与CKH10相同、CKH14与CKH11相同、CKH15与CKH12相同，控制第i+1行像素单元PU所对应的控制信号CKH10、CKH11、CKH12、CKH13、CKH14、CKH15均为高电平。

在一些可选的实施例中，如图27所示，显示面板在包括第一多路复用器21和第二多路复用器22的基础上，还可以包括上述黑态控制模块80。

如图28所示，以偶数列像素单元PU对应的黑态控制模块80处于导通状态，奇数列像素单元PU对应的黑态控制模块80处于截止状态，以晶体管T10～T12为P型晶体管为例。第八控制信号端68输出的控制信号为CKH8，第九控制信号端69输出的控制信号为CKH9。在第二显示模式下，控制信号CKH8、CKH9均为高电平，使晶体管T10～T12均处于截止状态。在第一显示模式下，控制信号CKH8为高电平，使奇数列像素单元PU所对应的晶体管T10～T12均处于截止状态；控制信号CKH9为低电平，使偶数列像素单元PU所对应的晶体管T10～T12均处于导通状态，固定电压端DH输出的黑态电压写入偶数列像素单元PU，偶数列像素单元PU呈黑态。另外，控制信号CKH13、CKH14、CKH15均为高电平，且驱动芯片停止输出偶数列像素单元PU对应的数据信号。

本申请实施例还提供一种显示面板的显示控制方法，用于控制如上述任一项实施例所述的显示面板100显示。如图29所示，本申请实施例提供的显示面板的显示控制方法包括步骤240。

步骤240，在第一显示模式下，控制至少两个像素单元中相同颜色的子像素共用一个数据信号，其中，数据信号为显示面板的驱动芯片的同一个数据信号端口一次输出的信号。

根据本申请实施例，由于在第一显示模式下，控制至少两个像素单元中相同颜色的子像素共用一个数据信号，可以使得显示面板的驱动芯片仅需为共用数据信号的子像素一次性提供一个数据信号，降低驱动芯片输出的数据信号的数量，可降低显示面板的驱动芯片的功耗，从而降低显示面板的功耗。

在一些可选的实施例中，步骤240具体可以包括：在第一显示模式下，控制至少两个相邻的像素单元中相同颜色的子像素共用一个数据信号，数据信号为两个相邻的像素单元中任意一个像素单元对应的数据信号。

共用数据信号的多个相同颜色的子像素所显示的画面信息是相同的，通过控制相邻的像素单元中相同颜色的子像素共用一个数据信号，可以避免显示相同画面信息的多个相同颜色的子像素过于分散，从而避免显示面板的显示画质过差。

在一些可选的实施例中，多个像素单元呈M行N列分布，步骤240具体可以包括：在第一显示模式下，控制同一列像素单元中的第i行和第i+1行像素单元中相同颜色的子像素共用一个数据信号，数据信号为第i行像素单元对应的信号。其中，M≥2且为整数，N≥2且为整数，1≤i≤M且为奇数。

例如，M为偶数，由于控制偶数行与其上一行奇数行像素单元中相同颜色的子像素共用一个数据信号，可以使得驱动芯片仅需输出一半像素单元对应的数据信号，可以进一步降低驱动芯片输出的数据信号的数量。

在一些可选的实施例中，步骤240具体可以包括：在第一显示模式下，控制同一行像素单元中的第j列和第j+1列像素单元中相同颜色的子像素共用一个数据信号，数据信号为第j列或第j+1列像素单元对应的信号。其中，1≤j≤N且为奇数。

例如，N为偶数，由于控制偶数列与其上一列奇数列像素单元中相同颜色的子像素共用一个数据信号，可以使得驱动芯片仅需输出一半像素单元对应的数据信号，可以进一步降低驱动芯片输出的数据信号的数量。

在一些可选的实施例中，步骤240具体可以包括：在第一显示模式下，控制同一列像素单元中的第i行和第i+1行像素单元中相同颜色的子像素共用一个数据信号，且控制同一行像素单元中的第j列和第j+1列像素单元中相同颜色的子像素共用一个数据信号，数据信号为第i行第j列或者第i行第j+1列像素单元对应的信号。

例如，M、N均为偶数，由于控制每四个像素单元中相同颜色的子像素共用一个数据信号，可以使得驱动芯片仅需输出25％像素单元对应的数据信号，可以进一步降低驱动芯片输出的数据信号的数量。

本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图30，图30是本申请实施例提供的一种显示装置的结构示意图。图30提供的显示装置1000包括本申请上述任一实施例提供的显示面板100。图30实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。

依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

Claims (15)

1.一种显示面板，其特征在于，所述显示面板具有显示区和非显示区，所述显示面板包括：

像素单元，多个所述像素单元阵列分布于所述显示区，各所述像素单元包括至少三种颜色的子像素；

控制模块，设置于所述非显示区，用于在第一显示模式下，控制至少两个所述像素单元中相同颜色的所述子像素共用一个数据信号。

2.根据权利要求1所述的显示面板，其特征在于，所述控制模块用于在所述第一显示模式下，控制至少两个相邻的所述像素单元中相同颜色的所述子像素共用一个数据信号。

3.根据权利要求2所述的显示面板，其特征在于，多个所述像素单元呈M行N列分布，所述控制模块用于在所述第一显示模式下，控制同一列所述像素单元中的第i行和第i+1行所述像素单元中相同颜色的所述子像素共用一个数据信号，和/或，控制同一行所述像素单元中的第j列和第j+1列所述像素单元中相同颜色的所述子像素共用一个数据信号，其中，M≥2且为整数，N≥2且为整数，1≤i≤M且为奇数，1≤j≤N且为奇数。

4.根据权利要求3所述的显示面板，其特征在于，所述显示面板还包括多个多路复用器、多条数据线及多个数据信号端，所述多路复用器与数据信号端一一对应电连接，各所述多路复用器通过所述数据线与至少一列所述像素单元电连接，且同一列所述像素单元中相同颜色的所述子像素与同一条所述数据线电连接；

所述控制模块用于，在所述第一显示模式下的第一时段内，控制所述多路复用器处于导通状态，以通过所述多路复用器及所述数据线向第i行所述像素单元的所述子像素传输数据信号，在所述第一显示模式下的第二时段内，控制所述多路复用器处于截止状态，以使第i+1行所述像素单元中的所述子像素共用所述第一时段内存储在所述数据线上的所述数据信号，其中，所述第二时段在所述第一时段后，且所述第一时段和所述第二时段在同一帧内；和/或，

在所述第一显示模式下，控制同一行所述像素单元中的第j列和第j+1列所述像素单元电连接的所述多路复用器同时处于导通状态，以使第j列和第j+1列所述像素单元共用来自同一个所述数据信号端的数据信号。

5.根据权利要求4所述的显示面板，其特征在于，所述多路复用器与第j列和第j+1列所述像素单元对应电连接，所述像素单元包括第一子像素、第二子像素和第三子像素，所述数据线包括第一数据线、第二数据线和第三数据线，所述第一子像素与所述第一数据线连接，所述第二子像素与所述第二数据线连接，所述第三子像素与所述第三数据线连接；

所述多路复用器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管；其中，

所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管的第一极均与所述数据信号端电连接，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管的栅极分别与第一控制信号端、第二控制信号端、第三控制信号端、第四控制信号端、第五控制信号端及第六控制信号端电连接，所述第一晶体管、所述第二晶体管和所述第三晶体管的第二极分别与第j列所述像素单元对应的所述第一数据线、所述第二数据线和所述第三数据线电连接，所述第四晶体管、所述第五晶体管和所述第六晶体管的第二极分别与第j+1列所述像素单元对应的所述第一数据线、所述第二数据线和所述第三数据线电连接。

6.根据权利要求5所述的显示面板，其特征在于，所述显示面板还包括第一开关模块，所述第一开关模块和所述多路复用器一一对应，所述第一开关模块包括第七晶体管、第八晶体管和第九晶体管，所述第七晶体管、所述第八晶体管和所述第九晶体管的栅极均与第七控制信号端电连接；其中，

所述第七晶体管的第一极与所述第一控制信号端电连接，所述第七晶体管的第二极与所述第四晶体管的栅极电连接，所述第八晶体管的第一极与所述第二控制信号端电连接，所述第八晶体管的第二极与所述第五晶体管的栅极电连接，所述第九晶体管的第一极与所述第三控制信号端电连接，所述第九晶体管的第二极与所述第六晶体管的栅极电连接；

所述控制模块用于，在所述第一显示模式下，控制所述第一控制信号端、所述第二控制信号端、所述第三控制信号端依次输出导通电平，控制所述第七控制信号端输出导通电平，控制所述第四控制信号端、所述第五控制信号端及所述第六控制信号端停止输出控制信号；

或者，所述第七晶体管的第一极与所述第四控制信号端电连接，所述第七晶体管的第二极与所述第一晶体管的栅极电连接，所述第八晶体管的第一极与所述第五控制信号端电连接，所述第八晶体管的第二极与所述第二晶体管的栅极电连接，所述第九晶体管的第一极与所述第六控制信号端电连接，所述第九晶体管的第二极与所述第三晶体管的栅极电连接；

所述控制模块用于，在所述第一显示模式下，控制所述第四控制信号端、所述第五控制信号端、所述第六控制信号端依次输出导通电平，控制所述第七控制信号端输出导通电平，控制所述第一控制信号端、所述第二控制信号端及所述第三控制信号端停止输出控制信号。

7.根据权利要求5所述的显示面板，其特征在于，所述控制模块用于，在所述第一显示模式下，控制所述第一控制信号端、所述第二控制信号端、所述第三控制信号端依次输出导通电平，控制所述第四控制信号端、所述第五控制信号端及所述第六控制信号端输出的信号分别与所述第一控制信号端、所述第二控制信号端、所述第三控制信号端输出的信号相同。

8.根据权利要求4所述的显示面板，其特征在于，所述显示面板还包括至少一个黒态控制模块，至少一列所述像素单元通过所述数据线与所述黒态控制模块电连接；

所述控制模块还用于，在所述第一显示模式下，控制至少一个所述黒态控制模块处于导通状态，以使与处于导通状态的黒态控制模块电连接的一列所述像素单元处于黒态。

9.根据权利要求8所述的显示面板，其特征在于，所述黒态控制模块的数量为N，且所述黒态控制模块与各列所述像素单元一一对应，所述控制模块用于，在所述第一显示模式下，控制奇数列所述像素单元电连接的所述黒态控制模块处于截止状态，控制偶数列所述像素单元电连接的所述黒态控制模块处于导通状态；或者，

在所述第一显示模式下，控制奇数列所述像素单元电连接的所述黒态控制模块处于导通状态，控制偶数列所述像素单元电连接的所述黒态控制模块处于截止状态；或者，

在所述第一显示模式下，控制奇数列所述像素单元电连接的所述黒态控制模块处于截止状态，控制偶数列所述像素单元电连接的所述黒态控制模块处于导通状态，在间隔N1个帧后，控制奇数列所述像素单元电连接的所述黒态控制模块处于导通状态，控制偶数列所述像素单元电连接的所述黒态控制模块处于截止状态，其中，N1≥1且为整数。

10.根据权利要求9所述的显示面板，其特征在于，所述像素单元包括第一子像素、第二子像素和第三子像素，所述数据线包括第一数据线、第二数据线和第三数据线，所述第一子像素与所述第一数据线连接，所述第二子像素与所述第二数据线连接，所述第三子像素与所述第三数据线连接；

所述黒态控制模块包括第十晶体管、第十一晶体管和第十二晶体管，所述第十晶体管、所述第十一晶体管和所述第十二晶体管的第一极均与固定电压端电连接，所述第十晶体管的第二极与所述第一数据线电连接、所述第十一晶体管的第二极与所述第二数据线电连接，所述第十二晶体管的第二极与所述第三数据线电连接，奇数列所述像素单元所对应的所述第十晶体管、所述第十一晶体管和所述第十二晶体管的栅极均与第八控制信号端电连接，偶数列所述像素单元所对应的所述第十晶体管、所述第十一晶体管和所述第十二晶体管的栅极均与第九控制信号端电连接。

11.根据权利要求4所述的显示面板，其特征在于，所述多路复用器包括第一多路复用器和第二多路复用器，所述第一多路复用器与第j列所述像素单元对应电连接，所述第二多路复用器与第j+1列所述像素单元对应电连接，所述像素单元包括第一子像素、第二子像素和第三子像素，所述数据线包括第一数据线、第二数据线和第三数据线，所述第一子像素与所述第一数据线连接，所述第二子像素与所述第二数据线连接，所述第三子像素与所述第三数据线连接；

所述第一多路复用器包括第十三晶体管、第十四晶体管和第十五晶体管，所述第二多路复用器包括第十六晶体管、第十七晶体管和第十八晶体管；其中，

所述第十三晶体管、所述第十四晶体管和所述第十五晶体管的第一极均与其中一个所述数据信号端电连接，所述第十六晶体管、所述第十七晶体管和所述第十八晶体管的第一极与另一个所述数据信号端电连接，

所述第十三晶体管、所述第十四晶体管和所述第十五晶体管的第二极分别与第j列所述像素单元对应的所述第一数据线、所述第二数据线和所述第三数据线电连接，所述第十六晶体管、所述第十七晶体管和所述第十八晶体管的第二极分别与第j+1列所述像素单元对应的所述第一数据线、所述第二数据线和所述第三数据线电连接，所述第十三晶体管、所述第十四晶体管、所述第十五晶体管、所述第十六晶体管、所述第十七晶体管和所述第十八晶体管的栅极分别与第十控制信号端、第十一控制信号端、第十二控制信号端、第十三控制信号端、第十四控制信号端、第十五控制信号端电连接。

12.根据权利要求11所述的显示面板，其特征在于，所述显示面板还包括第二开关模块，所述第二开关模块包括第十九晶体管、第二十晶体管和第二十一晶体管所述第十九晶体管、所述第二十晶体管和所述第二十一晶体管的栅极均与第十六控制信号端电连接；其中，

所述第十九晶体管的第一极与所述第十控制信号端电连接，所述第十九晶体管的第二极与所述第十六晶体管的第一极电连接，所述第二十晶体管的第一极与所述第十一控制信号端电连接，所述第二十晶体管的第二极与所述第十七晶体管的第一极电连接，所述第二十一晶体管的第一极与所述第十二控制信号端电连接，所述第二十一晶体管的第二极与所述第十八晶体管的第一极电连接；

所述控制模块用于，在所述第一显示模式下，控制所述第十控制信号端、所述第十一控制信号端、所述第十二控制信号端依次输出导通电平，控制所述第十六控制信号端输出导通电平，控制所述第十三控制信号端、所述第十四控制信号端及所述第十五控制信号端停止输出控制信号；

或者，所述第十九晶体管的第一极与所述第十三控制信号端电连接，所述第十九晶体管的第二极与所述第十三晶体管的第一极电连接，所述第二十晶体管的第一极与所述第十四控制信号端电连接，所述第二十晶体管的第二极与所述第十四晶体管的第一极电连接，所述第二十一晶体管的第一极与所述第十五控制信号端电连接，所述第二十一晶体管的第二极与所述第十五晶体管的第一极电连接；

所述控制模块用于，在所述第一显示模式下，控制所述第十三控制信号端、所述第十四控制信号端及所述第十五控制信号端依次输出导通电平，控制所述第十六控制信号端输出导通电平，控制所述第十控制信号端、所述第十一控制信号端、所述第十二控制信号端停止输出控制信号。

13.一种显示面板的显示控制方法，用于控制如权利要求1所述的显示面板显示，其特征在于，所述方法包括：

在所述第一显示模式下，控制至少两个所述像素单元中相同颜色的所述子像素共用一个数据信号，其中，所述数据信号为所述显示面板的驱动芯片的同一个数据信号端口一次输出的信号。

14.根据权利要求13所述的显示面板的显示控制方法，其特征在于，多个所述像素单元呈M行N列分布，所述在所述第一显示模式下，控制至少两个所述像素单元中相同颜色的所述子像素共用一个数据信号，包括：

在所述第一显示模式下，控制同一列所述像素单元中的第i行和第i+1行所述像素单元中相同颜色的所述子像素共用一个数据信号，所述数据信号为第i行所述像素单元对应的信号；和/或，控制同一行所述像素单元中的第j列和第j+1列所述像素单元中相同颜色的所述子像素共用一个数据信号，所述数据信号为第j列或第j+1列所述像素单元对应的信号；其中，M≥2且为整数，N≥2且为整数，1≤i≤M且为奇数，1≤j≤N且为奇数。

15.一种显示装置，其特征在于，包括根据权利要求1至12任一项所述的显示面板。

Images