CN113674669A - 显示面板 - Google Patents

Abstract

本申请提供一种显示面板；该显示面板通过将第一像素驱动电路与第一扇出线连接，将第二像素驱动电路与第二扇出线连接，使得第一扇出线输出第一发光像素和第二发光像素对应的驱动信号，第二扇出线输出第三发光像素对应的驱动信号，相较于当前采用扇出线连续变化输出三种发光像素的驱动信号，增大了第一扇出线和第二扇出线的跳变周期，且第一扇出线和第二扇出信不会一直处于跳变状态，降低了驱动芯片的功耗，且由于通过第一扇出线和第二扇出线输出驱动信号，避免了像素充电不足导致显示面板显示效果较差的技术问题。

Description

显示面板

技术领域

本申请涉及显示技术领域，尤其是涉及一种显示面板。

背景技术

随着显示技术的发展，为了减小显示面板的边框，降低显示面板的成本，会采用Nomal Demux+Dual data(常规对称对偶数据)驱动方式实现单驱动芯片驱动显示面板。但在单芯片驱动芯片面板的过程中，会将红色像素、蓝色像素和绿色像素与同一扇出线连接，导致需要在同一扇出线上连续变化多个电压信号，导致扇出线一直处于跳变状态，导致芯片的功耗较高，且该过程对时钟信号线的充电能力和芯片的驱动能力要求较高，在像素的充电不足时会导致显示面板显示效果较差。

所以，现有单驱动芯片存在扇出线一直处于跳变状态所导致的驱动芯片的功耗较高的技术问题。

发明内容

本申请实施例提供一种显示面板，用以缓解现有单驱动芯片存在扇出线一直处于跳变状态所导致的驱动芯片的功耗较高的技术问题。

本申请实施例提供一种显示面板，该显示面板包括：

发光像素，至少包括第一发光像素、第二发光像素和第三发光像素；

像素驱动电路，与所述发光像素连接，所述像素驱动电路包括驱动所述第一发光像素和所述第二发光像素的第一像素驱动电路、驱动所述第三发光像素的第二像素驱动电路；

扇出线，与所述像素驱动电路连接，用于将驱动芯片的数据信号传递至像素驱动电路；

其中，所述扇出线包括第一扇出线和第二扇出线，所述第一像素驱动电路与所述第一扇出线连接，所述第二像素驱动电路与所述第二扇出线连接。

在一些实施例中，所述显示面板包括多个排列方式相同的像素单元，所述第一扇出线连接多个像素单元中相同排列方式的两列发光像素。

在一些实施例中，所述第一发光像素与所述第二发光像素位于同一列，所述第三发光像素与所述第一发光像素位于相邻列，所述像素单元包括四列发光像素，位于第一列的发光像素和位于第三列的发光像素的排列方式不同，且各列发光像素的数量相同。

在一些实施例中，所述像素单元包括相邻的第一像素单元和第二像素单元，所述第一扇出线连接所述第一像素单元和所述第二像素单元中的两列发光像素。

在一些实施例中，所述第一像素单元包括第一列发光像素、第二列发光像素、第三列发光像素和第四列发光像素，所述第一列发光像素包括第一像素和第二像素，所述第二列发光像素包括第三像素和第四像素，所述第三列发光像素包括第五像素和第六像素，所述第四列发光像素包括第七像素和第八像素，所述第一像素和所述第六像素为第一发光像素，所述第二像素和所述第五像素为第二发光像素，所述第三像素、所述第四像素、所述第七像素和所述第八像素为第三发光像素；

所述第二像素单元包括第五列发光像素、第六列发光像素、第七列发光像素和第八列发光像素，所述第五列发光像素包括第九像素和第十像素，所述第六列发光像素包括第十一像素和第十二像素，所述第七列发光像素包括第十三像素和第十四像素，所述第八列发光像素包括第十五像素和第十六像素，所述第九像素和第十四像素为第一发光像素，所述第十像素和第十三像素为第二发光像素，所述第十一像素、所述第十二像素、所述第十五像素和所述第十六像素为第三发光像素；

所述第一扇出线包括第一连接信号线和第二连接信号线，所述第一连接信号线连接所述第一列发光像素和所述第五列发光像素，所述第二连接信号线连接所述第三列发光像素和所述第七列发光像素；

所述第二扇出线包括第三连接信号线和第四连接信号线，所述第三连接信号线连接所述第二列发光像素和所述第六列发光像素，所述第四连接信号线连接所述第四列发光像素和第八列发光像素；

所述第一像素驱动电路包括第一电路、第二电路、第三电路和第四电路，所述第一电路包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管与所述第一像素和第三晶体管连接，所述第二晶体管的两个电极分别与所述第二像素和第三晶体管的第一电极连接，所述第三晶体管的第二电极与所述第一连接信号线连接，所述第二电路包括第四晶体管、第五晶体管和第六晶体管，所述第四晶体管的两个电极分别与所述第五像素和所述第六晶体管的第一电极连接，所述第五晶体管的两个电极分别与所述第六像素和第六晶体管的第一电极连接，所述第六晶体管的第二电极与所述第二连接信号线连接，所述第三电路包括第七晶体管、第八晶体管和第九晶体管，所述第七晶体管的两个电极分别与所述第九像素和所述第九晶体管的第一电极连接，所述第八晶体管的两个电极分别与所述第十像素和所述第九晶体管的第一电极连接，所述第九晶体管的第二电极与所述第一连接信号线连接，所述第四电路包括第十晶体管、第十一晶体管和第十二晶体管，所述第十晶体管的两个电极分别与第十三像素和所述第十二晶体管的第一电极连接，所述第十一晶体管的两个电极分别与所述第十四像素和所述第十二晶体管的第一电极连接，所述第十二晶体管的第二电极与所述第二连接信号线连接；

所述第二像素驱动电路包括第五电路、第六电路、第七电路和第八电路，所述第五电路包括第十三晶体管、第十四晶体管和第十五晶体管，所述第十三晶体管的两个电极分别与所述第三像素和所述第十五晶体管的第一电极连接，所述第十四晶体管的两个电极分别与所述第四像素和所述第十五晶体管的第一电极连接，所述第十五晶体管的第二电极与所述第三连接信号线连接，所述第六电路包括第十六晶体管、第十七晶体管和第十八晶体管，所述第十六晶体管的两个电极分别与第七像素和第十八晶体管的第一电极连接，所述第十七晶体管的两个电极分别与第八像素和第十八晶体管的第一电极连接，所述第七电路包括第十九晶体管、第二十晶体管和第二十一晶体管，所述第十九晶体管的两个电极分别与所述第十一像素和所述第二十一晶体管的第一电极连接，所述第二十晶体管的两个电极分别于所述第十二像素和所述第二十一晶体管的第一电极连接，所述第八电路包括第二十二晶体管、第二十三晶体管和第二十四晶体管，所述第二十二晶体管的两个电极分别与所述第十五像素和所述第二十四晶体管的第一电极连接，所述第二十三晶体管的两个电极分别与所述第十六像素和所述第二十四晶体管的第一电极连接，所述第二十四晶体管的第二电极与所述第四连接信号线连接；

其中，所述显示面板还包括第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线，所述第一时钟信号线与所述第一晶体管、所述第四晶体管、所述第七晶体管、所述第十晶体管、所述第十三晶体管、所述第十六晶体管、所述第十九晶体管和所述第二十二晶体管连接，所述第二时钟信号线与所述第二晶体管、所述第五晶体管、所述第八晶体管、所述第十一晶体管、所述第十四晶体管、所述第十七晶体管、所述二十晶体管和所述第二十三晶体管连接，所述第三晶体管与所述第九晶体管中的一者的栅极连接至所述第三时钟信号线，另一者的栅极连接至所述第四时钟信号线，所述第六晶体管与所述第十二晶体管中的一者的栅极连接至所述第三时钟信号线，另一者的栅极连接至所述第四时钟信号线，所述第十五晶体管、所述第十八晶体管、所述第二十一晶体管和所述第二十四晶体管中的两者的栅极连接所述第三时钟信号线，另两者的栅极连接所述第四时钟信号线。

在一些实施例中，所述第十八晶体管的第二电极与所述第四连接信号线连接，所述第二十一晶体管的第二电极与所述第三连接信号线连接。

在一些实施例中，所述第三晶体管的栅极、所述第六晶体管的栅极、所述第十五晶体管的栅极和所述第十八晶体管的栅极与所述第三时钟信号线连接，所述第九晶体管的栅极、所述第十二晶体管的栅极、所述第二十一晶体管的栅极和所述第二十四晶体管的栅极与所述第四时钟信号线连接。

在一些实施例中，所述第六晶体管的栅极、所述第九晶体管的栅极、所述第十五晶体管的栅极和所述第十八晶体管的栅极与所述第三时钟信号线连接，所述第三晶体管的栅极、所述第十二晶体管的栅极、所述第二十一晶体管的栅极和所述第二十四晶体管的栅极与所述第四时钟信号线连接。

在一些实施例中，所述第十八晶体管的第二电极与所述第三连接信号线连接，所述第二十一晶体管的第二电极与所述第四连接信号线连接。

在一些实施例中，所述第三晶体管的栅极、所述第六晶体管的栅极、所述第十五晶体管的栅极和所述第二十一晶体管的栅极与所述第三时钟信号线连接，所述第九晶体管的栅极、所述第十二晶体管的栅极、所述第十八晶体管的栅极和所述第二十四晶体管的栅极与所述第四时钟信号线连接。

在一些实施例中，所述显示面板包括第三像素单元、第四像素单元和第五像素单元，所述第四像素单元设置于所述第三像素单元和所述第五像素单元之间，所述第一扇出线连接所述第三像素单元和所述第五像素单元中相同排列方式的两列发光像素。

有益效果：本申请提供一种显示面板；该显示面板包括发光像素、像素驱动电路和扇出线，发光像素至少包括第一发光像素、第二发光像素和第三发光像素，像素驱动电路与发光像素连接，像素驱动电路包括驱动第一发光像素和第二发光像素的第一像素驱动电路和驱动第三发光像素的第二像素驱动电路，扇出线与像素驱动电路连接，用于将驱动芯片的数据信号传递至像素驱动电路，其中，扇出线包括第一扇出线和第二扇出线，第一像素驱动电路与第一扇出线连接，第三像素驱动电路与第二扇出线连接。本申请通过将第一像素驱动电路与第一扇出线连接，将第二像素驱动电路与第二扇出线连接，使得第一扇出线输出第一发光像素和第二发光像素对应的驱动信号，第二扇出线输出第三发光像素对应的驱动信号，相较于当前采用扇出线连续变化输出三种发光像素的驱动信号，增大了第一扇出线和第二扇出线的跳变周期，且第一扇出线和第二扇出信不会一直处于跳变状态，降低了驱动芯片的功耗，且由于通过第一扇出线和第二扇出线输出驱动信号，避免了像素充电不足导致显示面板显示效果较差的技术问题。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为本申请实施例提供的显示面板的第一种示意图。

图2为本申请实施例提供的显示面板的第二种示意图。

图3为本申请实施例提供的显示面板的第三种示意图。

图4为本申请实施例提供的发光像素的结构示意图。

图5为本申请实施例提供的显示面板的时序图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例针对现有单驱动芯片存在扇出线一直处于跳变状态所导致的驱动芯片的功耗较高的技术问题，提出一种显示面板，用以缓解上述技术问题。

如图1所示，本申请提供一种显示面板，该显示面板包括：

发光像素10，至少包括第一发光像素11、第二发光像素12和第三发光像素13；

像素驱动电路30，与所述发光像素10连接，所述像素驱动电路30包括驱动所述第一发光像素11和所述第二发光像素12的第一像素驱动电路31、驱动所述第三发光像素13的第二像素驱动电路32；

扇出线40，与所述像素驱动电路30连接，用于将驱动芯片的数据信号传递至像素驱动电路30；

其中，所述扇出线40包括第一扇出线41和第二扇出线42，所述第一像素驱动电路31连接至所述第一扇出线41，所述第二像素驱动电路32连接至所述第二扇出线42。

本申请实施例提供一种显示面板，该显示面板通过将第一像素驱动电路与第一扇出线连接，将第二像素驱动电路与第二扇出线连接，使得第一扇出线输出第一发光像素和第二发光像素对应的驱动信号，第二扇出线输出第三发光像素对应的驱动信号，相较于当前采用扇出线连续变化输出三种发光像素的驱动信号，增大了第一扇出线和第二扇出线的跳变周期，且第一扇出线和第二扇出信不会一直处于跳变状态，降低了驱动芯片的功耗，且由于通过第一扇出线和第二扇出线输出驱动信号，避免了像素充电不足导致显示面板显示效果较差的技术问题。

在一种实施例中，所述显示面板包括多个排列方式相同的像素单元，所述第一扇出线连接所述像素单元中的一列发光像素，即在使第一扇出线和第二扇出线分别连接第一像素驱动电路和第二像素驱动电路时，可以使每条扇出线连接一列像素，从而增大扇出线跳变周期，降低驱动芯片功耗，且由于每一扇出线对应一列发光像素，增大了充电时间，避免了发光像素充电不足所导致的显示效果较差的问题。

针对每列发光像素对应一扇出线，会导致扇出线的数量较多所导致的显示面板的边框较大的技术问题。在一种实施例中，如图1所示，所述显示面板包括多个排列方式相同的像素单元20，所述第一扇出线41连接多个像素单元20中相同排列方式的两列发光像素。本申请通过将每一扇出线连接多列相同排列方式的两列发光像素，减少扇出线的数量，且由于第一扇出线连接相同排列方式的两列发光像素，不会影响驱动芯片的信号的传输。

具体的，在第一扇出线连接多列排列方式不同的时，由于驱动信号是按列输入，则驱动信号需要先输入第一发光像素对应的驱动信号，然后跳变为第二发光像素对应的驱动信号，然后跳变下一列中第一发光像素对应的驱动信号，然后跳变为第二发光像素对应的驱动信号，会导致驱动芯片的信号一直处于跳变较大的状态(不同颜色的发光像素的驱动电路压差较大)，而本申请中通过将第一扇出线连接多个像素单元中相同排列方式的两列发光像素，使得驱动信号先输出同一颜色发光像素的驱动信号，然后输出下一列另一颜色发光像素的驱动信号，从而减小了驱动芯片的跳变。

在一种实施例中，如图1所示，所述第一发光像素11与所述第二发光像素12位于同一列，所述第三发光像素13与所述第一发光像素11位于相邻列，所述像素单元20包括四列发光像素，位于第一列的发光像素和位于第三列的发光像素的排列方式不同，且各列发光像素的数量相同。通过将第一发光像素和第二发光像素设置在同一列，并将第一列和第三列发光像素的排列方式设置为不同，使得可以共用绿色色阻，增大显示面板的分辨率。

在一种实施例中，如图1所示，所述像素单元20包括相邻的第一像素单元21和第二像素单元22，所述第一扇出线41连接所述第一像素单元21和所述第二像素单元22中的两列发光像素。通过第一扇出线连接第一像素单元和第二像素单元中的两列发光像素，减少第一扇出线的数量，减小显示面板的边框。

在一种实施例中，如图1所示，所述第一像素单元21包括第一列发光像素、第二列发光像素、第三列发光像素和第四列发光像素，所述第一列发光像素包括第一像素101和第二像素102，所述第二列发光像素包括第三像素103和第四像素104，所述第三列发光像素包括第五像素105和第六像素106，所述第四列发光像素包括第七像素107和第八像素108，所述第一像素101和所述第六像素106为第一发光像素11，所述第二像素102和所述第五像素105为第二发光像素12，所述第三像素103、所述第四像素104、所述第七像素107和所述第八像素108为第三发光像素13；

所述第二像素单元22包括第五列发光像素、第六列发光像素、第七列发光像素和第八列发光像素，所述第五列发光像素包括第九像素109和第十像素110，所述第六列发光像素包括第十一像素111和第十二像素112，所述第七列发光像素包括第十三像素113和第十四像素114，所述第八列发光像素包括第十五像素115和第十六像素116，所述第九像素109和第十四像素114为第一发光像素11，所述第十像素110和第十三像素113为第二发光像素12，所述第十一像素111、所述第十二像素112、所述第十五像素115和所述第十六像素116为第三发光像素13；

所述第一扇出线41包括第一连接信号线311和第二连接信号线312，所述第一连接信号线311连接所述第一列发光像素和所述第五列发光像素，所述第二连接信号线312连接所述第三列发光像素和所述第七列发光像素；

所述第二扇出线42包括第三连接信号线313和第四连接信号线314，所述第三连接信号线313连接所述第二列发光像素和所述第六列发光像素，所述第四连接信号线314连接所述第四列发光像素和第八列发光像素；

所述第一像素驱动电路31包括第一电路211、第二电路212、第三电路213和第四电路214，所述第一电路211包括第一晶体管T1、第二晶体管T2和第三晶体管T3，所述第一晶体管T1的两个电极与所述第一像素101和第三晶体管T3连接，所述第二晶体管T2的两个电极分别与所述第二像素102和第三晶体管T3的第一电极连接，所述第三晶体管T3的第二电极与所述第一连接信号线311连接，所述第二电路212包括第四晶体管T4、第五晶体管T5和第六晶体管T6，所述第四晶体管T4的两个电极分别与所述第五像素105和所述第六晶体管T6的第一电极连接，所述第五晶体管T5的两个电极分别与所述第六像素106和第六晶体管T6的第一电极连接，所述第六晶体管T6的第二电极与所述第二连接信号线312连接，所述第三电路213包括第七晶体管T7、第八晶体管T8和第九晶体管T9，所述第七晶体管T7的两个电极分别与所述第九像素109和所述第九晶体管T9的第一电极连接，所述第八晶体管T8的两个电极分别与所述第十像素110和所述第九晶体管T9的第一电极连接，所述第九晶体管T9的第二电极与所述第一连接信号线311连接，所述第四电路214包括第十晶体管T10、第十一晶体管T11和第十二晶体管T12，所述第十晶体管T10的两个电极分别与第十三像素113和所述第十二晶体管T12的第一电极连接，所述第十一晶体管T11的两个电极分别与所述第十四像素114和所述第十二晶体管T12的第一电极连接，所述第十二晶体管T12的第二电极与所述第二连接信号线312连接；

所述第二像素驱动电路32包括第五电路215、第六电路216、第七电路217和第八电路218，所述第五电路215包括第十三晶体管T13、第十四晶体管T14和第十五晶体管T15，所述第十三晶体管T13的两个电极分别与所述第三像素103和所述第十五晶体管T15的第一电极连接，所述第十四晶体管T14的两个电极分别与所述第四像素104和所述第十五晶体管T15的第一电极连接，所述第十五晶体管T15的第二电极与所述第三连接信号线313连接，所述第六电路216包括第十六晶体管T16、第十七晶体管T17和第十八晶体管T18，所述第十六晶体管T16的两个电极分别与第七像素107和第十八晶体管T18的第一电极连接，所述第十七晶体管T17的两个电极分别与第八像素108和第十八晶体管T18的第一电极连接，所述第七电路217包括第十九晶体管T19、第二十晶体管T20和第二十一晶体管T21，所述第十九晶体管T19的两个电极分别与所述第十一像素111和所述第二十一晶体管T21的第一电极连接，所述第二十晶体管T20的两个电极分别于所述第十二像素112和所述第二十一晶体管T21的第一电极连接，所述第八电路218包括第二十二晶体管T22、第二十三晶体管T23和第二十四晶体管T24，所述第二十二晶体管T22的两个电极分别与所述第十五像素115和所述第二十四晶体管T24的第一电极连接，所述第二十三晶体管T23的两个电极分别与所述第十六像素116和所述第二十四晶体管T24的第一电极连接，所述第二十四晶体管T24的第二电极与所述第四连接信号线314连接；

其中，所述显示面板还包括第一时钟信号线CK1、第二时钟信号线CK2、第三时钟信号线CK3和第四时钟信号线CK4，所述第一时钟信号线CK1与所述第一晶体管T1、所述第四晶体管T4、所述第七晶体管T7、所述第十晶体管T10、所述第十三晶体管T13、所述第十六晶体管T16、所述第十九晶体管T19和所述第二十二晶体管T22连接，所述第二时钟信号线CK2与所述第二晶体管T2、所述第五晶体管T5、所述第八晶体管T8、所述第十一晶体管T11、所述第十四晶体管T14、所述第十七晶体管T17、所述二十晶体管T20和所述第二十三晶体管T23连接，所述第三晶体管T3与所述第九晶体管T9中的一者的栅极连接至所述第三时钟信号线CK3，另一者的栅极连接至所述第四时钟信号线CK4，所述第六晶体管T6与所述第十二晶体管T12中的一者的栅极连接至所述第三时钟信号线CK3，另一者的栅极连接至所述第四时钟信号线CK4，所述第十五晶体管T15、所述第十八晶体管T18、所述第二十一晶体管T21和所述第二十四晶体管T24中的两者的栅极连接所述第三时钟信号线CK3，另两者的栅极连接所述第四时钟信号线CK4。

本申请通过将每一连接信号线与两列发光像素连接，并通过多个时钟信号和晶体管对各像素进行控制，从而可以控制各发光像素单独发光，从而实现一条连接信号线可以连接多列发光像素，且通过两个像素共用一个晶体管(例如第一像素101和第二像素102共用第三晶体管T3)，减少了晶体管的数量，增大了显示面板的分辨率。

在通过时钟信号线和晶体管对各像素进行控制时，使连接至同一连接信号线的两列发光像素中各共用晶体管连接至不同的时钟信号线，从而使得不同列的发光像素在不同时间进行充电和点亮，不同的像素相互不会产生影响，提高显示效果。

具体的，如图1所示，所述第十八晶体管T18的第二电极与所述第四连接信号线314连接，所述第二十一晶体管T21的第二电极与所述第三连接信号线313连接。通过将第十八晶体管和第四连接信号线连接，将第二十一晶体管和第三连接信号线连接，则可以使第三连接信号线和第四连接信号线分别驱动两列发光像素，减少扇出线的数量，减小显示面板的边框。

具体的，如图1所示，所述第三晶体管T3的栅极、所述第六晶体管T6的栅极、所述第十五晶体管T15的栅极和所述第十八晶体管T18的栅极与所述第三时钟信号线CK3连接，所述第九晶体管T9的栅极、所述第十二晶体管T12的栅极、所述第二十一晶体管T21的栅极和所述第二十四晶体管T24的栅极与所述第四时钟信号线CK4连接，通过将第一像素单元中连接至各信号线的晶体管的栅极连接至第三时钟信号线，将第二像素单元中连接至各信号线的晶体管的栅极连接至第四时钟信号线，则可以使得时钟信号线控制第一像素单元和第二像素单元中的各列发光像素单独发光，提高显示效果。

在一种实施例中，如图2所示，所述第六晶体管T6的栅极、所述第九晶体管T9的栅极、所述第十五晶体管T15的栅极和所述第十八晶体管T18的栅极与所述第三时钟信号线CK3连接，所述第三晶体管T3的栅极、所述第十二晶体管T12的栅极、所述第二十一晶体管T21的栅极和所述第二十四晶体管T24的栅极与所述第四时钟信号线CK4连接。通过将第三晶体管的栅极与第四时钟信号线连接，但将第九晶体管的栅极与第三时钟信号线连接，从而可以使得连接同一连接信号线的晶体管连接至不同的时钟信号线，实现各列发光像素单独发光，提高显示效果。

在一种实施例中，如图3所示，所述第十八晶体管T18的第二电极与所述第三连接信号线313连接，所述第二十一晶体管T21的第二电极与所述第四连接信号线314连接。通过将第十八晶体管的第二电极和第三连接信号线连接，第二十一晶体管的第二电极和第四连接信号线连接，则可以使第三连接信号线和第四连接信号线分别驱动两列发光像素，减少扇出线的数量，减小显示面板的边框。

具体的，如图3所示，所述第三晶体管T3的栅极、所述第六晶体管T6的栅极、所述第十五晶体管T15的栅极和所述第二十一晶体管T21的栅极与所述第三时钟信号线CK3连接，所述第九晶体管T9的栅极、所述第十二晶体管T12的栅极、所述第十八晶体管T18的栅极和所述第二十四晶体管T24的栅极与所述第四时钟信号线CK4连接。即通过使连接同一连接信号线的晶体管连接至不同的时钟信号线，实现各列发光像素单独发光，提高显示效果。

上述实施例以一条连接信号线连接两列发光像素、一列发光像素上两个发光像素共用一晶体管进行了详细说明，但本申请实施例不限于此，还可以将一条连接信号线连接三列发光像素，相应的增加时钟信号线和晶体管，本申请实施例不再赘述。

上述实施例以第一扇出线连接两相邻像素单元相同排列方式的两列发光像素为例进行了详细说明。在一种实施例中，所述显示面板包括第三像素单元、第四像素单元和第五像素单元，所述第四像素单元设置于所述第三像素单元和所述第五像素单元之间，所述第一扇出线连接所述第三像素单元和所述第五像素单元中相同排列方式的两列发光像素。即通过将第一扇出线与不相邻的两个像素单元中的相邻排列方式的发光像素连接，可以减少扇出线的数量，且由于第一扇出线连接相同排列方式的两列发光像素，不会影响驱动芯片的信号的传输。

在一种实施例中，所述第一晶体管至第二十四晶体管为P型晶体管。

在一种实施例中，所述第一晶体管至第二十四晶体管为N型晶体管。

在一种实施例中，所述第一电极为源极、所述第二电极为漏极，或者所述第一电极为漏极、所述第二电极为源极。

在一种实施例中，如图1所示，所述第一像素101、所述第三像素103、所述第五像素105、所述第七像素107、所述第九像素109、所述第十一像素111、所述第十三像素113和所述第十五像素115连接第一扫描线SCAN1。

在一种实施例中，如图1所示，所述第二像素102、第四像素104、第六像素106、第八像素108、第十像素110、第十二像素112、第十四像素114和第十六像素116连接第二扫描线SCAN2。

在一种实施例中，所述第一发光像素为红色发光像素、所述第二发光像素为蓝色发光像素、所述第三发光像素为绿色发光像素。

在一种实施例中，如图4所示，所述发光像素包括开关晶体管T25、驱动晶体管T26、存储电容C、电源高电位信号端VDD、电源低电位信号端VSS和发光二极管LED，其中，Vscan包括上述实施例的第一扫描线SCAN1和第二扫描线SCAN2，Vdata指上述实施例中与晶体管的电极连接的数据线(图1至图4中未标出)，通过扇出线输出驱动信号，扇出线与数据线连接输出数据信号，扫描线输出扫描线，从而使得发光二极管能够正常发光。

需要说明的是，图4中的开关晶体管T25和驱动晶体管T26以N型晶体管示出，但本申请实施例不限于此，开关晶体管T25和驱动晶体管T26可以为P型晶体管。

在上述实施例中，以发光像素为2T1C(2个晶体管1个存储电容)为例说明发光像素的结构，但本申请实施例不限于此，发光像素可以为其他电路结构，例如7T1C。

如图1、图5所示，以第一晶体管T1至第二十四晶体管T24为P型晶体管为例，第一列发光像素和第五列发光像素的工作过程如下：

在第一时间段S1，第一时钟信号线CK1输出低电位、第三时钟信号线CK3输出低电位，第一晶体管T1、第三晶体管T3打开，对第一像素101进行充电；

在第二时间段S2，第一时钟信号线CK1输出低电位，第四时钟信号线CK4输出低电位，第七晶体管T7、第九晶体管T9打开，对第九像素109进行充电；

在第一时间段S1和第二时间段S2对第一像素101和第九像素109充电后，第一扫描线SCAN1输出低电位，从而可以点亮第一像素101和第九像素109；

在第三时间段S3，第二时钟信号线CK2输出低电位、第三时钟信号线CK3输出低电位，第二晶体管T2、第三晶体管T3打开，对第二像素102进行充电；

在第四时间段S4，第二时钟信号线CK2输出低电位、第四时钟信号线CK4输出低电位，第八晶体管T8、第九晶体管T9打开，对第十像素110进行充电；

在第三时间段S3和第四时间段S4对第二像素102和第十像素110充电完成后，第二扫描线SCAN2输出低电位，从而可以点亮第二像素102和第十像素110。

上述实施例以第一列发光像素和第五列发光像素，其他列的发光像素的工作过程与此相同，不再赘述。

以当前显示面板中扇出线连接相邻的两列像素、相同颜色的像素的电压相同为例，根据上述第一列发光像素和第五列发光像素的工作过程可以知道，在相同时间内，当前显示面板中的扇出线需要变换4次电压(无电压-红色发光像素对应的电压-绿色发光像素对应的电压-蓝色发光像素对应的电压-绿色发光像素对应的电压)，而本申请中的扇出线仅需要变换2次电压(无电压-红色发光像素对应的电压-蓝色发光像素对应的电压)，增大了扇出线的循环周期，从而降低了驱动芯片的功耗。

根据以上实施例可知：

本申请实施例提供一种显示面板，该显示面板包括发光像素、像素驱动电路和扇出线，发光像素至少包括第一发光像素、第二发光像素和第三发光像素，像素驱动电路与发光像素连接，像素驱动电路包括驱动第一发光像素和第二发光像素的第一像素驱动电路和驱动第三发光像素的第二像素驱动电路，扇出线与像素驱动电路连接，用于将驱动芯片的数据信号传递至像素驱动电路，其中，扇出线包括第一扇出线和第二扇出线，第一像素驱动电路与第一扇出线连接，第三像素驱动电路与第二扇出线连接。本申请通过将第一像素驱动电路与第一扇出线连接，将第二像素驱动电路与第二扇出线连接，使得第一扇出线输出第一发光像素和第二发光像素对应的驱动信号，第二扇出线输出第三发光像素对应的驱动信号，相较于当前采用扇出线连续变化输出三种发光像素的驱动信号，增大了第一扇出线和第二扇出线的跳变周期，且第一扇出线和第二扇出信不会一直处于跳变状态，降低了驱动芯片的功耗，且由于通过第一扇出线和第二扇出线输出驱动信号，避免了像素充电不足导致显示面板显示效果较差的技术问题。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (11)

1.一种显示面板，其特征在于，包括：

发光像素，至少包括第一发光像素、第二发光像素和第三发光像素；

像素驱动电路，与所述发光像素连接，所述像素驱动电路包括驱动所述第一发光像素和所述第二发光像素的第一像素驱动电路、驱动所述第三发光像素的第二像素驱动电路；

扇出线，与所述像素驱动电路连接，用于将驱动芯片的数据信号传递至像素驱动电路；

其中，所述扇出线包括第一扇出线和第二扇出线，所述第一像素驱动电路与所述第一扇出线连接，所述第二像素驱动电路与所述第二扇出线连接。

2.如权利要求1所述的显示面板，其特征在于，所述显示面板包括多个排列方式相同的像素单元，所述第一扇出线连接多个像素单元中相同排列方式的两列发光像素。

3.如权利要求2所述的显示面板，其特征在于，所述第一发光像素与所述第二发光像素位于同一列，所述第三发光像素与所述第一发光像素位于相邻列，所述像素单元包括四列发光像素，位于第一列的发光像素和位于第三列的发光像素的排列方式不同，且各列发光像素的数量相同。

4.如权利要求3所述的显示面板，其特征在于，所述像素单元包括相邻的第一像素单元和第二像素单元，所述第一扇出线连接所述第一像素单元和所述第二像素单元中的两列发光像素。

5.如权利要求4所述的显示面板，其特征在于，所述第一像素单元包括第一列发光像素、第二列发光像素、第三列发光像素和第四列发光像素，所述第一列发光像素包括第一像素和第二像素，所述第二列发光像素包括第三像素和第四像素，所述第三列发光像素包括第五像素和第六像素，所述第四列发光像素包括第七像素和第八像素，所述第一像素和所述第六像素为第一发光像素，所述第二像素和所述第五像素为第二发光像素，所述第三像素、所述第四像素、所述第七像素和所述第八像素为第三发光像素；

所述第二像素单元包括第五列发光像素、第六列发光像素、第七列发光像素和第八列发光像素，所述第五列发光像素包括第九像素和第十像素，所述第六列发光像素包括第十一像素和第十二像素，所述第七列发光像素包括第十三像素和第十四像素，所述第八列发光像素包括第十五像素和第十六像素，所述第九像素和第十四像素为第一发光像素，所述第十像素和第十三像素为第二发光像素，所述第十一像素、所述第十二像素、所述第十五像素和所述第十六像素为第三发光像素；

所述第一扇出线包括第一连接信号线和第二连接信号线，所述第一连接信号线连接所述第一列发光像素和所述第五列发光像素，所述第二连接信号线连接所述第三列发光像素和所述第七列发光像素；

所述第二扇出线包括第三连接信号线和第四连接信号线，所述第三连接信号线连接所述第二列发光像素和所述第六列发光像素，所述第四连接信号线连接所述第四列发光像素和第八列发光像素；

所述第一像素驱动电路包括第一电路、第二电路、第三电路和第四电路，所述第一电路包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管与所述第一像素和第三晶体管连接，所述第二晶体管的两个电极分别与所述第二像素和第三晶体管的第一电极连接，所述第三晶体管的第二电极与所述第一连接信号线连接，所述第二电路包括第四晶体管、第五晶体管和第六晶体管，所述第四晶体管的两个电极分别与所述第五像素和所述第六晶体管的第一电极连接，所述第五晶体管的两个电极分别与所述第六像素和第六晶体管的第一电极连接，所述第六晶体管的第二电极与所述第二连接信号线连接，所述第三电路包括第七晶体管、第八晶体管和第九晶体管，所述第七晶体管的两个电极分别与所述第九像素和所述第九晶体管的第一电极连接，所述第八晶体管的两个电极分别与所述第十像素和所述第九晶体管的第一电极连接，所述第九晶体管的第二电极与所述第一连接信号线连接，所述第四电路包括第十晶体管、第十一晶体管和第十二晶体管，所述第十晶体管的两个电极分别与第十三像素和所述第十二晶体管的第一电极连接，所述第十一晶体管的两个电极分别与所述第十四像素和所述第十二晶体管的第一电极连接，所述第十二晶体管的第二电极与所述第二连接信号线连接；

所述第二像素驱动电路包括第五电路、第六电路、第七电路和第八电路，所述第五电路包括第十三晶体管、第十四晶体管和第十五晶体管，所述第十三晶体管的两个电极分别与所述第三像素和所述第十五晶体管的第一电极连接，所述第十四晶体管的两个电极分别与所述第四像素和所述第十五晶体管的第一电极连接，所述第十五晶体管的第二电极与所述第三连接信号线连接，所述第六电路包括第十六晶体管、第十七晶体管和第十八晶体管，所述第十六晶体管的两个电极分别与第七像素和第十八晶体管的第一电极连接，所述第十七晶体管的两个电极分别与第八像素和第十八晶体管的第一电极连接，所述第七电路包括第十九晶体管、第二十晶体管和第二十一晶体管，所述第十九晶体管的两个电极分别与所述第十一像素和所述第二十一晶体管的第一电极连接，所述第二十晶体管的两个电极分别于所述第十二像素和所述第二十一晶体管的第一电极连接，所述第八电路包括第二十二晶体管、第二十三晶体管和第二十四晶体管，所述第二十二晶体管的两个电极分别与所述第十五像素和所述第二十四晶体管的第一电极连接，所述第二十三晶体管的两个电极分别与所述第十六像素和所述第二十四晶体管的第一电极连接，所述第二十四晶体管的第二电极与所述第四连接信号线连接；

其中，所述显示面板还包括第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线，所述第一时钟信号线与所述第一晶体管、所述第四晶体管、所述第七晶体管、所述第十晶体管、所述第十三晶体管、所述第十六晶体管、所述第十九晶体管和所述第二十二晶体管连接，所述第二时钟信号线与所述第二晶体管、所述第五晶体管、所述第八晶体管、所述第十一晶体管、所述第十四晶体管、所述第十七晶体管、所述二十晶体管和所述第二十三晶体管连接，所述第三晶体管与所述第九晶体管中的一者的栅极连接至所述第三时钟信号线，另一者的栅极连接至所述第四时钟信号线，所述第六晶体管与所述第十二晶体管中的一者的栅极连接至所述第三时钟信号线，另一者的栅极连接至所述第四时钟信号线，所述第十五晶体管、所述第十八晶体管、所述第二十一晶体管和所述第二十四晶体管中的两者的栅极连接所述第三时钟信号线，另两者的栅极连接所述第四时钟信号线。

6.如权利要求5所述的显示面板，其特征在于，所述第十八晶体管的第二电极与所述第四连接信号线连接，所述第二十一晶体管的第二电极与所述第三连接信号线连接。

7.如权利要求6所述的显示面板，其特征在于，所述第三晶体管的栅极、所述第六晶体管的栅极、所述第十五晶体管的栅极和所述第十八晶体管的栅极与所述第三时钟信号线连接，所述第九晶体管的栅极、所述第十二晶体管的栅极、所述第二十一晶体管的栅极和所述第二十四晶体管的栅极与所述第四时钟信号线连接。

8.如权利要求6所述的显示面板，其特征在于，所述第六晶体管的栅极、所述第九晶体管的栅极、所述第十五晶体管的栅极和所述第十八晶体管的栅极与所述第三时钟信号线连接，所述第三晶体管的栅极、所述第十二晶体管的栅极、所述第二十一晶体管的栅极和所述第二十四晶体管的栅极与所述第四时钟信号线连接。

9.如权利要求5所述的显示面板，其特征在于，所述第十八晶体管的第二电极与所述第三连接信号线连接，所述第二十一晶体管的第二电极与所述第四连接信号线连接。

10.如权利要求9所述的显示面板，其特征在于，所述第三晶体管的栅极、所述第六晶体管的栅极、所述第十五晶体管的栅极和所述第二十一晶体管的栅极与所述第三时钟信号线连接，所述第九晶体管的栅极、所述第十二晶体管的栅极、所述第十八晶体管的栅极和所述第二十四晶体管的栅极与所述第四时钟信号线连接。

11.如权利要求2所述的显示面板，其特征在于，所述显示面板包括第三像素单元、第四像素单元和第五像素单元，所述第四像素单元设置于所述第三像素单元和所述第五像素单元之间，所述第一扇出线连接所述第三像素单元和所述第五像素单元中相同排列方式的两列发光像素。

Images