CN115377218B - 金字塔形晶体管 - Google Patents

金字塔形晶体管 Download PDF

Info

Publication number
CN115377218B
CN115377218B CN202210143965.0A CN202210143965A CN115377218B CN 115377218 B CN115377218 B CN 115377218B CN 202210143965 A CN202210143965 A CN 202210143965A CN 115377218 B CN115377218 B CN 115377218B
Authority
CN
China
Prior art keywords
gate
gate trench
semiconductor substrate
ridge
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210143965.0A
Other languages
English (en)
Other versions
CN115377218A (zh
Inventor
臧辉
陈刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN115377218A publication Critical patent/CN115377218A/zh
Application granted granted Critical
Publication of CN115377218B publication Critical patent/CN115377218B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

本申请案涉及金字塔形晶体管。晶体管包含由沟道宽度平面中的三角形形状或梯形形状及沟道长度平面中的梯形形状界定的金字塔形栅极沟槽。所述金字塔形栅极沟槽的侧壁部分形成在所述沟道宽度平面中具有三角形形状或梯形形状的沟道。有利地，此类晶体管增加跨导而不会增加像素宽度。还提供并入此类晶体管的装置、图像传感器及像素，以及其制造方法。

Description

金字塔形晶体管
技术领域
本公开大体上涉及图像传感器，且特定来说但不排他地，涉及用于图像传感器的源极跟随器，及制造用于图像传感器的晶体管的方法。
背景技术
图像传感器无处不在。它们广泛用于数码相机、手机、监控相机以及医疗、汽车及其它应用中。用以制造图像传感器的技术持续高速发展。例如，对更高分辨率及更低功率消耗的需求促进这些装置的进一步小型化及集成化。这些趋势也有助于增加像素计数。
在图像传感器中，随着像素计数增加，位线设置时间也由于更高的位线负载而增加。为了维持高帧率操作，可通过缩短源极跟随器沟道的长度及/或通过增加源极跟随器沟道的宽度来增加图像传感器源极跟随器晶体管的跨导(Gm)。类似地，可通过缩短行选择沟道的长度及/或通过增加行选择沟道的宽度来增加图像传感器行选择晶体管的Gm。然而，缩短源极跟随器沟道长度及/或行选择沟道长度可能导致有害效应，例如短沟道效应及不合意噪声，例如随机电报信号(RTS)。缩短沟道长度也受像素大小的极限约束。加宽源极跟随器沟道宽度及/或行选择沟道宽度可能导致像素大小的不合意增加。
发明内容
本公开的一方面提供一种形成在半导体衬底中的晶体管，其中所述晶体管包括：栅极沟槽，其形成在所述半导体衬底中，其中所述栅极沟槽包含在脊处会聚的多个侧壁部分；源极，其形成在所述栅极沟槽下面；漏极，其形成在所述栅极沟槽下面；隔离层，其在所述源极与所述漏极之间安置在所述栅极沟槽上；及栅极，其安置在所述隔离层上，其中所述多个侧壁部分、所述脊及所述半导体衬底的顶表面在延伸穿过所述栅极且垂直于所述脊的沟道宽度平面中界定V形或梯形形状。
本公开的另一方面提供一种图像传感器，其包括：前一段落中提及的晶体管；光电二极管，其形成在半导体衬底中且与所述晶体管可操作地耦合；及转移栅极，其耦合到所述光电二极管且经配置以将电荷载流子从所述光电二极管转移到浮动扩散区，其中所述转移栅极及所述栅极沟槽在所述半导体衬底中具有不同深度；其中所述栅极的至少一部分形成在所述光电二极管上方。
本公开的另一方面提供一种形成晶体管的方法，其中所述方法包括：提供具有第一导电类型的半导体衬底；将掩模施加到所述半导体衬底的顶表面，所述掩模界定所述半导体衬底的栅极沟槽区域；将液体蚀刻剂沉积到由所述掩模界定的所述栅极沟槽区域中且蚀刻所述半导体衬底，其中所述液体蚀刻剂经沉积到所述栅极沟槽区域中，直到形成具有在脊处会聚且在垂直于所述脊延伸的沟道宽度平面中形成V形或梯形形状的多个侧壁部分的栅极沟槽；使用源极/漏极掺杂剂，通过所述栅极沟槽区域的相对端掺杂所述半导体衬底的源极端及漏极端，使得所述源极端及漏极端具有第二导电类型；在形成在所述半导体衬底的所述栅极沟槽上沉积电介质材料，使得所述电介质材料从所述源极端延伸到所述漏极端；在所述电介质材料上沉积栅极材料；及从所述半导体衬底移除所述掩模。
附图说明
参考下图描述本公开的非限制性及非穷举性实施例，其中贯穿各个视图类似参考数字是指类似部件，除非另有指定。
图1是说明根据本公开的教示的图像传感器的实施例的框图。
图2A展示根据本公开的教示的像素的布局的实施例。
图2B展示根据本公开的教示的另一像素的布局的实施例。
图2C展示根据本公开的教示的又一像素的布局的实施例。
图3A展示根据本公开的教示的源极跟随器晶体管的一个实施例的右上前透视图。
图3B展示图3A的源极跟随器晶体管的左上后透视图。
图4A展示根据本公开的教示的像素的一个实施例的第一横截面。
图4B展示图4A的像素的第二横截面。
图4C展示图4A的像素的第三横截面。
图4D展示图4A的像素的第四横截面。
图5A展示根据本公开的教示的源极跟随器晶体管的另一实施例的横截面。
图5B展示根据本公开的教示的源极跟随器晶体管的又一实施例的横截面。
图5C展示根据本公开的教示的源极跟随器晶体管的又一实施例的横截面。
图6展示根据本公开的教示的制造晶体管的方法。
贯穿附图的若干视图，对应参考字符指示对应组件。所属领域的技术人员将明白，图中的元件是为简单及清楚起见而说明且不一定按比例绘制。例如，图中的一些元件的尺寸可能相对于其它元件被夸大以帮助改善对本发明的各个实施例的理解。另外，通常未描绘在商业上可行的实施例中有用或必需的常见但易于理解的元件以便促进对本发明的这些各个实施例的更清楚观察。
具体实施方式
本公开提供装置、图像传感器、像素、晶体管及其制造方法。在以下描述中，阐述众多特定细节以提供对所述实例的透彻理解。然而，相关领域的技术人员将认识到，本文中所描述的技术可在没有所述特定细节中的一或多者的情况下或利用其它方法、组件、材料等实践。在其它例子中，未详细地展示或描述众所周知的结构、材料或操作以避免混淆某些方面。
贯穿本说明书对“一实施例”或“一些实施例”的引用表示结合所述实例所描述的特定特征、结构或特性被包含在本发明的至少一个实施例中。因此，贯穿本说明书出现的短语“在一些实施例中”或“在一实施例中”不一定全部指同一实例。此外，在一或多个实例中可以任何合适方式组合实施例的特定特征、结构或特性。
为便于描述，在本文中可使用空间相对术语，例如“在...下面”、“在...下方”、“下”、“在...下”、“在...上方”、“上”等来描述一个元件或特征与另一(些)元件或特征的关系，如图中所说明。将理解，除图中所描绘的定向以外，空间相对术语还意在涵盖装置在使用或操作中的不同定向。例如，如果图中的装置被翻转，那么被描述为“在其它元件或特征下方”、“在其它元件或特征下面”或“在其它元件或特征下”的元件将被定向为“在其它元件或特征上方”。因此，实例性术语“在...下方”及“在...下面”可涵盖在...上方及在...下方两个定向。装置可以其它方式定向(旋转九十度或按其它定向)且可相应地解释本文中所使用的空间相对描述词。另外，还将理解，当一层被称为“在两个层之间”时，其可为所述两个层之间的唯一层，或也可存在一或多个中介层。
本公开还提供用于图像传感器的晶体管，例如源极跟随器晶体管、复位晶体管及行选择晶体管。为了促进理解，本公开在互补金属氧化物半导体(“CMOS”)图像传感器的背景下描述此类晶体管。然而，应明白，本公开不应限于用于CMOS图像传感器的晶体管，而是可应用于非CMOS图像传感器。在以下描述中，阐述众多特定细节以提供对所述实例的透彻理解。然而，相关领域的技术人员将认识到，本文中所描述的技术可在没有所述特定细节中的一或多者的情况下或利用其它方法、组件、材料等实践。在其它例子中，未详细地展示或描述众所周知的结构、材料或操作以避免混淆某些方面。
在本公开中，术语“半导体衬底”或“衬底”是指用于在其上形成半导体装置的任何类型的衬底，包含单晶衬底、绝缘体上半导体(SOI)衬底、掺杂硅体衬底及半导体上外延膜(EPI)衬底等。此外，尽管将主要关于与基于硅的半导体材料(例如，硅及硅与锗及/或碳的合金)兼容的材料及工艺来描述各个实施例，但本技术就这一点来说不受限制。相反，可使用任何类型的半导体材料来实施各个实施例。
本公开涉及关于不同实施例(包含设备及方法)的数个术语。具有类似名称的术语关于不同实施例具有类似含义，除非另有明确地指出。类似地，本公开利用数个技术术语。这些术语应具有它们所属领域的普通含义，除非本文中明确地定义或它们的使用上下文另有明确地表明。应注意，贯穿本文献，元素名称与符号可互换地使用(例如，Si与硅)；然而，两者具有相同含义。
本公开提供在至少一个沟道宽度平面及至少一个沟道长度平面中具有非平面沟道的晶体管，这有利地增加跨导而不会增加像素宽度。有利地，本公开的晶体管提供更高的操作速度及减少的有害效应，例如RTS及读取噪声。另外，本公开的晶体管可利用下文所描述的高效工艺来制造，以获得更大的制造产量及经济性。从以下描述，额外优势将变得显而易见。
本文中一方面引用“沟道宽度平面”或“沟道宽度方向”，且另一方面引用“沟道长度平面”或“沟道长度方向”。为清楚起见，“沟道宽度平面”是跨沟道延伸穿过半导体衬底的平面。换句话说，沟道宽度平面垂直于电荷载流子在晶体管的源极与漏极之间流动的方向。相比之下，沟道长度平面平行于电荷载流子流动的方向。此外，本文中使用“平面沟道宽度”及“有效沟道宽度”。“平面沟道宽度”通常对应于晶体管栅极的线性宽度，如在沟道宽度平面中测量。换句话说，平面沟道宽度对应于平面沟道的沟道宽度。相比之下，“有效沟道宽度”通常是指在沟道宽度平面中对沟道进行的非线性测量。本公开的晶体管具有超过平面沟道宽度的有效沟道宽度，这有利地增加Gm而不会增加像素宽度。
尽管一般在源极跟随器的背景下描述晶体管结构，但所述结构同样可适用于行选择晶体管、复位晶体管及其它图像传感器晶体管。本公开还提供配备有此类晶体管的图像传感器及电子装置。
图1是说明具有像素110的像素阵列102的代表性图像传感器100的一个实例的图。如所展示，像素阵列102耦合到读出电路系统112(其耦合到功能逻辑114)及控制电路系统116。
像素阵列102是像素110(例如，像素P1、P2...、Pn)的二维(“2D”)阵列。在一个实施例中，每一像素110是互补金属氧化物半导体(“CMOS”)成像像素。像素阵列102可被实施为前照式图像传感器阵列或背照式图像传感器阵列。在一些实施例中，像素110包含如下文所描述的一或多个晶体管，包含源极跟随器晶体管、行选择晶体管及复位晶体管。如所说明，像素110经布置成行(例如，行R1到Ry)及列(例如，列C1到Cx)以获取人、地点或物体的图像数据，接着可使用所述图像数据来呈现人、地点或物体的2D图像。
在像素110已获取其图像数据或图像电荷之后，由读出电路系统112读出图像数据并将其传送到功能逻辑114。读出电路系统112可包含放大电路系统，例如，差分放大器电路系统、模/数(“ADC”)转换电路系统或其它电路系统。在一些实施例中，读出电路系统112可沿着读出列线(所说明)一次读出一行图像数据或可使用多种其它技术(未说明)来读出所述图像数据，例如同时串行读出或完全并行读出全部像素。
功能逻辑114包含用于存储图像数据或甚至通过应用后图像效果(例如，裁剪、旋转、移除红眼、调整亮度、调整对比度或其它方式)来操纵图像数据的逻辑及存储器。
控制电路系统116耦合到像素110且包含用于控制像素110的操作特性的逻辑及存储器。例如，控制电路系统116可产生用于控制图像获取的快门信号。在一些实施例中，快门信号是用于同时使全部像素110能够在单个获取窗口期间同时捕获它们相应的图像数据的全局快门信号。在一些实施例中，快门信号是滚动快门信号，借此在连续获取窗口期间循序地启用像素110的每一行、每一列或每一群组。
图2A-2C提供代表性像素(例如图1的像素110)，其并入本文中所描述的晶体管中的一或多者。为清楚起见，所述晶体管可用于许多额外像素配置中且不限于任何特定像素配置。
图2A展示简化像素210a的一个代表性布局，其可用于例如图1的图像传感器100的图像传感器中，所述图像传感器自身可经集成到例如智能电话的电子装置中。图2A中所展示的像素布局是代表性的，且本公开的教示可体现在许多其它像素布局中，例如图2B-2C的布局。
像素210a至少部分地由半导体衬底220形成，所述半导体衬底具有包含至少一个光电二极管222、浮动扩散区232、转移晶体管224的有源像素区域以及包含复位晶体管226、行选择晶体管228及源极跟随器晶体管250的装置晶体管区域。
光电二极管222经配置以响应于在图像传感器的积分周期期间接收到的传入光而光生并积累电荷载流子(例如，电子、空穴)。例如在图像传感器的积分周期期间积累在光电二极管222的电荷积累区(例如，转移晶体管224的源极)中的经光生电荷载流子可取决于施加到转移晶体管224的栅极的电压而选择性地转移到浮动扩散区232(例如，转移晶体管224的漏极)。在一些实施例中，光电二极管222具有钉扎光电二极管配置。
除源极跟随器晶体管250的栅极之外，浮动扩散区232还耦合到例如竖直转移栅极230及/或转移晶体管224的栅极的转移栅极。浮动扩散区232聚集来自光电二极管222的电荷载流子(经由一或多个转移晶体管224)且将对应电压输出到源极跟随器晶体管250的栅极以进行信号读出。
转移栅极的竖直转移栅极230形成将电荷从光电二极管222转移到浮动扩散区232的传导沟道，所述浮动扩散区又基于积累在所述浮动扩散区中的电荷量来将电压施加到源极跟随器晶体管250的栅极。源极跟随器晶体管250响应于在其栅极处接收到的电压而输出经放大图像信号。
在复位周期期间在复位晶体管226的栅极处接收到的复位信号的控制下，复位晶体管226经由转移晶体管224及浮动扩散区232将经耦合光电二极管222复位(例如，放电或充电)到预设电压，例如，电源电压VDD。
源极跟随器晶体管250耦合在电源电压VDD与行选择晶体管228之间，且基于在源极跟随器晶体管250的栅极处从浮动扩散区232接收到的电压来调制图像信号输出，其中所述图像信号对应于响应于在积分周期期间在经耦合光电二极管222的栅极处吸收的入射光量而积累在经耦合光电二极管222的电荷积累区中的光电子量。
在图像传感器的读出操作期间，行选择晶体管228在行选择信号的控制下将源极跟随器晶体管250的输出(例如，图像信号)选择性地耦合到读出列线。
装置晶体管区域通过沟道隔离结构216(例如，浅沟道隔离沟槽结构或深沟道隔离沟槽结构)与具有转移晶体管224、光电二极管222及浮动扩散区232的有源像素区域隔离，所述沟道隔离结构在一些实施例形成下文所描述的晶体管的部分。
在一些实施例中，像素210a可包含本文中未详细地描述的额外元件，例如一或多个额外晶体管、电容器、浮动扩散区等。在所说明实例中，像素210a包含单个光电二极管222；然而，一些实施例包含多个光电二极管，例如，共享共用浮动扩散区、共用源极跟随器晶体管、共用复位晶体管及共用行选择晶体管。在一些实施例中，像素210a包含与浮动扩散区相关联的一个光电二极管及例如源极跟随器晶体管、复位晶体管、行选择晶体管等的像素晶体管。在一些实施例中，转移晶体管224的转移栅极包含平面转移栅极(而不是竖直转移栅极230)。
在操作中，在图像传感器的积分周期(也被称为曝光或积累周期)期间，光电二极管222在其电荷积累区上吸收入射光。积累在光电二极管222的电荷积累区中的经光生电荷指示入射到其电荷积累区上的入射光量。在积分周期之后，转移信号(例如，正偏置电压)例如从图1的控制电路系统106施加到转移晶体管224的转移栅极(例如，转移晶体管224的竖直转移栅极230)，其接通转移晶体管224以在图像传感器的电荷转移周期期间将经光生电荷从经耦合光电二极管222转移到浮动扩散区。源极跟随器晶体管250基于由经耦合浮动扩散区232输出的电压来可操作地产生图像信号。接着，耦合到源极跟随器晶体管250的行选择晶体管228在读出周期期间在接收到行选择信号后将图像信号选择性地耦合到列位线上用于后续图像处理。
虽然本文一般在源极跟随器晶体管的背景下描述结构，但所属领域的技术人员将明白本公开不限于源极跟随器晶体管。即，本公开的教示适用于其它晶体管，例如行选择晶体管、复位晶体管等。
图2B展示另一代表性像素210b的布局，除以下描述之外，所述像素210b具有与图2A的像素210a类似的结构及功能。例如，像素210b具有多个光电二极管222、将电荷从光电二极管222可操作地转移到共享浮动扩散区232的多个转移晶体管224。像素210b可被称为“四共享”像素，且进一步包含经由转移晶体管224及浮动扩散区232可操作地连接到光电二极管222的复位晶体管226、源极跟随器晶体管250及行选择晶体管228。
在一些实施例中，每一转移晶体管224采用具有竖直转移栅极230的转移栅极，所述转移栅极用于通过竖直沟道将经光生电荷从隐埋在半导体衬底中的对应光电二极管222选择性地转移到共享浮动扩散区232。在一些实施例中，每一转移晶体管224采用平面转移栅极而不是竖直转移栅极。在一些实施例中，转移晶体管224的转移栅极具有平面栅极电极及从平面栅极电极延伸到邻近于光电二极管222的半导体衬底220中的竖直转移栅极电极(或竖直转移栅极)。
浮动扩散区232各自耦合到源极跟随器晶体管250的栅极，所述源极跟随器晶体管耦合在电源电压(未展示)与行选择晶体管228之间。
复位晶体管226耦合在电源电压(未展示)与浮动扩散区232之间以在复位或预充电周期期间在复位信号RST的控制下将浮动扩散区复位(例如，放电或充电)到预设电压(例如，电源电压VDD)。复位晶体管226通过转移晶体管224进一步耦合到光电二极管222以在复位或预充电期间将光电二极管222选择性地复位到预设电压。
源极跟随器晶体管250基于在源极跟随器晶体管250的栅极处接收到的浮动扩散区232的电压来调制图像信号输出，其中所述图像信号对应于在积分周期期间积累在光电二极管222中的光电子量。
行选择晶体管228在行选择信号的控制下将源极跟随器晶体管250的输出(例如，图像信号)选择性地耦合到读出列线。
装置晶体管区域通过沟道隔离结构234与包含光电二极管222、转移晶体管224、浮动扩散区232及其它像素元件的有源像素区域电隔离。
图2C展示又一代表性像素210c的布局，除以下描述之外，所述像素210c具有与图2A及图2B的像素类似的结构及功能。像素210c具有形成在装置晶体管区域下面的半导体衬底220中的光电二极管222。此外，与图2A的装置晶体管区域(其经布置成竖直布置)相比，装置晶体管区域的定向相对于光电二极管222呈水平方式。具有双竖直转移栅极230的转移晶体管224通过由竖直转移栅极230形成的传导沟道将电荷从光电二极管222可操作地转移到浮动扩散区232。装置晶体管区域通过沟道隔离结构234与形成在有源像素区域中的光电二极管222及转移晶体管224隔离。
因此，所属领域的技术人员将明白，本文中所描述的晶体管可用于上文所描述的像素的任一者及许多额外像素配置中，且不限于任何特定像素配置。
图3A及图3B展示根据本公开的实施例的一个代表性源极跟随器晶体管350的拓扑的相对透视图。源极跟随器晶体管350类似于图2A-2C的源极跟随器晶体管250，且因此可用于本文中所描述及考虑的任何像素布局中，所述像素布局又可用于例如图1中所描述的图像传感器中。虽然下文在源极跟随器晶体管的背景下描述新颖晶体管结构，但所属领的域技术人员将明白，此类新颖结构也适用于其它晶体管，例如行选择晶体管、复位晶体管等。
源极跟随器晶体管350形成在半导体衬底320，例如单晶衬底、绝缘体上半导体(SOI)衬底、掺杂硅体衬底、半导体上外延膜(EPI)衬底等中。
金字塔形栅极沟槽352(即，凹入区域)形成在半导体衬底320的掺杂部分中，例如半导体衬底320的掺杂有具有例如硼的第一导电类型的(第一)衬底掺杂剂的P型阱。金字塔形栅极沟槽352由在脊处会聚且在沟道宽度平面XX1、XX2及XX3中一起形成V形(或替代地，当包含半导体衬底320的顶表面时，是三角形形状)的侧壁界定。金字塔形沟槽352由各自相对于脊的相对端形成钝角的端壁进一步界定。因此，端壁及脊在沟道长度平面YY中一起形成向外弯曲的三边形(替代地，当包含半导体衬底320的顶表面时，是梯形形状)。在一些实施例中，栅极沟槽352在沟道宽度平面中具有三角形形状且在沟道长度平面中具有第二不同梯形形状。这个金字塔形状包含汇合到下指脊358的多个倾斜侧壁部分354a、354b及多个倾斜端壁部分356a、356b。在所展示实施例中，脊358经形成为在沟道长度方向上延伸的单线。
金字塔形栅极沟槽352的侧壁部分、端壁部分及脊的相对尺寸、比例及角度是代表性的而非限制性的。例如，在一些实施例中，栅极沟槽在沟道宽度方向及沟道长度方向两者上具有梯形形状。在此类实施例中，下指脊358经形成为平面(例如，平台)而非线(即，具有连接两个倾斜侧壁部分的下平面表面)。一些实施例包含多个下指脊，每一下指脊沿着沟道长度方向延伸。这些变动是代表性的而非限制性的。
源极360及漏极362分别形成为半导体衬底320的掺杂有具有第二导电类型(与衬底掺杂剂的第一导电类型不同)的(第二)源极/漏极掺杂剂(举例来说，例如磷的强N型掺杂剂)的掺杂部分。特定来说，源极360及漏极362分别形成在栅极沟槽352的源极端及漏极端中。即，源极360及漏极362中的每一者形成在栅极沟槽352的脊358的部分下面，且在端壁部分(分别是356b及356a)中的一者下面，且在两个侧壁部分354a、354b的一部分下面。特定来说，源极360形成在栅极沟槽352下面且沿着侧壁部分354a、354b及端壁部分356a的一部分。类似地，漏极362形成在栅极沟槽352下面且沿着侧壁部分354a、354b及端壁部分356b的一部分。因此，源极360及漏极362各自具有符合栅极沟槽352的形状。考虑到源极360与漏极362两者沿着脊358对准，因此两者通过栅极沟槽352对准，且因此彼此对准。
因此，在所说明实施例中，源极360、栅极366及漏极362作为N型晶体管，即，源极跟随器晶体管350的部分进行协作。因为源极360及漏极362形成在金字塔形栅极沟槽352下面，且特定来说在侧壁部分354a、354b下面，所以两个平行沟道区形成在半导体衬底320中。当将足够电源电压VDD施加到栅极366时，这些平行沟道区转移电荷载流子，因此增加源极跟随器晶体管350的操作速度。
隔离层364在源极360与漏极362之间安置在栅极沟槽352中，且延伸到半导体衬底320的表面(例如，前表面)上。栅极366安置在隔离层364上且延伸到源极360与漏极362之间的栅极沟槽352中。因此，隔离层364用作栅极隔离层，且包括电介质材料，例如氧化物或高K材料，例如具有大于约3.9的介电常数的材料(例如，Al2O3或HfO2)。栅极366包括多晶硅或金属材料。
任选沟道隔离结构334a、334b(例如，沟道隔离沟槽结构)形成在半导体衬底320中，从而将源极跟随器晶体管350(例如，源极360、漏极362)与其驻留在其中的像素的其它元件电隔离，所述其它元件例如安置在有源像素区域中的光电二极管、浮动扩散区、转移晶体管等。在这个实施例中，沟道隔离结构334a、334b是填充有氧化物材料的浅沟道隔离沟槽结构。然而，在一些实施例中，形成结隔离结构(例如，p型隔离阱)来代替沟道隔离结构334a、334b。在所说明实施例中，每一沟道隔离结构具有相对于半导体衬底320的前侧比栅极沟槽352更深地延伸到半导体衬底320中的下端(即，与栅极366相对)。
作为前述结构的结果，源极跟随器晶体管350的部分在栅极沟槽352的壁部分354a、334b旁边形成两个平行沟道，电荷(例如，电子)通过所述平行沟道在源极360与漏极362之间流动。
如下文所描述，金字塔形栅极沟槽352连同形状共形源极360及漏极362一起产生具有超过可比较平面沟道宽度的有效沟道宽度的沟道。这创造数个优势，包含更高Gm以获得更快操作速度(读取速度)而不会增加像素宽度、减少RTS及其它有害效应以及经济性的制造。
图4A-4D展示体现与图3A-3B中所展示的晶体管类似的晶体管的像素410的代表性部分的横截面。像素410与图2A的像素210a类似，且是代表性的而非限制性的。晶体管可用于许多额外像素配置中。图像传感器(例如，图1的图像传感器100)及/或像素(例如，图2A-2C的像素210a-c)可包含像素410的所说明部分。
为了促进对像素410的拓扑的理解，图4A是沿着类似于图3A的截面YY的截面(即，沿着沟道长度方向)截取的。图4B是沿着类似于图3B的截面XX3的截面(即，在沟道宽度方向上穿过源极)截取的。图4C是沿着类似于图3A的截面XX2的截面(即，在沟道宽度方向上穿过栅极)截取的。图4D是沿着类似于图3A的截面XX1的截面(即，在沟道宽度方向上穿过漏极)截取的。
如图4A-4D中所展示，像素410包含半导体衬底420，所述半导体衬底在装置晶体管区域下面具有形成在其中的光电二极管422，所述装置晶体管区域包含与源极跟随器晶体管450可操作地耦合的行选择晶体管428，所述源极跟随器晶体管与图3A-3B的源极跟随器晶体管350类似且在下文更详细地进行描述。
光电二极管422在其电荷积累区上吸收入射光。积累在光电二极管422的电荷积累区中的经光生电荷指示入射在其上的入射光量。在积分周期之后，具有带有邻近于光电二极管422的竖直转移栅极430(参见图4C)的转移栅极的转移晶体管424在接收到转移信号(例如，正偏置电压)后将经光生电荷从经耦合光电二极管422转移到经耦合浮动扩散区以进行后续信号读出。
重新参考图4A，源极跟随器晶体管450及行选择晶体管428经由对应触点472、474、476通过正电源电压、浮动扩散区及接地操作地耦合。在具有不同晶体管选择及/或布置的实施例中，像素可具有额外、更少及/或不同电压源。
现在参考图4B，任选沟道隔离结构434a、434b(在这个实施例中是沟槽结构)将装置晶体管区域与光电二极管422及像素410的其它元件隔离，所述其它元件例如安置在有源像素区域中的转移晶体管424及浮动扩散区。在这个实施例中，沟道隔离结构434a、434b是由氧化物材料形成的浅沟道隔离沟槽结构，例如填充有氧化物材料的沟槽结构。在所说明实施例中，每一沟道隔离结构434a、434b具有延伸到比栅极沟槽452更接近光电二极管422的下端，以便隔离装置晶体管区域。重申一下，在一些实施例中，每一沟道隔离结构434a、434b延伸到半导体衬底420中到比栅极沟槽452更深的第一深度，所述栅极沟槽延伸到半导体衬底420中到第二、较浅深度。然而，在一些实施例中，沟道隔离结构434a、434b及栅极沟槽452在半导体衬底420中具有共同深度。
再次参考图4A，源极跟随器晶体管450具有金字塔形栅极沟槽452(下文所描述)且包含形成在源极跟随器晶体管450的栅极沟槽452下面的半导体衬底420中的源极460及漏极462。特定来说，源极460及漏极462形成在金字塔形栅极沟槽452的类似(第一)源极/漏极掺杂部分中。在这个实施例中，源极/漏极掺杂部分重掺杂有N型源极/漏极掺杂剂，例如磷，从而形成源极460及漏极462。在一些实施例中，源极460及漏极462可由N+掺杂区形成。给定半导体衬底420的P型掺杂，在所说明实施例中源极/漏极掺杂部分形成NPN结。
参考图4C，由电介质材料(例如，氧化物或高K材料)形成的隔离层464在源极460与漏极462之间安置在半导体衬底420的第二掺杂部分上。由多晶硅、金属或类似栅极材料形成的栅极466在源极460与漏极462之间安置在隔离层464上。因此，隔离层464是栅极隔离层且栅极466、隔离层464、源极460及漏极462一起形成晶体管。如所展示，在一些实施例中，竖直转移栅极430具有比栅极沟槽452更浅的深度。然而，在一些实施例中，竖直转移栅极430及栅极沟槽452具有共同深度(参见图4C中的竖直转移栅极430的虚线延伸部)。
任选间隔物468例如以改善源极跟随器晶体管450的电流及电压参数的配置形成在栅极466周围。在一些实施例中，间隔物468环绕栅极466。在一些实施例中，间隔物468由与隔离层464类似的电介质材料形成。在一些实施例中，隔离层468是由氧化物、氮化物或其组合形成的单层或多层堆叠结构。
源极跟随器晶体管450具有形成在半导体衬底420中的金字塔形沟道，电荷(例如，电子)通过所述金字塔形沟道流动，这增加源极跟随器晶体管450的跨导Gm及操作速度而不会增加像素大小。特定来说，当在图4A的沟道长度平面中观察时，栅极沟槽452具有梯形形状，且当在图4B-图4D的沟道宽度平面中的任一者中观察时具有三角形形状、V形或梯形形状。下文描述形成栅极沟槽452的代表性方法。
如图4A中所展示，金字塔形栅极沟槽452具有倾斜端壁部分456a、456b。且，如图4B-4D中所展示，栅极沟槽452也具有倾斜侧壁部分454a、454b。端壁部分456a、456b及侧壁部分454a、454b全部在下指脊458(即，指向远离栅极466的方向的脊)处汇合。在图4A-4D的实施例中，脊458形成在沟道长度方向上延伸的线。更一般来说，脊458是连接侧壁部分及端壁部分的窄线或平面，且表示栅极沟槽452的最深深度。在一些实施例中，所述脊经形成为平面(例如，平台)而非线，即，连接侧壁部分与端壁部分的平面。参见图5A。
如图4B中所展示，两个侧壁部分454a、454b形成在45度与100度之间的内角α。在一些实施例中，内角α是例如从55度到75度或优选地从60度到70度的锐角，这有利地产生更大侧壁以获得更大的有效沟道宽度。在一些实施例中，内角α是钝角(例如，大于90度，一直到100度)，这有利地减小晶体管深度。
返回到图4A，源极460及漏极462各自通过离子植入(例如穿过栅极沟槽452植入)而形成在栅极沟槽452下面。特定来说，源极460沿着与栅极沟槽452的源极端相关联的栅极沟槽452的侧壁形成在栅极沟槽452的源极端下面，且漏极462沿着与栅极沟槽452的漏极端相关联的栅极沟槽452的侧壁形成在栅极沟槽452的漏极端下面。因为源极460及漏极462各自形成在金字塔形栅极沟槽452下面，所以源极460具有端壁部分456b下面的一部分、两个侧壁部分454a、454b下面的一部分及脊458下面的一部分。参见图4A-4B。当在沟道宽度平面(例如，图4B的沟道宽度平面)中观察时，这使源极460具有明显的三角形形状、V形或梯形形状。
类似地，漏极462包含端壁部分456a、两个侧壁部分454a、454b的一部分及脊458的一部分。参见图4A-4D。这使漏极462在沟道宽度平面中具有与源极460相同的V形、三角形形状或梯形形状。因此，源极460及漏极462两者具有符合栅极沟槽452的形状的三角形或V形。特定来说，因为源极460与漏极462两者沿着脊458对准，所以两者通过栅极沟槽452自身对准，且因此彼此对准。这种布置促进电荷载流子迁移率且增加操作速度。
转向图4C，栅极466具有与栅极沟槽452共形的形状。换句话说，栅极466具有延伸到栅极沟槽452中且形成与栅极沟槽452的侧壁部分454a、454b互补的V形的栅极表面。重申一下，当在沟道宽度平面中观察时，栅极表面及栅极452一起形成三角形部分、V形部分或梯形部分。这个形状有利地在隔离层464的与侧壁部分454a、454b相对的一侧上形成栅极。
作为前述结构的结果，隐埋沟道部分470沿着侧壁454a、454b形成在栅极沟槽452下面的半导体衬底420中。当将阈值电压施加到栅极466时，电荷载流子移动通过源极460与漏极462之间的隐埋沟道部分470。
仍然参考图4C，前述结构产生当在沟道宽度平面上观察时具有V形、三角形形状或梯形形状的沟道。换句话说，所述沟道具有沿着源极460与漏极462之间的侧壁部分454a、454b中的每一者延伸穿过半导体衬底420的两个倾斜沟道。每一倾斜沟道具有近似等于对应侧壁部分的长度的有效沟道宽度w'。有效宽度w'是栅极沟槽深度d、平面沟道宽度w及内角α(及因此蚀刻时间、化学成分、衬底材料及蚀刻面积)的函数。在一些实施例中，栅极沟槽深度d在300nm与800nm之间，包含端值。在一些实施例中，平面沟道宽度w在200nm与800nm之间。如上文所描述，内角α可在45度与100度之间，包含端值。因此，每一倾斜沟道的有效沟道宽度w'的范围是从300nm到800nm，包含端值。
因此，总体沟道在沟道宽度平面中具有等于2w'的有效沟道宽度。在其中侧壁部分454a、454b形成范围近似从55-70度，例如优选地60-70度的内角α的所说明实施例中，有效沟道宽度比平面沟道宽度w大近似40％。这实现Gm的显著增加，而像素410的宽度没有任何增加。
图4A-4D中所展示的尺寸、角度及比例是代表性的而非限制性的。例如，考虑一些实施例包含具有更大深度的金字塔形栅极沟槽(即，形成具有更大有效沟道宽度w'的更深“V”)。此类实施例在侧壁之间形成锐内角。类似地，预期一些实施例包含具有较浅深度的金字塔形栅极沟槽，使得侧壁形成钝内角。
图5A-5C展示替代源极跟随器晶体管550a-c的沟道宽度平面中的横截面，除以下描述之外，所述源极跟随器晶体管550a-c与关于图3A-4D所描述的那些源极跟随器晶体管类似。因此，源极跟随器晶体管550a-c可具有上文所描述的晶体管的特征中的任一者，且利用类似名称及数字以促进理解。图5A-5C的横截面是在类似于图3A-3B的平面YY的平面中截取的。
源极跟随器晶体管550a-c全部具有形成在半导体衬底520中的至少一个金字塔形栅极沟槽。虽然沟道宽度平面中的轮廓在图5A-5C中所展示的实施例之间有所不同，但在沟道长度平面中全部具有与图4A中所展示的源极跟随器晶体管450相同的梯形轮廓。
隔离层564在源极与漏极之间形成在栅极沟槽上，且栅极566安置在隔离层564上并延伸到栅极沟槽中。源极及漏极如上文描述那样形成在栅极沟槽下面且下文将不再进行描述。然而，应明白，自对准源极及漏极促进图5A-5C的全部实施例中的电荷载流子迁移率。任选沟道隔离结构534a、534b及任选隔离物568将沟道与其它像素元件隔离。沟道隔离结构534a、534b具有比栅极沟槽更深的深度。
图5A展示源极跟随器晶体管550a的横截面，其中金字塔形栅极沟槽在沟道长度平面及沟道宽度平面两者中具有梯形形状。因此，倾斜侧壁部分554a、554b汇合到形成为平台(即，平坦水平面)的向下脊558。与图4A-4D的源极跟随器晶体管450相比，这个结构提供具有减小的宽度w'(即，减小的沟槽深度)的侧壁。因此，沟道形成在隐埋沟道部分570中，所述沟道具有超过平面沟道宽度w的有效沟道宽度3w'而不会增加像素宽度。此结构在减小厚度的应用中是有利的。此类较短侧壁可通过根据下文所描述的方法控制湿式蚀刻时间来形成。
图5B展示具有两个平行且金字塔形的栅极沟槽的另一源极跟随器晶体管550b。因此，两个栅极沟槽界定具有与栅极沟槽互补的倾斜侧壁部分的非平面结构576。即，每一栅极沟槽包含汇合到脊558的两个倾斜侧壁。所说明实施例包含两个金字塔形栅极沟槽；然而，这是代表性的。其它实施例包含三个、四个或更多个金字塔形栅极沟槽。
在图5B的实施例中，脊558在所说明实施例中全部延伸到共同深度且具有共同内角。有利地，这实现了使用更少步骤的经济性制造。
每一栅极沟槽的端壁类似于图4A中所展示的那些端壁。因此，总共存在四个端壁(每一栅极沟槽两个)。有利地，当将足够电压施加到栅极566时，这个结构导致隐埋沟道部分570形成沟道。这个沟道具有超过平面沟道宽度w的有效沟道宽度4w'而不会增加像素宽度。此结构可根据包含多个湿式蚀刻的方法形成，如下文所描述。
图5C展示具有形成在半导体衬底520中的三个平行且金字塔形的栅极沟槽的又一源极跟随器晶体管550c。即，每一栅极沟槽包含汇合到脊558的两个倾斜侧壁。每一栅极沟槽的端壁类似于图4A中所展示的那些端壁。因此，总共存在六个端壁(每一栅极沟槽两个)。
源极跟随器晶体管550c的一个栅极沟槽具有比其它栅极沟槽更大的侧壁宽度w”及更小的内角β，所述其它栅极沟槽具有侧壁宽度w'及内角α。这实现对源极跟随器晶体管550c的性能的进一步工程设计。在一些实施例中，第一多个栅极沟槽具有第一侧壁宽度w'及内角α，且第二多个栅极沟槽具有不同的第二侧壁宽度w”及内角β。上文所展示的栅极沟槽的数目是代表性的而非限制性的。其它实施例包含四个、五个或更多个金字塔形栅极沟槽，其中至少一个金字塔形栅极沟槽具有不同侧壁宽度w”及内角β。
有利地，这个结构导致隐埋沟道部分570形成具有超过平面沟道宽度w的有效沟道宽度4w'+2w”的沟道而不会增加像素宽度。此结构可根据包含三个湿式蚀刻的方法形成，如下文所描述。
额外变动是可能的，且前述源极跟随器是代表性的而非限制性的。例如，上文所描述的结构中的任一者可并入到行选择晶体管、复位晶体管或其它晶体管中。
本公开的晶体管可通过下文所描述的方法高效地制造。具有非平面结构的已知晶体管通常利用干式蚀刻工艺，已知所述干式蚀刻工艺产生不良沟道表面。相比之下，下文所描述的方法利用湿式蚀刻，所述湿式蚀刻产生更高质量的沟道表面且减少RTS、读取噪声及其它有害效应。此外，以下某些方法可利用单个掩模来实行，而非利用单独掩模来形成隐埋沟道及栅极沟槽。
关于这些代表性方法利用且与用以描述图1-图5C的代表性图像传感器、像素及晶体管的结构术语具有共同名称的术语与那些术语具有共同含义。
在一些实施例中，利用下文所描述的方法以形成源极跟随器晶体管及/或行选择晶体管。在一些实施例中，以下步骤中的每一者在第一例子中针对源极跟随器晶体管而在第二例子中针对行选择晶体管(与第一实例同时或基本上同时)执行，以便在共同衬底材料上形成两个晶体管。
因此，下文所描述的方法可在第一例子中针对源极跟随器晶体管，而在第二例子中与第一例子基本上同期针对行选择晶体管执行。根据对上文所提供的那些元件的描述，代表性方法可包含或可经修改以包含一或多个步骤以对结构元件赋予一或多个性质(例如，尺寸)。
参考图6，在第一步骤602中，提供第一导电类型(例如，P型)的半导体衬底。第二导电类型(例如，N型)的一或多个光电二极管形成在半导体衬底中。
在任选步骤604中，例如通过提供图案化沟道隔离掩模并对半导体衬底进行干式或湿式蚀刻以在装置晶体管区域的相对侧上形成浅沟道隔离结构来在半导体衬底中形成一或多个沟道隔离结构(例如，隔离沟槽结构)。可利用光刻工艺或类似工艺来形成沟道隔离掩模，及利用本文中所描述的方法的(若干)任何其它掩模来形成在半导体衬底中延伸第一深度的沟槽。在形成沟槽之后，将隔离材料(例如氧化物材料)沉积到沟槽中的每一者且填充沟槽中的每一者以便形成沟道隔离结构。在形成沟道隔离结构之后，移除掩模。在实施例中，可在步骤602之前处理任选步骤604。
在步骤606中，将掩模(与任选步骤604中的沟道隔离掩模不同)施加到半导体衬底，从而界定至少一个栅极沟槽区域。在任选步骤604之后执行步骤606。在一些代表性方法中，所使用掩模是与用以在栅极沟槽区域中形成隐埋沟道部分相同的掩模。在一些代表性方法中，掩模界定具有穿过其的至少一个矩形开口的栅极沟槽区域。例如，在形成例如图5B-5C中所展示的晶体管结构的一些代表性方法中，掩模界定穿过其的多个矩形开口；从而界定多个栅极沟槽区域。
在步骤608中，在由掩模界定的(若干)栅极沟槽区域中将液体蚀刻剂沉积在半导体衬底的顶表面上，以便开始湿式蚀刻工艺。在代表性实施例中，湿式蚀刻工艺是各向异性工艺且液体蚀刻剂是NH4OH、四甲基氢氧化铵或类似液体蚀刻剂。液体蚀刻剂在沟道宽度及沟道长度方向两者上蚀刻掉半导体衬底，因此在适当蚀刻时间控制下，具有一起在面向下脊处汇合的多个倾斜侧壁部分及多个倾斜端壁部分的至少一个金字塔形栅极沟槽形成在第二深度处。在一些实施例中，第二深度与第一深度相同。在实施例中，第二深度小于第一深度。每一金字塔形栅极沟槽在沟道宽度平面中具有三角形形状、V形或梯形形状，且在沟道长度上具有梯形形状。
在一些实施例中，容许经过足够蚀刻时间使得脊形成点或线，即，半导体衬底的具有最深的栅极沟槽深度且沿着沟道长度方向延伸的非常窄的部分。相比之下，在一些实施例中，蚀刻时间受限制使得脊形成平台(平面)，而非点或线。
在步骤610中，通过在栅极沟槽的源极端处通过栅极沟槽植入第二导电类型的掺杂剂(例如，N型掺杂剂)在栅极沟槽中形成源极，从而在栅极沟槽下面形成源极区。在一些实施例中，源极区掺杂有例如砷、磷的N型掺杂剂。同样，通过在栅极沟槽的漏极端处通过栅极沟槽原位植入第二导电类型的掺杂剂在栅极沟槽中形成漏极，从而在栅极沟槽下面形成漏极区。源极及漏极可通过扩散、离子植入或其它工艺来形成。
在任选步骤612中，通过栅极沟槽用例如砷或磷的第二导电类型(例如，N型)的掺杂剂将半导体衬底的隐埋沟道部分植入到半导体衬底中达一定深度。在沉积液体蚀刻剂之后且在沉积电介质材料之前形成隐埋沟道部分(如下文所描述)。隐埋沟道部分经定位在源极与漏极之间，且在栅极沟槽下面。隐埋沟道部分经形成使其在沟道宽度平面中具有与栅极沟槽互补的形状，即，V形、三角形形状、梯形形状或其它金字塔形状。即，掺杂隐埋沟道部分包括掺杂栅极沟槽的侧壁部分。
在步骤614中，在源极与漏极之间在栅极沟槽中沉积电介质材料(例如，氧化物或高K材料)，因此形成栅极隔离层。栅极隔离层具有符合金字塔形栅沟槽的形状。
在步骤616中，在栅极隔离层上沉积栅极材料(例如，多晶硅或金属)。
在步骤618中，通过光致抗蚀剂剥离及清洁工艺来移除掩模。
因此，本公开提供晶体管、像素、图像传感器、其它电子装置及其制造工艺。有利地，本公开的晶体管，例如源极跟随器晶体管、行选择晶体管、复位晶体管及其它晶体管具有增加Gm及操作速度而不会增加像素宽度的金字塔形栅极结构。
对本发明的所说明实例的以上描述，包含摘要中所描述的内容，并非意在穷举性或将本发明限于所公开的精确形式。虽然本文中出于说明性目的而描述本发明的特定实例，但如相关领域的技术人员将认识到，在本发明的范围内可进行各种修改。
鉴于以上详细描述，可对本发明进行修改。所附权利要求书中所使用的术语不应被解释为将本发明限于说明书中所公开的特定实例。相反，本发明的范围将完全由所附权利要求书确定，所附权利要求书应根据权利要求解释的既定原则来解释。
本申请案还可引用数量及数目。除非具体陈述，否则这些数量及数目不应被视为限制性，而是代表与本申请案相关联的可能数量或数目。本文中所描述及主张的数量范围应被解释为包含所陈述的低值及高值。而且就这一点来说，本申请案可使用术语“多个”以指代数量或数目。就这一点来说，术语“多个”意指大于一的任何数目，例如二、三、四、五等。术语“约”、“近似”、“基本上”等表示所陈述值的正或负5％。术语“基于”表示“至少部分地基于”。

Claims (20)

1.一种形成在半导体衬底中的晶体管，其包括：
栅极沟槽，其形成在所述半导体衬底中，其中所述栅极沟槽包含在脊处会聚的多个侧壁部分和多个端壁部分，所述多个端壁部分包括第一端壁和第二端壁，其中所述第一端壁和所述第二端壁分别形成在所述脊的相对端，并与所述脊的所述相对端成钝角；
源极，其形成在所述栅极沟槽的所述第一端壁下面；
漏极，其形成在所述栅极沟槽的所述第二端壁下面；
隔离层，其在所述源极与所述漏极之间安置在所述栅极沟槽上；及
栅极，其安置在所述隔离层上，
其中所述多个侧壁部分、所述脊及所述半导体衬底的顶表面在延伸穿过所述栅极且垂直于所述脊的沟道宽度平面中界定V形或梯形形状，其中所述源极与所述漏极通过所述栅极沟槽对准。
2.根据权利要求1所述的晶体管，其中所述源极进一步形成在所述栅极沟槽的所述脊的下方以与所述栅极沟槽共形。
3.根据权利要求1所述的晶体管，其中所述漏极进一步形成在所述栅极沟槽的所述脊的下方以与所述栅极沟槽共形。
4.一种图像传感器，其包括：
形成在半导体衬底中的晶体管，所述晶体管包括；
栅极沟槽，其形成在所述半导体衬底中，其中所述栅极沟槽包含在脊处会聚的多个侧壁部分和多个端壁部分，所述多个端壁部分包括第一端壁和第二端壁，
其中所述第一端壁和所述第二端壁分别形成在所述脊的相对端，并与所述脊的所述相对端成钝角；
源极，其形成在所述栅极沟槽的所述第一端壁下面；
漏极，其形成在所述栅极沟槽的所述第二端壁下面；
隔离层，其在所述源极与所述漏极之间安置在所述栅极沟槽上；及
栅极，其安置在所述隔离层上，其中所述多个侧壁部分、所述脊及所述半导体衬底的顶表面在延伸穿过所述栅极且垂直于所述脊的沟道宽度平面中界定V形或梯形形状；
光电二极管，其形成在所述半导体衬底中且与所述晶体管可操作地耦合；及
转移栅极，其耦合到所述光电二极管且经配置以将电荷载流子从所述光电二极管转移到浮动扩散区，其中所述转移栅极及所述栅极沟槽在所述半导体衬底中具有不同深度；
其中所述晶体管的所述栅极的至少一部分形成在所述光电二极管上方。
5.根据权利要求4所述的图像传感器，其中所述脊是形成在所述半导体衬底中的线或平面。
6.根据权利要求4所述的图像传感器，其中所述脊及所述多个侧壁一起指向远离所述栅极的方向。
7.根据权利要求4所述的图像传感器，其中所述多个侧壁部分、所述脊及所述半导体衬底的所述顶表面在所述沟道宽度平面中一起形成第一形状，且其中所述多个端壁部分、所述脊及所述半导体衬底的所述顶表面在延伸穿过所述栅极且平行于所述脊的沟道长度平面中一起形成不同的第二形状。
8.根据权利要求4所述的图像传感器，其中所述晶体管是源极跟随器晶体管、行选择晶体管或复位晶体管。
9.根据权利要求4所述的图像传感器，其中所述源极及所述漏极中的每一者具有符合所述栅极沟槽的所述多个侧壁部分的形状。
10.根据权利要求4所述的图像传感器，其中所述源极与所述漏极通过所述脊对准。
11.根据权利要求4所述的图像传感器，其中在所述沟道宽度平面中，所述栅极具有形成与所述栅极沟槽的所述多个侧壁部分互补的第二V形的多个栅极表面。
12.根据权利要求4所述的图像传感器，其中所述栅极沟槽是在所述沟道宽度平面中形成在所述半导体衬底中的多个栅极沟槽中的第一栅极沟槽。
13.根据权利要求12所述的图像传感器，其中所述多个栅极沟槽包括包含所述第一栅极沟槽的至少两个栅极沟槽。
14.根据权利要求13所述的图像传感器，其中所述多个栅极沟槽包括包含所述第一栅极沟槽的至少三个栅极沟槽。
15.根据权利要求13所述的图像传感器，其中所述多个栅极沟槽在所述沟道宽度平面中界定所述半导体衬底的至少一个非平面结构。
16.根据权利要求15所述的图像传感器，其中所述多个栅极沟槽中的第一栅极沟槽在所述半导体衬底中延伸到第一深度，且其中所述多个栅极沟槽中的第二栅极沟槽在所述半导体衬底中延伸到不同的第二深度。
17.根据权利要求15所述的图像传感器，其中所述多个栅极沟槽中的每一栅极沟槽在所述半导体衬底中延伸到共同深度。
18.根据权利要求4所述的图像传感器，其中所述沟道包括隐埋在所述栅极沟槽下面的所述半导体衬底的掺杂部分。
19.根据权利要求4所述的图像传感器，其进一步包括在所述半导体衬底中形成在所述栅极沟槽的相对侧上的多个沟道隔离结构，其中所述多个沟道隔离结构中的每一者延伸到所述半导体衬底中到第一深度，所述第一深度大于所述栅极沟槽的第二深度。
20.一种形成晶体管的方法，其包括：
提供具有第一导电类型的半导体衬底；
将掩模施加到所述半导体衬底的顶表面，所述掩模界定所述半导体衬底的栅极沟槽区域；
将液体蚀刻剂沉积到由所述掩模界定的所述栅极沟槽区域中且蚀刻所述半导体衬底，其中所述液体蚀刻剂经沉积到所述栅极沟槽区域中，直到形成具有在脊处会聚且在垂直于所述脊延伸的沟道宽度平面中形成V形或梯形形状的多个侧壁的栅极沟槽，且直到在所述脊的相对端处形成多个端壁部分，所述多个端壁部分包括第一端壁和第二端壁，其中所述第一端壁和所述第二端壁分别形成在所述脊的相对端，并与所述脊的所述相对端成钝角；
使用源极/漏极掺杂剂，通过所述栅极沟槽区域的相对端掺杂所述半导体衬底的源极端及漏极端，使得所述源极端及漏极端具有第二导电类型，其中所述源极端形成在所述栅极沟槽的所述第一端壁下面，且所述漏极端形成在所述栅极沟槽的所述第二端壁下面；
在形成在所述半导体衬底的所述栅极沟槽上沉积电介质材料，使得所述电介质材料从所述源极端延伸到所述漏极端；
在所述电介质材料上沉积栅极材料；及
从所述半导体衬底移除所述掩模，其中蚀刻所述半导体衬底包括用沉积到所述栅极沟槽区域中的所述液体蚀刻剂进行蚀刻，直到形成至少第二栅极沟槽，所述第二栅极沟槽具有在第二脊处会聚的多个第二侧壁部分。
CN202210143965.0A 2021-05-20 2022-02-17 金字塔形晶体管 Active CN115377218B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/326,095 2021-05-20
US17/326,095 US11621336B2 (en) 2021-05-20 2021-05-20 Pyramid-shaped transistors

Publications (2)

Publication Number Publication Date
CN115377218A CN115377218A (zh) 2022-11-22
CN115377218B true CN115377218B (zh) 2024-06-18

Family

ID=84060102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210143965.0A Active CN115377218B (zh) 2021-05-20 2022-02-17 金字塔形晶体管

Country Status (3)

Country Link
US (1) US11621336B2 (zh)
CN (1) CN115377218B (zh)
TW (1) TWI813138B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231874A (zh) * 2016-12-14 2018-06-29 台湾积体电路制造股份有限公司 栅极结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210994A (ja) * 2007-02-27 2008-09-11 Nec Electronics Corp 横型ｍｏｓｆｅｔおよびその製造方法
US7804130B1 (en) * 2008-08-26 2010-09-28 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned V-channel MOSFET
TWI552345B (zh) * 2011-01-26 2016-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8865549B2 (en) 2012-12-07 2014-10-21 Texas Instruments Incorporated Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length
US9698201B2 (en) * 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
KR102345661B1 (ko) * 2015-08-03 2021-12-31 에스케이하이닉스 시스템아이씨 주식회사 모스 패스 트랜지스터 및 이를 이용한 레벨 쉬프터
US10020395B2 (en) * 2015-09-14 2018-07-10 Globalfoundries Inc. Semiconductor device with gate inside U-shaped channel and methods of making such a device
US11063081B2 (en) * 2018-11-29 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Device over photodetector pixel sensor
US11810940B2 (en) * 2020-10-26 2023-11-07 Omnivision Technologies, Inc. Pointed-trench pixel-array substrate and associated fabrication method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231874A (zh) * 2016-12-14 2018-06-29 台湾积体电路制造股份有限公司 栅极结构

Also Published As

Publication number Publication date
TW202247440A (zh) 2022-12-01
CN115377218A (zh) 2022-11-22
US11621336B2 (en) 2023-04-04
TWI813138B (zh) 2023-08-21
US20220376068A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
US7524695B2 (en) Image sensor and pixel having an optimized floating diffusion
US6723580B2 (en) Method of forming a photodiode for an image sensor
US11626433B2 (en) Transistors having increased effective channel width
US11616088B2 (en) Transistors having increased effective channel width
US11189655B1 (en) Isolation structure for suppressing floating diffusion junction leakage in CMOS image sensor
CN109411490B (zh) 用于减少暗电流的凸起电极
US11901383B2 (en) Transistor having increased effective channel width
US20230223413A1 (en) Buried channel transistor structures and processes
CN115377218B (zh) 金字塔形晶体管
US20230067685A1 (en) Image sensor with vertical transfer gate
US20220199663A1 (en) Saddle-gate source follower for imaging pixels
CN115377217B (zh) 一致阈值电压的非平面晶体管
US11522005B1 (en) Trench formation methods
CN111199987B (zh) 影像传感器及其制造方法
JP4700919B2 (ja) 固体撮像素子
CN115377216A (zh) 一致阈值电压的非平面晶体管
TW202429703A (zh) 影像感測器及用於形成其之方法
CN116799018A (zh) 双深度结结构及工艺方法
TW202329477A (zh) 垂直傳輸結構
CN116314223A (zh) 一种有效降低随机电报噪声的复合介质栅光敏探测器
CN112151557A (zh) Cmos图像传感器的实现方法
CN113889492A (zh) 具有抬高式浮动扩散部的图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant