CN115377029A - 芯片封装单元以及芯片封装方法 - Google Patents

芯片封装单元以及芯片封装方法 Download PDF

Info

Publication number
CN115377029A
CN115377029A CN202110551348.XA CN202110551348A CN115377029A CN 115377029 A CN115377029 A CN 115377029A CN 202110551348 A CN202110551348 A CN 202110551348A CN 115377029 A CN115377029 A CN 115377029A
Authority
CN
China
Prior art keywords
wafer
chip
paste
packaging material
thermal paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110551348.XA
Other languages
English (en)
Inventor
颜豪疄
黄恒赍
胡永中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Richtek Technology Corp
Original Assignee
Richtek Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richtek Technology Corp filed Critical Richtek Technology Corp
Priority to CN202110551348.XA priority Critical patent/CN115377029A/zh
Publication of CN115377029A publication Critical patent/CN115377029A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种芯片封装单元以及芯片封装方法。该芯片封装单元包含：一底材；至少一芯片，设置于底材上；一封装材料，包覆底材以及芯片；以及至少一散热膏固化层，其中一散热膏以形成一分布图案的方式，固化于封装材料顶部或芯片的一晶背侧上，以形成散热膏固化层。

Description

芯片封装单元以及芯片封装方法
技术领域
本发明涉及一种芯片封装技术，特别涉及一种通过散热膏固化层，加强芯片封装散热效果的芯片封装单元与芯片封装方法。
背景技术
现有技术中，参照图1，其显示美国专利案US 6023096的芯片封装单元，其中位于芯片CH下方的底材110上具有一开孔，开孔下方设有一金属薄膜120，封装材料100充填于芯片CH下方、底材110的开孔、以及金属薄膜120之间。此金属薄膜120具有加强芯片CH散热的功能，但此制程十分复杂。首先，底材110上需有开孔，金属薄膜120设置于未完全硬化的封装材料100上，其金属薄膜120设置过程中包含腐蚀、定位、加热、以及加压等，十分复杂。
参照图2，其显示美国专利案US 6411507的芯片封装单元，其中通过依形状复杂的金属盖130，用于与芯片CH热接触。其中金属盖130的形状复杂，其加工有相当难度。金属盖130定位步骤中，如何能正确放到位置，以达到与芯片CH间具有最佳热接触，也是另一技术难题。此外，因制作技术限制，金属盖130有尺寸的下限，无法用于小尺寸的芯片封装单元。另一美国专利案US 7808087，也有类似的难题。
参照图3，其中显示美国专利案US 8794889的芯片封装单元，其中为加强芯片CH的热传导，在芯片CH上压置一散热鳍片140。设置散热鳍片140时，需有良好的面接触，以避免芯片CH与散热鳍片间140的空隙造成散热不良。此外，散热鳍片140是通过螺丝(Screw)锁固在芯片CH上，一般消费者购买后，部分消费者不知如何处理或没注意此要求而略过、或忘记涂抹散热膏，造成芯片CH运作时效能下降，使用上很不便。此外，类似地，散热鳍片140也有尺寸的下限，无法用于小尺寸的芯片封装单元。
针对现有技术的缺点，本发明提供一芯片封装单元与芯片封装方法，此设计具有过程简单、制造容易、成本低、不受尺寸限制的优点。
发明内容
就一观点而言，本发明提供了一种芯片封装单元，其包含：一底材；至少一芯片，设置于底材上；一封装材料，包覆底材以及芯片；以及至少一散热膏固化层，其中散热膏以形成分布图案的方式，固化于封装材料顶部或芯片的一晶背侧上，以形成至少一散热膏固化层。
本发明的多个实施例中，芯片封装单元可应用于引线架(Lead frame)式封装、基板(Substrate)式封装、或裸晶式封装(Die exposed package)。多个实施例中，底材包含引线架、基板、或晶圆(Wafer)。
一实施例中，散热膏固化层可不限于一层。
多个实施例中，分布图案可依需要而有不同的几何分布图形，例如包括以下所列图案的其中之一或至少两种图案的排列或堆叠：一全填满图案、一点状矩阵图案或一条状矩阵图案。
一实施例中，散热膏固化层形成该分布图案的方式，包含：放置一镂空模板(Stencil)于封装材料或晶背侧上；将散热膏堆积于镂空模板上；通过一刮板(Scraper)，将堆积的散热膏的一部份刮入镂空模板的镂空图案中(镂空图案对应于分布图案，未镂空图案处的散热膏被阻挡，不会留于封装材料或晶背侧上)，以涂布散热膏于封装材料或晶背侧上；从封装材料或晶背侧上移除镂空模板，留下对应此镂空图案的散热膏在封装材料或晶背侧上；以及固化散热膏于封装材料或晶背侧上，以形成散热膏固化层以及其中分布图案。
一实施例中，热熔并固化散热膏于封装材料或晶背侧上的过程中，又可包含：压整(例如Solder coin process制程)位于封装材料或晶背侧上的散热膏。
另一观点中，本发明提供一种芯片封装方法，其包含：提供包含多个芯片的一晶圆、或包覆于一封装材结构中的多个芯片；放置一镂空模板于晶圆或封装材结构上；将一散热膏堆积于镂空模板上，通过一刮板，将堆积的散热膏刮入镂空模板的镂空图案中，以涂布散热膏于晶圆或封装材结构上；从晶圆或封装材结构上移除镂空模板，留下对应镂空图案的散热膏于晶圆或封装材结构上；固化散热膏以形成对应镂空图案的一散热膏固化层；以及切割晶圆以形成多个芯片单元、或切割封装材结构以形成多个芯片封装单元。
一实施例中，芯片封装方法还包含：压整位于封装材料或晶背侧上的散热膏。
一实施例中，前述的切割晶圆以形成芯片单元的步骤后，通过一封装材料包覆一底材以及其上的各芯片。
以下通过具体实施例详加说明，会更容易了解本发明的目的、技术内容、特点及其所达到的效果。
附图说明
图1、图2与图3显示现有技术中芯片封装单元的示意图。
图4、图5显示根据本发明两实施例的芯片封装单元示意图。
图6A-图6B、图7A-图7B、图8A-图8B及图9A-图9B显示根据本发明多个实施例中散热膏固化层的示意图。
图10A至图10H显示根据本发明一实施例中芯片封装方法的多个步骤的示意图。
图11显示根据本发明一实施例中芯片封装方法的流程示意图。
图中符号说明
10：芯片封装单元
100：封装材料
110：底材
120：金属薄膜
130：金属盖
140：散热鳍片
150：散热膏固化层
170：晶背侧
210：镂空模板
211：透孔
220：刮板
230：治具
CH：芯片
PA：散热膏
S1，S2，S3，S4，S5，S5，S6：步骤
具体实施方式
本发明中的附图均属示意，主要意在表示各电路组成部分间的相互关系，至于形状与尺寸则并未依照比例绘制。
参照图4与图5，两附图分别显示不同的实施例。就一观点而言，本发明提供了一种芯片封装单元10，其包含：一底材110；至少一芯片CH，设置于底材110上；一封装材料100，包覆底材110以及芯片CH；以及至少一散热膏固化层150。散热膏固化层150的形成方式，为提供一散热膏于封装材料顶部100(图4)或芯片CH的一晶背侧170(图5)上，通过形成一分布图案的方式，固化于封装材料100顶部或芯片CH的一晶背侧170上，以形成至少一散热膏固化层150。
一实施例中，散热膏的成分，可包含金属(例如铜、铝、银、锡等)或其他高热传系数的材料。如此，散热膏固化层150的热传系数，可高于封装材料100，由此可大幅加强封装材料100顶部或芯片CH的一晶背侧170的散热能力。散热膏可以液态或黏稠态的方式，贴附于封装材料顶部或芯片的一晶背侧。一实施例中，晶背侧170可为芯片CH接脚侧的相反侧，其晶背侧170可为硅基材料(Silicon-based material)。
多个实施例中，底材包含引线架(Lead frame)、基板(Substrate)、或晶圆(Wafer)。其中，当底材包含引线框架，引线框架可位于一引线框架条(Lead frame stripe)中的一部份。切割包含引线框架条的封装材结构时，可形成多个芯片封装单元。
一实施例中，散热膏固化层150可不限于一层。若需要，可设置多个散热膏固化层，通过不同层的分布图案，调整散热路径、散热面积、以及散热特性，以达到最佳散热效果。
参照图6A-图6B、图7A-图7B、图8A-图8B及图9A-图9B，多种芯片封装单元10的实施例中，分布图案可依需要而有不同的几何分布图形，例如：一全填满图案(图6A、图6B)、一点状矩阵图案(图7A、图7B)、一条状矩阵图案(图8A、图8B)、或者其他几何图形的图案、或者以上所列图案的至少两种图案的排列(例如，封装材料100的顶部或芯片CH的晶背侧170的同一层平面上，有不同的几何分布图形)。又或者，以上所列图案的至少两种图案的堆叠，例如图9A、图9B中不同层150A、150B别具有不同几何分布图形，彼此堆叠。又例如，两种图案的堆叠为一小面积的散热膏固化层堆叠在一大面积的散热膏固化层。又例如，几何图形可例如在主要热集中区域有较密集的分布面积、在次要热集中区域有较稀疏的分布面积。使用者可依需要决定其分布方式。
此外，一般芯片封装单元上常有标记，以标示商标、型号等信息。根据本发明，标记可不必受限于散热膏固化层的分布图案，例如可于分布图案中一处留白，放置标注。又或者，标注中至少一部分就可采用散热膏材料，以增加芯片封装单元的散热能力。
一实施例中，散热膏固化层150形成的方式，包含：放置一镂空模板210于封装材料100(或晶背侧)上(图10A、图10B)；将散热膏PA堆积于镂空模板210上(图10C)；参照图10D，通过一刮板220，将堆积的散热膏PA的一部份刮入镂空模板210的镂空图案中(镂空图案由镂空模板210的透孔211(图10B)所形成，镂空图案对应于分布图案)，镂空模板210上透孔211以外处，其上的散热膏PA被阻挡，不会留于封装材料(或晶背侧)上，以涂布散热膏PA于封装材料100(或晶背侧)上；从封装材料100(或晶背侧)上移除镂空模板210，留下对应此镂空图案的散热膏PA在封装材料100(或晶背侧)上(图10E)；固化散热膏PA(例如，通过回流熔接(Reflow)等方式热熔并固化散热膏PA)于封装材料100(或晶背侧)上，以形成散热膏固化层150以及其中的分布图案(图10F)。
一实施例中，除了前述使用镂空模板与刮板进行分布散热膏方式，本发明又可通过移印(Pad printing)或丝印(Silk printing)，根据分布图案将散热膏转移于封装材料或晶背侧上，使用者可依需要而决定所采用的技术。
一实施例中，散热膏固化层150上可设置一石墨烯涂层，用以加强散热膏固化层的散热效果。
参照图10G，一实施例中，热熔并固化散热膏于封装材料或晶背侧上的过程中，又可包含：压整(例如Solder coin process制程)位于封装材料或晶背侧上的散热膏PA。
参照图10A至图10F，另一观点中，本发明提供一种芯片封装方法，其包含：提供包覆于一封装材结构中的多个芯片CH(图10A)，封装材结构还包含底材110以及封装材料100等；放置一镂空模板210于封装材结构上(图10B)；将一散热膏PA堆积于镂空模板210上(图10C)，通过一刮板220，将堆积的散热膏PA刮入镂空模板210的镂空图案中，以涂布散热膏PA于封装材结构上(图10D)；从封装材结构上移除镂空模板210，留下对应镂空图案的散热膏PA于封装材结构上(图10E)；固化散热膏PA以形成对应镂空图案的一散热膏固化层150(图10F)；以及切割封装材结构以形成多个芯片封装单元10(图10H)。
参照图10G，一实施例中，芯片封装方法还包含：压整位于封装材料100上的散热膏PA。此过程，可通过一治具230对于封装材结构上的散热膏PA进行压整。
然而，本发明的芯片封装方法可不限于封装材结构中的多个芯片，也可应用于包含多个芯片的晶圆。参考图11，另一观点中，本发明提供一种芯片封装方法，其包含：提供包含多个芯片的一晶圆(S1)；放置一镂空模板于晶圆上(S2)；将一散热膏堆积于镂空模板上，通过一刮板，将堆积的散热膏刮入镂空模板的镂空图案中，以涂布散热膏于晶圆上(S3)；从晶圆上移除镂空模板，留下对应镂空图案的散热膏于晶圆上(S4)；固化散热膏以形成对应镂空图案的一散热膏固化层(S5)；以及切割晶圆以形成多个芯片单元(S6)。其详细内容，可参照前述实施例的说明，于此不赘述。
一实施例中，芯片封装方法还包含：压整位于晶背侧上的散热膏。
一实施例中，前述的切割晶圆以形成芯片单元的步骤后，通过一封装材料包覆一底材以及其上的各芯片。其中的细节请详见前述的实施例内容。
以上已针对实施例来说明本发明，但以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。在本发明的相同精神下，本领域技术人员可以想到各种等效变化。

Claims (13)

1.一种芯片封装单元，包含：
一底材；
至少一芯片，设置于该底材上；
一封装材料，包覆该底材以及该芯片；以及
至少一散热膏固化层，其中散热膏以形成分布图案的方式，固化于该封装材料顶部或该芯片的一晶背侧上，以形成该至少一散热膏固化层。
2.如权利要求1所述的芯片封装单元，其中，该散热膏固化层的热传系数，高于该封装材料。
3.如权利要求1所述的芯片封装单元，其中，该底材包含引线架、基板、或晶圆。
4.如权利要求1所述的芯片封装单元，其中，该至少一散热膏固化层包含多个散热膏固化层。
5.如权利要求1所述的芯片封装单元，其中，该些散热膏固化层分别具有不同的分布图案。
6.如权利要求6所述的芯片封装单元，其中，该分布图案包括以下所列图案的其中之一或至少两种图案的排列或堆叠：一全填满图案、一点状矩阵图案或一条状矩阵图案。
7.如权利要求1所述的芯片封装单元，其中，该散热膏固化层形成该分布图案的方式，包含：
放置一镂空模板于该封装材料或该晶背侧上；
将该散热膏堆积于该镂空模板上；
通过一刮板，将堆积的该散热膏的一部份刮入该镂空模板的镂空图案中，以涂布该散热膏于该封装材料或该晶背侧上；
从该封装材料或该晶背侧上移除该镂空模板，留下对应该镂空图案的该散热膏于该封装材料或该晶背侧上；以及
固化该散热膏于该封装材料或该晶背侧上，以形成该散热膏固化层以及其中该散热膏的该分布图案。
8.如权利要求7所述的芯片封装单元，其中，该散热膏固化层形成该分布图案的方式，还包含：压整位于该封装材料或该晶背侧上的该散热膏。
9.如权利要求1所述的芯片封装单元，其中，还包含一石墨烯涂层，设于该至少一散热膏固化层上。
10.一种芯片封装方法，包含：
提供包含多个芯片的一晶圆或一封装材结构；
放置一镂空模板于该晶圆或该封装材结构上；
将一散热膏堆积于该镂空模板上，通过一刮板，将堆积的该散热膏刮入该镂空模板的镂空图案中，以涂布该散热膏于该晶圆或该封装材结构上；
从该晶圆或该封装材结构上移除该镂空模板，留下对应该镂空图案的该散热膏于该晶圆或该封装材结构上；
固化该散热膏以形成对应该镂空图案的一散热膏固化层；以及
切割该晶圆以形成多个芯片单元、或切割该封装材结构以形成多个芯片封装单元。
11.如权利要求10所述的芯片封装方法，其中，还包含：压整位于该封装材料或该晶背侧上的该散热膏。
12.如权利要求10所述的芯片封装方法，其中，切割该晶圆以形成该些芯片单元的步骤后，通过一封装材料包覆一底材以及其上的各该芯片。
13.如权利要求12所述的芯片封装方法，其中，该底材包含引线架、基板、或晶圆。
CN202110551348.XA 2021-05-20 2021-05-20 芯片封装单元以及芯片封装方法 Pending CN115377029A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110551348.XA CN115377029A (zh) 2021-05-20 2021-05-20 芯片封装单元以及芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110551348.XA CN115377029A (zh) 2021-05-20 2021-05-20 芯片封装单元以及芯片封装方法

Publications (1)

Publication Number Publication Date
CN115377029A true CN115377029A (zh) 2022-11-22

Family

ID=84059302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110551348.XA Pending CN115377029A (zh) 2021-05-20 2021-05-20 芯片封装单元以及芯片封装方法

Country Status (1)

Country Link
CN (1) CN115377029A (zh)

Similar Documents

Publication Publication Date Title
US9269648B2 (en) Thermally enhanced package with lid heat spreader
US5429992A (en) Lead frame structure for IC devices with strengthened encapsulation adhesion
CN209045532U (zh) 一种半导体芯片封装结构
US6429512B1 (en) Ball grid array integrated circuit package with palladium coated heat-dissipation device
CN111128912A (zh) 封装结构及其制备方法
CN111834310B (zh) Bga散热结构和bga散热封装方法
CN107924901A (zh) 薄型底脚功率封装
CN101101881A (zh) 散热型封装结构及其制法
CN209880589U (zh) 半导体封装结构
CN115377029A (zh) 芯片封装单元以及芯片封装方法
TWI767695B (zh) 晶片封裝單元以及晶片封裝方法
TWI555142B (zh) 半導體封裝結構及其製造方法
CN209880583U (zh) 半导体封装结构
CN211238224U (zh) 具有散热片的半导体封装结构
CN100411121C (zh) 散热型封装结构及其制法
CN103824820B (zh) 引线框区域阵列封装技术
CN217426738U (zh) 封装件
JP7152544B2 (ja) 半導体放熱パッケージ構造
US20220157622A1 (en) Chip packaging method and chip package unit
TWI440146B (zh) 避免模封溢膠污染至內置散熱片之半導體封裝構造
CN216288428U (zh) 一种功率器件及集成电路板
CN113363222B (zh) 具有散热片的半导体封装结构及其制备方法
JP2002033343A (ja) 電子部品の製造方法
JP3307262B2 (ja) 半田バンプの形成方法
CN212625548U (zh) 一种散热型半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination